TW202107855A - 類比數位轉換器 - Google Patents

類比數位轉換器 Download PDF

Info

Publication number
TW202107855A
TW202107855A TW109124776A TW109124776A TW202107855A TW 202107855 A TW202107855 A TW 202107855A TW 109124776 A TW109124776 A TW 109124776A TW 109124776 A TW109124776 A TW 109124776A TW 202107855 A TW202107855 A TW 202107855A
Authority
TW
Taiwan
Prior art keywords
switched capacitor
capacitor array
sampling
analog
quantization error
Prior art date
Application number
TW109124776A
Other languages
English (en)
Other versions
TWI746076B (zh
Inventor
翁展翔
謝弘毅
魏子安
王鼎洋
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202107855A publication Critical patent/TW202107855A/zh
Application granted granted Critical
Publication of TWI746076B publication Critical patent/TWI746076B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

類比數位轉換器包括: 第一開關電容器陣列，用於接收輸入信號並對所述輸入信號進行取樣以產生第一取樣信號；第二開關電容器陣列，用於取樣所述輸入信號以產生第二取樣信號並產生第一量化誤差；第三開關電容器陣列，用於取樣所述輸入信號以產生第三取樣信號並產生第二量化誤差；積分器，用於以時間交錯的方式接收並積分所述第一量化誤差和所述第二量化誤差以產生積分量化誤差；和量化器，耦合到所述第一開關電容器陣列和所述積分器，用於通過使用所述積分量化誤差作為參考電壓來量化所述第一取樣信號，以產生數位輸出信號。

Description

類比數位轉換器
本公開涉及電子技術領域，更具體地涉及類比數位轉換器。
在噪聲整形類比數位轉換器（Analog-to-Digital Converter，ADC）中，ADC通常需要附加的階段為來為下一個週期取樣和積分量化誤差。 例如，在開關電容器陣列對輸入信號進行取樣並且量化器對取樣的輸入信號進行量化以產生數位輸出信號之後，在開關電容器陣列上存在量化誤差。然後，ADC的附加的緩衝器和積分器取樣和積分量化誤差，以為量化器的下一週期產生積分量化誤差。 在產生積分量化誤差的過程中，開關電容器陣列和量化器將停止工作，以避免影響積分器的運行，但這會降低ADC的運行速度。
因此，本發明的目的是提供一種ADC，其使用兩個附加的開關電容器陣列來複製量化誤差，並且兩個附加的開關電容器陣列交替操作以提高ADC的運行速度，從而解決上述問題。
本發明提供一種ADC，包括: 第一開關電容器陣列，用於接收輸入信號並對所述輸入信號進行取樣以產生第一取樣信號；第二開關電容器陣列，用於取樣所述輸入信號以產生第二取樣信號並產生第一量化誤差；第三開關電容器陣列，用於取樣所述輸入信號以產生第三取樣信號並產生第二量化誤差；積分器，耦合到所述第二開關電容器陣列和所述第三開關電容器陣列，用於以時間交錯的方式接收並積分所述第一量化誤差和所述第二量化誤差以產生積分量化誤差；和量化器，耦合到所述第一開關電容器陣列和所述積分器，用於通過使用所述積分量化誤差作為參考電壓來量化所述第一取樣信號，以產生數位輸出信號。
在閱讀了附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其他目的無疑對於所屬技術領域具有通常知識者將變得顯而易見。
在下面的描述和申請專利範圍中使用某些術語來指代特定的系統組件。如所屬技術領域具有通常知識者將理解的，製造商可以用不同的名稱來指代同一組件。本文檔無意區分名稱不同但功能相同的組件。在以下的討論和申請專利範圍中，術語“包括”和“包含”以開放式方式使用，因此應解釋為表示“包括但不限於……”。術語“耦接”和“耦合”旨在表示間接或直接的電連接。因此，如果第一設備耦合到第二設備，則連接可以是通過直接電連接，或者是通過經由其他設備和連接的間接電連接。
圖1是說明根據本發明的一個實施例的ADC 100的圖。如圖1所示，ADC 100是逐次逼近寄存器（Successive-Approximation-Register，SAR）ADC，並且ADC 100包括第一開關電容器陣列Cx，第二開關電容器陣列Cy，第三開關電容器陣列Cz，積分器110，量化器 120，時間交錯控制電路130，控制電路140和開關電路。在該實施例中，第一開關電容器陣列Cx包括複數個電容器和開關（在該實施例中，有四個電容器Cx1-Cx4），並且每個電容器的一個端子連接到頂板（top plate），並且每個電容器的另一個端子通過相應的開關連接到正參考電壓+ Vref或負參考電壓–Vref。積分器110可以包括運算放大器112和回饋（feedback）電容器Cint。開關電路包括五個開關SW1-SW5，其中，開關SW1耦合在ADC 100的輸入端子Nin與第一開關電容器陣列Cx之間，開關SW2耦合在所述輸入端子Nin與第二開關電容器陣列Cy之間，開關SW3耦合在所述輸入端子Nin與第三開關電容器陣列Cz之間，開關SW4耦合在第二開關電容器陣列Cy與積分器110之間，並且開關SW5耦合在第三開關電容器陣列Cz與積分器110之間。
在該實施例中，第二開關電容器陣列Cy和第三開關電容器陣列Cz可以被設計為具有與第一開關電容器陣列Cx相似的結構（但不用於限製本發明）。例如，第二開關電容器陣列Cy也可以包括四個電容器，每個電容器的一個端子連接到板，並且每個電容器的另一端子通過相應的開關連接到正參考電壓+ Vref或負參考電壓-Vref。
圖2示出了根據本發明的一個實施例的ADC 100的時序圖。一起參考圖1和圖2，ADC 100的每個週期包括取樣階段和量化階段。在ADC 100的第一取樣階段（即，圖2中所示的時間段T1），控制電路140產生控制信號Φ1以使能（enable）開關SW1以允許第一開關電容器陣列Cx接收輸入信號Vin，從而在頂板上產生第一取樣信號，控制電路140產生控制信號ΦA以使能開關SW2以允許第二開關電容器陣列Cy接收輸入信號Vin以產生第二取樣信號，控制電路140產生控制信號ΦB以禁用（disable）開關SW3以將第三開關電容器陣列Cz與輸入端子Nin斷開，即第三開關電容器陣列Cz不接收輸入信號Vin。另外，在時間段T1期間，控制信號ΦA使能開關SW5以將第三開關電容器陣列Cz連接到積分器110，即積分器110的回饋電容器Cint和第三開關電容器陣列Cz具有電荷-共享（charge-sharing）操作，並且將第三開關電容器陣列Cz中的量化誤差發送給積分器110，積分器110對接收到的量化誤差進行積分以產生積分量化誤差。另外，控制信號ΦB禁用開關SW4以將第二開關電容器陣列Cy與積分器110斷開。
在ADC 100的第一取樣階段（即時間段Tl），第一開關電容器陣列Cx和第二開關電容器陣列Cy同時對輸入信號Vin進行取樣，並且積分器110對來自第三開關電容器陣列Cz的量化誤差進行積分。另外，在該時間段，時間交錯控制電路130不產生任何控制信號來控制第二開關電容器陣列Cy和第三開關電容器陣列Cz內的開關。
在ADC 100的第一量化階段（即，圖2中示出的時間段T2），所有開關SW1-SW5均被禁用，即第一開關電容器陣列Cx，第二開關電容器陣列Cy和第三開關電容器陣列Cz不接收和取樣輸入信號Vin，並且積分器110不從第二開關電容器陣列Cy和第三開關電容器陣列Cz接收量化誤差，即，積分器110提供穩定的積分量化誤差給量化器120。控制電路140產生控制信號ΦSAR ，以使能量化器120執行SAR轉換，以通過使用積分量化誤差來量化由第一開關電容器陣列Cx產生的第一取樣信號，以產生數位輸出信號Dout。例如，由積分器110輸出的積分量化誤差用作參考電壓，量化器120將第一取樣信號與參考電壓（即，積分量化誤差）進行比較以產生數位輸出信號Dout。在該實施例中，量化器120順序地產生用作數位輸出信號Dout的四個位元。數位輸出信號Dout進一步用於控制第一開關電容器陣列Cx的開關，並且在控制開關將電容器Cx1 – Cx4連接到正參考電壓+ Vref或負參考電壓–Vref之後，在第一開關電容器陣列Cx的頂板上的電壓可以被認為是量化誤差。注意，因為使用數位輸出信號Dout來控制第一開關電容器陣列Cx內的開關是所屬技術領域具有通常知識者已知的，所以本發明的實施例不關注第一開關電容器陣列Cx內的控制，在此省略關於第一開關電容器陣列Cx的詳細描述。
在時間段T2，時間交錯控制電路130向第二開關電容器陣列Cy產生控制信號D1，以使第二開關電容器陣列Cy產生第一量化誤差，其中，第一量化誤差是第一開關電容器陣列Cx的量化誤差的重複（duplicate）。例如，如果第二開關電容器陣列Cy具有與第一開關電容器陣列Cx相同的結構，則數位輸出信號Dout可以用作控制信號D1，即第二開關電容器陣列Cy和第一開關電容器陣列Cy的開關由相同方法控制。另外，在該時間段，第三開關電容器陣列Cz不工作，並且時間交錯控制電路130不產生任何控制信號到第三開關電容器陣列Cz。
因為在時間段T2，第二開關電容器陣列Cy產生的第一量化誤差是第一開關電容器陣列Cx的量化誤差的重複，所以可以將第二開關電容器陣列Cy產生的第一量化誤差發送給積分器110用於在下一週期產生積分量化誤差，並且積分器110不需要第一開關電容器陣列Cx的量化誤差。因此，第一開關電容器陣列Cx可以立即進入下一取樣階段，而無需浪費時間將其量化誤差發送給積分器110。
在ADC 100的第二取樣階段（即，圖2中所示的時間段T3），控制電路140產生控制信號Φ1以使能開關SW1允許第一開關電容器陣列Cx接收輸入信號Vin以在頂板上產生第一取樣信號，控制電路140產生控制信號ΦB使能開關SW3允許第三開關電容器陣列Cz接收輸入信號Vin以產生第三取樣信號，控制電路140產生控制信號ΦA禁用開關SW2以將第二開關電容器陣列Cy與輸入端子Nin斷開，即第二開關電容器陣列Cy不接收輸入信號Vin。另外，在時間段T3期間，控制信號ΦB使能開關SW4將第二開關電容器陣列Cy連接到積分器110，即積分器110的回饋電容器Cint和第二開關電容器陣列Cy具有電荷共享操作，並且第二開關電容器陣列Cy中的第一量化誤差被發送到積分器110，並且積分器110對接收到的量化誤差進行積分以產生積分量化誤差。
在ADC 100的第二取樣階段（即時間段T3），第一開關電容器陣列Cx和第三開關電容器陣列Cz同時對輸入信號Vin進行取樣，並且積分器110對來自第二開關電容器陣列Cy的量化誤差進行積分。另外，在該時間段，時間交錯控制電路130不產生任何控制信號來控制第二開關電容器陣列Cy和第三開關電容器陣列Cz內的開關。
在ADC 100的第二量化階段（即，圖2中所示的時間段T4），所有開關SW1-SW5均被禁用，即第一開關電容器陣列Cx，第二開關電容器陣列Cy和第三開關電容器陣列Cz不接收和取樣輸入信號Vin，並且積分器110不從第二開關電容器陣列Cy和第三開關電容器陣列Cz接收量化誤差，即，積分器110提供穩定的積分量化誤差給量化器120。控制電路140產生控制信號ΦSAR ，以使能量化器120使用積分量化誤差來量化由第一開關電容器陣列Cx產生的第一取樣信號，以產生數位輸出信號Dout。例如，由積分器110輸出的積分量化誤差用作參考電壓，並且量化器120將第一取樣信號與參考電壓（即，積分量化誤差）進行比較以產生數位輸出信號Dout。在該實施例中，量化器120順序地產生用作數位輸出信號Dout的四個位元。數位輸出信號Dout進一步用於控制第一開關電容器陣列Cx的開關，並且在控制開關以將電容器Cx1 – Cx4連接到正參考電壓+ Vref或負參考電壓–Vref之後，在第一開關電容器陣列Cx的頂板上的電壓可以被認為是量化誤差。
在時間段T4中，時間交錯控制電路130產生控制信號D2到第三開關電容器陣列Cz，以使第三開關電容器陣列Cz產生第二量化誤差，其中第二量化誤差是第一開關電容器陣列Cx的量化誤差的重複。例如，如果第三開關電容器陣列Cz具有與第一開關電容器陣列Cx相同的結構，則數位輸出信號Dout可以用作控制信號D2，即第三開關電容器陣列Cz和第一開關電容器陣列Cx的開關由相同方法控制。另外，在該時間段，第二開關電容器陣列Cy不工作，並且時間交錯控制電路130不產生任何控制信號到第二開關電容器陣列Cy。
因為在時間段T4，第三開關電容器陣列Cz產生的第二量化誤差是第一開關電容器陣列Cx的量化誤差的重複，所以可以將第三開關電容器陣列Cz產生的第二量化誤差發送給積分器110用於在下一週期產生積分量化誤差，並且積分器110不需要第一開關電容器陣列Cx的量化誤差。因此，第一開關電容器陣列Cx可以立即進入下一取樣階段，而無需浪費時間將其量化誤差發送給積分器110。
第一取樣階段，第一量化階段，第二取樣階段和第二量化階段的上述操作可以在隨後的週期中重複執行。也就是說，ADC 110可以順序操作於第三取樣階段（例如，圖2中所示的時間段T5），第三量化階段，第四取樣階段和第四量化階段，以及第三取樣階段，第三量化階段，第四取樣階段和第四量化階段的操作分別與第一取樣階段，第一量化階段，第二取樣階段和第二量化階段的操作相同。
參照以上描述，由於第二開關電容器陣列Cy和第三開關電容器陣列Cz中的一個被用來產生重複的量化誤差，因此第二開關電容器陣列Cy和第三開關電容器陣列Cz被控制為交替地執行取樣操作和量化誤差積分操作，並且取樣操作和量化誤差積分操作在ADC的取樣階段同時運行，因此由於不需要第一開關電容器陣列Cx的量化誤差用於量化誤差積分，可以提高ADC 100的操作速度。
注意，第二開關電容器陣列Cy或第三開關電容器陣列Cz不必具有與第一開關電容器陣列Cx相同的電路結構。只要第二開關電容器陣列Cy和第三開關電容器陣列Cz可以產生第一開關電容器陣列Cx的重複的量化誤差，第二開關電容器陣列Cy或第三開關電容器陣列Cz可以具有任何其他合適的結構，例如圖3中所示的開關電容器陣列300。開關電容器陣列300包括電容器C1-C3和六個開關SW6-SW11，其中電容器C1-C3的一個端子分別通過開關SW6-SW8耦合到正基準電壓+ Vref或負基準電壓-Vref，電容器C1-C3的另一端分別通過開關SW9-SW11耦合到參考電壓，例如0V，其中開關SW6-SW11由時間交錯控制電路130輸出的控制信號D1 / D2控制。
所屬技術領域具有通常知識者將容易地觀察到，在保持本發明的教導的同時，可以對裝置和方法進行複數種修改和變更。 因此，以上公開內容應被解釋為僅受所附申請專利範圍的限制。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:類比數位轉換器 Vin:輸入信號 Nin:輸入端子 Φ1,ΦA,ΦB,ΦSAR ,D1,D2:控制信號 SW1,SW2,SW3,SW4,SW5,SW6,SW7,SW8,SW9,SW10,SW11:開關 + Vref:正參考電壓 –Vref:負參考電壓 Cx,Cy,Cz,300:開關電容器陣列 Cx1,Cx2,Cx3,Cx4,Cint,C1,C2,C3:電容器 120:量化器 Dout:數位輸出信號 112:運算放大器 110:積分器 130:時間交錯控制電路 140:控制電路
圖1是示出根據本發明的一個實施例的ADC的圖。 圖2示出了根據本發明的一個實施例的ADC的時序圖。 圖3是示出根據本發明的一個實施例的開關電容器陣列的圖。
100:類比數位轉換器
Vin:輸入信號
Nin:輸入端子
Φ1,ΦA,ΦB,ΦSAR,D1,D2:控制信號
SW1,SW2,SW3,SW4,SW5:開關
+Vref:正參考電壓
-Vref:負參考電壓
Cx,Cy,Cz:開關電容器陣列
Cx1,Cx2,Cx3,Cx4,Cint:電容器
120:量化器
Dout:數位輸出信號
112:運算放大器
110:積分器
130:時間交錯控制電路
140:控制電路

Claims (10)

  1. 一種類比數位轉換器，包括： 第一開關電容器陣列，用於接收輸入信號並對所述輸入信號進行取樣以產生第一取樣信號； 第二開關電容器陣列，用於取樣所述輸入信號以產生第二取樣信號並產生第一量化誤差； 第三開關電容器陣列，用於取樣所述輸入信號以產生第三取樣信號並產生第二量化誤差； 積分器，耦合到所述第二開關電容器陣列和所述第三開關電容器陣列，用於以時間交錯的方式接收並積分所述第一量化誤差和所述第二量化誤差以產生積分量化誤差；和 量化器，耦合到所述第一開關電容器陣列和所述積分器，用於通過使用所述積分量化誤差作為參考電壓來量化所述第一取樣信號，以產生數位輸出信號。
  2. 如請求項1所述的類比數位轉換器，其中， 所述類比數位轉換器交替地操作於取樣階段和量化階段； 當所述類比數位轉換器操作於所述取樣階段時，所述第一開關電容器陣列對所述輸入信號進行取樣以產生所述第一取樣信號，所述第二開關電容器陣列和所述第三開關電容器陣列中的一個對所述輸入信號進行取樣以產生所述第二取樣信號或所述第三取樣信號，所述第二開關電容器陣列和所述第三開關電容器陣列中的另一個將所述第一量化誤差或所述第二量化誤差發送給所述積分器。
  3. 如請求項2所述的類比數位轉換器，其中，當所述類比數位轉換器操作於所述量化階段時，所述量化器通過使用所述積分量化誤差來對所述第一取樣信號進行量化以產生所述數位輸出信號，並且所述第二開關電容器陣列和所述第三開關電容器陣列中僅有一個被所述數位輸出信號控制而產生所述第一量化誤差或所述第二量化誤差。
  4. 如請求項1所述的類比數位轉換器，其中， 所述類比數位轉換器順序地操作於第一取樣階段，第一量化階段，第二取樣階段和第二量化階段；且 當所述類比數位轉換器操作於所述第一取樣階段時，所述第一開關電容器陣列對所述輸入信號進行取樣以產生所述第一取樣信號，所述第二開關電容器陣列對所述輸入信號進行取樣以產生所述第二取樣信號，第三開關電容器陣列將所述第二量化誤差發送給所述積分器； 當所述類比數位轉換器操作於所述第一量化階段時，所述量化器利用積分量化誤差對所述第一取樣信號進行量化以產生所述數位輸出信號，並根據所述數位輸出信號控制所述第二開關電容器陣列產生所述第一量化誤差； 當所述類比數位轉換器操作於所述第二取樣階段工作時，所述第一開關電容器陣列對所述輸入信號進行取樣以產生所述第一取樣信號，所述第三開關電容器陣列對所述輸入信號進行取樣以產生所述第三取樣信號，所述第二開關電容器陣列將所述第一量化誤差發送給所述積分器； 當所述類比數位轉換器操作於所述第二量化階段時，所述量化器利用積分量化誤差對所述第一取樣信號進行量化以產生所述數位輸出信號，並根據所述數位輸出信號控制所述第三開關電容器陣列產生所述第二量化誤差。
  5. 如請求項1所述的類比數位轉換器，還包括： 開關電路，被配置為將所述輸入信號選擇性地連接到所述第一開關電容器陣列，所述第二開關電容器陣列和所述第三開關電容器陣列，並且將所述第二開關電容器陣列和所述第三開關電容器陣列選擇性地連接到所述積分器。
  6. 如請求項1所述的類比數位轉換器，其中，所述開關電路包括： 第一開關，耦合在所述輸入信號和所述第一開關電容器陣列之間； 第二開關，耦合在所述輸入信號和所述第二開關電容器陣列之間； 第三開關，耦合在所述輸入信號與所述第三開關電容器陣列之間； 第四開關，耦合在所述第二開關電容器陣列和所述積分器之間；和 第五開關，耦合在所述第三開關電容器陣列和所述積分器之間。
  7. 如請求項6所述的類比數位轉換器，其中， 所述類比數位轉換器順序地操作於第一取樣階段，第一量化階段，第二取樣階段和第二量化階段；且 當所述類比數位轉換器操作於所述第一取樣階段時，所述第一開關，所述第二開關和所述第五開關被使能，所述第三開關和所述第四開關被禁用； 當所述類比數位轉換器操作於所述第一量化階段時，所述第一開關，所述第二開關，所述第三開關，所述第四開關和所述第五開關被禁用；當所述類比數位轉換器操作於所述第二取樣階段時，所述第一開關，所述第三開關和所述第四開關被使能，所述第二開關和所述第五開關被禁用； 當所述類比數位轉換器操作於所述第二量化階段時，所述第一開關，所述第二開關，所述第三開關，所述第四開關和所述第五開關被禁用。
  8. 如請求項7所述的類比數位轉換器，其中， 當所述類比數位轉換器操作於所述第一取樣階段時，所述第一開關電容器陣列對所述輸入信號進行取樣以產生所述第一取樣信號，所述第二開關電容器陣列對所述輸入信號進行取樣以產生所述第二取樣信號，所述第三開關電容器陣列將所述第二量化誤差發送給所述積分器； 當所述類比數位轉換器操作於所述第一量化階段時，所述量化器利用積分量化誤差對所述第一取樣信號進行量化以產生所述數位輸出信號，並根據所述數位輸出信號控制所述第二開關電容器陣列產生所述第一量化誤差； 當所述類比數位轉換器操作於所述第二取樣階段時，所述第一開關電容器陣列對所述輸入信號進行取樣以產生所述第一取樣信號，所述第三開關電容器陣列對所述輸入信號進行取樣以產生所述第三取樣信號，所述第二開關電容器陣列將所述第一量化誤差發送給所述積分器； 當所述類比數位轉換器操作於所述第二量化階段時，所述量化器利用積分量化誤差對所述第一取樣信號進行量化以產生所述數位輸出信號，並根據所述數位輸出信號控制所述第三開關電容器陣列產生所述第二量化誤差。
  9. 如請求項1所述的類比數位轉換器，其中，所述第一開關電容器陣列中產生的量化誤差不被發送到所述積分器用於產生所述積分量化誤差。
  10. 如請求項1所述的類比數位轉換器，其中，所述類比數位轉換器是逐次逼近寄存器類比數位轉換器。
TW109124776A 2019-08-07 2020-07-22 類比數位轉換器 TWI746076B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962883693P 2019-08-07 2019-08-07
US62/883,693 2019-08-07
US16/934,002 2020-07-20
US16/934,002 US11121720B2 (en) 2019-08-07 2020-07-20 Analog-to-digital converter having quantization error duplicate mechanism

Publications (2)

Publication Number Publication Date
TW202107855A true TW202107855A (zh) 2021-02-16
TWI746076B TWI746076B (zh) 2021-11-11

Family

ID=71846338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109124776A TWI746076B (zh) 2019-08-07 2020-07-22 類比數位轉換器

Country Status (4)

Country Link
US (1) US11121720B2 (zh)
EP (1) EP3772825A1 (zh)
CN (1) CN112436839A (zh)
TW (1) TWI746076B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763228B (zh) * 2020-12-31 2022-05-01 瑞昱半導體股份有限公司 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
TWI748915B (zh) * 2021-04-15 2021-12-01 瑞昱半導體股份有限公司 具有快速轉換機制的類比至數位轉換裝置及方法
CN115425979B (zh) * 2022-08-31 2023-04-07 集益威半导体(上海)有限公司 多通道时间交织的模数转换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764753A (en) * 1984-07-23 1988-08-16 Nec Corporation Analog to digital converter
US6163290A (en) * 1999-07-13 2000-12-19 Analog Devices, Inc. Linearizing structures and methods for unity-gain folding amplifiers
US6563235B1 (en) * 2000-10-03 2003-05-13 National Semiconductor Corporation Switched capacitor array circuit for use in DC-DC converter and method
ATE435526T1 (de) 2005-02-24 2009-07-15 Microchip Tech Inc A/d-wandler mit austausch von auflösungen durch mehrere probe- und haltekanäle
US7271750B1 (en) * 2006-06-22 2007-09-18 Analog Devices, Inc. Pipelined converter systems with enhanced accuracy
US7405679B1 (en) * 2007-01-30 2008-07-29 International Business Machines Corporation Techniques for 9B10B and 7B8B coding and decoding
US8314653B1 (en) * 2009-02-18 2012-11-20 Rf Micro Devices, Inc. Using degeneration in an active tunable low-noise radio frequency bandpass filter
CA2716022C (en) * 2010-09-30 2019-03-12 Light-Based Technologies Incorporated Apparatus and methods for supplying power
CN104135291B (zh) 2014-07-15 2017-08-11 苏州大学 一种以脉冲充电形式实现的连续接近式寄存器模数转换器
US10340932B2 (en) 2016-04-29 2019-07-02 Analog Devices, Inc. Techniques for power efficient oversampling successive approximation register

Also Published As

Publication number Publication date
US20210044301A1 (en) 2021-02-11
US11121720B2 (en) 2021-09-14
EP3772825A1 (en) 2021-02-10
TWI746076B (zh) 2021-11-11
CN112436839A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
CN108242927B (zh) 模数转换器
TWI746076B (zh) 類比數位轉換器
US6456220B1 (en) Analog-to-digital converter for processing differential and single-ended inputs
US10778237B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
US6784824B1 (en) Analog-to-digital converter which is substantially independent of capacitor mismatch
US5710563A (en) Pipeline analog to digital converter architecture with reduced mismatch error
US9774345B1 (en) Successive approximation register analog-to-digital converter
US7414562B2 (en) Analog-to-digital conversion using asynchronous current-mode cyclic comparison
CN105591651A (zh) 逐次逼近寄存器型模数转换器及其相关方法
US11296714B2 (en) Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
US9900023B1 (en) Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter
US6229472B1 (en) A/D converter
US7138932B1 (en) Signal converting apparatus for integrating analog-to-digital converter and digital-to-analog converter and integration unit
TWI763228B (zh) 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
US8018361B2 (en) Area-efficient analog-to-digital converter
KR20130015859A (ko) 아날로그 디지털 변환기
CN112564709B (zh) 一种基于误差反馈式的噪声整形逐次逼近模数转换器
TW201933787A (zh) 類比數位轉換器和類比數位轉換器的控制方法
EP1588492B1 (en) An analog-to-digital conversion arrangement, a method for analog-to-digital conversion and a signal processing system, in which the conversion arrangement is applied
TWI695587B (zh) 類比至數位轉換器
US10804920B2 (en) A/D converter
JP4454498B2 (ja) スイッチトキャパシタシステム、方法、および使用
JP2762969B2 (ja) 抵抗ストリング型ｄ／ａ変換器、および直並列型ａ／ｄ変換器
US10763875B2 (en) Switched capacitor circuit and analog-to-digital converter device