CN112436839A - 模拟数字转换器 - Google Patents
模拟数字转换器 Download PDFInfo
- Publication number
- CN112436839A CN112436839A CN202010719708.8A CN202010719708A CN112436839A CN 112436839 A CN112436839 A CN 112436839A CN 202010719708 A CN202010719708 A CN 202010719708A CN 112436839 A CN112436839 A CN 112436839A
- Authority
- CN
- China
- Prior art keywords
- switched capacitor
- capacitor array
- analog
- digital converter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
- H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种模拟数字转换器，包括:第一开关电容器阵列，用于接收输入信号并对所述输入信号进行采样以产生第一采样信号；第二开关电容器阵列，用于采样所述输入信号以产生第二采样信号并产生第一量化误差；第三开关电容器阵列，用于采样所述输入信号以产生第三采样信号并产生第二量化误差；积分器，耦合到所述第二开关电容器阵列和所述第三开关电容器阵列，用于以时间交错的方式接收并积分所述第一量化误差和所述第二量化误差以产生积分量化误差；和量化器，耦合到所述第一开关电容器阵列和所述积分器，用于通过使用所述积分量化误差作为参考电压来量化所述第一采样信号，以产生数字输出信号。实施本发明实施例可提高模拟数字转换器的操作速度。
Description
技术领域
本公开一般涉及电子技术领域，更具体地涉及模拟数字转换器。
背景技术
在噪声整形模拟数字转换器(Analog-to-Digital Converter，ADC)中，ADC通常需要附加的阶段为来为下一个周期采样和积分量化误差。例如，在开关电容器阵列对输入信号进行采样并且量化器对采样的输入信号进行量化以产生数字输出信号之后，在开关电容器阵列上存在量化误差。然后，ADC的附加的缓冲器和积分器采样和积分量化误差，以为量化器的下一周期产生积分量化误差。在产生积分量化误差的过程中，开关电容器阵列和量化器将停止工作，以避免影响积分器的运行，但这会降低ADC的运行速度。
发明内容
因此，本发明的目的是提供一种ADC，其使用两个附加的开关电容器阵列来复制量化误差，并且两个附加的开关电容器阵列交替操作以提高ADC的运行速度，从而解决上述问题。
本发明提供一种ADC，包括:第一开关电容器阵列，用于接收输入信号并对所述输入信号进行采样以产生第一采样信号；第二开关电容器阵列，用于采样所述输入信号以产生第二采样信号并产生第一量化误差；第三开关电容器阵列，用于采样所述输入信号以产生第三采样信号并产生第二量化误差；积分器，耦合到所述第二开关电容器阵列和所述第三开关电容器阵列，用于以时间交错的方式接收并积分所述第一量化误差和所述第二量化误差以产生积分量化误差；和量化器，耦合到所述第一开关电容器阵列和所述积分器，用于通过使用所述积分量化误差作为参考电压来量化所述第一采样信号，以产生数字输出信号。
在阅读了附图中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑对于本领域技术人员将变得显而易见。
附图说明
图1是示出根据本发明的一个实施例的ADC的图。
图2示出了根据本发明的一个实施例的ADC的时序图。
图3是示出根据本发明的一个实施例的开关电容器阵列的图。
具体实施方式
在下面的描述和权利要求中使用某些术语来指代特定的系统组件。如本领域技术人员将理解的，制造商可以用不同的名称来指代同一组件。本文文件无意区分名称不同但功能相同的组件。在以下的讨论和权利要求中，术语“包括”和“包含”以开放式方式使用，因此应解释为表示“包括但不限于……”。术语“耦接”和“耦合”旨在表示间接或直接的电连接。因此，如果第一设备耦合到第二设备，则连接可以是通过直接电连接，或者是通过经由其他设备和连接的间接电连接。
图1是说明根据本发明的一个实施例的ADC 100的图。如图1所示，ADC 100是逐次逼近寄存器(Successive-Approximation-Register，SAR)ADC，并且ADC 100包括第一开关电容器阵列Cx，第二开关电容器阵列Cy，第三开关电容器阵列Cz，积分器110，量化器120，时间交错控制电路130，控制电路140和开关电路。在该实施例中，第一开关电容器阵列Cx包括多个电容器和开关(在该实施例中，有四个电容器Cx1-Cx4)，并且每个电容器的一个端子连接到顶板(top plate)，并且每个电容器的另一个端子通过相应的开关连接到正参考电压+Vref或负参考电压–Vref。积分器110可以包括运算放大器112和反馈(feedback)电容器Cint。开关电路包括五个开关SW1-SW5，其中，开关SW1耦合在ADC 100的输入端子Nin与第一开关电容器阵列Cx之间，开关SW2耦合在所述输入端子Nin与第二开关电容器阵列Cy之间，开关SW3耦合在所述输入端子Nin与第三开关电容器阵列Cz之间，开关SW4耦合在第二开关电容器阵列Cy与积分器110之间，并且开关SW5耦合在第三开关电容器阵列Cz与积分器110之间。
在该实施例中，第二开关电容器阵列Cy和第三开关电容器阵列Cz可以被设计为具有与第一开关电容器阵列Cx相似的结构(但不用于限制本发明)。例如，第二开关电容器阵列Cy也可以包括四个电容器，每个电容器的一个端子连接到板，并且每个电容器的另一端子通过相应的开关连接到正参考电压+Vref或负参考电压-Vref。
图2示出了根据本发明的一个实施例的ADC 100的时序图。一起参考图1和图2，ADC100的每个周期包括采样阶段和量化阶段。在ADC 100的第一采样阶段(即，图2中所示的时间段T1)，控制电路140产生控制信号Φ1以使能(enable)开关SW1以允许第一开关电容器阵列Cx接收输入信号Vin，从而在顶板上产生第一采样信号，控制电路140产生控制信号ΦA以使能开关SW2以允许第二开关电容器阵列Cy接收输入信号Vin以产生第二采样信号，控制电路140产生控制信号ΦB以禁用(disable)开关SW3以将第三开关电容器阵列Cz与输入端子Nin断开，即第三开关电容器阵列Cz不接收输入信号Vin。另外，在时间段T1期间，控制信号ΦA使能开关SW5以将第三开关电容器阵列Cz连接到积分器110，即积分器110的反馈电容器Cint和第三开关电容器阵列Cz具有电荷-共享(charge-sharing)操作，并且将第三开关电容器阵列Cz中的量化误差发送给积分器110，积分器110对接收到的量化误差进行积分以产生积分量化误差。另外，控制信号ΦB禁用开关SW4以将第二开关电容器阵列Cy与积分器110断开。
在ADC 100的第一采样阶段(即时间段Tl)，第一开关电容器阵列Cx和第二开关电容器阵列Cy同时对输入信号Vin进行采样，并且积分器110对来自第三开关电容器阵列Cz的量化误差进行积分。另外，在该时间段，时间交错控制电路130不产生任何控制信号来控制第二开关电容器阵列Cy和第三开关电容器阵列Cz内的开关。
在ADC 100的第一量化阶段(即，图2中示出的时间段T2)，所有开关SW1-SW5均被禁用，即第一开关电容器阵列Cx，第二开关电容器阵列Cy和第三开关电容器阵列Cz不接收和采样输入信号Vin，并且积分器110不从第二开关电容器阵列Cy和第三开关电容器阵列Cz接收量化误差，即，积分器110提供稳定的积分量化误差给量化器120。控制电路140产生控制信号ΦSAR，以使能量化器120执行SAR转换，以通过使用积分量化误差来量化由第一开关电容器阵列Cx产生的第一采样信号，以产生数字输出信号Dout。例如，由积分器110输出的积分量化误差用作参考电压，量化器120将第一采样信号与参考电压(即，积分量化误差)进行比较以产生数字输出信号Dout。在该实施例中，量化器120顺序地产生用作数字输出信号Dout的四个位。数字输出信号Dout进一步用于控制第一开关电容器阵列Cx的开关，并且在控制开关将电容器Cx1–Cx4连接到正参考电压+Vref或负参考电压–Vref之后，在第一开关电容器阵列Cx的顶板上的电压可以被认为是量化误差。注意，因为使用数字输出信号Dout来控制第一开关电容器阵列Cx内的开关是本领域技术人员已知的，所以本发明的实施例不关注第一开关电容器阵列Cx内的控制，在此省略关于第一开关电容器阵列Cx的详细描述。
在时间段T2，时间交错控制电路130向第二开关电容器阵列Cy产生控制信号D1，以使第二开关电容器阵列Cy产生第一量化误差，其中，第一量化误差是第一开关电容器阵列Cx的量化误差的重复(duplicate)。例如，如果第二开关电容器阵列Cy具有与第一开关电容器阵列Cx相同的结构，则数字输出信号Dout可以用作控制信号D1，即第二开关电容器阵列Cy和第一开关电容器阵列Cy的开关由相同方法控制。另外，在该时间段，第三开关电容器阵列Cz不工作，并且时间交错控制电路130不产生任何控制信号到第三开关电容器阵列Cz。
因为在时间段T2，第二开关电容器阵列Cy产生的第一量化误差是第一开关电容器阵列Cx的量化误差的重复，所以可以将第二开关电容器阵列Cy产生的第一量化误差发送给积分器110用于在下一周期产生积分量化误差，并且积分器110不需要第一开关电容器阵列Cx的量化误差。因此，第一开关电容器阵列Cx可以立即进入下一采样阶段，而无需浪费时间将其量化误差发送给积分器110。
在ADC 100的第二采样阶段(即，图2中所示的时间段T3)，控制电路140产生控制信号Φ1以使能开关SW1允许第一开关电容器阵列Cx接收输入信号Vin以在顶板上产生第一采样信号，控制电路140产生控制信号ΦB使能开关SW3允许第三开关电容器阵列Cz接收输入信号Vin以产生第三采样信号，控制电路140产生控制信号ΦA禁用开关SW2以将第二开关电容器阵列Cy与输入端子Nin断开，即第二开关电容器阵列Cy不接收输入信号Vin。另外，在时间段T3期间，控制信号ΦB使能开关SW4将第二开关电容器阵列Cy连接到积分器110，即积分器110的反馈电容器Cint和第二开关电容器阵列Cy具有电荷共享操作，并且第二开关电容器阵列Cy中的第一量化误差被发送到积分器110，并且积分器110对接收到的量化误差进行积分以产生积分量化误差。
在ADC 100的第二采样阶段(即时间段T3)，第一开关电容器阵列Cx和第三开关电容器阵列Cz同时对输入信号Vin进行采样，并且积分器110对来自第二开关电容器阵列Cy的量化误差进行积分。另外，在该时间段，时间交错控制电路130不产生任何控制信号来控制第二开关电容器阵列Cy和第三开关电容器阵列Cz内的开关。
在ADC 100的第二量化阶段(即，图2中所示的时间段T4)，所有开关SW1-SW5均被禁用，即第一开关电容器阵列Cx，第二开关电容器阵列Cy和第三开关电容器阵列Cz不接收和采样输入信号Vin，并且积分器110不从第二开关电容器阵列Cy和第三开关电容器阵列Cz接收量化误差，即，积分器110提供稳定的积分量化误差给量化器120。控制电路140产生控制信号ΦSAR，以使能量化器120使用积分量化误差来量化由第一开关电容器阵列Cx产生的第一采样信号，以产生数字输出信号Dout。例如，由积分器110输出的积分量化误差用作参考电压，并且量化器120将第一采样信号与参考电压(即，积分量化误差)进行比较以产生数字输出信号Dout。在该实施例中，量化器120顺序地产生用作数字输出信号Dout的四个位。数字输出信号Dout进一步用于控制第一开关电容器阵列Cx的开关，并且在控制开关以将电容器Cx1–Cx4连接到正参考电压+Vref或负参考电压–Vref之后，在第一开关电容器阵列Cx的顶板上的电压可以被认为是量化误差。
在时间段T4中，时间交错控制电路130产生控制信号D2到第三开关电容器阵列Cz，以使第三开关电容器阵列Cz产生第二量化误差，其中第二量化误差是第一开关电容器阵列Cx的量化误差的重复。例如，如果第三开关电容器阵列Cz具有与第一开关电容器阵列Cx相同的结构，则数字输出信号Dout可以用作控制信号D2，即第三开关电容器阵列Cz和第一开关电容器阵列Cx的开关由相同方法控制。另外，在该时间段，第二开关电容器阵列Cy不工作，并且时间交错控制电路130不产生任何控制信号到第二开关电容器阵列Cy。
因为在时间段T4，第三开关电容器阵列Cz产生的第二量化误差是第一开关电容器阵列Cx的量化误差的重复，所以可以将第三开关电容器阵列Cz产生的第二量化误差发送给积分器110用于在下一周期产生积分量化误差，并且积分器110不需要第一开关电容器阵列Cx的量化误差。因此，第一开关电容器阵列Cx可以立即进入下一采样阶段，而无需浪费时间将其量化误差发送给积分器110。
第一采样阶段，第一量化阶段，第二采样阶段和第二量化阶段的上述操作可以在随后的周期中重复执行。也就是说，ADC 110可以顺序操作于第三采样阶段(例如，图2中所示的时间段T5)，第三量化阶段，第四采样阶段和第四量化阶段，以及第三采样阶段，第三量化阶段，第四采样阶段和第四量化阶段的操作分别与第一采样阶段，第一量化阶段，第二采样阶段和第二量化阶段的操作相同。
参照以上描述，由于第二开关电容器阵列Cy和第三开关电容器阵列Cz中的一个被用来产生重复的量化误差，因此第二开关电容器阵列Cy和第三开关电容器阵列Cz被控制为交替地执行采样操作和量化误差积分操作，并且采样操作和量化误差积分操作在ADC的采样阶段同时运行，因此由于不需要第一开关电容器阵列Cx的量化误差用于量化误差积分，可以提高ADC 100的操作速度。
注意，第二开关电容器阵列Cy或第三开关电容器阵列Cz不必具有与第一开关电容器阵列Cx相同的电路结构。只要第二开关电容器阵列Cy和第三开关电容器阵列Cz可以产生第一开关电容器阵列Cx的重复的量化误差，第二开关电容器阵列Cy或第三开关电容器阵列Cz可以具有任何其他合适的结构，例如图3中所示的开关电容器阵列300。开关电容器阵列300包括电容器C1-C3和六个开关SW6-SW11，其中电容器C1-C3的一个端子分别通过开关SW6-SW8耦合到正基准电压+Vref或负基准电压-Vref，电容器C1-C3的另一端分别通过开关SW9-SW11耦合到参考电压，例如0V，其中开关SW6-SW11由时间交错控制电路130输出的控制信号D1/D2控制。
本领域技术人员将容易地观察到，在保持本发明的教导的同时，可以对装置和方法进行多种修改和变更。因此，以上公开内容应被解释为仅受所附权利要求的限制。
Claims (10)
1.一种模拟数字转换器，其特征在于，包括：
第一开关电容器阵列，用于接收输入信号并对所述输入信号进行采样以产生第一采样信号；
第二开关电容器阵列，用于采样所述输入信号以产生第二采样信号并产生第一量化误差；
第三开关电容器阵列，用于采样所述输入信号以产生第三采样信号并产生第二量化误差；
积分器，耦合到所述第二开关电容器阵列和所述第三开关电容器阵列，用于以时间交错的方式接收并积分所述第一量化误差和所述第二量化误差以产生积分量化误差；和
量化器，耦合到所述第一开关电容器阵列和所述积分器，用于通过使用所述积分量化误差作为参考电压来量化所述第一采样信号，以产生数字输出信号。
2.如权利要求1所述的模拟数字转换器，其特征在于，
所述模拟数字转换器交替地操作于采样阶段和量化阶段；
当所述模拟数字转换器操作于所述采样阶段时，所述第一开关电容器阵列对所述输入信号进行采样以产生所述第一采样信号，所述第二开关电容器阵列和所述第三开关电容器阵列中的一个对所述输入信号进行采样以产生所述第二采样信号或所述第三采样信号，所述第二开关电容器阵列和所述第三开关电容器阵列中的另一个将所述第一量化误差或所述第二量化误差发送给所述积分器。
3.如权利要求2所述的模拟数字转换器，其特征在于，当所述模拟数字转换器操作于所述量化阶段时，所述量化器通过使用所述积分量化误差来对所述第一采样信号进行量化以产生所述数字输出信号，并且所述第二开关电容器阵列和所述第三开关电容器阵列中仅有一个被所述数字输出信号控制而产生所述第一量化误差或所述第二量化误差。
4.如权利要求1所述的模拟数字转换器，其特征在于，
所述模拟数字转换器顺序地操作于第一采样阶段，第一量化阶段，第二采样阶段和第二量化阶段；且
当所述模拟数字转换器操作于所述第一采样阶段时，所述第一开关电容器阵列对所述输入信号进行采样以产生所述第一采样信号，所述第二开关电容器阵列对所述输入信号进行采样以产生所述第二采样信号，第三开关电容器阵列将所述第二量化误差发送给所述积分器；
当所述模拟数字转换器操作于所述第一量化阶段时，所述量化器利用所述积分量化误差对所述第一采样信号进行量化以产生所述数字输出信号，并根据所述数字输出信号控制所述第二开关电容器阵列产生所述第一量化误差；
当所述模拟数字转换器操作于所述第二采样阶段工作时，所述第一开关电容器阵列对所述输入信号进行采样以产生所述第一采样信号，所述第三开关电容器阵列对所述输入信号进行采样以产生所述第三采样信号，所述第二开关电容器阵列将所述第一量化误差发送给所述积分器；
当所述模拟数字转换器操作于所述第二量化阶段时，所述量化器利用所述积分量化误差对所述第一采样信号进行量化以产生所述数字输出信号，并根据所述数字输出信号控制所述第三开关电容器阵列产生所述第二量化误差。
5.如权利要求1所述的模拟数字转换器，其特征在于，还包括：
开关电路，被配置为将所述输入信号选择性地连接到所述第一开关电容器阵列，所述第二开关电容器阵列和所述第三开关电容器阵列，并且将所述第二开关电容器阵列和所述第三开关电容器阵列选择性地连接到所述积分器。
6.如权利要求1所述的模拟数字转换器，其特征在于，所述开关电路包括：
第一开关，耦合在所述输入信号和所述第一开关电容器阵列之间；
第二开关，耦合在所述输入信号和所述第二开关电容器阵列之间；
第三开关，耦合在所述输入信号与所述第三开关电容器阵列之间；
第四开关，耦合在所述第二开关电容器阵列和所述积分器之间；和
第五开关，耦合在所述第三开关电容器阵列和所述积分器之间。
7.如权利要求6所述的模拟数字转换器，其特征在于，
所述模拟数字转换器顺序地操作于第一采样阶段，第一量化阶段，第二采样阶段和第二量化阶段；且
当所述模拟数字转换器操作于所述第一采样阶段时，所述第一开关，所述第二开关和所述第五开关被使能，所述第三开关和所述第四开关被禁用；
当所述模拟数字转换器操作于所述第一量化阶段时，所述第一开关，所述第二开关，所述第三开关，所述第四开关和所述第五开关被禁用；当所述模拟数字转换器操作于所述第二采样阶段时，所述第一开关，所述第三开关和所述第四开关被使能，所述第二开关和所述第五开关被禁用；
当所述模拟数字转换器操作于所述第二量化阶段时，所述第一开关，所述第二开关，所述第三开关，所述第四开关和所述第五开关被禁用。
8.如权利要求7所述的模拟数字转换器，其特征在于，
当所述模拟数字转换器操作于所述第一采样阶段时，所述第一开关电容器阵列对所述输入信号进行采样以产生所述第一采样信号，所述第二开关电容器阵列对所述输入信号进行采样以产生所述第二采样信号，所述第三开关电容器阵列将所述第二量化误差发送给所述积分器；
当所述模拟数字转换器操作于所述第一量化阶段时，所述量化器利用积分量化误差对所述第一采样信号进行量化以产生所述数字输出信号，并根据所述数字输出信号控制所述第二开关电容器阵列产生所述第一量化误差；
当所述模拟数字转换器操作于所述第二采样阶段时，所述第一开关电容器阵列对所述输入信号进行采样以产生所述第一采样信号，所述第三开关电容器阵列对所述输入信号进行采样以产生所述第三采样信号，所述第二开关电容器阵列将所述第一量化误差发送给所述积分器；
当所述模拟数字转换器操作于所述第二量化阶段时，所述量化器利用积分量化误差对所述第一采样信号进行量化以产生所述数字输出信号，并根据所述数字输出信号控制所述第三开关电容器阵列产生所述第二量化误差。
9.如权利要求1所述的模拟数字转换器，其特征在于，所述第一开关电容器阵列中产生的量化误差不被发送到所述积分器用于产生所述积分量化误差。
10.如权利要求1所述的模拟数字转换器，其特征在于，所述模拟数字转换器是逐次逼近寄存器模拟数字转换器。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962883693P | 2019-08-07 | 2019-08-07 | |
| US62/883,693 | 2019-08-07 | ||
| US16/934,002 US11121720B2 (en) | 2019-08-07 | 2020-07-20 | Analog-to-digital converter having quantization error duplicate mechanism |
| US16/934,002 | 2020-07-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112436839A true CN112436839A (zh) | 2021-03-02 |
Family
ID=71846338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010719708.8A Pending CN112436839A (zh) | 2019-08-07 | 2020-07-23 | 模拟数字转换器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11121720B2 (zh) |
| EP (1) | EP3772825A1 (zh) |
| CN (1) | CN112436839A (zh) |
| TW (1) | TWI746076B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI763228B (zh) * | 2020-12-31 | 2022-05-01 | 瑞昱半導體股份有限公司 | 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法 |
| TWI748915B (zh) * | 2021-04-15 | 2021-12-01 | 瑞昱半導體股份有限公司 | 具有快速轉換機制的類比至數位轉換裝置及方法 |
| CN115425979B (zh) * | 2022-08-31 | 2023-04-07 | 集益威半导体(上海)有限公司 | 多通道时间交织的模数转换器 |
| CN117749187A (zh) * | 2024-02-20 | 2024-03-22 | 北京智芯微电子科技有限公司 | 模数转换器、处理器及电子设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0169535B1 (en) * | 1984-07-23 | 1992-06-10 | Nec Corporation | Analog to digital converter |
| US6163290A (en) * | 1999-07-13 | 2000-12-19 | Analog Devices, Inc. | Linearizing structures and methods for unity-gain folding amplifiers |
| US6563235B1 (en) * | 2000-10-03 | 2003-05-13 | National Semiconductor Corporation | Switched capacitor array circuit for use in DC-DC converter and method |
| ATE435526T1 (de) | 2005-02-24 | 2009-07-15 | Microchip Tech Inc | A/d-wandler mit austausch von auflösungen durch mehrere probe- und haltekanäle |
| US7271750B1 (en) * | 2006-06-22 | 2007-09-18 | Analog Devices, Inc. | Pipelined converter systems with enhanced accuracy |
| US7405679B1 (en) * | 2007-01-30 | 2008-07-29 | International Business Machines Corporation | Techniques for 9B10B and 7B8B coding and decoding |
| US8314653B1 (en) * | 2009-02-18 | 2012-11-20 | Rf Micro Devices, Inc. | Using degeneration in an active tunable low-noise radio frequency bandpass filter |
| CA3025336A1 (en) * | 2010-09-30 | 2012-03-30 | Philips Lighting Holding B.V. | Apparatus and methods for supplying power |
| CN104135291B (zh) | 2014-07-15 | 2017-08-11 | 苏州大学 | 一种以脉冲充电形式实现的连续接近式寄存器模数转换器 |
| US10340932B2 (en) | 2016-04-29 | 2019-07-02 | Analog Devices, Inc. | Techniques for power efficient oversampling successive approximation register |
-
2020
- 2020-07-20 US US16/934,002 patent/US11121720B2/en active Active
- 2020-07-22 TW TW109124776A patent/TWI746076B/zh active
- 2020-07-23 CN CN202010719708.8A patent/CN112436839A/zh active Pending
- 2020-07-29 EP EP20188468.1A patent/EP3772825A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11121720B2 (en) | 2021-09-14 |
| EP3772825A1 (en) | 2021-02-10 |
| TWI746076B (zh) | 2021-11-11 |
| US20210044301A1 (en) | 2021-02-11 |
| TW202107855A (zh) | 2021-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108242927B (zh) | 模数转换器 | |
| CN112436839A (zh) | 模拟数字转换器 | |
| US11184017B2 (en) | Method and circuit for noise shaping SAR analog-to-digital converter | |
| US7884749B2 (en) | A/D converting apparatus | |
| US7233276B1 (en) | Pipelined analog to digital converter with capacitor mismatch compensation | |
| US7450045B2 (en) | Delta-Sigma analog-to-digital converter and method thereof | |
| CN109586720B (zh) | 模数转换器及其工作方法 | |
| EP2055006B1 (en) | Analog-to-digital conversion using asynchronous current-mode cyclic comparison | |
| US8643529B2 (en) | SAR assisted pipelined ADC and method for operating the same | |
| US11296714B2 (en) | Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method | |
| US9236878B2 (en) | Analog-to-digital conversion | |
| US10944418B2 (en) | Analog-to-digital converter capable of generate digital output signal having different bits | |
| US7138932B1 (en) | Signal converting apparatus for integrating analog-to-digital converter and digital-to-analog converter and integration unit | |
| US8018361B2 (en) | Area-efficient analog-to-digital converter | |
| CN110350919B (zh) | 一种流水线模拟数字转换器 | |
| US20220209781A1 (en) | Time-interleaved analog to digital converter having randomization and signal conversion method | |
| EP1588492B1 (en) | An analog-to-digital conversion arrangement, a method for analog-to-digital conversion and a signal processing system, in which the conversion arrangement is applied | |
| US10812098B1 (en) | Analog-to-digital converter decision control | |
| US11424754B1 (en) | Noise-shaping analog-to-digital converter | |
| CN111490787A (zh) | 一种∑-δ调制器及降低非线性和增益误差的方法 | |
| CN217883396U (zh) | 模拟数字转换器、芯片、及其电子设备 | |
| US20240106448A1 (en) | Data-dependent glitch and inter-symbol interference minimization in switched-capacitor circuits | |
| US20240113720A1 (en) | Time-interleaved analog to digital converter based on flash analog to digital conversion | |
| US20220368341A1 (en) | Analog-to-digital converter | |
| CN114553230A (zh) | 管线式模拟数字转换器与模拟数字转换方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |