TW202105766A - 包含鈍化層的led前驅物 - Google Patents

包含鈍化層的led前驅物 Download PDF

Info

Publication number
TW202105766A
TW202105766A TW109116639A TW109116639A TW202105766A TW 202105766 A TW202105766 A TW 202105766A TW 109116639 A TW109116639 A TW 109116639A TW 109116639 A TW109116639 A TW 109116639A TW 202105766 A TW202105766 A TW 202105766A
Authority
TW
Taiwan
Prior art keywords
layer
led
led structure
passivation layer
sidewall
Prior art date
Application number
TW109116639A
Other languages
English (en)
Other versions
TWI741608B (zh
Inventor
金峻淵
穆辛 阿茲
約翰 夏農
凱文 史瑞比雷
伊恩 丹尼斯
Original Assignee
英商普利希半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商普利希半導體有限公司 filed Critical 英商普利希半導體有限公司
Publication of TW202105766A publication Critical patent/TW202105766A/zh
Application granted granted Critical
Publication of TWI741608B publication Critical patent/TWI741608B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

提供了一種發光二極體（LED）前驅物。LED前驅物包括基板、設置在基板上的LED結構及鈍化層，該LED結構包括複數個III族氮化物層。LED結構包括p型半導體層、n型半導體層及在p型半導體層與n型半導體層之間的活性層。複數個III族氮化物層中的每一者包括晶態的III族氮化物。LED結構具有在正交於III族氮化物層的（0 0 0 1）晶面的平面中延伸的側壁。鈍化層經設置在LED結構的側壁上，使得鈍化層覆蓋LED結構的活性層。鈍化層包括具有帶隙之晶態的III族氮化物，該帶隙高於活性層的帶隙。LED結構的形狀經設計為使得LED結構的側壁與LED結構的每個III族氮化物層的非極性晶面對準。

Description

包含鈍化層的LED前驅物
本申請案係關於III族氮化物半導體。更特定言之，本申請案係關於包括III族氮化物半導體的發光二極體（LED）。
微型LED陣列通常經定義為尺寸為100×100 μm2 或更小的LED陣列。微型LED陣列是可適用於各種裝置的自發光的微型顯示器/投影機，該各種裝置如智慧型手錶、頭戴式顯示器、抬頭(head-up)顯示器、攝影機、取景器、多站點激發源和微型投影機。
微型LED陣列的一種已知形式包括由III族氮化物形成的複數個LED。III族氮化物LED是在主動發光區域中包含GaN及其與InN和AlN的合金的無機半導體LED。與習知的大面積LED（例如，其中發光層是有機化合物的有機發光二極體（OLED））相比，可用顯著更高的電流密度驅動III族氮化物LED並發出更高的光功率密度。結果，較高的發光性（亮度），經定義為在給定方向上光源的每單位面積發出的光量，使微型LED適用於需要或受益於高亮度的應用。例如，受益於高亮度的應用可包括高亮度環境中的顯示器或投影機。另外，已知與其他習知的大面積LED相比，III族氮化物微型LED具有相對較高的發光功效（以每瓦流明（lm/W）表示）。III族氮化物的微型LED陣列的相對較高的發光功效與其他光源相比降低了功耗，並使微型LED特別適用於可攜式裝置。
LED的一項重要效能特徵是內部量子效率（IQE）。IQE是LED中發生的輻射複合事件相對於LED中發生的複合事件總數（亦即，包括非輻射複合事件）的比率的度量。對於III族氮化物LED，單晶塊材結構可能被晶體晶格中的缺陷打斷。此類缺陷可包括晶體晶格中的懸鍵或空位。空位和懸鍵可能會在能帶中提供陷阱位點，從而導致降低IQE的非輻射複合事件。特別地，LED結構的表面在LED的表面的製造期間可能易於形成缺陷。III族氮化物LED表面處的缺陷可能導致降低IQE的非輻射表面複合事件。
對於微型LED，將理解的是，由於隨著LED尺寸的減小，表面積與體積之比增加，因此LED尺寸的減小相對於整體輻射複合事件可增加表面複合的量。
US-A-2016/0197232揭露了具有減少的非輻射側壁複合的LED結構。LED結構包括跨越頂部電流擴展層、底部電流擴展層及在頂部與底部電流擴展層之間的活性層的p-n接面側壁。
US 2018/0175248揭露了用包括Al的III族氮化物鈍化材料鈍化的微型LED結構。US 2018/0175248揭露了III族氮化物鈍化材料可減少非輻射複合、減少LED結構的洩漏電流及/或提高發光效能。
然而，仍需要進一步改善III族氮化物LED的IQE。
本發明的目的是提供一種經改善的LED前驅物，其解決了與現有技術LED相關的至少一個問題或至少為其提供了商業上有用的替代方案。
本發明人已認識到，III族氮化物LED的表面複合受到兩個重要機制影響。首先，可能經由晶體缺陷發生表面複合。例如，由蝕刻處理所引起的表面損傷可能將如空位或懸鍵之類的晶體缺陷引入至LED的蝕刻表面中。此類晶體缺陷可能會形成促進LED中的非輻射複合事件的陷阱位點，從而降低IQE。其次，在表面處終止III族氮化物的週期性晶體結構導致在能帶隙內形成更多的陷阱能級。
根據本發明的第一態樣，提供了一種發光二極體（LED）前驅物。LED前驅物包括基板、LED結構和鈍化層。將LED結構設置在基板上。LED結構包括複數個III族氮化物層。LED結構的複數個III族氮化物層包括p型半導體層、n型半導體層及在p型半導體層與n型半導體層之間的活性層。III族氮化物層的每一層包含晶態的III族氮化物。LED結構具有在與III族氮化物層的（0 0 0 1）晶面正交的平面中延伸的側壁。將鈍化層設置在LED結構的側壁上，使得鈍化層覆蓋LED結構的活性層。鈍化層包括具有帶隙的晶態的III族氮化物，該帶隙高於活性層的帶隙。將LED結構的形狀設計成使得LED結構的側壁與LED結構的多層中的每一層的非極性晶面對準。
根據本申請案的第一態樣，將鈍化層設置在側壁的至少一部分上，使得鈍化層覆蓋LED結構的活性層，以確保活性層的週期性晶體結構不終止於LED結構的側壁。而是，鈍化層的晶態的III族氮化物延續了活性層的（週期性）晶體結構。因此，在LED結構與鈍化層之間的界面處未形成與週期性晶態結構的終止相關的陷阱能級。在與LED結構的界面相反的一側上的鈍化層的表面處形成有因晶體結構的終止而產生的能級。如此一來，藉由鈍化層將由晶體結構的終止產生的能級與LED結構分開。鈍化層的帶隙高於活性層的帶隙，使得鈍化層減少或防止電荷載流子從LED結構側壁流向鈍化層的表面。有效地，將鈍化層作為試圖向LED結構的側壁表面移動的載流子的阻障層。藉由減少LED結構的活性層中的電荷載流子的可用陷阱位點的數量，可增加LED結構的IQE。
此外，本發明人已認識到，由III族氮化物晶態材料形成的LED結構具有極性晶態結構。沿著結構的眾多平面終止此種極性晶態結構將限定具有非零淨電荷的表面。例如，III族氮化物（例如GaN）的（0 0 0 1）平面被認為是極性平面。III族氮化物（例如，GaN）的（1 12）平面被認為是半極性平面。當此種具有非零淨電荷的平面（亦即，極性平面或半極性平面）與較高帶隙的III族氮化物（亦即鈍化層）形成界面時，會在兩層之間的界面處形成二維電子氣體，類似於高電子移動率電晶體的功能。對於本發明的LED結構，在LED結構的側壁處形成二維電子氣體可為跨LED結構的電荷載流子提供洩漏路徑。所形成的二維電子氣體可充分導電，以消除從提供LED結構的鈍化層獲得的任何優勢。
為了減少或消除此種現象，本發明的LED結構形成有側壁，該等側壁與III族氮化物晶態結構的非極性平面對準。藉由使LED結構的側壁與III族氮化物晶態結構的非極性平面對準，在LED結構與鈍化層之間的界面處不形成二維電子氣體。因此，本發明的鈍化層確保在鈍化層與LED結構之間的界面處不形成用於電荷載流子的洩漏路徑。因此，本發明人已認識到，提供具有覆蓋非極性平面側壁的鈍化層的LED結構會導致在LED結構側壁與鈍化層之間的界面處存在的陷阱位點的數量顯著減少，且亦防止形成任何不希望的電荷洩漏路徑。因此，由根據本發明的第一態樣的LED前驅物產生的LED可具有內部量子效率的提高，此是由於減少了在LED結構的活性層的側壁表面處存在的陷阱位點的數量而導致的。
關於LED前驅物中的術語「前驅物」，應注意到的是，所描述的LED前驅物不一定包括用於LED的電觸點（如以允許發光），也不必包括相關電路。當然，第一態樣的LED前驅物不排除添加另外的電觸點和相關電路。因此，在本申請案中術語「前驅物」的使用旨在包括最終產品（亦即，LED）。
根據第一態樣，LED結構包括III族氮化物。較佳地，III族氮化物包括AlInGaN、AlGaN、InGaN、AlN和GaN中的一者或多者。如本文所用，藉由物種的組成成分對物種的任何提及包括其所有可用的化學計量。因此，例如，AlGaN包括其所有合金，如Alx Ga1-x N，其中x不等於1或0。較佳的化學計量將根據特定層的功能而變化。
如上所述，在一些實施例中，LED前驅物可以是微型LED前驅物。也就是說，根據本申請案的微型LED前驅物可在表面積小於10,000 μm2 的LED前驅物中。例如，LED前驅物的表面尺寸可小於100 μm×100 μm。
在一些實施例中，LED結構可包括複數個側壁，每個側壁正交於基板的表面延伸。LED結構的形狀可經設計成使得LED結構的每個側壁與非極性晶面與LED結構的每個層對準，且可將鈍化設置在每個側壁上。因此，可將鈍化層設置在活性層的晶體結構終止的LED結構的每個側壁上。藉由在每個側壁上提供具有鈍化層的LED結構，可減少存在於活性層的每個側壁上的陷阱位點的數量，而無需引入進一步的電荷洩漏路徑，從而提高了LED的IQE。
鈍化層包括晶態的III族氮化物，其在一些實施例中可包括單晶體（單晶態）III族氮化物或多晶態III族氮化物。在一些實施例中，將鈍化層設置在LED結構的側壁上，使得其覆蓋LED結構的複數個層中的每一個層。因此，在沒有引入另外的電荷洩漏路徑的情況下，鈍化層防止或減少了由於在p型半導體層的側壁和n型半導體層的側壁處的晶體晶格的終止而導致的陷阱位點的形成。此進而將進一步增加LED結構的內部量子效率。
在一些實施例中，LED前驅物可包括跨基板的表面延伸的電流擴展層。可將LED結構設置在電流擴展層的表面上。電流擴展層可包括III族氮化物半導體。鈍化層也可覆蓋電流擴展層的至少一部分表面。因此，電流擴展層可具有晶態結構，其中電流擴展層的表面具有非零淨電荷（例如，極性c平面或半極性平面）。因此，在此種情況下，可有意地在電流擴展層與鈍化層（其帶隙高於活性層的帶隙）之間的界面處形成二維電子氣體。此二維電子氣體可改善載流子向LED前驅物的傳輸（類似於HEMT），從而導致LED的整體效率的提高。
在一些實施例中，LED前驅物可具有六邊形形狀。LED前驅物可具有六邊形形狀，使得LED結構的側壁與非極性平面對準。在一些實施例中，LED前驅物可具有與一或多個非極性平面對準的側壁，該一或多個非極性平面可為a 平面(a -plane)或m 平面(m -plane)。在一些實施例中，LED結構的側壁可與a 平面和m 平面的組合對準。
在一些實施例中，鈍化層可包含AlN。在一些替代實施例中，鈍化層可以是二元、三元、四元或五元材料。在一些實施例中，鈍化層可以是包含氮和B、Al、Ga或In中的一者或多者的III族氮化物。例如，鈍化層可以是Bx Aly Inz Ga1-x-y-z N，其中0≤x≤1、0≤y≤1、0≤z≤1，且x+y+z≤1。因此，可藉由改變鈍化層材料的組成來改變鈍化層的帶隙，以便提供合適的功能性作為電荷載流子阻障層。
在一些實施例中，鈍化層在垂直於LED結構的側壁的厚度方向上的厚度為至少：1 nm、3 nm或5 nm。在一些實施例中，期望具有最小厚度的鈍化層，以便減少穿過鈍化層的電荷載流子穿隧。穿過鈍化層的電荷載流子穿隧可經由鈍化層在與LED結構相反的一側的表面上的能級導致非輻射複合事件的發生。減少或防止經由鈍化層的電荷載流子穿隧的發生將增加可用於輻射複合的電荷載流子的量，從而進一步提高IQE。
在一些實施例中，鈍化層的厚度不大於：500 nm、400 nm或300 nm。
在第一態樣的一些實施例中，鈍化層的帶隙在遠離LED結構的側壁的厚度方向上增加。在一些實施例中，鈍化層包括複數個鈍化子層，該複數個鈍化子層的每個鈍化子層的帶隙在遠離LED結構的側壁的厚度方向上以逐步方式增加。在一些實施例中，鈍化層的組成在遠離LED結構的側壁延伸的厚度方向上逐漸變化，使得鈍化層的帶隙在遠離LED結構的側壁的厚度方向上增加。一些實施例的鈍化層可在LED結構與鈍化層之間的界面處的晶體晶格中引入一些應變。藉由提供具有變化的電子帶隙的鈍化層，帶隙的材料特性可經配置成減小LED結構與鈍化層之間的界面處的應變，同時亦提供適當大的勢壘來防止電荷載流子流動至鈍化層的表面態。
根據本申請案的第二態樣，提供了一種LED陣列前驅物。LED陣列前驅物包括基板、設置在該基板上的複數個LED前驅物及鈍化層。每個LED結構包括複數個III族氮化物層，該複數個III族氮化物層包括p型半導體層、n型半導體層及在p型半導體層與n型半導體層之間的活性層。複數個III族氮化物層中的每個III族氮化物層包括晶態的III族氮化物，且每個LED結構具有在與III族氮化物層的（0 0 0 1）晶面正交的平面中延伸的側壁。將鈍化層設置在每個LED結構的側壁上，使得鈍化層覆蓋LED結構的活性層。鈍化層包括具有高於活性層的帶隙的帶隙的晶態的III族氮化物。此外，將每個LED結構的形狀設計成使得LED結構的側壁與LED結構的每個層的非極性晶面對準。
在一些實施例中，LED陣列前驅物中的複數個LED前驅物中的每一個前驅物是根據本申請案的第一態樣的LED前驅物。因此，第二態樣的LED陣列前驅物可結合第一態樣的任何可選特徵。
在一些實施例中，LED陣列前驅物可包括複數個微型LED前驅物。亦即，LED陣列前驅物中的每個微型LED的表面積都可小於10,000 µm2 。
鈍化層包括晶態的III族氮化物，其在一些實施例中可包括單晶體（單晶態）的III族氮化物或多晶態III族氮化物。
關於LED前驅物中的術語「前驅物」，應注意到的是，所描述的LED前驅物不一定包括用於LED的電觸點（如以允許發光），也不必包括相關電路。當然，第二態樣的LED前驅物不排除添加另外的電觸點和相關電路。因此，在本申請案中術語「前驅物」的使用旨在包括最終產品（亦即，LED陣列）。
根據本申請案的第三態樣，提供了一種形成LED前驅物的方法。方法包括以下步驟： （i）提供具有表面的基板； （ii）在基板的表面上沉積LED層，該LED層包括複數個III族氮化物層，該複數個III族氮化物層包括： p型半導體層； n型半導體層；及 在p型半導體層與n型半導體層之間的活性層， 其中LED層的每個III族氮化物層包括晶態的III族氮化物， （iii）用遮罩層選擇性地遮蔽LED層，該遮罩層具有至少一個形成邊緣的側壁，該側壁與LED層的非極性平面對準； （iv）在與III族氮化物層的（0 0 0 1）晶面正交的方向上蝕刻LED層的未遮蔽部分，以形成具有側壁的LED結構，側壁與鄰近形成遮罩層的邊緣的側壁的LED層的非極性平面對準；及 （v）在LED結構的側壁上沉積鈍化層，使得該鈍化層覆蓋LED結構的活性層，該鈍化層包括具有帶隙的晶態的III族氮化物，該帶隙比該活性層的帶隙高。
因此，根據第三態樣的方法可提供根據第一態樣的LED前驅物。
鈍化層包括晶態的III族氮化物，其在一些實施例中可包括單晶體（單晶態）III族氮化物或多晶態III族氮化物。
在一些實施例中，蝕刻LED層的未遮蔽部分的步驟包括乾法蝕刻處理及隨後是濕法蝕刻處理。藉由使用兩步驟蝕刻處理來形成LED結構的(多個)側壁，可在（0 0 0 1）晶面的方向上蝕刻更大比例的LED結構表面積。如此一來，兩步驟蝕刻處理可減少在鈍化層與LED結構的側壁之間的界面處存在的陷阱位點的數量。
根據本申請案的第四實施例，提供了一種形成LED陣列前驅物的方法。方法包括以下步驟： （i）提供具有表面的基板； （ii）在基板的表面上沉積LED層，該LED層包括複數個III族氮化物層，該複數個III族氮化物層包括： p型半導體層； n型半導體層；及 在p型半導體層與n型半導體層之間的活性層， 其中LED層的III族氮化物層中的每個III族氮化物層包括晶態的III族氮化物， （iii）用遮罩層選擇性地遮罩LED層，該遮罩層包括複數個遮罩層部分，每個遮罩層部分具有與LED層的非極性平面對準之至少一個形成邊緣的側壁； （iv）在與III族氮化物層的（0 0 0 1）晶面正交的方向上蝕刻LED層的未遮蔽部分，以形成複數個LED結構，該複數個LED結構中的每一個LED結構具有側壁，側壁與鄰近形成個別遮罩部  分的邊緣的側壁的LED層的非極性平面對準； （v）在每個LED結構的側壁上沉積鈍化層，使得鈍化層覆蓋每個LED結構的活性層，鈍化層包括具有比活性層的帶隙高的帶隙的晶態的III族氮化物。
鈍化層包括晶態的III族氮化物，其在一些實施例中可包括單晶體（單晶態）III族氮化物或多晶態III族氮化物。
因此，根據第四態樣的方法可提供根據第二態樣的LED前驅物。在一些實施例中，形成LED陣列前驅物的方法可結合根據本申請案的第三態樣的形成LED前驅物的方法的任何特徵。
現在將進一步描述本發明。在以下段落中，更詳細地定義了本發明的不同態樣。如此定義的每個態樣可與任何其他一個或多個態樣結合，除非明確地有相反說明。特別地，指示為較佳的或有利的任何特徵可與指示為可選的或有利的任何其他一個或多個特徵結合。
本申請案的實施例描述了LED前驅物和形成具有各種結構配置以減少可能在LED結構的側壁處發生的非輻射複合事件的LED前驅物的方法。如此一來，本申請案的實施例較佳地涉及微型LED陣列及/或微型LED陣列前驅物。微型LED陣列通常定義為尺寸為100×100 μm2 或更小的LED陣列。
根據本申請案的實施例，提供了一種LED陣列前驅物1。LED陣列前驅物1包括基板10、電流擴展層20和複數個LED結構30。LED陣列前驅物的示意圖如圖1所示。
基板10提供了可在其上提供LED結構的基板表面11。基板10可以是在其上製造III族氮化物的任何合適的基板。例如，基板10可以是矽、藍寶石或碳化矽、晶圓或適合於製造薄膜電子器件的任何其它基板。
在圖1的實施例中，在基板上設置緩衝層14。如圖1所示，緩衝層14在基板10的整個基板表面11上延伸。緩衝層可包括III族氮化物，例如AlN、AlGaN或GaN。緩衝層可在垂直於基板表面11的方向上具有至少100 nm、300 nm、500 nm或1000 nm的厚度。
可將電流擴展層20設置在基板10上或緩衝層上。如圖1所示，電流擴展層20在與基板10的基板表面11相對的緩衝層14的表面上在整個緩衝層14上延伸。LED結構30分佈在電流擴展層20的整個表面上，該表面在電流擴展層20與基板10相對的一側上。
基板10可包括藍寶石或矽晶圓。儘管在圖1中，基板10被示為單個塊，但應當理解，基板10可包括複數個層。例如，基板10可包括除了矽晶圓之外的用於驅動LED前驅物的複數個主動矩陣電子層。
將複數個LED結構30設置在電流擴展層20上。複數個LED結構30可分佈在整個電流擴展層20上以形成二維陣列。儘管圖1的實施例是包括複數個LED結構30的LED陣列前驅物1，但應當理解，在其他實施例中，可在基板10上設置單獨的LED結構30。
每個LED結構30包括複數個層。在圖1的實施例中，每個LED結構30包括n型半導體層32、活性層34和p型半導體層36。將每個LED結構30設置在電流擴展層的表面上，該表面在電流擴展層20與基板10相對的一側上。將複數個層32、34、36彼此堆疊以形成LED結構30。如此一來，LED結構30在垂直於電流擴展層20的表面及基板表面11的方向上延伸。LED結構30的層32、層34、層36中的每一層由晶態的III族氮化物形成。如此一來，LED結構30具有晶態結構。如圖1所示，LED結構30是從電流擴展層20的表面延伸的檯面結構。
圖1所示的LED結構30是在大體上橫向於基板表面11的方向上延伸的檯面形狀結構。如此一來，圖1的LED結構包括複數個大體上平坦的表面。複數個大體上平坦的表面包括複數個側壁37和發光表面38。發光表面38是LED結構30之與基板10相對的表面。
在圖1的實施例中，LED結構的（0 0 0 1）晶面與基板表面11平行。因此，側壁37的表面與LED結構的（0 0 0 1）晶面和基板表面11正交。LED結構30的側壁37是LED結構30之在基板表面11（或電流擴展層20）與發光表面38之間延伸的表面。如圖1所示，LED結構30的側壁37也正交於在其上設置LED結構30的電流擴展層20的表面。當然，將理解在一些實施例中，電流擴展層可以是可選的，或電流擴展層可具有非平坦的上表面。
n型半導體層32可為任何III族氮化物。例如，在圖1的實施例中，n型半導體層32可由GaN形成。n型半導體層32可摻雜有例如Si或Ge雜質或任何其他合適的電子施體。n型半導體層32可形成在電流擴展層20上，使得其與電流擴展層20電接觸。
活性層34可包括一或多個用於產生光子的量子阱。量子阱可由具有不同帶隙的III族氮化物的複數個層形成。在一些實施例中，包括In的III族氮化物合金可用於形成量子阱。包含III族氮化物之用於LED的多個量子阱活性層是所屬技術領域中具有通常知識者已知的。圖2圖示了包括GaN和InGaN的交替層的活性層34的一個示例。與GaN層的厚度相比，用於形成量子阱的InGaN層相對較薄。因此，活性層34的帶隙被認為是該層的最大帶隙34。對於圖2的實施例，活性層34的帶隙是GaN層的帶隙：3.4 eV。
p型半導體層36可包括摻雜有電子受體（例如，Mg）的任何III族氮化物。在圖1的實施例中，p型半導體層36可以是Mg摻雜的GaN。
電流擴展層20可包括III族氮化物。電流擴展層20可由與n型半導體層相同的材料形成。例如，在圖1的實施例中，電流擴展層20可由GaN形成。在一些實施例中，GaN電流擴展層20可為未摻雜的GaN。在其他實施例中，類似於n型半導體層32，GaN電流擴展層20可包括一些n型摻雜物。
鈍化層40可包括具有比活性層34更高的帶隙的晶態的III族氮化物。晶態的III族氮化物鈍化層40可包括單晶體（單晶態）的III族氮化物鈍化層或多晶態的III族氮化物鈍化層。鈍化層的晶態結構經配置為大體上匹配形成LED結構30的側壁37的III族氮化物層的晶體結構。如此一來，週期性晶態結構通常不會被從LED結構30穿過側壁界面到鈍化層40的轉變所打斷。當然，應當理解，由於鈍化層的分子組成與LED結構30相比下並不相同，因此在鈍化層40與LED結構40之間的側壁處的界面處可能有少量的晶格應變。此種應變可能會導致在側壁37處存在一些錯位。然而，應當理解，由此種錯位產生的能帶中的能級通常位於能帶的更深處，且可能以比晶體晶格終止所導致的陷阱位點低的密度存在。
在圖1的實施例中，鈍化層包括AlN。AlN通常具有約6 eV的帶隙，其高於活性層的帶隙。在其他實施例中，鈍化層可由包括B、Al、Ga和In中的一者或多者的III族氮化物形成。例如，鈍化層可以是Bx Aly Inz Ga1-x-y-z N，其中0≤x≤1、0≤y≤1、0≤z≤1，且x+y+z≤1。
鈍化層40可形成為具有至少1 nm的厚度。鈍化層40的厚度被認為是在垂直於LED結構30的側壁37的表面的方向上的層的厚度。在一些實施例中，鈍化層的厚度可以是至少3 nm或5 nm。為了減少或消除電荷載流子從LED結構30穿過鈍化層到表面態39的穿隧，為鈍化層提供如本文所述的最小厚度可能是有利的。
鈍化層40可形成為具有不大於500 nm、400 nm或300 nm的厚度。為了不限制LED矩陣的像素密度，限制鈍化層40的厚度可能是有利的。
在一些實施例中，可在鈍化層上方沉積絕緣層。絕緣層可包括Al2 O3 、SiO2 或SiNx 。可提供絕緣層以填充LED結構之間的任何間隙或空隙，使得可將LED陣列前驅物平坦化。如此一來，絕緣層可以是間隙填充絕緣層。
圖3a圖示了不具有鈍化層的LED結構30的等距視圖。如圖3a所示，LED結構30的側壁37與LED結構30的晶體結構的m 平面對準，且LED結構30的相鄰側壁37與LED結構30的a 平面對準。圖3b圖示了在LED結構30的側壁37處的活性層32的電子帶結構的簡化圖。由於側壁37沒有被鈍化，故由晶體結構的終止所導致的陷阱位點及由晶體缺陷所導致的陷阱位點存在在側壁37的表面處。該等陷阱位點可捕獲電荷載流子（電子e- 和空穴h+ ）。因此，如圖3b中的箭頭所示，可能經由陷阱位點39發生非輻射複合。
圖4a圖示了具有鈍化層40的LED結構30的等軸視圖。如圖4a所示，LED結構30的側壁37與LED結構30的晶體結構的m 平面對準。
圖4b圖示了在LED結構30的側壁37處的活性層32的電子帶結構的簡化圖。在鈍化層40的外表面上形成了由於晶體晶格終止所導致的表面陷阱位點39，如圖4b所示。AlN鈍化層40具有大於InGaN活性層34的帶隙的帶隙。帶隙被對準，使得鈍化層40作為從活性層的導帶和價帶到表面陷阱位點39之電荷載流子的阻障。如圖4b所示，鈍化層40與LED側壁37之間的界面處仍可能存在一些陷阱位點，此是由於晶體結構中的缺陷及任何存在於鈍化層與LED結構之間的應變（亦即，錯位）。然而，剩餘的陷阱位點通常位於能帶中更深的位置，且可比由於晶體晶格終止而導致的陷阱位點低的密度存在（亦即，如圖3b所示）。如此一來，根據本申請案的實施例的鈍化層40的設置減少了LED結構之相對於未鈍化的側壁的側壁37處的陷阱位點的存在（例如，如圖3b所示）。因此，在活性層34的側壁表面上設置鈍化層40降低了在LED結構30中發生的非輻射複合事件的發生率。
圖5a、圖5b和圖5c圖示了根據本申請案的實施例之用於三個不同的鈍化層40的簡化的電子帶結構。圖5a圖示其中單個III族氮化物材料層是鈍化層40的實施例。如此一來，圖5a的實施例類似於其中藉由AlN層設置鈍化層40的圖4b的電子帶結構。
圖5b圖示了包括複數個鈍化層41、42、43的鈍化層40的電子帶結構。鈍化層41、42、43中的每一者均由III族氮化物形成，III族氮化物的帶隙高於活性層34的帶隙。如圖5b所示，每個鈍化層41、42、43的帶隙在遠離LED結構的側壁的厚度方向上以逐步方式增加。在一些實施例中，鈍化層41、42、43可各自由Alx Ga1-x N形成，其中0≤x≤1。為了改變每個層的帶隙，可相對於不同層來改變Al的相對量。在其他實施例中，包括B、Al、Ga和In中的一者或多者的其他III族氮化物半導體可用來形成複數個鈍化層41、42、43。在圖5b的實施例中，設置三個鈍化層，但在其他實施例中，可設置至少2、3、4或5個鈍化層。
圖5c圖示了用於包括漸變帶隙鈍化層的鈍化層40的電子帶結構。如此一來，鈍化層的帶隙在遠離LED結構的側壁的厚度方向上增加。例如，鈍化層40可由Alx Ga1-x N形成，其中0＜x＜1。為了設置漸變帶隙，可在遠離LED結構的側壁的厚度方向上增加Al在層中的相對量（亦即，x在遠離LED結構的側壁的厚度方向上增加）。
在一些實施例中，設置具有帶隙的鈍化層可有優勢，該帶隙在遠離LED結構的側壁的厚度方向上增加。
圖6圖示了圖1所示的部分B的詳細橫截面視圖。圖6圖示了在電流擴展層20與鈍化層40之間形成的界面。如上所述，電流擴展層20之經暴露的上表面可與電流擴展層20的III族氮化物的晶體結構的極性平面對準。因此，可在鈍化層40與電流擴展層20之間的界面處形成二維電子氣體。在界面處存在二維電子氣體可減小LED陣列的薄層電阻，從而提高LED陣列的效率。
如上所述，根據本申請案的實施例，待鈍化的LED結構30的側壁37與LED結構30的非極性晶面對準。圖7圖示了代表III族氮化物的晶體結構的圖。圖7圖示了III族氮化物半導體的c面（（0 0 0 1）面）的晶體結構。重要的是，待鈍化的LED結構30的側壁37與LED結構30的非極性晶面對準，以確保在界面處不形成二維電子氣體。界面處二維電子氣體的形成將為跨LED接合點的電荷載流子提供洩漏路徑。此類洩漏路徑將降低LED的效率。因此，本發明的鈍化層40確保了在鈍化層40與LED結構30之間的界面處不形成用於電荷載流子的洩漏路徑。
在一些實施例中，可在具有已知晶體取向的晶態基板上製造LED結構30，以為LED結構30設置已知晶態取向。例如，如圖7所示，圖表示在Si晶圓的表面上所製造的III族氮化物半導體的晶體結構。Si晶圓的表面與（1 1 1）Si晶面對準。可將LED結構30製造在Si晶圓上，使得III族氮化物的c面與Si晶圓的（1 1 1）面對準。
如圖7所示，亦可知Si晶圓的（1 1 1）面的晶體取向。例如，可在Si晶圓上識別Si晶體的[1 1]方向。因此，亦可參考Si晶圓的取向來知道設置在Si晶圓上的III族氮化物晶體的取向。因此，可製造LED結構30，使得側壁37與非極性晶體平面對準。圖7圖示了III族氮化物的（0 0 0 1）晶面的一個示例，其中每個邊緣與非極性晶面對準。
圖8圖示了形成在Si晶圓基板10上的複數個不同形狀的LED結構30的平面圖。每個LED結構30具有垂直於基板表面11延伸的側壁37。LED結構30中的每一者具有側壁37，該等側壁37與LED結構30的非極性晶面對準。可將LED結構的形狀設計成在平面圖中之規則的多邊形，如LED結構30a、30b、30c。第一LED結構30a具有四個側壁37，其中每個側壁垂直於相鄰側壁。如此一來，LED結構30a具有長方體形狀。如圖8所示，第一LED結構的側壁37中的兩個側壁與III族氮化物晶體結構的a 平面對準，而另兩個側壁與m 平面對準。第二LED結構30b具有六個側壁37，每個側壁與III族氮化物晶體結構的a 平面對準。如此一來，當在平面圖中觀察時，第二LED結構30b具有六邊形形狀（亦即，（0 0 0 1）平面具有六邊形橫截面）。第三LED結構30c具有六個側壁37，每個側壁與III族氮化物晶體結構的m 平面對準。如此一來，當在平面圖中觀察時，第三LED結構30c具有六邊形形狀（亦即，（0 0 0 1）平面具有六邊形橫截面）。當然，將理解的是，本申請案亦擴展到具有與a 平面和m 平面的不同組合（亦即，當在平面圖中觀察時為不規則形狀的多邊形）對準之側壁的LED結構30。此類形狀的眾多實例在圖8中圖示。
接下來，將描述根據本申請案的實施例之製造LED前驅物的方法。圖9是製造根據圖1的實施例的LED前驅物的陣列的方法的流程圖。
首先，設置基板10。基板可以是Si晶圓、藍寶石晶圓或用於製造薄膜電子器件的任何其他合適的基板。基板表面11可具有已知的晶體取向，使得形成在基板表面11上的III族氮化物的晶體取向也具有已知的晶體取向。例如，如圖7所示，可使用具有（1 1 1）晶態取向的Si晶圓。用於控制III族氮化物的取向的其他基板或基板塗層也可能是合適的。
可在基板表面11上形成緩衝層14。可在基板表面11的大部分上形成緩衝層14。緩衝層可包括III族氮化物，例如AlN或GaN。緩衝層可提供用於其他III族氮化物層的磊晶生長的表面。可使用金屬氧化物化學氣相沉積（MOCVD）、分子束磊晶（MBE）或原子層沉積（ALD）來沉積緩衝層。
電流擴展層20可形成在緩衝層14上。電流擴展層20可形成在緩衝層14的大部分上。在其他實施例中，亦可將如主動式矩陣電子層等的其他電子層形成在基板表面上或作為基板的一部分來設置。
接下來，在電流擴展層20上形成LED層（步驟100）。在其他實施例中，可將LED層直接形成在基板表面11上。LED層可包括用於形成LED結構的複數個III族氮化物層。如此一來，根據本申請案的實施例，LED層可包括將被包括在LED結構30中的所有層。例如，為了在圖1的實施例中形成LED結構30，LED層可包括如上文針對圖1所討論的n型半導體層32、活性層34和p型半導體層36。
一旦形成LED層，如圖1所示，對LED層進行圖案化以形成複數個LED結構30（步驟110）。所形成的LED結構30包括與LED結構30的非極性平面對準的側壁37。
接著在LED結構30的側壁上形成鈍化層40（步驟120），使得鈍化層覆蓋至少每個LED結構的活性層。如上所述，對於每個LED結構30，鈍化層包括III族氮化物，其帶隙高於活性層的帶隙。
一旦每個LED結構30被鈍化，就可根據需要執行進一步的處理步驟（130）以對LED前驅物中的每個LED前驅物進行合適的電接觸。若需要，亦可在LED前驅物上沉積其他封裝層。
在圖10的流程圖中更詳細地描述了一種用於圖案化LED層和沈積鈍化層的方法。
為了圖案化LED層，可使用遮罩層來選擇性地遮罩LED層的部分，以為要形成的每個LED結構30定義形狀。遮罩層可由本領域已知的任何合適的層形成。例如，遮罩層可包括SiO2 層或其他合適的遮罩材料。遮罩層可具有約50 nm至1000 nm的厚度。可使用任何合適的圖案化方法（例如，光刻圖案化步驟）來圖案化遮罩層。
可對遮罩層進行構圖以在包括遮罩邊緣的LED層上形成形狀。遮罩層與LED層的晶體結構對準，使得遮罩邊緣與LED層的非極性平面對準。例如，可將遮罩層圖案化以包括複數個矩形或六邊形的遮罩部分。如以上關於圖7和圖8所討論，矩形或六邊形形狀的遮罩部分的每個遮罩邊緣可與LED的III族氮化物晶體結構的a 平面及/或m 平面（亦即，非極性平面）對準。
可經由蝕刻處理形成LED結構30。蝕刻處理選擇性地去除LED層的未遮蔽部分，以留下複數個LED結構。如此一來，藉由蝕刻處理形成的LED結構30是檯面結構。為了形成具有與III族氮化物晶體結構的非極性平面對準的側壁37的LED結構30，蝕刻處理經設計成在與LED層的III族氮化物層的（0 0 0 1）晶面正交的方向上蝕刻LED結構的側壁。在一些實施例中，可使用各向異性蝕刻處理來蝕刻經設計成在與LED層的III族氮化物層的（0 0 0 1）晶面正交的方向上蝕刻LED結構的側壁。
根據圖10的方法，首先用乾法蝕刻處理來蝕刻LED層。例如，在低壓環境中的電漿蝕刻處理對於設置具有與LED層的（0 0 0 1）晶面正交的側壁37的LED結構可有優勢。
在一些實施例中，乾法蝕刻處理可補充有濕法蝕刻處理。可提供濕法蝕刻處理以去除在乾法蝕刻處理期間引入的任何表面損傷。如此一來，濕法蝕刻處理可減少存在於LED結構30的側壁37上的缺陷（懸鍵及空位）的數量。濕法蝕刻處理亦可增加為平面的側壁37的LED表面積的比例，該平面的側壁37與LED結構30的非極性平面對準。
濕法蝕刻處理可使用蝕刻劑，如氫氧化四甲基銨（TMAH）或KOH。此種濕法蝕刻處理可特別適合於III族氮化物晶體結構的各向異性蝕刻，以提供與（0 0 0 1）晶面正交的側壁37。在濕法蝕刻處理之後，可執行進一步的濕蝕刻步驟以去除由濕法蝕刻處理導致的在LED結構30的側壁37表面上形成的任何氧化物層。進一步的濕法蝕刻步驟可包括以下步驟：蝕刻使用HCl或任何其他合適的蝕刻劑形成的任何氧化物。如此，濕法蝕刻處理可為包括第一濕法蝕刻步驟和第二濕法蝕刻步驟的兩步驟處理。第一濕法蝕刻步驟可以是氧化蝕刻步驟，而第二濕法蝕刻步驟可以是亦原蝕刻步驟。可在Li等人的「藉由ICP乾法蝕刻和化學蝕刻之基於GaN的具有非常光滑和垂直側壁的脊形波導（GaN-based Ridge Waveguides with Very Smooth and Vertical Siedwalls by ICP Dry Etching and Chemical Etching）」中找到在垂直於（0 0 0 1）晶面的方向上蝕刻LED結構的側壁的合適蝕刻處理的更多詳細資訊，見2015年美國光學學會（Optical Society of America）第2A.24頁。
一旦LED結構30已形成有適當對準的側壁37，則鈍化層40可形成在LED結構30的側壁37上。在圖1的實施例中，鈍化層40包括AlN。可使用任何適合的用於沉積III族氮化物的方法來沉積鈍化層40，該任何適合的用於沉積III族氮化物的方法如金屬氧化物化學氣相沉積（MOCVD）、分子束磊晶（MBE）或原子層沉積（ALD）。鈍化層40可具有晶態結構或多晶結構。用於沉積鈍化層40的精確方法可取決於待鈍化的LED結構40的幾何形狀。
在圖1的實施例中，沉積鈍化層以使其覆蓋LED結構30的所有側壁表面37。如圖1所示，鈍化層不覆蓋LED結構30的發光表面38。鈍化層40亦覆蓋LED結構30之間的電流擴展層20的暴露表面。
根據圖5b所示的實施例，可在複數個沉積步驟中沉積鈍化層40。在一些實施例中，在複數個沉積步驟中沉積鈍化層40可減少在鈍化層40中形成裂紋的可能性。在鈍化層40中形成裂紋可在LED結構30與鈍化層40的表面之間提供洩漏路徑。
每個沉積步驟可沉積鈍化子層41、42、43。每個鈍化子層41、42、43可由帶隙高於活性層34的帶隙的III族氮化物形成。如上文針對圖5b所討論的，可改變在每個步驟中沉積的每個鈍化子層的組成，以改變鈍化子層41、42、43的帶隙。
例如，在一些實施例中，可能期望沉積厚度不大於4nm之包括AlN的第一鈍化子層。藉由將形成與LED結構30的側壁37的界面的第一鈍化子層的厚度限制為不大於4nm，可減少或消除在鈍化層40中形成裂紋的可能性。然後可在包括AlN的第一鈍化子層上沉積另外的鈍化子層42、43，以增加鈍化層40的厚度，從而減小電荷載流子隧穿隧的影響。例如，另外的鈍化子層42、43可包括Bx Aly Inz Ga1-x-y-z N，其中0≤x≤1、0≤y≤1、0≤z≤1和x+y+z≤1。
根據圖5c所示的實施例，可沉積鈍化層40，其包括其中在沉積處理中改變III族氮化物的組成的沉積步驟。例如，為了提供漸變的帶隙，可在沉積處理期間增加Al的相對沉積量。因此，沉積的鈍化層40可具有帶隙，該帶隙在遠離LED結構的側壁的厚度方向上增加。改變鈍化層40中存在的Al的相對量直至其厚度可減小在鈍化層40與側壁37之間的界面處形成的任何應變。
一旦沉積了鈍化層40，就可提供根據本申請案實施例的LED陣列前驅物1。LED陣列前驅物可經受進一步的製造步驟，如絕緣層的沉積。可藉由任何合適的沉積方法，例如藉由化學氣相沉積（CVD），來沉積絕緣層。
LED陣列前驅物1亦可具有沉積在其上的其他電觸點以形成LED陣列。例如，可藉由金屬剝離、金屬蝕刻、Cu電鍍或用於製造薄膜電路的任何其他已知方法來沉積到每個LED陣列的p側和n側的電接觸。
儘管已在本文中詳細描述了本發明的較佳實施例，但所屬技術領域中具有通常知識者將理解，在不脫離本發明或所附申請專利範圍的範疇的情況下，可對該等較佳實施例做出變化。
1:LED陣列前驅物 10:基板 11:基板表面 20:電流擴展層 30:LED結構 30a:第一LED結構 30b:第二LED結構 30c:第三LED結構 32:層 34:層 36:層 37:側壁 38:發光表面 39:表面態 40:鈍化層 41:鈍化層 42:鈍化層 43:鈍化層 100:步驟 110:步驟 120:步驟 130:步驟
現在將結合以下非限制性附圖來描述本發明。當結合附圖考慮時，藉由參考詳細描述，本申請案的其他優勢是顯而易見的，該等附圖未按比例繪製以便更清楚地顯示細節，其中在全部視圖中相同的元件符號表示相同的元件，且其中：
圖1圖示了根據本申請案的實施例的LED陣列前驅物的圖；
圖2圖示了根據本申請案的實施例的LED結構的側視圖；
圖3a圖示了根據本申請案的實施例的LED結構的等距視圖；
圖3b圖示了在圖3a的LED結構的側壁處的活性層的電子能帶結構的簡化圖；
圖4a圖示了根據本申請案的實施例的LED結構和鈍化層的等距視圖；
圖4b圖示了在圖4a的LED結構的側壁處的活性層的電子帶結構的簡化圖；
圖5a、圖5b和圖5c圖示了根據本申請案的實施例的用於三個鈍化層的電子帶結構的簡化圖；
圖6圖示了圖1所示的部分B的詳細橫截面圖；
圖7圖示了代表III族氮化物的晶態結構的圖；
圖8圖示了在矽晶圓基板上形成的三種不同形狀的LED結構的平面圖；
圖9是根據圖1的實施例的製造LED前驅物陣列的方法的流程圖；
圖10是根據本申請案的實施例之用於圖案化LED層和沈積鈍化層的方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:LED陣列前驅物
10:基板
11:基板表面
20:電流擴展層
30:LED結構
32:層
34:層
36:層
37:側壁
38:發光表面
40:鈍化層

Claims (21)

  1. 一種發光二極體（LED）前驅物，包括： 一基板； 一LED結構，設置在該基板上，其包括複數個III族氮化物層，該複數個III族氮化物層包括： 一p型半導體層； 一n型半導體層；及 一活性層，其在該p型半導體層與該n型半導體層之間， 其中該複數個III族氮化物層中的每一者包括一晶態的III族氮化物， 該LED結構具有一側壁，該側壁在與該III族氮化物層的一（0 0 0 1）晶面正交的一平面中延伸； 一鈍化層，其設置在該LED結構的該側壁上，使得該鈍化層覆蓋該LED結構的該活性層，該鈍化層包括一晶態的III族氮化物，該晶態的III族氮化物具有一帶隙，該帶隙高於該活性層的一帶隙； 其中 該LED結構的形狀經設計成使得該LED結構的該側壁與該LED結構的該等III族氮化物層中的每一層的一非極性晶面對準。
  2. 如請求項1所述之發光二極體前驅物，其中該LED結構包括複數個側壁，每個側壁正交於該基板的一表面延伸， 該LED結構的形狀經設計成使得該LED結構的每個側壁與該LED結構的該等III族氮化物層中的每一層的一非極性晶面對準，及 該鈍化層設置在每個側壁上。
  3. 如請求項1或2所述之發光二極體前驅物，其中該鈍化層設置在該LED結構的該側壁上，以使該鈍化層覆蓋該LED結構的該等III族氮化物層中的每一層。
  4. 如前述請求項中任一項所述之發光二極體前驅物，進一步包括 一電流擴展層，其跨該基板的該表面延伸，該LED結構設置在該電流擴展層的一表面上，該電流擴展層包括一III族氮化物半導體，其中 該鈍化層亦覆蓋該電流擴散層的該表面的至少一部分。
  5. 如前述請求項中任一項所述之發光二極體前驅物，其中該LED結構的形狀經設計成使得該LED結構的每個側壁與該LED結構的該晶態的III族氮化物層的一a 平面(a -plane)或一m 平面(m -plane)對準。
  6. 如前述請求項中任一項所述之發光二極體前驅物，其中該鈍化層包括Bx Aly Inz Ga1-x-y-z N，其中0≤x≤1、0≤y≤1、0≤z≤1，且x+y+z≤1。
  7. 如前述請求項中任一項所述之發光二極體前驅物，其中該鈍化層具有在垂直於該LED結構的該側壁的一厚度方向中的一厚度，該厚度為至少1 nm、3 nm或5 nm；及/或 該鈍化層具有一厚度，該厚度不大於：500 nm、400 nm或300 nm。
  8. 如前述請求項中任一項所述之發光二極體前驅物，其中該鈍化層的該帶隙在遠離該LED結構的該側壁的該厚度方向上增加。
  9. 如前述請求項中任一項所述之發光二極體前驅物，其中該鈍化層包括複數個鈍化子層，該等鈍化子層的每一層的帶隙在遠離該LED結構的該側壁的該厚度方向上以一逐步方式增加。
  10. 如前述請求項中任一項所述之發光二極體前驅物，其中該鈍化層的組成在遠離該LED結構的該等側壁延伸的該厚度方向上逐漸變化，使得該鈍化層的該帶隙在遠離該LED結構的該側壁的該厚度方向上增大。
  11. 如前述請求項中任一項所述之發光二極體前驅物，進一步包括經設置在該鈍化層上方的一絕緣層。
  12. 一種發光二極體前驅物的陣列，包括： 一基板； 複數個LED結構，設置在該基板上，在該基板上設置的每個LED結構包括複數個III族氮化物層，該複數個III族氮化物層包括： 一p型半導體層； 一n型半導體層；及 在該p型半導體層與該n型半導體層之間的一活性層， 其中該複數個III族氮化物層中的每一層包括一晶態的III族氮化物，及每個LED結構具有在正交於該等III族氮化物層的一（0 0 0 1）晶面的一平面中延伸的一側壁；及 一鈍化層，其經設置在每個LED結構的該側壁上，使得該鈍化層覆蓋LED結構的該活性層，該鈍化層包括一晶態的III族氮化物，該晶態的III族氮化物具有一帶隙，該帶隙比該活性層的一帶隙高； 其中 每個LED結構的形狀經設計成使得該LED結構的該側壁與該LED結構的該層中的每一層的一非極性晶面對準。
  13. 一種形成一LED前驅物的方法，包括以下步驟： （i）提供具有一表面的一基板； （ii）在該基板的該表面上沉積一LED層，該LED層包括複數個III族氮化物層，該複數個III族氮化物層包括： 一p型半導體層； 一n型半導體層；及 一活性層，該活性層在該p型半導體層與該n型半導體層之間， 其中該LED層的該III族氮化物層中的每一層包括一晶態的III族氮化物， （iii）用具有至少一個側壁的一遮罩層來選擇性地遮蔽該LED層，該至少一個側壁形成與該LED層的一非極性平面對準的邊緣； （iv）在與該等III族氮化物層的一（0 0 0 1）晶面正交的一方向上蝕刻該LED層的一未遮蔽部分，以形成具有一側壁的一LED結構，該側壁與鄰近形成該遮罩層的邊緣的該側壁的該LED層的該非極性平面對準； （v）在該LED結構的該側壁上沉積一鈍化層，使得該鈍化層覆蓋該LED結構的該活性層，該鈍化層包括具有一帶隙的一晶態的III族氮化物，該帶隙高於該活性層的一帶隙。
  14. 如請求項13所述之形成一LED前驅物的方法，其中 該遮罩層包括複數個側壁形成邊緣，每個側壁形成邊緣與該LED結構的一非極性平面對準，使得LED結構包括複數個側壁，每個側壁與該LED結構的該等III族氮化物層的每一層的一非極性晶態平面對準，及 該鈍化層設置在每個側壁上。
  15. 如請求項13或14所述之形成一LED前驅物的方法，其中該鈍化層設置在該LED結構的該側壁上，以使該鈍化層覆蓋該LED結構的該等III族氮化物層的每一層。
  16. 如請求項13至請求項15中任一項所述之形成一LED前驅物的方法，進一步包括以下步驟： 在跨越該基板的該表面上沉積一電流擴散層，該電流擴散層包括III族氮化物半導體， 其中該LED結構經沉積在該電流擴展層的一表面上，及 該鈍化層亦覆蓋該電流擴散層的該表面的至少一部分。
  17. 如請求項14至請求項16中任一項所述之形成一LED前驅物的方法，其中該遮罩的形狀經設計成使得LED結構的每個側壁與該LED結構的該等晶態的III族氮化物層的一a 平面(a -plane)或一m 平面(m -plane)對準。
  18. 如請求項13至請求項17中任一項所述之形成一LED前驅物的方法，其中蝕刻該LED層的一未遮蔽部分包括一乾法蝕刻處理及隨後是濕法蝕刻處理。
  19. 如請求項13至18中任一項所述之形成一LED前驅物的方法，其中該鈍化層包括Bx Aly Inz Ga1-x-y-z N，其中0≤x≤1、0≤y≤1、0≤z≤1和x+y+z≤1。
  20. 如請求項13至19中任一項所述之形成一LED前驅物的方法，進一步包括以下步驟：設置一絕緣層在該鈍化層上方。
  21. 一種形成一LED陣列前驅物的方法，包括以下步驟： （i）提供具有一表面的一基板； （ii）在該基板的該表面上沉積一LED層，該LED層包括複數個III族氮化物層，該複數個III族氮化物層包括： 一p型半導體層； 一n型半導體層；及 一活性層，該活性層在該p型半導體層與該n型半導體層之間， 其中該LED層的該等III族氮化物層中的每一層包括一晶態的III族氮化物， （iii）用一遮罩層選擇性地遮蔽該LED層，該遮罩層包括複數個遮罩層部分，每個遮罩層部分具有至少一個側壁，該至少一個側壁形成與該LED層的一非極性平面對準的邊緣； （iv）在與該等III族氮化物層的一（0 0 0 1）晶面正交的一方向上蝕刻該LED層的未遮蔽部分，以形成複數個LED結構，每個LED結構具有與該LED層的該非極性平面對準的一側壁，該LED層的該非極性平面鄰近形成該相鄰的遮罩部分的邊緣的該側壁； （v）在每個LED結構的該側壁上沉積一鈍化層，使得該鈍化層覆蓋每個LED結構的該活性層，該鈍化層包括具有一帶隙的一晶態的III族氮化物，該帶隙高於該活性層的一帶隙。
TW109116639A 2019-05-24 2020-05-20 包含鈍化層的led前驅物 TWI741608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1907381.6 2019-05-24
GB1907381.6A GB2584150B (en) 2019-05-24 2019-05-24 LED precursor including a passivation layer

Publications (2)

Publication Number Publication Date
TW202105766A true TW202105766A (zh) 2021-02-01
TWI741608B TWI741608B (zh) 2021-10-01

Family

ID=67385410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116639A TWI741608B (zh) 2019-05-24 2020-05-20 包含鈍化層的led前驅物

Country Status (9)

Country Link
US (1) US20220231081A1 (zh)
EP (1) EP3977525A1 (zh)
JP (1) JP7447151B2 (zh)
KR (1) KR102619686B1 (zh)
CN (1) CN113875030A (zh)
GB (1) GB2584150B (zh)
SG (1) SG11202112360WA (zh)
TW (1) TWI741608B (zh)
WO (1) WO2020239529A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113659048B (zh) * 2021-07-22 2023-10-20 厦门三安光电有限公司 倒装发光二极管及其制备方法
KR20230033773A (ko) * 2021-09-01 2023-03-09 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7067853B1 (en) * 2004-08-26 2006-06-27 Jie Yao Image intensifier using high-sensitivity high-resolution photodetector array
JP4726633B2 (ja) * 2006-01-11 2011-07-20 シャープ株式会社 発光素子の製造方法
WO2008029915A1 (fr) * 2006-09-08 2008-03-13 The Furukawa Electric Co., Ltd. Dispositif d'émission de lumière à semiconducteur et son procédé de fabrication
JP4954691B2 (ja) * 2006-12-13 2012-06-20 パナソニック株式会社 窒化物半導体レーザ装置の製造方法及び窒化物半導体レーザ装置
US20090238227A1 (en) * 2008-03-05 2009-09-24 Rohm Co., Ltd. Semiconductor light emitting device
JP5383313B2 (ja) * 2009-05-20 2014-01-08 パナソニック株式会社 窒化物半導体発光装置
JP6035736B2 (ja) * 2011-10-26 2016-11-30 ソニー株式会社 発光素子およびその製造方法、並びに発光装置
JP2014022685A (ja) * 2012-07-23 2014-02-03 Nagoya Institute Of Technology 半導体積層構造およびこれを用いた半導体素子
JP6002109B2 (ja) * 2013-10-24 2016-10-05 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
WO2015181656A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination
US10290767B2 (en) * 2015-06-09 2019-05-14 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency visible and ultraviolet nanowire emitters
WO2018035324A1 (en) * 2016-08-17 2018-02-22 The Regents Of The University Of California Methods for fabricating iii-nitride tunnel junction devices
US11164997B2 (en) * 2016-08-17 2021-11-02 The Regents Of The Univeristy Of California III-nitride tunnel junction light emitting diode with wall plug efficiency of over seventy percent
US11348908B2 (en) * 2016-08-17 2022-05-31 The Regents Of The University Of California Contact architectures for tunnel junction devices
US10090438B2 (en) * 2016-08-31 2018-10-02 Sensor Electronic Technology, Inc. Opto-electronic device with two-dimensional injection layers
CN106384763B (zh) * 2016-10-31 2019-01-29 华南理工大学 非极性InGaN/GaN多量子阱纳米柱及其制法
US10153401B2 (en) 2016-12-16 2018-12-11 Intel Corporation Passivated micro LED structures suitable for energy efficient displays
DE102018111319A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US10923630B1 (en) * 2019-09-18 2021-02-16 Facebook Technologies, Llc P—GaN-down micro-LED on semi-polar oriented GaN
FR3112026B1 (fr) * 2020-06-30 2022-09-23 Aledia Dispositif optoélectronique et procédé de fabrication

Also Published As

Publication number Publication date
KR20220012337A (ko) 2022-02-03
US20220231081A1 (en) 2022-07-21
GB201907381D0 (en) 2019-07-10
GB2584150B (en) 2021-05-19
GB2584150A9 (en) 2021-03-10
KR102619686B1 (ko) 2023-12-29
TWI741608B (zh) 2021-10-01
CN113875030A (zh) 2021-12-31
JP7447151B2 (ja) 2024-03-11
GB2584150A (en) 2020-11-25
EP3977525A1 (en) 2022-04-06
WO2020239529A1 (en) 2020-12-03
JP2022533787A (ja) 2022-07-25
SG11202112360WA (en) 2021-12-30

Similar Documents

Publication Publication Date Title
JP5130433B2 (ja) 窒化物半導体発光素子及びその製造方法
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
JP5195798B2 (ja) 半導体発光素子の製造方法
KR20080052016A (ko) 전류 확산층을 포함하는 발광소자의 제조방법
US20080042161A1 (en) Nitride semiconductor light emitting diode
US9059353B2 (en) Optoelectronic component
KR20090101604A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
TW202221938A (zh) Ｌｅｄ及製造方法
US8759815B2 (en) Nitride based semiconductor light emitting device
KR20070081862A (ko) 질화물 반도체 발광소자 및 그 제조 방법
TWI741608B (zh) 包含鈍化層的led前驅物
US7851808B2 (en) Nitride semiconductor light emitting diode
TW202147599A (zh) Led前驅物
CN108987544B (zh) 一种发光二极管外延片及其制造方法
TW201316548A (zh) 半導體發光裝置
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
KR100730753B1 (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
KR20140035762A (ko) 고휘도 질화물 발광소자 및 그 제조 방법
JP2007251168A (ja) 発光素子及びその製造方法
JP2004193498A (ja) 半導体発光素子及びその製造方法
JP2007201146A (ja) 発光素子及びその製造方法
TW202123487A (zh) 發光二極體以及形成發光二極體的方法
JP2004260219A (ja) ３族窒化物半導体発光素子
TW202226617A (zh) 紅led及製造方法
KR20090108506A (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법