TW202105628A - 半導體裝置以及製造半導體裝置的方法 - Google Patents

半導體裝置以及製造半導體裝置的方法 Download PDF

Info

Publication number
TW202105628A
TW202105628A TW109119200A TW109119200A TW202105628A TW 202105628 A TW202105628 A TW 202105628A TW 109119200 A TW109119200 A TW 109119200A TW 109119200 A TW109119200 A TW 109119200A TW 202105628 A TW202105628 A TW 202105628A
Authority
TW
Taiwan
Prior art keywords
barrier
electronic device
perforation
strand
semiconductor device
Prior art date
Application number
TW109119200A
Other languages
English (en)
Other versions
TWI839530B (zh
Inventor
楊基業
柳坤漢
尹錫勳
波拉 巴洛格魯
邱翰
拉馬肯斯 阿拉帕蒂
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202105628A publication Critical patent/TW202105628A/zh
Application granted granted Critical
Publication of TWI839530B publication Critical patent/TWI839530B/zh

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)

Abstract

在一個實例中，一種電子裝置包含半導體感測器裝置，所述半導體感測器裝置具有空腔，所述空腔從一個表面部分地向內延伸，以提供鄰近相對表面的隔膜。阻擋件鄰近所述一個表面而安置並且跨所述空腔延伸，所述阻擋件具有膜，所述膜具有阻擋體和第一阻擋線股，所述第一阻擋線股由所述阻擋體界定以限定第一穿孔。所述電子裝置進一步包括以下中的一個或多個：凸出圖案，所述凸出圖案安置成鄰近阻擋結構，所述凸出圖案可以包含通過多個凹入部分分離的多個凸出部分；一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上；或第二阻擋線股，所述第二阻擋線股安置在所述第一阻擋線股上並且與所述第一阻擋線股至少部分重疊。所述第二阻擋線股限定從所述第一穿孔側向偏移的第二穿孔。本文還揭示了其它實例和相關方法。

Description

半導體裝置以及製造半導體裝置的方法
本揭示內容總體上涉及電子裝置，並且更具體地涉及半導體裝置和用於製造半導體裝置的方法。
現有半導體封裝和用於形成半導體封裝的方法存在不足之處，例如，造成成本過多、可靠性降低、性能相對較低或封裝尺寸太大。對於本領域的技術人員來說，通過將常規和傳統方法與本揭示內容進行比較並且參照附圖，此類方法的另外的局限性和缺點將變得明顯。
本發明的一態樣為一種半導體裝置，其包括：第一電子裝置，所述第一電子裝置包括第一表面和與所述第一表面相對的第二表面；以及阻擋件，所述阻擋件耦合到所述第一電子裝置的所述第二表面並且包括：第一膜，所述第一膜包含：第一阻擋體；以及第一阻擋線股，所述第一阻擋線股由所述第一阻擋體界定並且限定第一穿孔，其中至少一個第一穿孔具有一對鄰近的第一阻擋線股之間的第一尺寸；以及減小結構，所述減小結構耦合到所述第一膜以減小所述第一尺寸。
在本發明的所述態樣的半導體裝置中，所述第一電子裝置包括空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜；並且所述阻擋件跨所述空腔延伸。
本發明的所述態樣的半導體裝置進一步包括：封裝結構，所述封裝結構包括：基底基板，所述基底基板包含介電結構、導電結構和通路，所述通路延伸穿過所述基底基板的一部分，其中所述第一電子裝置耦合到所述基底基板，使得所述隔膜與所述通路連通。
在本發明的所述態樣的半導體裝置中，所述基底基板進一步包括溝槽，所述溝槽安置在所述通路的周界周圍；所述阻擋件進一步包括凸出圖案，所述凸出圖案具有通過多個凹入部分分離的多個凸出部分；並且所述凸出圖案在所述溝槽內耦合到所述基底基板。
在本發明的所述態樣的半導體裝置中，所述封裝結構進一步包括耦合到所述基底基板的蓋結構；所述蓋結構包括第二導電結構；並且所述第一電子裝置電耦合到所述第二導電結構。
在本發明的所述態樣的半導體裝置中，所述阻擋件進一步包括：凸出圖案，所述凸出圖案具有通過多個凹入部分分離的多個凸出部分。
在本發明的所述態樣的半導體裝置中，所述阻擋件進一步包括加強件，所述加強件安置成鄰近所述第一阻擋體；並且所述凸出圖案與所述加強件成一體。
在本發明的所述態樣的半導體裝置中，所述阻擋件進一步包括加強件，所述加強件安置成鄰近所述第一阻擋體；並且所述凸出圖案是所述加強件上的單獨層。
在本發明的所述態樣的半導體裝置中，所述減小結構包括：一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上。
在本發明的所述態樣的半導體裝置中，所述一個或多個共形膜層進一步安置在所述第一阻擋體之上。
在本發明的所述態樣的半導體裝置中，所述第一阻擋線股中的每個阻擋線股的側表面從所述一個或多個共形膜層暴露。
在本發明的所述態樣的半導體裝置中，所述減小結構包括第二膜，所述第二膜具有第二阻擋線股，所述第二阻擋線股安置在所述第一阻擋線股上並且與所述第一阻擋線股至少部分重疊；所述第二阻擋線股限定第二穿孔；並且所述第二穿孔相對於所述第一穿孔側向偏移。
在本發明的所述態樣的半導體裝置中，所述第二膜進一步包括第二阻擋體，所述第二阻擋體安置在所述第一阻擋體上；並且所述阻擋件進一步包括加強件，所述加強件安置在所述第二阻擋體上。
在本發明的所述態樣的半導體裝置中，所述第一電子裝置包括微機電系統（MEMS）感測器；並且所述阻擋件包括一種或多種介電材料。
本發明的另一態樣為一種電子裝置，其包括：第一電子裝置，所述第一電子裝置包括第一表面和與所述第一表面相對的第二表面以及空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜；以及阻擋件，所述阻擋件耦合到所述第一電子裝置的所述第二表面，其中所述阻擋件跨所述空腔延伸並且包括：第一膜，所述第一膜包含：第一阻擋體；以及第一阻擋線股，所述第一阻擋線股由所述第一阻擋體界定並且限定第一穿孔；以及以下中的一個或多個：凸出圖案，所述凸出圖案具有包括非平面形狀的外表面；一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上；或者第二阻擋線股，所述第二阻擋線股位於所述第一阻擋線股上並且限定從所述第一穿孔側向偏移的第二穿孔。
在本發明的所述另一態樣的電子裝置中，所述電子裝置包括所述凸出圖案；所述阻擋件進一步包括加強件，所述加強件安置在所述第一阻擋體上；所述凸出圖案包括通過多個凹入部分分離的多個凸出部分；並且所述凸出圖案連接到所述加強件。
在本發明的所述另一態樣的電子裝置中，所述電子裝置包括所述一個或多個共形膜層，所述一個或多個共形膜層包括：第一共形膜層，所述第一共形膜層具有第一電極性；以及第二共形膜層，所述第二共形膜層安置在所述第一共形膜層上並且具有與所述第一電極性相反的第二電極性。
在本發明的所述另一態樣的電子裝置中，所述電子裝置包括所述第二阻擋線股；所述阻擋件進一步包括：第二阻擋體，所述第二阻擋體安置在所述第一阻擋體上；以及加強件，所述加強件安置在所述第二阻擋體上。
本發明的又一態樣為一種形成電子裝置的方法，所述方法包括：提供第一電子裝置，所述第一電子裝置包括第一表面和與所述第一表面相對的第二表面以及空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜；以及提供阻擋件，所述阻擋件耦合到所述第一電子裝置的所述第二表面，所述阻擋件包括：膜，所述膜包含：第一阻擋體；以及第一阻擋線股，所述第一阻擋線股限定第一穿孔；以及以下中的一個或多個：凸出圖案，所述凸出圖案具有包括非平面形狀的外表面；一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上；或者第二阻擋線股，所述第二阻擋線股位於所述第一阻擋線股上並且限定相對於所述第一穿孔側向偏移的第二穿孔。
在本發明的所述又一態樣的方法中，提供所述阻擋件包括：以半導體晶片的一部分的形式將所述第一電子裝置設置於多個電子裝置之中，所述第一電子裝置包含從所述第二表面部分地向內延伸的所述空腔；提供鄰近所述第二表面的第一材料層，以封閉所述空腔；在所述第一材料層內形成所述第一穿孔以建立所述第一阻擋體和所述第一阻擋線股；將所述半導體晶片附接到載體基板；以及單粒化所述半導體晶片以提供所述第一電子裝置，其中單粒化步驟包含穿過所述第一材料層進行單粒化。
以下討論提供了半導體裝置和製造半導體裝置的方法的各個實例。此類實例是非限制性的，並且所附權利要求的範圍不應限於所揭示內容的特定實例。在以下討論中，術語“實例”和“例如”是非限制性的。
附圖展示了一般的構造方式，並且可以省略公知特徵和技術的描述和細節，以避免不必要地模糊本揭示內容。另外，附圖中的元件不一定按比例繪製。例如，附圖中的元件中的一些元件的尺寸可能相對於其它元件而被放大以有助於改善對本揭示內容中所討論的實例的理解。不同附圖中的相同附圖標記表示相同的元件。
術語“和/或”包含由“和/或”連接的列表中的任何單個項目或項目的任何組合。如本揭示內容所使用的，單數形式旨在也包含複數形式，除非上下文另外明確指示。
術語“包括（comprises）”、“包括（comprising）”、“包含（includes）”和/或“包含（including）”是“開放式”術語並且指定存在所陳述的特徵，但不排除存在或增加一個或多個其它特徵。
在本文中可以使用術語“第一”、“第二”等來描述各種元件，並且這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件進行區分。例如，在不脫離本揭示內容的教導的情況下，本揭示內容中所討論的第一元件可以被稱為第二元件。
除非另外指明，否則術語“耦合”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦合到元件B，則元件A可以直接接觸元件B或通過中間元件C間接連接到元件B。類似地，術語“之上”或“上”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。應當進一步理解的是，下文中適當展示和描述的實例可以具有實例和/或可在不存在本文中未具體揭示的任何元件的情況下實踐。
本說明書包含包括安置成鄰近電子裝置的表面的阻擋件的封裝電子裝置結構和相關聯方法以及其它特徵。在一些實例中，所述電子裝置是具有空腔和隔膜的感測器裝置，所述阻擋件跨所述空腔延伸。在一些實例中，所述阻擋件包含膜，所述膜具有阻擋體和第一阻擋線股（strand），所述第一阻擋線股由所述阻擋體界定並且限定第一穿孔。在一些實例中，可以將共形膜層添加到所述第一阻擋線股以減小所述第一穿孔的大小。在其它實施例中，可以在所述第一阻擋線股上添加第二阻擋線股並且所述第二阻擋線股與所述第一阻擋線股至少部分重疊。所述第二阻擋線股限定從所述第一穿孔側向偏移的第二穿孔。
在一些實例中，以所述阻擋件的一部分的形式安置有凸出圖案，所述凸出圖案可以被配置成減少所述阻擋件與在製造期間使用的接觸膜的接觸面積。這有利地提高了可以在例如拾放處理期間從接觸膜去除電子晶粒的容易度。在另外的實例中，可以在所述電子裝置以半導體晶片的一部分的形式或以晶片形式處於多個電子裝置之中時形成阻擋結構，以提高所述電子裝置的可製造性。在其它實例中，所述阻擋件包含用於增加所述膜的剛性的加強結構。所述阻擋件被配置成防止或減少如微粒等污染物將到達、接觸或干擾所述電子裝置的所述隔膜等的可能性，由此提高裝置的可靠性。
更具體地，在一個實例中，一種半導體裝置包含第一電子裝置，所述第一電子裝置包括第一表面和與所述第一表面相對的第二表面。阻擋件鄰近所述第一電子裝置的所述第二表面而安置並且所述阻擋件包含第一膜，所述第一膜具有第一阻擋體和第一阻擋線股，所述第一阻擋線股由所述第一阻擋體界定並且限定第一穿孔，其中至少一個第一穿孔具有一對鄰近的第一阻擋線股之間的第一尺寸。所述結構包含減小結構，所述減小結構耦合到所述第一膜以減小所述第一尺寸。在其它實例中，所述減小結構可以包含所述第一阻擋線股上的一個或多個共形膜層。在其它實例中，所述減小結構可以包含第二阻擋線股，所述第二阻擋線股位於所述第一阻擋線股上並且限定第二穿孔。所述第二穿孔從所述第一穿孔側向偏移。在其它實例中，所述阻擋件包含凸出圖案，所述凸出圖案具有包括非平面形狀的外表面。
在其它實例中，一種電子裝置包括第一電子裝置，所述第一電子裝置具有第一表面和與所述第一表面相對的第二表面以及空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜。阻擋件鄰近所述第一電子裝置的所述第二表面而安置，其中所述阻擋件跨所述空腔延伸。所述阻擋件包括第一膜，所述第一膜包括第一阻擋體和第一阻擋線股，所述第一阻擋線股由所述第一阻擋體界定並且限定第一穿孔。所述阻擋件進一步包括以下中的一個或多個：凸出圖案，所述凸出圖案具有包括非平面形狀的外表面；一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上；或第二阻擋線股，所述第二阻擋線股位於所述第一阻擋線股上並且限定從所述第一穿孔側向偏移的第二穿孔。在一些實例中，所述凸出圖案包括通過多個凹入部分分離的多個凸出部分。
在另外的實例中，一種形成電子裝置的方法包含提供第一電子裝置，所述第一電子裝置具有第一表面和與所述第一表面相對的第二表面以及空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜。所述方法包含提供阻擋件，所述阻擋件耦合到所述第一電子裝置的所述第二表面，所述阻擋件包括膜，所述膜包括第一阻擋體和限定第一穿孔的第一阻擋線股；以及以下中的一個或多個：凸出圖案，所述凸出圖案具有包括非平面形狀的外表面；一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上；或第二阻擋線股，所述第二阻擋線股位於所述第一阻擋線股上並且限定相對於所述第一穿孔側向偏移的第二穿孔。
本揭示內容中包含其它實例。此類實例可以存在於本揭示內容的附圖中、申請專利範圍中和/或說明書中。
圖1示出了示例封裝電子裝置100（如半導體裝置100）的橫截面視圖。在圖1所示的實例中，半導體裝置100可以包含電子裝置110和180、互連130、基底基板140、阻擋件190和蓋結構160。
電子裝置110可以包括互連件115、空腔117和隔膜119。電子裝置180可以包括對應裝置互連件125。基底基板140可以包括介電結構141、導電結構142（如基底互連件1421、跡線1422、通孔1423或外部互連件1424）和通路143。阻擋件或阻擋結構190可以包括阻擋穿孔121；阻擋膜120、阻擋線股或阻擋線股結構122；和阻擋體123。在一些實例中，阻擋線股結構122限定多個穿孔或穿孔部分121。蓋結構160可以包括蓋壁161和側壁162。在一些實例中，可以在電子裝置110與基底基板140之間插置黏合劑170，和/或可以在電子裝置180與基底基板140之間插置黏合劑170。基底基板140和/或蓋結構160可以共同應用於本揭示內容中揭示的示例半導體裝置。
基底基板140、阻擋件190和蓋結構160可以限定或被稱為半導體裝置100的半導體封裝，並且這種封裝可以為電子裝置110和180以及互連130提供保護，使其免受外部元件和/或環境暴露的影響。另外，這種半導體封裝可以提供外部電性組件（未示出）與外部互連件1424之間的電耦合。
圖2示出了示例封裝電子裝置200（如半導體裝置200）的橫截面視圖。在圖2所示的實例中，半導體裝置200可以包含電子裝置110和180、互連130、基底基板240、阻擋件190和蓋結構260。
基底基板240可以與基底基板140類似，並且可以包括介電結構241和導電結構2415（具有基底互連件1421、跡線1422、通孔1423）和通路143。蓋結構260可以包括蓋壁261和側壁262。蓋壁261可以包括具有跡線1422、通孔1423和外部互連件1424的導電結構2615。側壁262可以包括垂直路徑2625和2626。在一些實例中，垂直路徑2625和2626可以電連接基底基板240的導電結構2415的跡線1422和蓋壁261的導電結構2615的跡線1422和/或插置在其之間。基底基板240和/或蓋結構260可以共同應用於本揭示內容中揭示的示例半導體裝置。
圖3示出了示例封裝電子裝置300（如半導體裝置300）的橫截面視圖。在圖3所示的實例中，半導體裝置300可以包含電子裝置110和180、互連130、基底基板340、阻擋件190和蓋結構360。
基底基板340可以包括作為單個整合件的底壁341和側壁342。在一些實例中，底壁341可以與基底基板140和/或240類似，並且側壁342可以與側壁262類似。基底基板包括具有基底互連件1421、跡線1422和垂直路徑2625的導電結構3415以及通路143。蓋結構360可以包括或類似於蓋壁261，具有帶有跡線1422、通孔1423和外部互連件1424的導電結構2615。側壁342的垂直路徑2625可以插置於基底基板340的跡線1422與蓋壁261的跡線1422之間。基底基板340和/或蓋結構360可以共同應用於本揭示內容中揭示的示例半導體裝置。
圖4A到4G示出了用於製造封裝電子裝置（如封裝半導體裝置）的示例方法的橫截面視圖。關於圖4A-4G描述的元件或步驟中的一些元件或步驟可以與本揭示內容中描述的其它半導體裝置的製造相容或適用於所述製造。圖4A示出了處於製造方法的早期階段的橫截面視圖。
在圖4A所示的實例中，電子裝置110可以包括MEMS（微機電系統）感測器。在一些實例中，MEMS感測器110可以被稱為或可以包括聲學感測器（例如，麥克風）、環境感測器（例如，壓力感測器或氣體感測器）或運動感測器（例如，加速度計或陀螺儀感測器）。在一些實例中，MEMS感測器110可以包括矽、聚合物、金屬和/或陶瓷，並且可以是包含多個感測器的圓形或矩形晶片的一部分。例如，MEMS感測器110可以包括半導體晶粒。在圖4A中並排示出了三個MEMS感測器110，但是本揭示內容不將MEMS感測器110的數量限制為三（3）。在其它實例中，可以提供一個MEMS感測器110或四個或更多個MEMS感測器110。在一些實例中，MEMS感測器110以如矽晶圓的半導體基板的一部分的形式提供。
用於形成MEMS感測器110的示例製程可以包括：半導體製造製程；沉積製程，如物理沉積或化學沉積；微影製程，如光微影、電子束微影、離子束微影或X射線微影；圖案化製程，如金剛石圖案化；和/或蝕刻製程。MEMS感測器110的厚度和寬度可以在約50微米（micron或micrometer）到約200微米的範圍內。在一些實例中，MEMS感測器110可以感測外部聲音、環境或運動並將其轉換成電信號以將電信號輸出到外部裝置和/或電子裝置180。
在一些實例中，MEMS感測器110可以包括形成於第一表面上的裝置互連件115。裝置互連件115可以被稱為或可以包括襯墊、著陸盤(land)或凸塊。在一些實例中，MEMS感測器110可以包括形成於與第一表面相對的第二表面上或從所述第二表面向內延伸的空腔117。空腔117的深度可以小於MEMS感測器110的厚度。用於形成空腔117的示例製程可以包含各向異性蝕刻和/或各向同性蝕刻。在一些實例中，MEMS感測器110可以包括由於形成空腔117而留下的薄的隔膜119。在一些實例中，隔膜119可能由於外部聲音、環境或運動而發生變形或彎曲，並且基於隔膜119的輸出電壓和/或電阻值可能變化並且可以通過內部或外部電路系統進行監測。如稍後將描述的，電子裝置180可以監測和控制MEMS感測器110。
圖4B示出了處於製造方法的稍後階段的橫截面視圖。在圖4B所示的實例中，可以在MEMS感測器110的表面上或附近層壓如介電膜120A等材料層，並且可以通過介電膜120A封閉空腔117。在一些實例中，介電膜120A可以被稱為或可以包括聚醯亞胺（PI）膜、聚乙烯（PE）膜、聚丙烯（PP）膜、苯並環丁烯（BCB）膜、聚苯並噁唑（PBO）膜、雙馬來醯亞胺三嗪（BT）膜、環氧樹脂膜、酚樹脂膜、矽酮樹脂膜或丙烯酸酯聚合物膜。介電膜120A的厚度可以在約1微米到約10微米的範圍內。
圖4C示出了處於製造方法的稍後階段的橫截面視圖。在圖4C所示的實例中，在薄的介電膜120A中形成如阻擋穿孔121等多個開口，從而限定阻擋件190。在一些實例中，阻擋件190可以被稱為或可以包括膜120、薄膜或選擇性阻擋件。在一些實例中，膜120可以包括阻擋穿孔121、阻擋線股結構122和阻擋體123。阻擋線股結構安置在阻擋穿孔121內，以將阻擋穿孔121細分成多個開口。這減少了阻擋穿孔121內的開放區域的量。膜120的阻擋體123可以附接到MEMS感測器110。在一些實例中，MEMS感測器110的空腔117和隔膜119可以通過形成於膜120中的多個阻擋穿孔121與外部環境連通。在一些實例中，MEMS感測器110的隔膜119可能由於作用於形成於膜120中的多個阻擋穿孔121的外力（例如，氣壓）而發生變形或彎曲。然而，阻擋穿孔121的尺寸被限制為使得阻擋線股結構122將阻止外來材料到達隔膜119或空腔117。阻擋穿孔121和/或阻擋線股結構122的直徑、寬度和/或間距可以在約1微米到約10微米的範圍內。
圖4D示出了處於製造方法的稍後階段的橫截面視圖。在圖4D所示的實例中，可以使MEMS感測器110和阻擋件190在附接到載體基板（如附接到框架的安裝膜901）的同時一起經歷單粒化，從而限定各自具有對應阻擋件190的獨立的MEMS感測器110。在一些實例中，MEMS感測器110的裝置互連件115和隔膜119可以直接附接到安裝膜901上。
圖4E示出了處於製造方法的稍後階段的橫截面視圖。在圖4E所示的實例中，可以將具有阻擋件190的MEMS感測器110附接到基底基板140。在一些實例中，MEMS感測器110可以通過黏合劑170附接到基底基板140。在一些實例中，可以在附接MEMS感測器110之前或之後將電子裝置180附接到基底基板140。在一些實例中，電子裝置180可以通過黏合劑170附接到基底基板140。
在一些實例中，電子裝置180可以被稱為或可以包括控制器裝置、邏輯晶粒、記憶體、數位信號處理器、網絡處理器、電源管理單元、音頻處理器、RF電路、無線基帶晶片上系統處理器或特定應用積體電路（ASIC）。控制器裝置180可以包括形成於其表面上的裝置互連件125。裝置互連件125可以被稱為或可以包括襯墊、著陸盤或凸塊。控制器裝置180的厚度可以在約50微米到約200微米的範圍內。控制器裝置180可以處理從MEMS感測器110輸入的電信號並且將來自這種處理的結果輸出到外部裝置。
在一些實例中，可以將具有阻擋件190的MEMS感測器110附接到與基底基板140的通路143相對應的區域的外圍部分。在一些實例中，可以通過黏合劑170將阻擋件190黏附到基底基板140。在一些實例中，可以通過黏合劑170將阻擋件190的阻擋體123黏附到基底基板140的安置在通路143外部的預定區域。
基底基板140可以成形為具有通路143的基本上平面的面板。在一些實例中，通路143的直徑可以在約1微米到約50微米的範圍內。可以通過設置在基底基板140中的通路143將外力或壓力傳遞到MEMS感測器110。基底基板140可以被稱為或可以包括層壓基板、電路板或佈線板。基底基板140可以包括介電結構141和導電結構142。在一些實例中，介電結構141可以被稱為或可以包括Si3 N4 、SiO2 、SiON、聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽酮樹脂或丙烯酸酯聚合物。介電結構141的厚度可以在約50微米到約1000微米的範圍內。介電結構141可以支撐MEMS感測器110、控制器裝置180和導電結構142並且可以防止發生電短路。導電結構142可以被稱為或可以包括電路圖案或佈線圖案。導電結構142可以包括形成於介電結構141的第一表面上的基底互連件1421和跡線1422。另外，基底互連件1421可以被稱為或可以包括襯墊、著陸盤或凸塊下金屬化層（UBM）。另外，導電結構142可以進一步包括形成於與第一表面相對的第二表面上的外部互連件1424。外部互連件1424可以被稱為或可以包括襯墊、著陸盤或凸塊。此外，導電結構142可以進一步包括至少一個通孔1423和/或至少一個跡線1422。作為實例，至少一個通孔1423可以將跡線1422與外部互連件1424彼此連接。通孔1423和/或跡線1422可以形成於介電結構141內部。在一些實例中，導電結構142可以包括鈦、鎢、鈦/鎢、銅、金、銀、鈀和/或鎳。另外，導電結構142的厚度和寬度可以在約2微米到約20微米的範圍內。導電結構142可以將MEMS感測器110和控制器裝置180電連接到外部裝置，所述外部裝置包含例如下一級組合件，如印刷電路板或另一個電子裝置。
圖4F示出了處於製造方法的稍後階段的橫截面視圖。在圖4F所示的實例中，可以通過互連130將MEMS感測器110的裝置互連件115和基底基板140的基底互連件1421彼此連接。互連130可以被稱為或可以包括引線接合。另外，可以通過互連130將控制器裝置180的裝置互連件125和基底基板140的基底互連件1421彼此電連接。在一些實例中，互連130可以將MEMS感測器110的裝置互連件115和控制器裝置180的互連件125彼此直接電連接。
在一些實例中，互連130可以被稱為或可以包括金線、銀線、銅線或鋁線。互連130的直徑可以在約1微米到約20微米的範圍內。
在一些實例中，控制器裝置180可以以覆晶配置附接到基底基板140。在覆晶實例中，控制器裝置180可以通過互連，如凸塊、柱、樁（未示出）或本領域的普通技術人員已知的其它連接結構電連接到基底互連件1421。
圖4G示出了處於製造方法的稍後階段的橫截面視圖。可以在此階段限定半導體裝置100，所述半導體裝置具有蓋結構160，所述蓋結構附接到基底基板140，同時覆蓋MEMS感測器110和控制器裝置180。蓋結構160可以包括頂壁161和附接到基底基板140的表面的側壁162。在一些實例中，側壁162可以通過黏合劑附接到基底基板140的表面。在一些實例中，蓋結構160可以被稱為或可以包括蓋、蓋子、密封件或保護體。另外，在一些實例中，蓋結構160可以被稱為或可以包括聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽樹脂、丙烯酸酯聚合物、金屬或陶瓷。蓋結構160的厚度可以在約50微米到約1000微米的範圍內。另外，蓋結構160的高度可以在約500微米到約5000微米的範圍內。蓋結構160可以保護MEMS感測器110、控制器裝置180和互連130免受外部元件和/或環境暴露的影響。
圖5示出了用於製造示例半導體裝置200的示例方法的橫截面視圖。在一些實例中，在到達圖5所描繪的階段之前，所述方法可以包括一個或多個與上文關於圖4A-4F描述的階段類似的階段。在圖5所示的實例中，可以將蓋壁261附接到側壁262，並且可以將側壁262附接到基底基板240。在一些實例中，可以將側壁262附接到基底基板240，並且可以將蓋壁261附接到側壁262。在一些實例中，蓋壁261和側壁262可以被稱為蓋結構260。
在一些實例中，蓋壁261和/或側壁262中的每一個可以被稱為或可以包括層壓基板、電路板或佈線板。蓋壁261和/或側壁262可以包括與上文關於基底基板140和240描述的特徵類似的特徵。例如，蓋壁261和/或側壁262的介電材料可以包括Si3N4、SiO2 、SiON、Si3 N4 、SiO2 、SiON、聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽酮樹脂或丙烯酸酯聚合物。蓋壁261和/或側壁262中的每一個的厚度可以在約50微米到約1000微米的範圍內。蓋壁261可以包括形成於第一表面上的跡線1422、形成於與第一表面相對的第二表面上的外部互連件1424以及將跡線1422和外部互連件1424彼此連接的至少一個通孔1423和/或跡線1422。外部互連件1424可以被稱為或可以包括襯墊、著陸盤或凸塊。通孔1423和/或跡線1422可以形成於蓋壁261的內側。在一些實例中，跡線1422、外部互連件1424和通孔1423可以包括鈦、鎢、鈦/鎢、銅、金、銀、鈀和/或鎳。另外，跡線1422、外部互連件1424和通孔1423的厚度和寬度可以在約2微米到約20微米的範圍內。
側壁262可以包括形成於其一個表面上的垂直路徑2625。垂直路徑2625可以被稱為或可以包括側壁表面通路或跡線。另外，側壁262可以包括穿過的垂直路徑2626。垂直路徑2626可以被稱為或可以包括側壁嵌入式通路或跡線。側壁262的高度可以在約500微米到約5000微米的範圍內。
在一些實例中，垂直路徑2625和2626可以直接或通過導電黏合劑電連接到設置於蓋壁261中的跡線1422。在一些實例中，垂直路徑2625和2626可以直接或通過導電黏合劑電連接到設置於基底基板240中的跡線1422。在一些實例中，導電黏合劑可以被稱為或可以包括導電膏、焊膏、填充銀的環氧樹脂或各向異性導電膜。
圖6示出了用於製造示例半導體裝置300的示例方法的橫截面視圖。在一些實例中，在到達圖6所描繪的階段之前，所述方法可以包括一個或多個與上文關於圖4A-4F描述的階段類似的階段。在圖6所示的實例中，可以將蓋結構360附接到基底基板340的側壁342。在一些實例中，蓋結構360的跡線1422可以直接或通過導電黏合劑電連接到設置於側壁342中的垂直路徑2625。
圖7示出了示例半導體裝置400的橫截面視圖。半導體裝置400的對應特徵或元件可以與上文關於半導體裝置100、200和/或300描述的特徵或元件類似。在圖7所示的實例中，半導體裝置400可以包含電子裝置110和180、互連130、基底基板140、阻擋件490和蓋結構160。
阻擋件490可以與阻擋件190類似，並且可以包括膜420和加強件430。膜420可以包括穿孔421、阻擋線股422和阻擋體423。另外，加強件430可以包括穿孔434。設置於膜420中的穿孔421和阻擋線股422以及設置於加強件430中的穿孔434可以與設置於介電結構141中的通路143對齊。另外，可以在MEMS感測器110與基底基板140之間插置阻擋件490。在一些實施例中，可以在阻擋件490與基底基板140之間插置黏合劑170。
圖8A是示例阻擋件490的放大橫截面視圖，並且圖8B是示例阻擋件490的底視圖。在圖8A和8B所示的實例中，阻擋件490可以包括膜420和加強件430。如上文所描述的，阻擋件490還可以包括穿孔421、阻擋線股422和阻擋體423，並且加強件430可以包括一個或多個凸出圖案431和穿孔434。在一些實例中，考慮到配置、材料和/或厚度，包括穿孔421、阻擋線股422和阻擋體423的膜420可以與膜120類似。
在一些實例中，膜420的阻擋體423可以與加強件430的第一表面耦合，並且凸出圖案431可以設置於與第一表面相對的第二表面上。如圖8A所示，凸出圖案431包含具有非平面形狀的外表面或面向外的表面。在一些實例中，凸出圖案431可以包括凹部或凹入部分432和凸部或凸出部分433。在一些實例中，當從平面角度觀察時，凹部432和凸部433可以形成為基本上方格圖案。在一些實例中，凸出圖案431可以大致形成於加強件430的四個角或四個側面處。在一些實例中，一個或多個凸出圖案431可以沿穿孔434的整個外周界（例如，四個角和四個側面）形成。凸出圖案431是凸出圖案與加強件成一體的實例。
在阻擋件490的製造期間，可以通過以下來降低加強件430與安裝膜901之間的黏附力：在加強件430的底表面上形成凸出圖案431，以減小可用於與安裝膜901黏附的底表面面積，這更好地促進了阻擋件490與安裝膜901的分離。在一些實例中，安裝膜901可以包括半剛性黏合劑或具有高黏度的黏合劑。另外，當稍後使用黏合劑170將阻擋件410附接到基底基板140時，黏合劑170可以被吸收到由形成於加強件430上的凸出圖案431的凹部431和凸部433所限定的增加的黏合區域中，從而增大阻擋件410與基底基板140之間的黏附力。在一些實例中，黏合劑170可以包括液體黏合劑或具有低黏度的黏合劑。
圖9示出了可以與半導體裝置100類似的示例半導體裝置500的橫截面視圖。在圖9所示的實例中，半導體裝置500可以包括形成於基底基板140中的溝槽510或凹入區域510。在一些實例中，溝槽510可以形成於通路143的周界周圍的區域處。在一些實例中，溝槽510的直徑可以大於通路143的直徑。
溝槽510可以具有底部511和側壁512。阻擋件490可以通過黏合劑540黏附到溝槽510的底部511。在一些實例中，阻擋件490可以接觸和/或可以黏附到溝槽510的側壁512。在一些實例中，溝槽510的深度可以小於或大於阻擋件490的厚度。在一些實例中，溝槽510的深度可以小於或大於加強件430的厚度。在一些實例中，溝槽510的深度可以小於阻擋件490的厚度與MEMS感測器110的厚度之和。形成於基底基板140中的溝槽510和黏附到溝槽510的阻擋件490可以共同應用於本揭示內容中揭示的示例半導體裝置。
圖10示出了可以與半導體裝置100類似的示例半導體裝置600的橫截面視圖。在圖10所示的實例中，半導體裝置600可以包括MEMS感測器110，所述MEMS感測器從形成於基底基板140中的通路143側向附接。在一些實例中，MEMS感測器110可以通過黏合劑640附接到與通路143不對應的平面區域。因此，穿過通路143的壓力可以間接施加到MEMS感測器110。在一些實例中，阻擋件490可以向MEMS感測器110提供緩衝空間。連接到基底基板140的與通路143不對應的平面區域的MEMS感測器110可以共同應用於本揭示內容中揭示的示例半導體裝置。
圖11A到11I示出了用於製造示例阻擋件490的示例方法的橫截面視圖。在一些實例中，所揭示的阻擋件490可以應用於本揭示內容中描述的半導體裝置和/或MEMS裝置中的一個或多個裝置。
圖11A示出了處於早期製造階段的阻擋件490的橫截面視圖。在圖11A所示的實例中，可以在平面基底902上形成介電結構420A。在一些實例中，平面基底902可以被稱為或可以包括玻璃、陶瓷、金屬或低級晶圓。在一些實例中，介電結構420A可以被稱為或可以包括Si3 N4 、SiO2 、SiON、聚醯亞胺（PI）、聚丙烯（PP）、聚乙烯（PE）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽酮樹脂或丙烯酸酯聚合物。在一些實例中，介電結構420A可以通過包含PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印刷、旋塗、噴塗、燒結或熱氧化的各種製程中的任何製程形成。在一些實例中，介電結構420A的厚度可以在約1微米到約10微米的範圍內。
圖11B示出了處於稍後製造階段的阻擋件490的橫截面視圖和俯視圖。在圖11B所示的實例中，可以對介電結構420A執行圖案化製程，從而形成包括穿孔421、阻擋線股422和阻擋體423的膜420。在一些實例中，膜420可以由介電結構420A通過例如以下形成：沉積製程，如光阻劑的物理沉積或化學沉積；對光阻劑執行的微影製程，如光微影、電子束微影、離子束微影或X射線微影；圖案化製程，如金剛石圖案化；和/或對介電結構420A執行的蝕刻製程。穿孔421的直徑和/或間距可以在約1微米到約10微米的範圍內。間距可以在特定結構內發生變化。另外，阻擋線股422的寬度和/或間距可以在約1微米到約10微米的範圍內。
圖11C示出了處於稍後製造階段的阻擋件490的橫截面視圖。在圖11C所示的實例中，可以通過介電結構430A覆蓋膜490。在一些實例中，介電結構430A可以覆蓋膜420的穿孔421、阻擋線股422和阻擋體423。
在一些實例中，介電結構430A可以被稱為或可以包括Si3 N4 、SiO2 、SiON、聚醯亞胺（PI）、聚丙烯（PP）、聚乙烯（PE）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽酮樹脂或丙烯酸酯聚合物。在一些實例中，介電結構430A可以通過包含PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印刷、旋塗、噴塗、燒結或熱氧化的各種製程中的任何製程形成。在一些實例中，介電結構430A從膜420的表面起厚度可以在約10微米到約50微米的範圍內。
圖11D示出了處於稍後製造階段的阻擋件490的橫截面視圖和俯視圖。在圖11D所示的實例中，可以對介電結構430A執行圖案化製程，從而形成具有穿孔434的加強件430，如圖11D的俯視圖所示。在一些實例中，加強件430可以由介電結構430A通過例如以下形成：沉積製程，如光阻劑的物理沉積或化學沉積；對光阻劑執行的微影製程，如光微影、電子束微影、離子束微影或X射線微影；圖案化製程，如金剛石圖案化；和/或對介電結構430A執行的蝕刻製程。穿孔434的直徑可以在約500微米到約900微米的範圍內。如上文所描述的，可以在介電結構430A的中心處形成一個穿孔434，從而使加強件430完整。
圖11E示出了處於稍後製造階段的阻擋件490的橫截面視圖。在圖11E所示的實例中，可以通過介電結構430B覆蓋包含膜420和加強件430的阻擋件490。在一些實例中，介電結構430B可以被稱為或可以包括Si3 N4 、SiO2 、SiON、聚醯亞胺（PI）、聚丙烯（PP）、聚乙烯（PE）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽樹脂或丙烯酸酯聚合物。在一些實例中，介電結構430B可以通過包含PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印刷、旋塗、噴塗、燒結或熱氧化的各種製程中的任何製程形成。在一些實例中，介電結構430B從加強件430的表面起的厚度可以在約1微米到約10微米的範圍內。
圖11F示出了處於稍後製造階段的阻擋件490的橫截面視圖和俯視圖。在圖11F所示的實例中，可以對加強件430執行圖案化製程，從而在形成於加強件430中的穿孔434的外部區域上形成一個或多個凸出圖案431。在一些實例中，凸出圖案431可以形成於與加強件430的四個角相對應的區域上或與加強件430的四個側面相對應的區域上，如圖11F中的左側俯視圖所示。在一些實例中，凸出圖案431可以形成於穿孔434的周界周圍的整個外表面上，如圖11F中的右側俯視圖所示。在一些實例中，凸出圖案431可以通過例如以下形成於加強件430上：沉積製程，如光阻劑的物理沉積或化學沉積；對光阻劑執行的微影製程，如光微影、電子束微影、離子束微影或X射線微影；圖案化製程，如金剛石圖案化；和/或對加強件430執行的蝕刻製程。構成凸出圖案431的凹部432和凸部433的間距、寬度、深度和/或厚度可以在約3微米到約30微米的範圍內。儘管在本實例中凸出圖案431的凸部433被示出為以列矩陣的形式佈置，但是在一些實例中，凸出圖案431的凸部433可以以不同方式成形或佈置。例如，凸出433可以替代地成形為限定其之間的一個或多個凹部432的一個或多個鄰近的線或壁。在一些實例中，凸部433可以被圖案化為除矩陣圖案之外的形狀。在一些實例中，如果期望附接到如MEMS裝置110等MEMS裝置，則此時可以使阻擋件490與平面基底902分離。圖11F是凸出圖案以單獨的層的形式設置於加強結構的頂部的實例。
圖11G示出了處於稍後製造階段的阻擋件490的橫截面視圖。在圖11G所示的實例中，可以將安裝膜901附接到加強件430的凸出圖案431。在一些實例中，當凸出圖案431的凹部432的面積增加時，加強件430與安裝膜901之間的黏附力可能減小或減弱。因此，可以通過適當地調整凸出圖案431的凹入區域來控制加強件430與安裝膜901之間的黏附力。
圖11H示出了處於稍後製造階段的阻擋件490的橫截面視圖。在圖11H所示的實例中，可以將平面基底902與膜420分離。在一些實例中，可以通過將熱、具有特定波長的光（例如，UV光）或物理力施加到膜420和平面基底902來將平面基底902與阻擋件490分離。阻擋件490可以保持安裝在安裝膜901上。在一些實例中，可以將加強件430的凸出圖案431安裝在安裝膜901上。由於加強件430可以包括凸出圖案431並且安裝膜901可以包括半剛性黏合劑或具有高黏度的黏合劑，因此加強件430與安裝膜901之間的黏合區域可以相對較小，並且可以降低加強件430與安裝膜901之間的黏附力。
圖11I示出了處於稍後製造階段的阻擋件490的橫截面視圖。在圖11I所示的實例中，可以通過拾放設備904拾取阻擋件490並將其放置在例如基底基板140上。在一些實例中，可以通過針905使安裝膜901的與阻擋件490相對應的底表面升高。因此，可以進一步減弱阻擋件490與安裝膜901之間的黏附力。拾放設備904可以耦合到阻擋件490的頂表面，以將阻擋件490轉移並放置在例如基底基板140上。在一些實例中，拾放設備904可以接觸膜420的阻擋體423以拾取阻擋件490。
在一些實例中，用於製造阻擋件490的這種方法的特徵可以共同應用於本揭示內容中揭示的用於製造阻擋件的示例方法。
圖12A到12E示出了用於製造示例阻擋件790的示例方法的橫截面視圖和俯視圖。在一些實例中，阻擋件790可以應用於本揭示內容中描述的半導體裝置和/或MEMS裝置中的一個或多個裝置。阻擋件790可以包括與本揭示內容中描述的其它阻擋件的對應特徵或元件類似的若干特徵或元件。
圖12A示出了處於製造階段的阻擋件或阻擋結構790的橫截面視圖和俯視圖。在一些實例中，這種製造階段可以通過執行與上文關於圖11A-11D描述的階段類似的一個或多個階段來實現。在圖12A所示的實例中，膜720可以包括如穿孔721、阻擋線股722和阻擋體723等元件。膜720及其元件可以與本揭示內容中描述的其它膜和對應元件類似。另外，可以將具有穿孔734的加強件730附接到阻擋體723。在此，一個穿孔721的直徑可以被定義為第一直徑。另外，阻擋線股722中的每個阻擋線股的厚度或橫截面可以被定義為第一厚度。
圖12B示出了處於稍後製造階段的阻擋件790的橫截面視圖和俯視圖。在圖12B所示的實例中，可以將膜720浸入到介電溶液中，或者可以將介電材料或介電溶液噴塗或旋塗在膜720上，從而在膜720的表面上形成共形膜層722A和723A。在一些實例中，共形膜層722A可以形成於阻擋線股722上，並且共形膜層723A可以形成於阻擋體723上。在一些實例中，共形膜層722A和723A可以是同一共形層的部分。
在一些實例中，共形膜層722A和723A可以使用包含PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印刷、燒結或熱氧化的各種製程中的任何製程形成。在一些實例中，可以使用單個遮罩形成共形膜層722A和723A。另外，在一些實例中，可以向膜720供應一種電極性（例如，正（+）極性），並且可以向介電材料或介電溶液供應另一種電極性（例如，負（-）極性）。因此，可以縮短形成共形膜層722A和723A所需的時間，並且可以提高產品質量。在一些實例中，用於共形膜層722A和723A的介電材料或介電溶液可以被稱為或可以包括Si3 N4 、SiO2 、SiON、聚醯亞胺（PI）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽酮樹脂或丙烯酸酯聚合物。
通過添加共形膜層722A和723A，可以形成共形膜層722A的穿孔721A的第二直徑，所述第二直徑小於圖12A所示的穿孔721的第一直徑。另外，可以形成阻擋線股722A的第二厚度或橫截面，所述第二厚度或橫截面大於圖12A所示的阻擋線股722的第一厚度。穿孔直徑和/或阻擋線股厚度的這種改變或變化可以在例如約100奈米（nm）到約10微米的範圍內。
圖12C示出了處於稍後製造階段的阻擋件790的橫截面視圖和俯視圖。在圖12C所示的實例中，可以使用與圖12B所展示的材料相同的材料通過與圖12B所展示的方法相同的方法來處理膜720，從而形成另外的共形膜層722B和723B。
通過添加共形膜層722A和723A，可以形成共形膜層722B的穿孔721B的第三直徑，所述第三直徑小於圖12B所示的穿孔721A的第二直徑。另外，阻擋線股722B的第三厚度或橫截面可以大於圖12B所示的阻擋線股722A的第二厚度。穿孔直徑和/或阻擋線股厚度的這種改變或變化可以在例如約100 nm到約10微米的範圍內。在一些實例中，可以通過以類似方式對膜720進行處理所需次數來形成另外的共形膜層。在一些實例中，如果需要的話，可以在加強件730上形成上文描述的凸出圖案431。
圖12D示出了處於稍後製造階段的阻擋件790的橫截面視圖。在圖12D所示的實例中，可以將安裝膜901附接到加強件730。
圖12E示出了處於稍後製造階段的阻擋件790的橫截面視圖。在圖12E所示的實例中，可以將平面基底902與膜720分離。在一些實例中，可以通過將熱、具有特定波長的光或物理力施加到膜720和平面基底902來將平面基底902與膜720分離。阻擋件790可以保持安裝在安裝膜901上。
通過遵循上文描述的製程，形成於膜720上的穿孔721的直徑和/或阻擋線股膜722的厚度可以通過逐層（layer-by-layer，LBL）製程通過迭代或順序添加隨後的如722A、722B、723A、723B等共形層來控制。此類處理可以產生阻擋件790的增強的細間距，並且在一些實例中，可以允許對每個隨後的共形層使用單個或同一個遮罩。這允許根據MEMS感測器110的預期使用環境對阻擋件790進行預定調整。
圖13A和13B示出了用於製造示例阻擋件的示例方法的橫截面視圖。圖13A-13B中所示的不同階段可以對應於關於圖12A到12E描述的方法的相關階段。在圖13A和13B所示的實例中，膜720的穿孔721的直徑和/或阻擋膜722（包含共形膜層722A、722B）的寬度可以通過前文所描述的LBL製程來控制。
在一些實例中，隨著所執行的LBL製程的次數增加，穿孔721（或穿孔721A、721B）的直徑可以逐漸減小，並且阻擋線股722的厚度或橫截面可以逐漸增加。另外，當執行LBL製程時，可以分別向預先成形的介電材料和添加的介電材料供應相反的電極性，從而允許預成形的介電材料和添加的介電材料快速且牢固地彼此黏附。
圖14A到14F示出了用於製造示例阻擋件890的示例方法的橫截面視圖。在一些實例中，阻擋件890可以應用於本揭示內容中描述的半導體裝置中的一個或多個裝置。阻擋件890可以包括與本揭示內容中描述的其它阻擋件的對應特徵或元件類似的若干特徵或元件。
圖14A示出了處於稍後製造階段的阻擋件890的橫截面視圖和俯視圖。在一些實例中，這種製造階段可以通過執行與上文關於圖11A-11B描述的階段類似的一個或多個階段來實現。在圖14A所示的實例中，膜820可以包括可以被介電結構820A覆蓋的元件，如阻擋穿孔821、阻擋線股822和基底823等。膜820及其元件可以與本揭示內容中描述的其它膜和對應元件類似。在一些實例中，介電結構820A可以被稱為或可以包括Si3 N4 、SiO2 、SiON、聚醯亞胺（PI）、聚丙烯（PP）、聚乙烯（PE）、苯並環丁烯（BCB）、聚苯並噁唑（PBO）、雙馬來醯亞胺三嗪（BT）、環氧樹脂、酚樹脂、矽酮樹脂或丙烯酸酯聚合物。在一些實例中，介電結構820A可以通過包含PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印刷、旋塗、噴塗、燒結或熱氧化的各種製程中的任何製程形成。在一些實例中，介電結構820A從膜820起的厚度可以在約1微米到約10微米的範圍內。
圖14B示出了處於稍後製造階段的阻擋件890的橫截面視圖。在圖14B所示的實例中，可以在膜820上形成堆疊式膜820Z。堆疊式膜820Z可以包括或限定堆疊式阻擋穿孔821Z和堆疊式阻擋線股822Z並且可以由介電結構820A通過例如以下形成：沉積製程，如光阻劑的物理沉積或化學沉積；對光阻劑執行的微影製程，如光微影、電子束微影、離子束微影或X射線微影；圖案化製程，如金剛石圖案化；和/或對介電結構820A執行的蝕刻製程。在一些實例中，堆疊式阻擋穿孔821Z和/或堆疊式阻擋線股822Z的間距可以分別與阻擋穿孔821和/或阻擋線股822的間距類似，但是在其它實例中，此類間隔不需要類似。在一些實例中，堆疊式阻擋穿孔821Z和堆疊式阻擋線股822Z的垂直/水平位置可以分別從阻擋穿孔821和阻擋線股822的垂直/水平位置偏移。因此，可以形成基於阻擋穿孔821和堆疊式阻擋穿孔821Z的重疊的重疊間距，所述重疊間距相比阻擋穿孔821的對應間距進一步減小。類似地，可以形成基於阻擋線股822和堆疊式阻擋線股822Z的重疊的重疊間距，所述重疊間距相比阻擋線股822的對應間距進一步減小。
圖14C示出了處於稍後製造階段的阻擋件890的橫截面視圖。在圖14C所示的實例中，可以通過介電結構830A覆蓋膜820。在一些實例中，介電結構830A可以覆蓋膜820和堆疊式膜820A。在此，介電結構830A可以與介電結構820A類似，如在製造方法、材料和/或尺寸方面。
圖14D示出了處於稍後製造階段的阻擋件890的橫截面視圖和俯視圖。在圖14D所示的實例中，可以對介電結構830A執行圖案化製程，從而形成穿孔834並且限定加強件830。在此，加強件830可以與上文描述的加強件430類似，如在製造方法、材料和/或尺寸方面。阻擋件890可以由拾放設備拾取並且隨後作為在此描述的不同半導體裝置之一的一部分附接和/或附接到MEMS裝置110。在一些實例中，如果期望附接到如MEMS裝置110等MEMS裝置，則此時可以使阻擋件890與平面基底902分離。
圖14E示出了處於稍後製造階段的阻擋件890的橫截面視圖。在圖14E所示的實例中，可以將安裝膜901附接到加強件830。在一些實例中，如果需要的話，可以如上所述那樣在加強件830的表面上進一步形成凸出圖案431。
圖14F示出了處於稍後製造階段的阻擋件890的橫截面視圖。在圖14F所示的實例中，可以將平面基底902與膜820分離。可以如先前關於平面基底902描述的那樣執行分離製程。阻擋件890可以由拾放設備拾取並且隨後作為在此描述的不同半導體裝置之一的一部分附接和/或附接到MEMS裝置110。
圖15是示例阻擋件890的放大橫截面視圖。在圖15所示的實例中，阻擋穿孔821和/或阻擋線股822的間距可以被定義為第一間距，如粗間距825所示。另外，堆疊式穿孔821Z和/或堆疊式阻擋線股822Z的間距可以被定義為第二間距，如粗間距825Z所示。在一些實例中，阻擋穿孔821或阻擋線股822的水平/垂直位置可以從堆疊式穿孔821Z或堆疊式阻擋線股822Z的水平/垂直位置偏移。因此，由細間距825X表示的並且通過阻擋穿孔821與堆疊式穿孔821Z的偏移重疊限定和/或通過阻擋線股822與堆疊式阻擋線822Z的偏移重疊限定的第三間距可以小於粗間距825和/或825Z中的任一個。在一些實例中，細間距825X可以在約0.001微米到約2微米的範圍內。具有此類細間距825X的阻擋件890可以使得能夠防止較小的外部顆粒被誘導到MEMS感測器110的空腔117中。
總之，已經描述了一種包含阻擋件的電子裝置結構和相關聯方法，所述阻擋件被配置成減少污染物對電子裝置的影響。在一些實例中，所述阻擋件包含膜，所述膜具有阻擋體和第一阻擋線股，所述第一阻擋線股由所述阻擋體界定並且限定第一穿孔。在一些實例中，可以將共形膜層添加到所述第一阻擋線股以減小所述第一穿孔的大小。在其它實施例中，可以在所述第一阻擋線股上添加第二阻擋線股並且所述第二阻擋線股與所述第一阻擋線股至少部分重疊。所述第二阻擋線股限定從所述第一穿孔側向偏移的第二穿孔。在一些實例中，以所述阻擋件的一部分的形式安置有凸出圖案，所述凸出圖案可以被配置成減少所述阻擋件與在製造期間使用的接觸膜的接觸面積。這有利地提高了可以在例如拾放處理期間從接觸膜去除電子晶粒的容易度。在其它實例中，可以在電子裝置以半導體晶片的一部分的形式處於多個電子裝置之中時形成阻擋結構，以提高可製造性。本文描述的結構和方法提高了電子裝置的可靠性和可製造性。
本揭示內容包含對某些實例的引用，然而，本領域的技術人員應理解的是，在不脫離本揭示內容的範圍的情況下，可以作出各種改變並且可以取代等同物。另外，在不脫離本揭示內容的範圍的情況下，可以對所揭示內容的實例進行修改。因此，意圖是，本揭示內容不受限於所揭示內容的實例，而本揭示內容將包含落入所附申請專利範圍的範疇內的所有實例。
100:封裝電子裝置 / 半導體裝置 110:電子裝置 / MEMS感測器 115:互連件 / 裝置互連件 117:空腔 119:隔膜 120:阻擋膜 / 膜 120A:介電膜 121:阻擋穿孔 / 穿孔部分 122:阻擋線股結構 123:阻擋體 125:對應裝置互連件 130:互連 140:基底基板 141:介電結構 142:導電結構 143:通路 160:蓋結構 161:蓋壁 / 頂壁 162:側壁 170:黏合劑 180:電子裝置 / 控制器裝置 190:阻擋件 / 阻擋結構 200:封裝電子裝置 / 半導體裝置 240:基底基板 241:介電結構 260:蓋結構 261:蓋壁 262:側壁 300:封裝電子裝置 / 半導體裝置 340:基底基板 341:底壁 342:側壁 360:蓋結構 400:半導體裝置 410:阻擋件 420:膜 420A:介電結構 421:穿孔 422:阻擋線股 423:阻擋體 430:加強件 430A:介電結構 430B:介電結構 431:凸出圖案 432:凹部 / 凹入部分 433:凸部 / 凸出部分 434:穿孔 490:阻擋件 500:半導體裝置 510:溝槽 / 凹入區域 511:底部 512:側壁 540:黏合劑 600:半導體裝置 640:黏合劑 720:膜 721:穿孔 721A:穿孔 721B:穿孔 722:阻擋線股 722A:共形膜層 722B:共形膜層 723:阻擋體 723A:共形膜層 723B:共形膜層 734:穿孔 730:加強件 734:穿孔 790:阻擋件 820:膜 820A:介電結構 820Z:堆疊式膜 821:阻擋穿孔 821Z:堆疊式阻擋穿孔 822:阻擋線股 822Z:堆疊式阻擋線股 823:基底 825:粗間距 825X:細間距 825Z:粗間距 830:加強件 830A:介電結構8 834:穿孔 890:阻擋件 901:安裝膜 902:平面基底 904:平面基底 905:針 1421:基底互連件 1422:跡線 1423:通孔 1424:外部互連件 2415:導電結構 2615:導電結構 2625:垂直路徑 2626:垂直路徑 3415:導電結構
[圖1]示出了示例半導體裝置的橫截面視圖。
[圖2]示出了示例半導體裝置的橫截面視圖。
[圖3]示出了示例半導體裝置的橫截面視圖。
[圖4A、4B、4C、4D、4E、4F和4G]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖5]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖6]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖7]示出了示例半導體裝置的橫截面視圖。
[圖8A]是示例阻擋件的放大橫截面視圖。
[圖8B]是圖8A的示例阻擋件的底視圖。
[圖9]示出了示例半導體裝置的橫截面視圖。
[圖10]示出了示例半導體裝置的橫截面視圖。
[圖11A、11B、11C、11D、11E、11F、11G、11H和11I]示出了用於製造示例阻擋件的示例方法的橫截面視圖和俯視圖。
[圖12A、12B、12C、12D和12E]示出了用於製造示例阻擋件的示例方法的橫截面視圖和俯視圖。
[圖13A和13B]示出了用於製造示例阻擋件的示例方法的橫截面視圖。
[圖14A、14B、14C、14D、14E和14F]示出了用於製造示例阻擋件的示例方法的橫截面視圖和俯視圖。
[圖15]是示例阻擋件的放大橫截面視圖。
100:封裝電子裝置/半導體裝置
110:電子裝置/MEMS感測器
115:互連件/裝置互連件
117:空腔
119:隔膜
120:阻擋膜/膜
121:阻擋穿孔/穿孔部分
122:阻擋線股結構
123:阻擋體
125:對應裝置互連件
130:互連
140:基底基板
141:介電結構
142:導電結構
143:通路
160:蓋結構
161:蓋壁/頂壁
162:側壁
170:黏合劑
180:電子裝置/控制器裝置
190:阻擋件/阻擋結構
1421:基底互連件
1422:跡線
1423:通孔
1424:外部互連件

Claims (20)

  1. 一種半導體裝置，其包括： 第一電子裝置，所述第一電子裝置包括第一表面和與所述第一表面相對的第二表面；以及 阻擋件，所述阻擋件耦合到所述第一電子裝置的所述第二表面並且包括： 第一膜，所述第一膜包含： 第一阻擋體；以及 第一阻擋線股，所述第一阻擋線股由所述第一阻擋體界定並且限定第一穿孔，其中至少一個第一穿孔具有一對鄰近的第一阻擋線股之間的第一尺寸；以及 減小結構，所述減小結構耦合到所述第一膜以減小所述第一尺寸。
  2. 根據請求項1所述的半導體裝置，其中： 所述第一電子裝置包括空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜；並且 所述阻擋件跨所述空腔延伸。
  3. 根據請求項2所述的半導體裝置，其進一步包括： 封裝結構，所述封裝結構包括： 基底基板，所述基底基板包含介電結構、導電結構和通路，所述通路延伸穿過所述基底基板的一部分，其中所述第一電子裝置耦合到所述基底基板，使得所述隔膜與所述通路連通。
  4. 根據請求項3所述的半導體裝置，其中： 所述基底基板進一步包括溝槽，所述溝槽安置在所述通路的周界周圍； 所述阻擋件進一步包括凸出圖案，所述凸出圖案具有通過多個凹入部分分離的多個凸出部分；並且 所述凸出圖案在所述溝槽內耦合到所述基底基板。
  5. 根據請求項3所述的半導體裝置，其中： 所述封裝結構進一步包括耦合到所述基底基板的蓋結構； 所述蓋結構包括第二導電結構；並且 所述第一電子裝置電耦合到所述第二導電結構。
  6. 根據請求項1所述的半導體裝置，其中所述阻擋件進一步包括： 凸出圖案，所述凸出圖案具有通過多個凹入部分分離的多個凸出部分。
  7. 根據請求項6所述的半導體裝置，其中： 所述阻擋件進一步包括加強件，所述加強件安置成鄰近所述第一阻擋體；並且 所述凸出圖案與所述加強件成一體。
  8. 根據請求項6所述的半導體裝置，其中： 所述阻擋件進一步包括加強件，所述加強件安置成鄰近所述第一阻擋體；並且 所述凸出圖案是所述加強件上的單獨層。
  9. 根據請求項1所述的半導體裝置，其中： 所述減小結構包括： 一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上。
  10. 根據請求項9所述的半導體裝置，其中： 所述一個或多個共形膜層進一步安置在所述第一阻擋體之上。
  11. 根據請求項9所述的半導體裝置，其中： 所述第一阻擋線股中的每個阻擋線股的側表面從所述一個或多個共形膜層暴露。
  12. 根據請求項1所述的半導體裝置，其中： 所述減小結構包括第二膜，所述第二膜具有第二阻擋線股，所述第二阻擋線股安置在所述第一阻擋線股上並且與所述第一阻擋線股至少部分重疊； 所述第二阻擋線股限定第二穿孔；並且 所述第二穿孔相對於所述第一穿孔側向偏移。
  13. 根據請求項12所述的半導體裝置，其中： 所述第二膜進一步包括第二阻擋體，所述第二阻擋體安置在所述第一阻擋體上；並且 所述阻擋件進一步包括加強件，所述加強件安置在所述第二阻擋體上。
  14. 根據請求項1所述的半導體裝置，其中： 所述第一電子裝置包括微機電系統（MEMS）感測器；並且 所述阻擋件包括一種或多種介電材料。
  15. 一種電子裝置，其包括： 第一電子裝置，所述第一電子裝置包括第一表面和與所述第一表面相對的第二表面以及空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜；以及 阻擋件，所述阻擋件耦合到所述第一電子裝置的所述第二表面，其中所述阻擋件跨所述空腔延伸並且包括： 第一膜，所述第一膜包含： 第一阻擋體；以及 第一阻擋線股，所述第一阻擋線股由所述第一阻擋體界定並且限定第一穿孔；以及 以下中的一個或多個： 凸出圖案，所述凸出圖案具有包括非平面形狀的外表面； 一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上；或者 第二阻擋線股，所述第二阻擋線股位於所述第一阻擋線股上並且限定從所述第一穿孔側向偏移的第二穿孔。
  16. 根據請求項15所述的電子裝置，其中： 所述電子裝置包括所述凸出圖案； 所述阻擋件進一步包括加強件，所述加強件安置在所述第一阻擋體上； 所述凸出圖案包括通過多個凹入部分分離的多個凸出部分；並且 所述凸出圖案連接到所述加強件。
  17. 根據請求項15所述的電子裝置，其中： 所述電子裝置包括所述一個或多個共形膜層，所述一個或多個共形膜層包括： 第一共形膜層，所述第一共形膜層具有第一電極性；以及 第二共形膜層，所述第二共形膜層安置在所述第一共形膜層上並且具有與所述第一電極性相反的第二電極性。
  18. 根據請求項15所述的電子裝置，其中： 所述電子裝置包括所述第二阻擋線股； 所述阻擋件進一步包括： 第二阻擋體，所述第二阻擋體安置在所述第一阻擋體上；以及 加強件，所述加強件安置在所述第二阻擋體上。
  19. 一種形成電子裝置的方法，所述方法包括： 提供第一電子裝置，所述第一電子裝置包括第一表面和與所述第一表面相對的第二表面以及空腔，所述空腔從所述第二表面部分地向內延伸，以提供鄰近所述第一表面的隔膜；以及 提供阻擋件，所述阻擋件耦合到所述第一電子裝置的所述第二表面，所述阻擋件包括： 膜，所述膜包含： 第一阻擋體；以及 第一阻擋線股，所述第一阻擋線股限定第一穿孔；以及 以下中的一個或多個： 凸出圖案，所述凸出圖案具有包括非平面形狀的外表面； 一個或多個共形膜層，所述一個或多個共形膜層安置在所述第一阻擋線股之上；或者 第二阻擋線股，所述第二阻擋線股位於所述第一阻擋線股上並且限定相對於所述第一穿孔側向偏移的第二穿孔。
  20. 根據請求項19所述的方法，其中提供所述阻擋件包括： 以半導體晶片的一部分的形式將所述第一電子裝置設置於多個電子裝置之中，所述第一電子裝置包含從所述第二表面部分地向內延伸的所述空腔； 提供鄰近所述第二表面的第一材料層，以封閉所述空腔； 在所述第一材料層內形成所述第一穿孔以建立所述第一阻擋體和所述第一阻擋線股； 將所述半導體晶片附接到載體基板；以及 單粒化所述半導體晶片以提供所述第一電子裝置，其中單粒化步驟包含穿過所述第一材料層進行單粒化。
TW109119200A 2019-06-21 2020-06-08 半導體裝置以及製造半導體裝置的方法 TWI839530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/448,901 US11352252B2 (en) 2019-06-21 2019-06-21 Semiconductor device and method of manufacturing semiconductor device
US16/448,901 2019-06-21

Publications (2)

Publication Number Publication Date
TW202105628A true TW202105628A (zh) 2021-02-01
TWI839530B TWI839530B (zh) 2024-04-21

Family

ID=

Also Published As

Publication number Publication date
US11352252B2 (en) 2022-06-07
US20220298008A1 (en) 2022-09-22
CN112110409A (zh) 2020-12-22
US20200399119A1 (en) 2020-12-24
US11897761B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
US9771259B2 (en) Method for fabricating electronic device package
US9299671B2 (en) Integrated CMOS back cavity acoustic transducer and the method of producing the same
TWI652780B (zh) 封裝結構及其製造方法
TWI771264B (zh) 半導體裝置及其製造方法
US20130161702A1 (en) Integrated mems device
US10418314B2 (en) External connection pad for semiconductor device package
JP6471122B2 (ja) 積層ダイのための応力隔離特徴
US8541877B2 (en) Electronic device package and method for fabricating the same
TWI431732B (zh) 半導體封裝件及其製法
TW201535551A (zh) 晶片封裝體及其製造方法
US8776602B2 (en) Acceleration sensor, semiconductor device and method of manufacturing semiconductor device
TWI407537B (zh) 具微機電元件之封裝結構及其製法
US11492250B2 (en) Electronic device and method for manufacturing an electronic device
US7833815B2 (en) Microelectromechanical system package and the method for manufacturing the same
US20220298008A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI839530B (zh) 半導體裝置以及製造半導體裝置的方法
TW201448126A (zh) 半導體封裝件及其製造方法
US20240190700A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11383970B2 (en) Semiconductor devices and related methods
TWI809366B (zh) 微機電系統及其製作方法
TWI834594B (zh) 半導體裝置及其製造方法
TWI406386B (zh) 微機電封裝結構
KR20200141070A (ko) 전기 디바이스용 패키지 및 상기 패키지를 제조하는 방법
JP2010153447A (ja) 半導体パッケージ及びその製造方法