CN112110409A - 半导体装置以及制造半导体装置的方法 - Google Patents

半导体装置以及制造半导体装置的方法 Download PDF

Info

Publication number
CN112110409A
CN112110409A CN202010562496.7A CN202010562496A CN112110409A CN 112110409 A CN112110409 A CN 112110409A CN 202010562496 A CN202010562496 A CN 202010562496A CN 112110409 A CN112110409 A CN 112110409A
Authority
CN
China
Prior art keywords
barrier
electronic device
semiconductor device
film
examples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010562496.7A
Other languages
English (en)
Inventor
杨基业
柳坤汉
尹锡勋
波拉·巴洛格鲁
邱翰
拉马肯斯·阿拉帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anrely Technology Singapore Holdings Pte Ltd
Amkor Technology Singapore Holding Pte Ltd
Original Assignee
Anrely Technology Singapore Holdings Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anrely Technology Singapore Holdings Pte Ltd filed Critical Anrely Technology Singapore Holdings Pte Ltd
Publication of CN112110409A publication Critical patent/CN112110409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Micromachines (AREA)

Abstract

半导体装置以及制造半导体装置的方法。一种半导体装置，其包括：第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面；以及阻挡件，所述阻挡件耦合到所述第一电子装置的所述第二表面并且包括：第一膜，所述第一膜包含：第一阻挡体；以及第一阻挡线股，所述第一阻挡线股由所述第一阻挡体界定并且限定第一穿孔，其中至少一个第一穿孔具有一对邻近的第一阻挡线股之间的第一尺寸；以及减小结构，所述减小结构耦合到所述第一膜以减小所述第一尺寸。本文还公开了其它实例和相关方法。

Description

半导体装置以及制造半导体装置的方法
技术领域
本公开总体上涉及电子装置，并且更具体地涉及半导体装置和用于制造半导体装置 的方法。
背景技术
现有半导体封装和用于形成半导体封装的方法存在不足之处，例如，造成成本过多、 可靠性降低、性能相对较低或封装尺寸太大。对于本领域的技术人员来说，通过将常规和传统方法与本公开进行比较并且参照附图，此类方法的另外的局限性和缺点将变得明显。
发明内容
在本文公开的实例中，一种半导体装置包括：第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面；以及阻挡件，所述阻挡件耦合到所述第 一电子装置的所述第二表面并且包括：第一膜，所述第一膜包含：第一阻挡体；以及第 一阻挡线股，所述第一阻挡线股由所述第一阻挡体界定并且限定第一穿孔，其中至少一 个第一穿孔具有一对邻近的第一阻挡线股之间的第一尺寸；以及减小结构，所述减小结 构耦合到所述第一膜以减小所述第一尺寸。
在所述实例中的所述半导体装置中，所述第一电子装置包括空腔，所述空腔从所述 第二表面部分地向内延伸，以提供邻近所述第一表面的隔膜；并且所述阻挡件跨所述空腔延伸。
所述实例中的所述半导体装置进一步包括：封装结构，所述封装结构包括：基底衬底，所述基底衬底包含介电结构、导电结构和通路，所述通路延伸穿过所述基底衬底的 一部分，其中所述第一电子装置耦合到所述基底衬底，使得所述隔膜与所述通路连通。
在所述实例中的所述半导体装置中，所述基底衬底进一步包括沟槽，所述沟槽安置 在所述通路的周界周围；所述阻挡件进一步包括凸出图案，所述凸出图案具有通过多个凹入部分分离的多个凸出部分；并且所述凸出图案在所述沟槽内耦合到所述基底衬底。
在所述实例中的所述半导体装置中，所述封装结构进一步包括耦合到所述基底衬底 的盖结构；所述盖结构包括第二导电结构；并且所述第一电子装置电耦合到所述第二导电结构。
在所述实例中的所述半导体装置中，所述阻挡件进一步包括：凸出图案，所述凸出图案具有通过多个凹入部分分离的多个凸出部分。
在本文公开的实例中的所述半导体装置中，所述阻挡件进一步包括加强件，所述加 强件安置成邻近所述第一阻挡体；并且所述凸出图案与所述加强件成一体。
在所述实例中的所述半导体装置中，所述阻挡件进一步包括加强件，所述加强件安 置成邻近所述第一阻挡体；并且所述凸出图案是所述加强件上的单独层。
在所述实例中的所述半导体装置中，所述减小结构包括：一个或多个共形膜层，所述一个或多个共形膜层安置在所述第一阻挡线股之上。
在所述实例中的所述半导体装置中，所述一个或多个共形膜层进一步安置在所述第 一阻挡体之上。
在所述实例中的所述半导体装置中，所述第一阻挡线股中的每个阻挡线股的侧表面 从所述一个或多个共形膜层暴露。
在所述实例中的所述半导体装置中，所述减小结构包括第二膜，所述第二膜具有第 二阻挡线股，所述第二阻挡线股安置在所述第一阻挡线股上并且与所述第一阻挡线股至 少部分重叠；所述第二阻挡线股限定第二穿孔；并且所述第二穿孔相对于所述第一穿孔侧向偏移。
在所述实例中的所述半导体装置中，所述第二膜进一步包括第二阻挡体，所述第二 阻挡体安置在所述第一阻挡体上；并且所述阻挡件进一步包括加强件，所述加强件安置在所述第二阻挡体上。
在所述实例中的所述半导体装置中，所述第一电子装置包括微机电系统(MEMS)传感器；并且所述阻挡件包括一种或多种介电材料。
在本文公开的另一实例中，一种电子装置包括：第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面以及空腔，所述空腔从所述第二表面部分地向内延伸，以提供邻近所述第一表面的隔膜；以及阻挡件，所述阻挡件耦合到所述 第一电子装置的所述第二表面，其中所述阻挡件跨所述空腔延伸并且包括：第一膜，所 述第一膜包含：第一阻挡体；以及第一阻挡线股，所述第一阻挡线股由所述第一阻挡体 界定并且限定第一穿孔；以及以下中的一个或多个：凸出图案，所述凸出图案具有包括 非平面形状的外表面；一个或多个共形膜层，所述一个或多个共形膜层安置在所述第一 阻挡线股之上；或者第二阻挡线股，所述第二阻挡线股位于所述第一阻挡线股上并且限 定从所述第一穿孔侧向偏移的第二穿孔。
在所述另一实例中的所述电子装置中，所述电子装置包括所述凸出图案；所述阻挡 件进一步包括加强件，所述加强件安置在所述第一阻挡体上；所述凸出图案包括通过多个凹入部分分离的多个凸出部分；并且所述凸出图案连接到所述加强件。
在所述另一实例中的所述电子装置中，所述电子装置包括所述一个或多个共形膜层，所述一个或多个共形膜层包括：第一共形膜层，所述第一共形膜层具有第一电极性； 以及第二共形膜层，所述第二共形膜层安置在所述第一共形膜层上并且具有与所述第一 电极性相反的第二电极性。
在所述另一实例中的所述电子装置中，所述电子装置包括所述第二阻挡线股；所述 阻挡件进一步包括：第二阻挡体，所述第二阻挡体安置在所述第一阻挡体上；以及加强件，所述加强件安置在所述第二阻挡体上。
在本文公开的又一实例中，一种形成电子装置的方法包括：提供第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面以及空腔，所述空腔从所述第二表面部分地向内延伸，以提供邻近所述第一表面的隔膜；以及提供阻挡件，所 述阻挡件耦合到所述第一电子装置的所述第二表面，所述阻挡件包括：膜，所述膜包含： 第一阻挡体；以及第一阻挡线股，所述第一阻挡线股限定第一穿孔；以及以下中的一个 或多个：凸出图案，所述凸出图案具有包括非平面形状的外表面；一个或多个共形膜层， 所述一个或多个共形膜层安置在所述第一阻挡线股之上；或者第二阻挡线股，所述第二 阻挡线股位于所述第一阻挡线股上并且限定相对于所述第一穿孔侧向偏移的第二穿孔。
在所述又一实例中的所述方法中，提供所述阻挡件包括：以半导体晶片的一部分的 形式将所述第一电子装置设置于多个电子装置之中，所述第一电子装置包含从所述第二 表面部分地向内延伸的所述空腔；提供邻近所述第二表面的第一材料层，以封闭所述空腔；在所述第一材料层内形成所述第一穿孔以建立所述第一阻挡体和所述第一阻挡线 股；将所述半导体晶片附接到载体衬底；以及单切所述半导体晶片以提供所述第一电子 装置，其中单切步骤包含穿过所述第一材料层进行单切。
在再一个实例中，一种电子装置包含半导体传感器装置，所述半导体传感器装置具 有空腔，所述空腔从一个表面部分地向内延伸，以提供邻近相对表面的隔膜。阻挡件邻近所述一个表面而安置并且跨所述空腔延伸，所述阻挡件具有膜，所述膜具有阻挡体和 第一阻挡线股，所述第一阻挡线股由所述阻挡体界定以限定第一穿孔。所述电子装置进 一步包括以下中的一个或多个：凸出图案，所述凸出图案安置成邻近阻挡结构，所述凸 出图案可以包含通过多个凹入部分分离的多个凸出部分；一个或多个共形膜层，所述一 个或多个共形膜层安置在所述第一阻挡线股之上；或第二阻挡线股，所述第二阻挡线股 安置在所述第一阻挡线股上并且与所述第一阻挡线股至少部分重叠。所述第二阻挡线股 限定从所述第一穿孔侧向偏移的第二穿孔。本文还公开了其它实例和相关方法。
附图说明
图1示出了示例半导体装置的横截面视图。
图2示出了示例半导体装置的横截面视图。
图3示出了示例半导体装置的横截面视图。
图4A、4B、4C、4D、4E、4F和4G示出了用于制造示例半导体装置的示例方法的 横截面视图。
图5示出了用于制造示例半导体装置的示例方法的横截面视图。
图6示出了用于制造示例半导体装置的示例方法的横截面视图。
图7示出了示例半导体装置的横截面视图。
图8A是示例阻挡件的放大横截面视图。
图8B是图8A的示例阻挡件的底视图。
图9示出了示例半导体装置的横截面视图。
图10示出了示例半导体装置的横截面视图。
图11A、11B、11C、11D、11E、11F、11G、11H和11I示出了用于制造示例阻挡件 的示例方法的横截面视图和俯视图。
图12A、12B、12C、12D和12E示出了用于制造示例阻挡件的示例方法的横截面视 图和俯视图。
图13A和13B示出了用于制造示例阻挡件的示例方法的横截面视图。
图14A、14B、14C、14D、14E和14F示出了用于制造示例阻挡件的示例方法的横 截面视图和俯视图。
图15是示例阻挡件的放大横截面视图。
具体实施方式
以下讨论提供了半导体装置和制造半导体装置的方法的各个实例。此类实例是非限 制性的，并且所附权利要求的范围不应限于所公开的特定实例。在以下讨论中，术语“实例”和“例如”是非限制性的。
附图展示了一般的构造方式，并且可以省略公知特征和技术的描述和细节，以避免 不必要地模糊本公开。另外，附图中的元件不一定按比例绘制。例如，附图中的元件中的一些元件的尺寸可能相对于其它元件而被放大以有助于改善对本公开中所讨论的实 例的理解。不同附图中的相同附图标记表示相同的元件。
术语“和/或”包含由“和/或”连接的列表中的任何单个项目或项目的任何组合。如本公开所使用的，单数形式旨在也包含复数形式，除非上下文另外明确指示。
术语“包括(comprises)”、“包括有(comprising)”、“包含(includes)”和/或“包含有(including)”是“开放式”术语并且指定存在所陈述的特征，但不排除存在或增加 一个或多个其它特征。
在本文中可以使用术语“第一”、“第二”等来描述各种元件，并且这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件进行区分。例如，在不脱离 本公开的教导的情况下，本公开中所讨论的第一元件可以被称为第二元件。
除非另外指明，否则术语“耦合”可以用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接连接的两个元件。例如，如果元件A耦合到元件B，则元件 A可以直接接触元件B或通过中间元件C间接连接到元件B。类似地，术语“之上”或 “上”可以用于描述彼此直接接触的两个元件或描述通过一个或多个其它元件间接连接 的两个元件。应当进一步理解的是，下文中适当展示和描述的实例可以具有实例和/或可 在不存在本文中未具体公开的任何元件的情况下实践。
本说明书包含包括安置成邻近电子装置的表面的阻挡件的封装电子装置结构和相 关联方法以及其它特征。在一些实例中，所述电子装置是具有空腔和隔膜的传感器装置， 所述阻挡件跨所述空腔延伸。在一些实例中，所述阻挡件包含膜，所述膜具有阻挡体和第一阻挡线股(strand)，所述第一阻挡线股由所述阻挡体界定并且限定第一穿孔。在一 些实例中，可以将共形膜层添加到所述第一阻挡线股以减小所述第一穿孔的大小。在其 它实施例中，可以在所述第一阻挡线股上添加第二阻挡线股并且所述第二阻挡线股与所 述第一阻挡线股至少部分重叠。所述第二阻挡线股限定从所述第一穿孔侧向偏移的第二 穿孔。
在一些实例中，以所述阻挡件的一部分的形式安置有凸出图案，所述凸出图案可以 被配置成减少所述阻挡件与在制造期间使用的接触膜的接触面积。这有利地提高了可以 在例如拾放处理期间从接触膜去除电子管芯的容易度。在另外的实例中，可以在所述电子装置以半导体晶片的一部分的形式或以晶片形式处于多个电子装置之中时形成阻挡 结构，以提高所述电子装置的可制造性。在其它实例中，所述阻挡件包含用于增加所述 膜的刚性的加强结构。所述阻挡件被配置成防止或减少如微粒等污染物将到达、接触或 干扰所述电子装置的所述隔膜等的可能性，由此提高装置的可靠性。
更具体地，在一个实例中，一种半导体装置包含第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面。阻挡件邻近所述第一电子装置的所述第二表面而安置并且所述阻挡件包含第一膜，所述第一膜具有第一阻挡体和第一阻挡线股，所述第一阻挡线股由所述第一阻挡体界定并且限定第一穿孔，其中至少一个第一穿 孔具有一对邻近的第一阻挡线股之间的第一尺寸。所述结构包含减小结构，所述减小结 构耦合到所述第一膜以减小所述第一尺寸。在其它实例中，所述减小结构可以包含所述 第一阻挡线股上的一个或多个共形膜层。在其它实例中，所述减小结构可以包含第二阻 挡线股，所述第二阻挡线股位于所述第一阻挡线股上并且限定第二穿孔。所述第二穿孔 从所述第一穿孔侧向偏移。在其它实例中，所述阻挡件包含凸出图案，所述凸出图案具 有包括非平面形状的外表面。
在其它实例中，一种电子装置包括第一电子装置，所述第一电子装置具有第一表面 和与所述第一表面相对的第二表面以及空腔，所述空腔从所述第二表面部分地向内延伸，以提供邻近所述第一表面的隔膜。阻挡件邻近所述第一电子装置的所述第二表面而 安置，其中所述阻挡件跨所述空腔延伸。所述阻挡件包括第一膜，所述第一膜包括第一 阻挡体和第一阻挡线股，所述第一阻挡线股由所述第一阻挡体界定并且限定第一穿孔。 所述阻挡件进一步包括以下中的一个或多个：凸出图案，所述凸出图案具有包括非平面 形状的外表面；一个或多个共形膜层，所述一个或多个共形膜层安置在所述第一阻挡线 股之上；或第二阻挡线股，所述第二阻挡线股位于所述第一阻挡线股上并且限定从所述 第一穿孔侧向偏移的第二穿孔。在一些实例中，所述凸出图案包括通过多个凹入部分分 离的多个凸出部分。
在另外的实例中，一种形成电子装置的方法包含提供第一电子装置，所述第一电子 装置具有第一表面和与所述第一表面相对的第二表面以及空腔，所述空腔从所述第二表 面部分地向内延伸，以提供邻近所述第一表面的隔膜。所述方法包含提供阻挡件，所述阻挡件耦合到所述第一电子装置的所述第二表面，所述阻挡件包括膜，所述膜包括第一 阻挡体和限定第一穿孔的第一阻挡线股；以及以下中的一个或多个：凸出图案，所述凸 出图案具有包括非平面形状的外表面；一个或多个共形膜层，所述一个或多个共形膜层 安置在所述第一阻挡线股之上；或第二阻挡线股，所述第二阻挡线股位于所述第一阻挡 线股上并且限定相对于所述第一穿孔侧向偏移的第二穿孔。
本公开中包含其它实例。此类实例可以存在于本公开的附图中、权利要求中和/或说 明书中。
图1示出了示例封装电子装置100(如半导体装置100)的横截面视图。在图1所 示的实例中，半导体装置100可以包含电子装置110和180、互连130、基底衬底140、 阻挡件190和盖结构160。
电子装置110可以包括互连件115、空腔117和隔膜119。电子装置180可以包括对应装置互连件125。基底衬底140可以包括介电结构141、导电结构142(如基底互连件 1421、迹线1422、通孔1423或外部互连件1424)和通路143。阻挡件或阻挡结构190 可以包括：阻挡穿孔121；阻挡膜120、阻挡线股或阻挡线股结构122；和阻挡体123。 在一些实例中，阻挡线股结构122限定多个穿孔或穿孔部分121。盖结构160可以包括 盖壁161和侧壁162。在一些实例中，可以在电子装置110与基底衬底140之间插置粘 合剂170，和/或可以在电子装置180与基底衬底140之间插置粘合剂170。基底衬底140 和/或盖结构160可以共同应用于本公开中公开的示例半导体装置。
基底衬底140、阻挡件190和盖结构160可以限定或被称为半导体装置100的半导体封装，并且这种封装可以为电子装置110和180以及互连130提供保护，使其免受外 部元件和/或环境暴露的影响。另外，这种半导体封装可以提供外部电气组件(未示出) 与外部互连件1424之间的电耦合。
图2示出了示例封装电子装置200(如半导体装置200)的横截面视图。在图2所 示的实例中，半导体装置200可以包含电子装置110和180、互连130、基底衬底240、 阻挡件190和盖结构260。
基底衬底240可以与基底衬底140类似，并且可以包括介电结构241和导电结构2415 (具有基底互连件1421、迹线1422、通孔1423)和通路143。盖结构260可以包括盖壁261和侧壁262。盖壁261可以包括具有迹线1422、通孔1423和外部互连件1424的导 电结构2615。侧壁262可以包括竖直路径2625和2626。在一些实例中，竖直路径2625 和2626可以电连接基底衬底240的导电结构2415的迹线1422和盖壁261的导电结构 2615的迹线1422和/或插置在其之间。基底衬底240和/或盖结构260可以共同应用于本 公开中公开的示例半导体装置。
图3示出了示例封装电子装置300(如半导体装置300)的横截面视图。在图3所 示的实例中，半导体装置300可以包含电子装置110和180、互连130、基底衬底340、 阻挡件190和盖结构360。
基底衬底340可以包括作为单个整体件的底壁341和侧壁342。在一些实例中，底壁341可以与基底衬底140和/或240类似，并且侧壁342可以与侧壁262类似。基底衬 底包括具有基底互连件1421、迹线1422和竖直路径2625的导电结构3415以及通路143。 盖结构360可以包括或类似于盖壁261，具有带有迹线1422、通孔1423和外部互连件 1424的导电结构2615。侧壁342的竖直路径2625可以插置于基底衬底340的迹线1422 与盖壁261的迹线1422之间。基底衬底340和/或盖结构360可以共同应用于本公开中 公开的示例半导体装置。
图4A到4G示出了用于制造封装电子装置(如封装半导体装置)的示例方法的横 截面视图。关于图4A-4G描述的元件或步骤中的一些元件或步骤可以与本公开中描述的 其它半导体装置的制造相容或适用于所述制造。图4A示出了处于制造方法的早期阶段 的横截面视图。
在图4A所示的实例中，电子装置110可以包括MEMS(微机电系统)传感器。在 一些实例中，MEMS传感器110可以被称为或可以包括声学传感器(例如，麦克风)、 环境传感器(例如，压力传感器或气体传感器)或运动传感器(例如，加速度计或陀螺 仪传感器)。在一些实例中，MEMS传感器110可以包括硅、聚合物、金属和/或陶瓷， 并且可以是包含多个传感器的圆形或矩形晶片的一部分。例如，MEMS传感器110可以 包括半导体管芯。在图4A中并排示出了三个MEMS传感器110，但是本公开不将MEMS 传感器110的数量限制为三(3)。在其它实例中，可以提供一个MEMS传感器110或四 个或更多个MEMS传感器110。在一些实例中，MEMS传感器110以如硅晶片等半导体 衬底的一部分的形式提供。
用于形成MEMS传感器110的示例工艺可以包括：半导体制造工艺；沉积工艺，如 物理沉积或化学沉积；光刻工艺，如光刻、电子束光刻、离子束光刻或X射线光刻；图 案化工艺，如金刚石图案化；和/或蚀刻工艺。MEMS传感器110的厚度和宽度可以在 约50微米(micron或micrometer)到约200微米的范围内。在一些实例中，MEMS传 感器110可以感测外部声音、环境或运动并将其转换成电信号以将电信号输出到外部装 置和/或电子装置180。
在一些实例中，MEMS传感器110可以包括形成于第一表面上的装置互连件115。 装置互连件115可以被称为或可以包括衬垫、焊环或凸点。在一些实例中，MEMS传感 器110可以包括形成于与第一表面相对的第二表面上或从所述第二表面向内延伸的空腔 117。空腔117的深度可以小于MEMS传感器110的厚度。用于形成空腔117的示例工 艺可以包含各向异性蚀刻和/或各向同性蚀刻。在一些实例中，MEMS传感器110可以 包括由于形成空腔117而留下的薄隔膜119。在一些实例中，隔膜119可能由于外部声 音、环境或运动而发生变形或弯曲，并且基于隔膜119的输出电压和/或电阻值可能变化 并且可以通过内部或外部电路系统进行监测。如稍后将描述的，电子装置180可以监测 和控制MEMS传感器110。
图4B示出了处于制造方法的稍后阶段的横截面视图。在图4B所示的实例中，可以在MEMS传感器110的表面上或附近层压如介电膜120A等材料层，并且可以通过介电 膜120A封闭空腔117。在一些实例中，介电膜120A可以被称为或可以包括聚酰亚胺(PI) 膜、聚乙烯(PE)膜、聚丙烯(PP)膜、苯并环丁烯(BCB)膜、聚苯并恶唑(PBO) 膜、双马来酰亚胺三嗪(BT)膜、环氧树脂膜、酚树脂膜、硅酮树脂膜或丙烯酸酯聚合 物膜。介电膜120A的厚度可以在约1微米到约10微米的范围内。
图4C示出了处于制造方法的稍后阶段的横截面视图。在图4C所示的实例中，在薄介电膜120A中形成如阻挡穿孔121等多个开口，从而限定阻挡件190。在一些实例中， 阻挡件190可以被称为或可以包括膜120、薄膜或选择性阻挡件。在一些实例中，膜120 可以包括阻挡穿孔121、阻挡线股结构122和阻挡体123。阻挡线股结构安置在阻挡穿 孔121内，以将阻挡穿孔121细分成多个开口。这减少了阻挡穿孔121内的开放区域的 量。膜120的阻挡体123可以附接到MEMS传感器110。在一些实例中，MEMS传感器 110的空腔117和隔膜119可以通过形成于膜120中的多个阻挡穿孔121与外部环境连 通。在一些实例中，MEMS传感器110的隔膜119可能由于作用在形成于膜120中的多 个阻挡穿孔121的外力(例如，气压)而发生变形或弯曲。然而，阻挡穿孔121的尺寸 被限制为使得阻挡线股结构122将阻止外来材料到达隔膜119或空腔117。阻挡穿孔121 和/或阻挡线股结构122的直径、宽度和/或间距可以在约1微米到约10微米的范围内。
图4D示出了处于制造方法的稍后阶段的横截面视图。在图4D所示的实例中，可 以使MEMS传感器110和阻挡件190在附接到载体衬底(如附接到框架的安装膜901) 的同时一起经历单切，从而限定各自具有对应阻挡件190的独立的MEMS传感器110。 在一些实例中，MEMS传感器110的装置互连件115和隔膜119可以直接附接到安装膜 901上。
图4E示出了处于制造方法的稍后阶段的横截面视图。在图4E所示的实例中，可以将具有阻挡件190的MEMS传感器110附接到基底衬底140。在一些实例中，MEMS传 感器110可以通过粘合剂170附接到基底衬底140。在一些实例中，可以在附接MEMS 传感器110之前或之后将电子装置180附接到基底衬底140。在一些实例中，电子装置 180可以通过粘合剂170附接到基底衬底140。
在一些实例中，电子装置180可以被称为或可以包括控制器装置、逻辑管芯、存储器、数字信号处理器、网络处理器、电源管理单元、音频处理器、RF电路、无线基带 片上系统处理器或专用集成电路(ASIC)。控制器装置180可以包括形成于其表面上的 装置互连件125。装置互连件125可以被称为或可以包括衬垫、焊环或凸点。控制器装 置180的厚度可以在约50微米到约200微米的范围内。控制器装置180可以处理从 MEMS传感器110输入的电信号并且将来自这种处理的结果输出到外部装置。
在一些实例中，可以将具有阻挡件190的MEMS传感器110附接到与基底衬底140 的通路143相对应的区域的外围部分。在一些实例中，可以通过粘合剂170将阻挡件190 粘附到基底衬底140。在一些实例中，可以通过粘合剂170将阻挡件190的阻挡体123 粘附到基底衬底140的安置在通路143外部的预定区域。
基底衬底140可以成形为具有通路143的基本上平面的面板。在一些实例中，通路143的直径可以在约1微米到约50微米的范围内。可以通过设置在基底衬底140中的通 路143将外力或压力传递到MEMS传感器110。基底衬底140可以被称为或可以包括层 压衬底、电路板或布线板。基底衬底140可以包括介电结构141和导电结构142。在一 些实例中，介电结构141可以被称为或可以包括Si3N4、SiO2、SiON、聚酰亚胺(PI)、 苯并环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、环氧树脂、酚树 脂、硅酮树脂或丙烯酸酯聚合物。介电结构141的厚度可以在约50微米到约1000微米 的范围内。介电结构141可以支撑MEMS传感器110、控制器装置180和导电结构142 并且可以防止发生电短路。导电结构142可以被称为或可以包括电路图案或布线图案。 导电结构142可以包括形成于介电结构141的第一表面上的基底互连件1421和迹线 1422。另外，基底互连件1421可以被称为或可以包括衬垫、焊环或凸点下金属化层 (UBM)。另外，导电结构142可以进一步包括形成于与第一表面相对的第二表面上的外 部互连件1424。外部互连件1424可以被称为或可以包括衬垫、焊环或凸点。此外，导 电结构142可以进一步包括至少一个通孔1423和/或至少一个迹线1422。作为实例，至 少一个通孔1423可以将迹线1422与外部互连件1424彼此连接。通孔1423和/或迹线 1422可以形成于介电结构141内部。在一些实例中，导电结构142可以包括钛、钨、钛 /钨、铜、金、银、钯和/或镍。另外，导电结构142的厚度和宽度可以在约2微米到约 20微米的范围内。导电结构142可以将MEMS传感器110和控制器装置180电连接到 外部装置，所述外部装置包含例如下一级组合件，如印刷电路板或另一个电子装置。
图4F示出了处于制造方法的稍后阶段的横截面视图。在图4F所示的实例中，可以通过互连130将MEMS传感器110的装置互连件115和基底衬底140的基底互连件1421 彼此连接。互连130可以被称为或可以包括引线接合。另外，可以通过互连130将控制 器装置180的装置互连件125和基底衬底140的基底互连件1421彼此电连接。在一些 实例中，互连130可以将MEMS传感器110的装置互连件115和控制器装置180的互连 件125彼此直接电连接。
在一些实例中，互连130可以被称为或可以包括金线、银线、铜线或铝线。互连130的直径可以在约1微米到约20微米的范围内。
在一些实例中，控制器装置180可以以倒装芯片配置附接到基底衬底140。在倒装芯片实例中，控制器装置180可以通过互连，如凸点、柱、桩(未示出)或本领域的普 通技术人员已知的其它连接结构电连接到基底互连件1421。
图4G示出了处于制造方法的稍后阶段的横截面视图。可以在此阶段限定半导体装置100，所述半导体装置具有盖结构160，所述盖结构附接到基底衬底140，同时覆盖 MEMS传感器110和控制器装置180。盖结构160可以包括顶壁161和附接到基底衬底 140的表面的侧壁162。在一些实例中，侧壁162可以通过粘合剂附接到基底衬底140 的表面。在一些实例中，盖结构160可以被称为或可以包括盖、盖子、密封件或保护体。 另外，在一些实例中，盖结构160可以被称为或可以包括聚酰亚胺(PI)、苯并环丁烯 (BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、环氧树脂、酚树脂、硅树脂、 丙烯酸酯聚合物、金属或陶瓷。盖结构160的厚度可以在约50微米到约1000微米的范 围内。另外，盖结构160的高度可以在约500微米到约5000微米的范围内。盖结构160 可以保护MEMS传感器110、控制器装置180和互连130免受外部元件和/或环境暴露 的影响。
图5示出了用于制造示例半导体装置200的示例方法的横截面视图。在一些实例中， 在到达图5所描绘的阶段之前，所述方法可以包括一个或多个与上文关于图4A-4F描述的阶段类似的阶段。在图5所示的实例中，可以将盖壁261附接到侧壁262，并且可以 将侧壁262附接到基底衬底240。在一些实例中，可以将侧壁262附接到基底衬底240， 并且可以将盖壁261附接到侧壁262。在一些实例中，盖壁261和侧壁262可以被称为 盖结构260。
在一些实例中，盖壁261和/或侧壁262中的每一个可以被称为或可以包括层压衬底、 电路板或布线板。盖壁261和/或侧壁262可以包括与上文关于基底衬底140和240描述的特征类似的特征。例如，覆盖壁261和/或侧壁262的介电材料可以包括Si3N4、SiO2、 SiON、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪 (BT)、环氧树脂、酚树脂、硅酮树脂或丙烯酸酯聚合物。盖壁261和/或侧壁262中的 每一个的厚度可以在约50微米到约1000微米的范围内。盖壁261可以包括形成于第一 表面上的迹线1422、形成于与第一表面相对的第二表面上的外部互连件1424以及将迹 线1422和外部互连件1424彼此连接的至少一个通孔1423和/或迹线1422。外部互连件 1424可以被称为或可以包括衬垫、焊环或凸点。通孔1423和/或迹线1422可以形成于 盖壁261的内侧。在一些实例中，迹线1422、外部互连件1424和通孔1423可以包括钛、 钨、钛/钨、铜、金、银、钯和/或镍。另外，迹线1422、外部互连件1424和通孔1423 的厚度和宽度可以在约2微米到约20微米的范围内。
侧壁262可以包括形成于其一个表面上的竖直路径2625。竖直路径2625可以被称为或可以包括侧壁表面通路或迹线。另外，侧壁262可以包括穿过的竖直路径2626。竖 直路径2626可以被称为或可以包括侧壁嵌入式通路或迹线。侧壁262的高度可以在约 500微米到约5000微米的范围内。
在一些实例中，竖直路径2625和2626可以直接或通过导电粘合剂电连接到设置于盖壁261中的迹线1422。在一些实例中，竖直路径2625和2626可以直接或通过导电粘 合剂电连接到设置于基底衬底240中的迹线1422。在一些实例中，导电粘合剂可以被称 为或可以包括导电膏、焊膏、填充银的环氧树脂或各向异性导电膜。
图6示出了用于制造示例半导体装置300的示例方法的横截面视图。在一些实例中， 在到达图6所描绘的阶段之前，所述方法可以包括一个或多个与上文关于图4A-4F描述的阶段类似的阶段。在图6所示的实例中，可以将盖结构360附接到基底衬底340的侧 壁342。在一些实例中，盖结构360的迹线1422可以直接或通过导电粘合剂电连接到设 置于侧壁342中的竖直路径2625。
图7示出了示例半导体装置400的横截面视图。半导体装置400的对应特征或元件可以与上文关于半导体装置100、200和/或300描述的特征或元件类似。在图7所示的 实例中，半导体装置400可以包含电子装置110和180、互连130、基底衬底140、阻挡 件490和盖结构160。
阻挡件490可以与阻挡件190类似，并且可以包括膜420和加强件430。膜420可 以包括穿孔421、阻挡线股422和阻挡体423。另外，加强件430可以包括穿孔434。设 置于膜420中的穿孔421和阻挡线股422以及设置于加强件430中的穿孔434可以与设 置于介电结构141中的通路143对齐。另外，可以在MEMS传感器110与基底衬底140 之间插置阻挡件490。在一些实施例中，可以在阻挡件490与基底衬底140之间插置粘 合剂170。
图8A是示例阻挡件490的放大横截面视图，并且图8B是示例阻挡件490的底视图。在图8A和8B所示的实例中，阻挡件490可以包括膜420和加强件430。如上文所描述 的，阻挡件490还可以包括穿孔421、阻挡线股422和阻挡体423，并且加强件430可 以包括一个或多个凸出图案431和穿孔434。在一些实例中，考虑到配置、材料和/或厚 度，包括穿孔421、阻挡线股422和阻挡体423的膜420可以与膜120类似。
在一些实例中，膜420的阻挡体423可以与加强件430的第一表面耦合，并且凸出图案431可以设置于与第一表面相对的第二表面上。如图8A所示，凸出图案431包含 具有非平面形状的外表面或面向外的表面。在一些实例中，凸出图案431可以包括凹部 或凹入部分432和凸部或凸出部分433。在一些实例中，当从平面角度观察时，凹部432 和凸部433可以形成为基本上方格图案。在一些实例中，凸出图案431可以大致形成于 加强件430的四个角或四个侧面处。在一些实例中，一个或多个凸出图案431可以沿穿 孔434的整个外周界(例如，四个角和四个侧面)形成。凸出图案431是凸出图案与加 强件成一体的实例。
在阻挡件490的制造期间，可以通过以下来降低加强件430与安装膜901之间的粘附力：在加强件430的底表面上形成凸出图案431，以减小可用于与安装膜901粘附的 底表面面积，这更好地促进了阻挡件490与安装膜901的分离。在一些实例中，安装膜 901可以包括半刚性粘合剂或具有高粘度的粘合剂。另外，当稍后使用粘合剂170将阻 挡件410附接到基底衬底140时，粘合剂170可以被吸收到由形成于加强件430上的凸 出图案431的凹部431和凸部433所限定的增加的粘合区域中，从而增大阻挡件410与 基底衬底140之间的粘附力。在一些实例中，粘合剂170可以包括液体粘合剂或具有低 粘度的粘合剂。
图9示出了可以与半导体装置100类似的示例半导体装置500的横截面视图。在图9所示的实例中，半导体装置500可以包括形成于基底衬底140中的沟槽510或凹入区 域510。在一些实例中，沟槽510可以形成于通路143的周界周围的区域处。在一些实 例中，沟槽510的直径可以大于通路143的直径。
沟槽510可以具有底部511和侧壁512。阻挡件490可以通过粘合剂540粘附到沟 槽510的底部511。在一些实例中，阻挡件490可以接触和/或可以粘附到沟槽510的侧 壁512。在一些实例中，沟槽510的深度可以小于或大于阻挡件490的厚度。在一些实 例中，沟槽510的深度可以小于或大于加强件430的厚度。在一些实例中，沟槽510的 深度可以小于阻挡件490的厚度与MEMS传感器110的厚度之和。形成于基底衬底140 中的沟槽510和粘附到沟槽510的阻挡件490可以共同应用于本公开中公开的示例半导 体装置。
图10示出了可以与半导体装置100类似的示例半导体装置600的横截面视图。在图10所示的实例中，半导体装置600可以包括MEMS传感器110，所述MEMS传感器 从形成于基底衬底140中的通路143侧向附接。在一些实例中，MEMS传感器110可以 通过粘合剂640附接到与通路143不对应的平面区域。因此，穿过通路143的压力可以 间接施加到MEMS传感器110。在一些实例中，阻挡件490可以向MEMS传感器110 提供缓冲空间。连接到基底衬底140的与通路143不对应的平面区域的MEMS传感器 110可以共同应用于本公开中公开的示例半导体装置。
图11A到11I示出了用于制造示例阻挡件490的示例方法的横截面视图。在一些实例中，所公开的阻挡件490可以应用于本公开中描述的半导体装置和/或MEMS装置中 的一个或多个装置。
图11A示出了处于早期制造阶段的阻挡件490的横截面视图。在图11A所示的实例中，可以在平面基底902上形成介电结构420A。在一些实例中，平面基底902可以被 称为或可以包括玻璃、陶瓷、金属或低级晶片。在一些实例中，介电结构420A可以被 称为或可以包括Si3N4、SiO2、SiON、聚酰亚胺(PI)、聚丙烯(PP)、聚乙烯(PE)、苯 并环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、环氧树脂、酚树脂、 硅酮树脂或丙烯酸酯聚合物。在一些实例中，介电结构420A可以通过包含PVD、CVD、 MOCVD、ALD、LPCVD、PECVD、印刷、旋涂、喷涂、烧结或热氧化的各种工艺中的 任何工艺形成。在一些实例中，介电结构420A的厚度可以在约1微米到约10微米的范 围内。
图11B示出了处于稍后制造阶段的阻挡件490的横截面视图和俯视图。在图11B所示的实例中，可以对介电结构420A执行图案化工艺，从而形成包括穿孔421、阻挡线 股422和阻挡体423的膜420。在一些实例中，膜420可以由介电结构420A通过例如 以下形成：沉积工艺，如光刻胶的物理沉积或化学沉积；对光刻胶执行的光刻工艺，如 光刻、电子束光刻、离子束光刻或X射线光刻；图案化工艺，如金刚石图案化；和/或 对介电结构420A执行的蚀刻工艺。穿孔421的直径和/或间距可以在约1微米到约10 微米的范围内。间距可以在特定结构内发生变化。另外，阻挡线股422的宽度和/或间距 可以在约1微米到约10微米的范围内。
图11C示出了处于稍后制造阶段的阻挡件490的横截面视图。在图11C所示的实例中，可以通过介电结构430A覆盖膜490。在一些实例中，介电结构430A可以覆盖膜 420的穿孔421、阻挡线股422和阻挡体423。
在一些实例中，介电结构430A可以被称为或可以包括Si3N4、SiO2、SiON、聚酰亚 胺(PI)、聚丙烯(PP)、聚乙烯(PE)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、双 马来酰亚胺三嗪(BT)、环氧树脂、酚树脂、硅酮树脂或丙烯酸酯聚合物。在一些实例 中，介电结构430A可以通过包含PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印 刷、旋涂、喷涂、烧结或热氧化的各种工艺中的任何工艺形成。在一些实例中，介电结 构430A从膜420的表面起厚度可以在约10微米到约50微米的范围内。
图11D示出了处于稍后制造阶段的阻挡件490的横截面视图和俯视图。在图11D所示的实例中，可以对介电结构430A执行图案化工艺，从而形成具有穿孔434的加强件 430，如图11D的俯视图所示。在一些实例中，加强件430可以由介电结构430A通过例 如以下形成：沉积工艺，如光刻胶的物理沉积或化学沉积；对光刻胶执行的光刻工艺， 如光刻、电子束光刻、离子束光刻或X射线光刻；图案化工艺，如金刚石图案化；和/ 或对介电结构430A执行的蚀刻工艺。穿孔434的直径可以在约500微米到约900微米 的范围内。如上文所描述的，可以在介电结构430A的中心处形成一个穿孔434，从而 使加强件430完整。
图11E示出了处于稍后制造阶段的阻挡件490的横截面视图。在图11E所示的实例中，可以通过介电结构430B覆盖包含膜420和加强件430的阻挡件490。在一些实例 中，介电结构430B可以被称为或可以包括Si3N4、SiO2、SiON、聚酰亚胺(PI)、聚丙 烯(PP)、聚乙烯(PE)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪 (BT)、环氧树脂、酚树脂、硅树脂或丙烯酸酯聚合物。在一些实例中，介电结构430B 可以通过包含PVD、CVD、MOCVD、ALD、LPCVD、PECVD、印刷、旋涂、喷涂、 烧结或热氧化的各种工艺中的任何工艺形成。在一些实例中，介电结构430B从加强件 430的表面起的厚度可以在约1微米到约10微米的范围内。
图11F示出了处于稍后制造阶段的阻挡件490的横截面视图和俯视图。在图11F所示的实例中，可以对加强件430执行图案化工艺，从而在形成于加强件430中的穿孔434 的外部区域上形成一个或多个凸出图案431。在一些实例中，凸出图案431可以形成于 与加强件430的四个角相对应的区域上或与加强件430的四个侧面相对应的区域上，如 图11F中的左侧俯视图所示。在一些实例中，凸出图案431可以形成于穿孔434的周界 周围的整个外表面上，如图11F中的右侧俯视图所示。在一些实例中，凸出图案431可 以通过例如以下形成于加强件430上：沉积工艺，如光刻胶的物理沉积或化学沉积；对 光刻胶执行的光刻工艺，如光刻、电子束光刻、离子束光刻或X射线光刻；图案化工艺， 如金刚石图案化；和/或对加强件430执行的蚀刻工艺。构成凸出图案431的凹部432 和凸部433的间距、宽度、深度和/或厚度可以在约3微米到约30微米的范围内。尽管 在本实例中凸出图案431的凸部433被示出为以列矩阵的形式布置，但是在一些实例中， 凸出图案431的凸部433可以以不同方式成形或布置。例如，凸出433可以替代地成形 为限定其之间的一个或多个凹部432的一个或多个邻近的线或壁。在一些实例中，凸部 433可以被图案化为除矩阵图案之外的形状。在一些实例中，如果期望附接到如MEMS 装置110等MEMS装置，则此时可以使阻挡件490与平面基底902分离。图11F是凸出 图案以单独的层的形式设置于加强结构的顶部的实例。
图11G示出了处于稍后制造阶段的阻挡件490的横截面视图。在图11G所示的实例中，可以将安装膜901附接到加强件430的凸出图案431。在一些实例中，当凸出图案 431的凹部432的面积增加时，加强件430与安装膜901之间的粘附力可能减小或减弱。 因此，可以通过适当地调整凸出图案431的凹入区域来控制加强件430与安装膜901之 间的粘附力。
图11H示出了处于稍后制造阶段的阻挡件490的横截面视图。在图11H所示的实例中，可以将平面基底902与膜420分离。在一些实例中，可以通过将热、具有特定波长 的光(例如，UV光)或物理力施加到膜420和平面基底902来将平面基底902与阻挡 件490分离。阻挡件490可以保持安装在安装膜901上。在一些实例中，可以将加强件 430的凸出图案431安装在安装膜901上。由于加强件430可以包括凸出图案431并且 安装膜901可以包括半刚性粘合剂或具有高粘度的粘合剂，因此加强件430与安装膜901 之间的粘合区域可以相对较小，并且可以降低加强件430与安装膜901之间的粘附力。
图11I示出了处于稍后制造阶段的阻挡件490的横截面视图。在图11I所示的实例中，可以通过拾放设备904拾取阻挡件490并将其放置在例如基底衬底140上。在一些 实例中，可以通过针905使安装膜901的与阻挡件490相对应的底表面升高。因此，可 以进一步减弱阻挡件490与安装膜901之间的粘附力。拾放设备904可以耦合到阻挡件 490的顶表面，以将阻挡件490转移并放置在例如基底衬底140上。在一些实例中，拾 放设备904可以接触膜420的阻挡体423以拾取阻挡件490。
在一些实例中，用于制造阻挡件490的这种方法的特征可以共同应用于本公开中公 开的用于制造阻挡件的示例方法。
图12A到12E示出了用于制造示例阻挡件790的示例方法的横截面视图和俯视图。在一些实例中，阻挡件790可以应用于本公开中描述的半导体装置和/或MEMS装置中 的一个或多个装置。阻挡件790可以包括与本公开中描述的其它阻挡件的对应特征或元 件类似的若干特征或元件。
图12A示出了处于制造阶段的阻挡件或阻挡结构790的横截面视图和俯视图。在一些实例中，这种制造阶段可以通过执行与上文关于图11A-11D描述的阶段类似的一个或 多个阶段来实现。在图12A所示的实例中，膜720可以包括如穿孔721、阻挡线股722 和阻挡体723等元件。膜720及其元件可以与本公开中描述的其它膜和对应元件类似。 另外，可以将具有穿孔734的加强件730附接到阻挡体723。在此，一个穿孔721的直 径可以被定义为第一直径。另外，阻挡线股722中的每个阻挡线股的厚度或横截面可以 被定义为第一厚度。
图12B示出了处于稍后制造阶段的阻挡件790的横截面视图和俯视图。在图12B所示的实例中，可以将膜720浸入到介电溶液中，或者可以将介电材料或介电溶液喷涂或 旋涂在膜720上，从而在膜720的表面上形成共形膜层722A和723A。在一些实例中， 共形膜层722A可以形成于阻挡线股722上，并且共形膜层723A可以形成于阻挡体723 上。在一些实例中，共形膜层722A和723A可以是同一共形层的部分。
在一些实例中，共形膜层722A和723A可以使用包含PVD、CVD、MOCVD、ALD、 LPCVD、PECVD、印刷、烧结或热氧化的各种工艺中的任何工艺形成。在一些实例中， 可以使用单个掩模形成共形膜层722A和723A。另外，在一些实例中，可以向膜720供 应一种电极性(例如，正(+)极性)，并且可以向介电材料或介电溶液供应另一种电极 性(例如，负(-)极性)。因此，可以缩短形成共形膜层722A和723A所需的时间，并 且可以提高产品质量。在一些实例中，用于共形膜层722A和723A的介电材料或介电 溶液可以被称为或可以包括Si3N4、SiO2、SiON、聚酰亚胺(PI)、苯并环丁烯(BCB)、 聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、环氧树脂、酚树脂、硅酮树脂或丙烯酸 酯聚合物。
通过添加共形膜层722A和723A，可以形成共形膜层722A的穿孔721A的第二直 径，所述第二直径小于图12A所示的穿孔721的第一直径。另外，可以形成阻挡线股 722A的第二厚度或横截面，所述第二厚度或横截面大于图12A所示的阻挡线股722的 第一厚度。穿孔直径和/或阻挡线股厚度的这种改变或变化可以在例如约100纳米(nm) 到约10微米的范围内。
图12C示出了处于稍后制造阶段的阻挡件790的横截面视图和俯视图。在图12C所示的实例中，可以使用与图12B所展示的材料相同的材料通过与图12B所展示的方法相 同的方法来处理膜720，从而形成另外的共形膜层722B和723B。
通过添加共形膜层722A和723A，可以形成共形膜层722B的穿孔721B的第三直 径，所述第三直径小于图12B所示的穿孔721A的第二直径。另外，阻挡线股722B的 第三厚度或横截面可以大于图12B所示的阻挡线股722A的第二厚度。穿孔直径和/或阻 挡线股厚度的这种改变或变化可以在例如约100nm到约10微米的范围内。在一些实例 中，可以通过以类似方式对膜720进行处理所需次数来形成另外的共形膜层。在一些实 例中，如果需要的话，可以在加强件730上形成上文描述的凸出图案431。
图12D示出了处于稍后制造阶段的阻挡件790的横截面视图。在图12D所示的实 例中，可以将安装膜901附接到加强件730。
图12E示出了处于稍后制造阶段的阻挡件790的横截面视图。在图12E所示的实例中，可以将平面基底902与膜720分离。在一些实例中，可以通过将热、具有特定波长 的光或物理力施加到膜720和平面基底902来将平面基底902与膜720分离。阻挡件790 可以保持安装在安装膜901上。
通过遵循上文描述的工艺，形成于膜720上的穿孔721的直径和/或阻挡线股膜722的厚度可以通过逐层(LBL)工艺通过迭代或顺序添加随后的如722A、722B、723A、 723B等共形层来控制。此类处理可以产生阻挡件790的增强的细间距，并且在一些实 例中，可以允许对每个随后的共形层使用单个或同一个掩模。这允许根据MEMS传感 器110的预期使用环境对阻挡件790进行预定调整。
图13A和13B示出了用于制造示例阻挡件的示例方法的横截面视图。图13A-13B 中所示的不同阶段可以对应于关于图12A到12E描述的方法的相关阶段。在图13A和 13B所示的实例中，膜720的穿孔721的直径和/或阻挡膜722(包含共形膜层722A、 722B)的宽度可以通过前文所描述的LBL工艺来控制。
在一些实例中，随着所执行的LBL工艺的次数增加，穿孔721(或穿孔721A、721B)的直径可以逐渐减小，并且阻挡线股722的厚度或横截面可以逐渐增加。另外，当执行 LBL工艺时，可以分别向预先成形的介电材料和添加的介电材料供应相反的电极性，从 而允许预成形的介电材料和添加的介电材料快速且牢固地彼此粘附。
图14A到14F示出了用于制造示例阻挡件890的示例方法的横截面视图。在一些实例中，阻挡件890可以应用于本公开中描述的半导体装置中的一个或多个装置。阻挡件 890可以包括与本公开中描述的其它阻挡件的对应特征或元件类似的若干特征或元件。
图14A示出了处于稍后制造阶段的阻挡件890的横截面视图和俯视图。在一些实例中，这种制造阶段可以通过执行与上文关于图11A-11B描述的阶段类似的一个或多个阶 段来实现。在图14A所示的实例中，膜820可以包括可以被介电结构820A覆盖的元件， 如阻挡穿孔821、阻挡线股822和基底823等。膜820及其元件可以与本公开中描述的 其它膜和对应元件类似。在一些实例中，介电结构820A可以被称为或可以包括Si3N4、 SiO2、SiON、聚酰亚胺(PI)、聚丙烯(PP)、聚乙烯(PE)、苯并环丁烯(BCB)、聚苯 并恶唑(PBO)、双马来酰亚胺三嗪(BT)、环氧树脂、酚树脂、硅酮树脂或丙烯酸酯聚 合物。在一些实例中，介电结构820A可以通过包含PVD、CVD、MOCVD、ALD、LPCVD、 PECVD、印刷、旋涂、喷涂、烧结或热氧化的各种工艺中的任何工艺形成。在一些实例 中，介电结构820A从膜820起的厚度可以在约1微米到约10微米的范围内。
图14B示出了处于稍后制造阶段的阻挡件890的横截面视图。在图14B所示的实例中，可以在膜820上形成堆叠式膜820Z。堆叠式膜820Z可以包括或限定堆叠式阻挡穿 孔821Z和堆叠式阻挡线股822Z并且可以由介电结构820A通过例如以下形成：沉积工 艺，如光刻胶的物理沉积或化学沉积；对光刻胶执行的光刻工艺，如光刻、电子束光刻、 离子束光刻或X射线光刻；图案化工艺，如金刚石图案化；和/或对介电结构820A执行 的蚀刻工艺。在一些实例中，堆叠式阻挡穿孔821Z和/或堆叠式阻挡线股822Z的间距 可以分别与阻挡穿孔821和/或阻挡线股822的间距类似，但是在其它实例中，此类间隔 不需要类似。在一些实例中，堆叠式阻挡穿孔821Z和堆叠式阻挡线股822Z的竖直/水 平位置可以分别从阻挡穿孔821和阻挡线股822的竖直/水平位置偏移。因此，可以形成 基于阻挡穿孔821和堆叠式阻挡穿孔821Z的重叠的重叠间距，所述重叠间距相比阻挡 穿孔821的对应间距进一步减小。类似地，可以形成基于阻挡线股822和堆叠式阻挡线 股822Z的重叠的重叠间距，所述重叠间距相比阻挡线股822的对应间距进一步减小。
图14C示出了处于稍后制造阶段的阻挡件890的横截面视图。在图14C所示的实例中，可以通过介电结构830A覆盖膜820。在一些实例中，介电结构830A可以覆盖膜 820和堆叠式膜820A。在此，介电结构830A可以与介电结构820A类似，如在制造方 法、材料和/或尺寸方面。
图14D示出了处于稍后制造阶段的阻挡件890的横截面视图和俯视图。在图14D 所示的实例中，可以对介电结构830A执行图案化工艺，从而形成穿孔834并且限定加 强件830。在此，加强件830可以与上文描述的加强件430类似，如在制造方法、材料 和/或尺寸方面。阻挡件890可以由拾放设备拾取并且随后作为在此描述的不同半导体装 置之一的一部分附接和/或附接到MEMS装置110。在一些实例中，如果期望附接到如 MEMS装置110等MEMS装置，则此时可以使阻挡件890与平面基底902分离。
图14E示出了处于稍后制造阶段的阻挡件890的横截面视图。在图14E所示的实例中，可以将安装膜901附接到加强件830。在一些实例中，如果需要的话，可以如上所 述那样在加强件830的表面上进一步形成凸出图案431。
图14F示出了处于稍后制造阶段的阻挡件890的横截面视图。在图14F所示的实例中，可以将平面基底902与膜820分离。可以如先前关于平面基底902描述的那样执行 分离工艺。阻挡件890可以由拾放设备拾取并且随后作为在此描述的不同半导体装置之 一的一部分附接和/或附接到MEMS装置110。
图15是示例阻挡件890的放大横截面视图。在图15所示的实例中，阻挡穿孔821和/或阻挡线股822的间距可以被定义为第一间距，如粗间距825所示。另外，堆叠式穿 孔821Z和/或堆叠式阻挡线股822Z的间距可以被定义为第二间距，如粗间距825Z所示。 在一些实例中，阻挡穿孔821或阻挡线股822的水平/竖直位置可以从堆叠式穿孔821Z 或堆叠式阻挡线股822Z的水平/竖直位置偏移。因此，由细间距825X表示的并且通过 阻挡穿孔821与堆叠式穿孔821Z的偏移重叠限定和/或通过阻挡线股822与堆叠式阻挡 线822Z的偏移重叠限定的第三间距可以小于粗间距825和/或825Z中的任一个。在一 些实例中，细间距825X可以在约0.001微米到约2微米的范围内。具有此类细间距825X 的阻挡件890可以使得能够防止较小的外部颗粒被诱导到MEMS传感器110的空腔117 中。
总之，已经描述了一种包含阻挡件的电子装置结构和相关联方法，所述阻挡件被配 置成减少污染物对电子装置的影响。在一些实例中，所述阻挡件包含膜，所述膜具有阻挡体和第一阻挡线股，所述第一阻挡线股由所述阻挡体界定并且限定第一穿孔。在一些 实例中，可以将共形膜层添加到所述第一阻挡线股以减小所述第一穿孔的大小。在其它 实施例中，可以在所述第一阻挡线股上添加第二阻挡线股并且所述第二阻挡线股与所述 第一阻挡线股至少部分重叠。所述第二阻挡线股限定从所述第一穿孔侧向偏移的第二穿 孔。在一些实例中，以所述阻挡件的一部分的形式安置有凸出图案，所述凸出图案可以 被配置成减少所述阻挡件与在制造期间使用的接触膜的接触面积。这有利地提高了可以 在例如拾放处理期间从接触膜去除电子管芯的容易度。在其它实例中，可以在电子装置 以半导体晶片的一部分的形式处于多个电子装置之中时形成阻挡结构，以提高可制造 性。本文描述的结构和方法提高了电子装置的可靠性和可制造性。
本公开包含对某些实例的引用，然而，本领域的技术人员应理解的是，在不脱离本公开的范围的情况下，可以作出各种改变并且可以取代等同物。另外，在不脱离本公开 的范围的情况下，可以对所公开的实例进行修改。因此，意图是，本公开不受限于所公 开的实例，而本公开将包含落入所附权利要求的范围内的所有实例。

Claims (20)

1.一种半导体装置，其包括：
第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面；以及
阻挡件，所述阻挡件耦合到所述第一电子装置的所述第二表面并且包括：
第一膜，所述第一膜包含：
第一阻挡体；以及
第一阻挡线股，所述第一阻挡线股由所述第一阻挡体界定并且限定第一穿孔，其中至少一个第一穿孔具有一对邻近的第一阻挡线股之间的第一尺寸；以及
减小结构，所述减小结构耦合到所述第一膜以减小所述第一尺寸。
2.根据权利要求1所述的半导体装置，其中：
所述第一电子装置包括空腔，所述空腔从所述第二表面部分地向内延伸，以提供邻近所述第一表面的隔膜；并且
所述阻挡件跨所述空腔延伸。
3.根据权利要求2所述的半导体装置，其进一步包括：
封装结构，所述封装结构包括：
基底衬底，所述基底衬底包含介电结构、导电结构和通路，所述通路延伸穿过所述基底衬底的一部分，其中所述第一电子装置耦合到所述基底衬底，使得所述隔膜与所述通路连通。
4.根据权利要求3所述的半导体装置，其中：
所述基底衬底进一步包括沟槽，所述沟槽安置在所述通路的周界周围；
所述阻挡件进一步包括凸出图案，所述凸出图案具有通过多个凹入部分分离的多个凸出部分；并且
所述凸出图案在所述沟槽内耦合到所述基底衬底。
5.根据权利要求3所述的半导体装置，其中：
所述封装结构进一步包括耦合到所述基底衬底的盖结构；
所述盖结构包括第二导电结构；并且
所述第一电子装置电耦合到所述第二导电结构。
6.根据权利要求1所述的半导体装置，其中所述阻挡件进一步包括：
凸出图案，所述凸出图案具有通过多个凹入部分分离的多个凸出部分。
7.根据权利要求6所述的半导体装置，其中：
所述阻挡件进一步包括加强件，所述加强件安置成邻近所述第一阻挡体；并且
所述凸出图案与所述加强件成一体。
8.根据权利要求6所述的半导体装置，其中：
所述阻挡件进一步包括加强件，所述加强件安置成邻近所述第一阻挡体；并且
所述凸出图案是所述加强件上的单独层。
9.根据权利要求1所述的半导体装置，其中：
所述减小结构包括：
一个或多个共形膜层，所述一个或多个共形膜层安置在所述第一阻挡线股之上。
10.根据权利要求9所述的半导体装置，其中：
所述一个或多个共形膜层进一步安置在所述第一阻挡体之上。
11.根据权利要求9所述的半导体装置，其中：
所述第一阻挡线股中的每个阻挡线股的侧表面从所述一个或多个共形膜层暴露。
12.根据权利要求1所述的半导体装置，其中：
所述减小结构包括第二膜，所述第二膜具有第二阻挡线股，所述第二阻挡线股安置在所述第一阻挡线股上并且与所述第一阻挡线股至少部分重叠；
所述第二阻挡线股限定第二穿孔；并且
所述第二穿孔相对于所述第一穿孔侧向偏移。
13.根据权利要求12所述的半导体装置，其中：
所述第二膜进一步包括第二阻挡体，所述第二阻挡体安置在所述第一阻挡体上；并且
所述阻挡件进一步包括加强件，所述加强件安置在所述第二阻挡体上。
14.根据权利要求1所述的半导体装置，其中：
所述第一电子装置包括微机电系统传感器；并且
所述阻挡件包括一种或多种介电材料。
15.一种电子装置，其包括：
第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面以及空腔，所述空腔从所述第二表面部分地向内延伸，以提供邻近所述第一表面的隔膜；以及
阻挡件，所述阻挡件耦合到所述第一电子装置的所述第二表面，其中所述阻挡件跨所述空腔延伸并且包括：
第一膜，所述第一膜包含：
第一阻挡体；以及
第一阻挡线股，所述第一阻挡线股由所述第一阻挡体界定并且限定第一穿孔；以及
以下中的一个或多个：
凸出图案，所述凸出图案具有包括非平面形状的外表面；
一个或多个共形膜层，所述一个或多个共形膜层安置在所述第一阻挡线股之上；或者
第二阻挡线股，所述第二阻挡线股位于所述第一阻挡线股上并且限定从所述第一穿孔侧向偏移的第二穿孔。
16.根据权利要求15所述的电子装置，其中：
所述电子装置包括所述凸出图案；
所述阻挡件进一步包括加强件，所述加强件安置在所述第一阻挡体上；
所述凸出图案包括通过多个凹入部分分离的多个凸出部分；并且
所述凸出图案连接到所述加强件。
17.根据权利要求15所述的电子装置，其中：
所述电子装置包括所述一个或多个共形膜层，所述一个或多个共形膜层包括：
第一共形膜层，所述第一共形膜层具有第一电极性；以及
第二共形膜层，所述第二共形膜层安置在所述第一共形膜层上并且具有与所述第一电极性相反的第二电极性。
18.根据权利要求15所述的电子装置，其中：
所述电子装置包括所述第二阻挡线股；
所述阻挡件进一步包括：
第二阻挡体，所述第二阻挡体安置在所述第一阻挡体上；以及
加强件，所述加强件安置在所述第二阻挡体上。
19.一种形成电子装置的方法，所述方法包括：
提供第一电子装置，所述第一电子装置包括第一表面和与所述第一表面相对的第二表面以及空腔，所述空腔从所述第二表面部分地向内延伸，以提供邻近所述第一表面的隔膜；以及
提供阻挡件，所述阻挡件耦合到所述第一电子装置的所述第二表面，所述阻挡件包括：
膜，所述膜包含：
第一阻挡体；以及
第一阻挡线股，所述第一阻挡线股限定第一穿孔；以及
以下中的一个或多个：
凸出图案，所述凸出图案具有包括非平面形状的外表面；
一个或多个共形膜层，所述一个或多个共形膜层安置在所述第一阻挡线股之上；或者
第二阻挡线股，所述第二阻挡线股位于所述第一阻挡线股上并且限定相对于所述第一穿孔侧向偏移的第二穿孔。
20.根据权利要求19所述的方法，其中提供所述阻挡件包括：
以半导体晶片的一部分的形式将所述第一电子装置设置于多个电子装置之中，所述第一电子装置包含从所述第二表面部分地向内延伸的所述空腔；
提供邻近所述第二表面的第一材料层，以封闭所述空腔；
在所述第一材料层内形成所述第一穿孔以建立所述第一阻挡体和所述第一阻挡线股；
将所述半导体晶片附接到载体衬底；以及
单切所述半导体晶片以提供所述第一电子装置，其中单切步骤包含穿过所述第一材料层进行单切。
CN202010562496.7A 2019-06-21 2020-06-18 半导体装置以及制造半导体装置的方法 Pending CN112110409A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/448,901 US11352252B2 (en) 2019-06-21 2019-06-21 Semiconductor device and method of manufacturing semiconductor device
US16/448,901 2019-06-21

Publications (1)

Publication Number Publication Date
CN112110409A true CN112110409A (zh) 2020-12-22

Family

ID=73799279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010562496.7A Pending CN112110409A (zh) 2019-06-21 2020-06-18 半导体装置以及制造半导体装置的方法

Country Status (2)

Country Link
US (3) US11352252B2 (zh)
CN (1) CN112110409A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7372062B2 (ja) * 2019-07-02 2023-10-31 アズビル株式会社 圧力センサ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039189A (ja) * 2003-06-30 2005-02-10 Nec Electronics Corp 半導体装置とその製造方法
CN101847587A (zh) * 2009-03-24 2010-09-29 美光科技公司 半导体装置及用于在其上形成经图案化辐射阻挡的方法
JP2012049321A (ja) * 2010-08-26 2012-03-08 Elpida Memory Inc 半導体装置および半導体装置の製造方法
CN103314649A (zh) * 2011-01-14 2013-09-18 贺利实公司 将高密度多层薄膜转移及电接合至电路化且柔性的有机衬底的方法及相关联装置
CN109216296A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体封装件和方法
CN109511066A (zh) * 2017-09-15 2019-03-22 意法半导体股份有限公司 用于制造薄过滤膜的方法以及包括过滤膜的声学换能器装置
CN109729483A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 集成麦克风装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8447057B2 (en) * 2011-03-18 2013-05-21 Analog Devices, Inc. Packages and methods for packaging MEMS microphone devices
US9359188B1 (en) * 2014-11-17 2016-06-07 Invensense, Inc. MEMS microphone with tensioned membrane
US11469206B2 (en) * 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039189A (ja) * 2003-06-30 2005-02-10 Nec Electronics Corp 半導体装置とその製造方法
CN101847587A (zh) * 2009-03-24 2010-09-29 美光科技公司 半导体装置及用于在其上形成经图案化辐射阻挡的方法
JP2012049321A (ja) * 2010-08-26 2012-03-08 Elpida Memory Inc 半導体装置および半導体装置の製造方法
CN103314649A (zh) * 2011-01-14 2013-09-18 贺利实公司 将高密度多层薄膜转移及电接合至电路化且柔性的有机衬底的方法及相关联装置
CN109216296A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体封装件和方法
CN109511066A (zh) * 2017-09-15 2019-03-22 意法半导体股份有限公司 用于制造薄过滤膜的方法以及包括过滤膜的声学换能器装置
CN109729483A (zh) * 2017-10-30 2019-05-07 台湾积体电路制造股份有限公司 集成麦克风装置

Also Published As

Publication number Publication date
US20200399119A1 (en) 2020-12-24
US20220298008A1 (en) 2022-09-22
US20240190700A1 (en) 2024-06-13
US11897761B2 (en) 2024-02-13
US11352252B2 (en) 2022-06-07
TW202105628A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US9771259B2 (en) Method for fabricating electronic device package
US8193596B2 (en) Micro-electro-mechanical systems (MEMS) package
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
US7419853B2 (en) Method of fabrication for chip scale package for a micro component
US8134214B2 (en) Electronic device, system, and method comprising differential sensor MEMS devices and drilled substrates
JP5574970B2 (ja) Ｍｅｍｓパッケージおよび該ｍｅｍｓパッケージの製造方法
US7030494B2 (en) Semiconductor package having built-in micro electric mechanical system and manufacturing method thereof
US20130161702A1 (en) Integrated mems device
KR20150043993A (ko) 집적된 cmos 백 캐비티 음향 변환기 및 그의 제작 방법
US8541877B2 (en) Electronic device package and method for fabricating the same
US20240190700A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI431732B (zh) 半導體封裝件及其製法
US8776602B2 (en) Acceleration sensor, semiconductor device and method of manufacturing semiconductor device
US7833815B2 (en) Microelectromechanical system package and the method for manufacturing the same
TWI839530B (zh) 半導體裝置以及製造半導體裝置的方法
JP4984481B2 (ja) 半導体装置及びその製造方法
TWI809366B (zh) 微機電系統及其製作方法
US11383970B2 (en) Semiconductor devices and related methods
US11877518B2 (en) Package for electric device and method of manufacturing the package
KR101374147B1 (ko) 멤스 디바이스 및 이의 제조 방법
JP5408995B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination