TW202103137A - 顯示裝置及其驅動方法及閘極驅動電路 - Google Patents

顯示裝置及其驅動方法及閘極驅動電路 Download PDF

Info

Publication number
TW202103137A
TW202103137A TW109122617A TW109122617A TW202103137A TW 202103137 A TW202103137 A TW 202103137A TW 109122617 A TW109122617 A TW 109122617A TW 109122617 A TW109122617 A TW 109122617A TW 202103137 A TW202103137 A TW 202103137A
Authority
TW
Taiwan
Prior art keywords
sensing
signal
scan
sub
clock signal
Prior art date
Application number
TW109122617A
Other languages
English (en)
Other versions
TWI737384B (zh
Inventor
李相在
金聖中
朱奎奐
Original Assignee
南韓商樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商樂金顯示科技股份有限公司 filed Critical 南韓商樂金顯示科技股份有限公司
Publication of TW202103137A publication Critical patent/TW202103137A/zh
Application granted granted Critical
Publication of TWI737384B publication Critical patent/TWI737384B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本發明提供一種顯示裝置及其驅動方法和閘極驅動電路，能夠透過控制兩個閘極訊號(掃描訊號和感應訊號)的供電時序解決充電時間不足或圖像異常的問題。該閘極驅動電路包含第一閘極驅動電路，向第一掃描訊號線提供具導通位準電壓的區間的第一掃描訊號，第一掃描訊號線電性連接顯示面板上多個子像素中第一子像素中掃描電晶體的閘極節點，和包含第二閘極驅動電路，向第一感測訊號線提供具導通位準電壓的區間的第一感測訊號。其中第一感測訊號的導通位準電壓的區間比第一掃描訊號的導通位準電壓的區間延遲一預定感測偏移時間。

Description

顯示裝置及其驅動方法及閘極驅動電路
本發明之實施例係關連一種顯示裝置及其驅動方法及一種閘極驅動電路。
以資訊為根基之社會的發展帶來各式顯示圖像用的顯示裝置的不斷增加的需求。近期，例如為液晶顯示螢幕、電漿顯示螢幕及有機二極體螢幕等的各項顯示裝置皆為所使用。
此類的顯示裝置可對的置於其顯示面板的多個子像素的電容進行充電，並可利用同樣之方法驅動一台顯示器。然而，在一些現存的顯示裝置的例子裡，圖像的品質可能由於各別子像素的充電不足而惡化。除此之外，現存的顯示裝置可能出現圖像不清晰且圖像被拖曳的現象，或在線與線之間有亮度的差異，其因發光週期之變化，從而降低圖像之品質。
本發明之實施例可提供一種顯示裝置及其驅動方法及一種閘極驅動電路，透過在子像素上的重疊驅動來改善充電率，藉此改善圖像品質。
此外，本發明之實施例可提供一種顯示裝置及其驅動方法及一種閘極驅動電路，藉由避免圖像不清晰且被拖曳的現象，或避免因假資料插入驅動，在顯示的多個真實圖像之間斷斷續續地插入假圖像(例如黑色圖像、低灰階圖像等)所造成之多條子像素線之間的亮度差異的現象，以改善圖像品質。
此外，本發明之實施例可提供一種顯示裝置及其驅動方法及一種閘極驅動電路，能透過進階的重疊驅動以獲得重疊驅動及假資料插入驅動兩者優勢，其中即使是在重疊驅動的期間將假資料插入驅動，重疊驅動也不會因假資料插入驅動改變重疊驅動的特性。
此外，本發明之實施例可提供一種顯示裝置及其驅動方法及一種閘極驅動電路，即使是在重疊驅動的期間將假資料插入驅動，也能夠在假資料插入驅動之前及時避免圖像異常情形(例如特定線亮度現象)的發生。
更甚者，本發明之實施例可提供一種顯示裝置及其驅動方法及一種閘極驅動電路，除了進階的重疊驅動之外，還能夠藉由增加感測電晶體的通道寬度對通道長度的比率，以補償充電時間的減少。
本發明之實施例可提供一種閘極動電路，包含：一掃描時脈訊號產生器，用於接收一第一參考掃描時脈訊號及一第二參考掃描時脈訊號，及用於產生及輸出一掃描時脈訊號；一感測時脈訊號產生器，用於接收一第一參考感測時脈訊號及一第二參考感測時脈訊號，及用於產生及輸出一感測時脈訊號；以及一閘極訊號輸出器，用於輸出基於該掃描時脈訊號的具有一導通位準電壓區間的一掃描訊號，及用於輸出基於該感測時脈訊號的具有一導通位準電壓區間的一感測訊號
在該第一參考掃描時脈訊號上升又下降後，該第二參考掃描時脈訊號可上升又下降。在該第一參考感測時脈訊號上升又下降後，該第二參考感測時脈訊號可上升又下降。
該感測時脈訊號的一高位準閘極電壓區間比該掃描時脈訊號的一高位準閘極電壓區間可延遲一預定感測偏移時間。據此，該感測時脈訊號的該導通位準電壓區間比該掃描時脈訊號的該導通位準電壓區間可延遲該預定感測偏移時間。
該掃描時脈訊號產生器可用於產生及輸出該掃描時脈訊號，該掃描時脈訊號在該第一參考掃描時脈訊號的一上升時間時上升，且在該第二參考掃描時脈訊號的一下降時間時下降。
該感測時脈訊號產生器可用於產生及輸出該感測時脈訊號，該感測時脈訊號在該第二參考感測時脈訊號的一上升時間時上升，而不是在該第一參考感測時脈訊號的一上升時間時上升，且該感測時脈訊號在該第二參考感測時脈訊號的一下降時間過一預定延遲時間後下降。
該第一參考感測時脈訊號的該上升時間與該第二參考感測時脈訊號的該上升時間之間的一時間區間可對應至該預定感測偏移時間。
該第一參考感測時脈訊號的該上升時間可與該第一參考掃描時脈訊號的該上升時間相同。
該第二參考感測時脈訊號的該上升時間可先於該第二參考掃描時脈訊號的一上升時間。
該掃描時脈訊號與該感測時脈訊號彼此重疊的一時間的一長度可對應於藉由從該感測訊號的該導通位準電壓區間的一時間長度減去該預定延遲時間的一值。
該掃描時脈訊號產生器可包含：一掃描邏輯單元，用於接收該第一參考掃描時脈訊號及該第二參考掃描時脈訊號，並產生在該第一參考掃描時脈訊號的該上升時間時上升且在該第二參考掃描時脈訊號的該下降時間時下降的該掃描時脈訊號；以及一掃描位準偏移器，用於輸出上升至一高位準閘極電壓且下降至一低位準閘極電壓的該掃描時脈訊號。
該感測時脈訊號產生器可包含：一感測邏輯單元，用於接收該第一參考感測時脈訊號及該第二參考感測時脈訊號，並產生該感測時脈訊號，該感測時脈訊號在該第二參考感測時脈訊號的該上升時間時上升，而不是在該第一參考感測時脈訊號的該上升時間時上升，且該感測時脈訊號在該第二參考感測時脈訊號的該下降時間過該預定延遲時間後下降；一延遲裝置，用於延遲該感測時脈訊號的該上升時間，使得該感測時脈訊號在該第二參考感測時脈訊號的該上升時間時上升，而不是在該第一參考感測時脈訊號的該上升時間時上升；以及一感測位準偏移器，用於輸出上升至該高位準閘極電壓且下降至該低位準閘極電壓的該感測時脈訊號，且該感測時脈訊號具有比該掃描時脈訊號的該高位準閘極電壓區間延遲該預定感測偏移時間的該高位準閘極電壓區間。
該延遲裝置可包含一或多個電阻元件。
在一方面，本發明之實施例可提供一種顯示裝置，包含：一顯示面板，包含多條資料線，多條掃描訊號線，多條感測訊號線，多條參考線以及多個子像素，其中該些子像素各包含：一發光元件；一驅動電晶體，用於驅動該發光元件；一掃描電晶體，用於依據一掃描訊號控制該些資料線的其中之一與該驅動電晶體的一第一節點之間的連接；一感測電晶體，用於依據一感測訊號控制該些參考線的其中之一與該驅動電晶體的一第二節點之間的連接；以及一電容，連接於該驅動電晶體的該第一節點與該第二節點之間。該顯示裝置亦包含一資料驅動電路，用於驅動該些資料線；一第一閘極驅動電路，用於供應一第一掃描訊號至一第一掃描訊號線，其中該第一掃描訊號線電性連接於該些子像素所包含的一第一子像素中的該掃描電晶體的一閘極節點，且該第一掃描訊號具有一導通位準電壓的一區間；以及一第二閘極驅動電路，用於供應一第一感測訊號至一第一感測訊號線，其中該第一感測訊號線電性連接該第一子像素的該感測電晶體中的一閘極節點，該第一感測訊號具有一導通位準電壓的一區間，且該第一感測訊號線的該導通位準電壓的該區間比該第一掃描訊號線的該導通位準電壓的該區間延遲了一預定感測偏移時間。
該第一感測訊號的該導通位準電壓的該區間可包含：在其之中，該第一感測訊號的該導通位準電壓的該區間重疊該第一掃描訊號的該導通位準電壓的該區間的一期間；以及在其之中，該第一感測訊號的該導通位準電壓的該區間不重疊該第一掃描訊號的該導通位準電壓的該區間的一期間。
該第一感測訊號的該導通位準電壓的該區間重疊該第一掃描訊號的該導通位準電壓的該區間的該期間可對應於一編程期間，在該編程期間中圖像資料被編程至該第一子像素。
該第一感測訊號的該導通位準電壓的該區間的一起始點比該第一掃描訊號的該導通位準電壓的該區間的一起始點可延遲了該預定感測偏移時間。
該預定感測偏移時間可對應於該第一掃描訊號的該導通位準電壓的該區間的二分之一。
該些子像素可更包含一第二子像素及一第三子像素，其中該第一子像素、該第二子像素及該第三子像素包含的該些感測電晶體的多個汲極節點或多個源極節點係電性連接同一條參考線。
當具有一導通位準電壓的一第二掃描訊號被供應至該第二子像素的該掃描電晶體的一閘極節點，且當具有一導通位準電壓的一第二感測訊號被供應至該第二子像素的該感測電晶體的一閘極節點時，可存在該第一子像素的該感測電晶體與該第三子像素的該感測電晶體係同時關閉的一時間點。
在具有一導通位準電壓的第i(「i」係一個等於或大於1的自然數)掃描訊號被供應至該些掃描訊號線中第i條掃描訊號線的期間，與具有一導通位準電壓的第(i+1)掃描訊號被供應至該些掃描訊號線中第(i+1)條掃描訊號線的期間之間的一個期間裡，不同於一真實圖像資料電壓的一假資料電壓係可被供應至排列於k(「k」係一個等於或大於1的自然數)條子像素線的多個子像素。
另一方面，本發明之實施例可提供一種閘極驅動電路，包含：一第一閘極驅動電路，用於供應一第一掃描訊號至一第一掃描訊號線，其中該第一掃描訊號線電性連接多個子像素包含的一第一子像素的一掃描電晶體的一閘極節點，且該第一掃描訊號具有一導通位準電壓的一區間，且該些子像素係置於一顯示面板；以及一第二閘極驅動電路，用於供應一第一感測訊號至一第一感測訊號線，其中該第一感測訊號線電性連接該第一子像素的一感測電晶體的一閘極節點，該第一感測訊號具有一導通位準電壓的一區間，且該第一感測訊號線的一導通位準電壓的該區間比該第一掃描訊號線的一導通位準電壓的該區間延遲了一預定感測偏移時間。
該些子像素可更包含一第二子像素及一第三子像素，其中該第一子像素、該第二子像素及該第三子像素包含的該些感測電晶體的多個汲極節點或多個源極節點係電性連接同一條參考線。
當具有一導通位準電壓的一第二掃描訊號被供應至該第二子像素的該掃描電晶體的一閘極節點，且當具有一導通位準電壓的一第二感測訊號被供應至該第二子像素的該感測電晶體的一閘極節點時，可存在該第一子像素的該感測電晶體與該第三子像素的該感測電晶體係同時關閉的一時間點。
另一方面，本發明之實施例可提供一種驅動顯示裝置的方法，包含：供應一第一掃描訊號至一第一掃描訊號線，其中該第一掃描訊號線電性連接於多個子像素所包含的一第一子像素中的一掃描電晶體的一閘極節點，且該第一掃描訊號具有一導通位準電壓的一區間，從而透過該掃描電晶體，傳輸自一資料線供應的一圖像資料電壓至該第一子像素的一驅動電晶體的一第一節點；供應一第一感測訊號至一第一感測訊號線，其中該第一感測訊號線電性連接該第一子像素的一感測電晶體中的一閘極節點，該第一感測訊號具有一導通位準電壓的一區間，從而透過該感測電晶體，傳輸自一參考線供應的一參考電壓至該驅動電晶體的一第二節點，其中該第一感測訊號線的該導通位準電壓的該區間比該第一掃描訊號線的該導通位準電壓的該區間延遲了一預定感測偏移時間；以及供應具有一關斷位準電壓的一區間的該第一掃描訊號至該第一掃描線且供應具有一關斷位準電壓的一區間的該第一感測訊號至該第一感測訊號線。
該第一感測訊號的該導通位準電壓的該區間可包含：在其之中，該第一感測訊號的該導通位準電壓的該區間重疊該第一掃描訊號的該導通位準電壓的該區間的一期間；以及在其之中，該第一感測訊號的該導通位準電壓的該區間不重疊該第一掃描訊號的該導通位準電壓的該區間的一期間。
該第一感測訊號的該導通位準電壓的該區間的一起始點比該第一掃描訊號的該導通位準電壓的該區間的一起始點可延遲了該預定感測偏移時間，且該預定感測偏移時間可對應於該第一掃描訊號的該導通位準電壓的該區間的二分之一。
該些子像素可更包含一第二子像素及一第三子像素，其中該第一子像素、該第二子像素及該第三子像素包含的該些感測電晶體的多個汲極節點或多個源極節點係電性連接同一條參考線。
當具有一導通位準電壓的一第二掃描訊號被供應至該第二子像素的該掃描電晶體的一閘極節點，且當具有一導通位準電壓的一第二感測訊號被供應至該第二子像素的該感測電晶體的一閘極節點時，可存在該第一子像素的該感測電晶體與該第三子像素的該感測電晶體係同時關閉的一時間點。
在具有一導通位準電壓的第i(「i」係一個等於或大於1的自然數)掃描訊號被供應至該些掃描訊號線中第i條掃描訊號線的期間，與具有一導通位準電壓的第(i+1)掃描訊號被供應至該些掃描訊號線中第(i+1)條掃描訊號線的期間之間的一個期間裡，不同於一真實圖像資料電壓的一假資料電壓係可被供應至排列於k(「k」係一個等於或大於1的自然數)條子像素線的多個子像素。
根據本發明之實施例，藉由透過在子像素上的重疊驅動來改善充電率，係能夠改善圖像之品質。
此外，根據本發明的實施例，其可藉由避免圖像不清晰且被拖曳的現象，或避免因假資料插入驅動(在顯示的多個真實圖像之間斷斷續續地插入假圖像，例如黑色圖像、低灰階圖像等)所造成之多條子像素線之間的亮度差異的現象，是有可能改善圖像品質的。
此外，根據本發明之實施例，即使在重疊驅動期間將假資料插入驅動，仍可進行控制，使得在透過進階重疊驅動使假資料插入驅動之前，重疊驅動的特性不會立即改變。其中在進階重疊驅動中，兩閘極訊號(掃描訊號及感測訊號)中的感測訊號的導通位準電壓的電壓區間被控制以相比掃描訊號的導通位準電壓的電壓區間還要延遲。
因此，在重疊驅動的期間將假資料插入驅動的情形中，可在假資料插入驅動之前及時避免在子像素橫列發生的圖像異常情形(例如特定線亮度現象)。
更甚者，本發明之實施例可提供一種顯示裝置及其驅動方法及一種閘極驅動電路，除了進階的重疊驅動之外，還能夠藉由增加感測電晶體的通道寬度對通道長度的比率，以補償充電時間的減少。
在以下對本發明之實施例或體現的描述中，將參考附圖，其中將以示意的方式示出可實施的具體實施例或體現，即使在不同的附圖中示出相同的參考數字和符號，也可以使用相同的參考數字和符號來指定相同或類似的組件，即使它們在不同的附圖中示出了彼此不同的組件。更甚者，在以下對本發明的實施例或體現的描述中，當習知功能和組件的詳細描述可能使本發明的某些體現中的內容敘述相當不明確時，將對以省略。這裡使用的術語，如「包括」、「具有」、「包含」、「構成」和「組成」等術語一般是為了允許添加其他組件，除非這些術語與術語「僅」一起使用。在這裡使用的單數形式是為了包括複數形式，除非上下文明確表示不同。
如「第一」、「第二」、「A」、「B」、「(a)」、「(b)」或「(a)」等術語，可在此使用以描述本發明的元素。這些術語中之任一皆不是用來定義元素的本質、順序、或元素的數量等，僅用來區分相應的元素與其他元素。
當提到第一元素與第二元素「連接或耦合」、「重疊」等時，應理解為，不僅第一元素可以「直接連接或耦合」或「直接重疊」第二要素，而且第三元素也可以「穿插」在第一要素和第二要素之間，或者第一要素和第二要素可以通過第四要素相互「連接或耦合」、「重疊」等。這裡，第二元素可以包括在兩個或兩個以上的元素中的至少一個中，這些元素相互「連接或耦合」、「重疊」等。
當使用時間相對的術語，如「之後」、「接下來」、「下一步」、「之前」等來描述元素或配置的過程或操作，或操作、加工、製造方法中的流程或步驟時，這些術語可用於描述非連續或非順序的過程或操作，除非「直接」或「立即」等術語一起使用。
此外，當提到任何尺寸、相對尺寸等時，應考慮到元素或特徵的數值或相應的資訊(如位準、範圍等)包括可能由各種因素(如過程因素、內部或外部影響、雜訊等)引起的公差或誤差範圍，即使沒有指定相關描述也應考慮到。此外，「可」、「能」、「可能」等詞完全包含了「可以」的所有含義。
下面，將參照附圖詳細描述本發明之實施例。
圖1係繪製本發明之實施例的顯示裝置100的系統配置圖。
參考圖1，本發明之實施例的顯示裝置100可包含一顯示面板110、一資料驅動電路120、一第一閘極驅動電路130、一第二閘極驅動電路140等，及可更包含一控制器150。
顯示面板110可包含多條資料線DL、多條掃描訊號線SCL、多條感測訊號線SENL、多條參考線RL以及多個子像素SP等。顯示面板110可包含一顯示區塊及一非顯示區塊。用於顯示圖像的多個子像素SP可被排列於該顯示區塊。驅動電路120、130及140可被電性連接或安裝在該非顯示區塊，且可在其中設置一個墊部。
資料驅動電路120係用於驅動該些資料線DL，且可供應資料電壓至該些資料線DL。
第一閘極驅動電路130依序地供應多個掃描訊號SCAN至作為一種閘極線的該些掃描訊號線SCL。
第二閘極驅動電路140依序地供應多個感測訊號SENSE至作為一種閘極線的該些感測訊號線SENL。
控制器150可控制資料驅動電路120、第一閘極驅動電路130及第二閘極驅動電路140。
控制器150供應多種驅動控制訊號DCS和GCS至資料驅動電路120、第一閘極驅動電路130及第二閘極驅動電路140，從而控制資料驅動電路120的資料驅動、及第一閘極驅動電路130與第二閘極驅動電路140的閘極驅動。
控制器150根據在每幀實行的時間點開始掃描，將從外部輸入的輸入圖像資料轉換成符合資料驅動電路120使用的資料訊號的格式，輸出轉換過的圖像資料DATA，且在適當的時間根據掃描情況來控制資料驅動。
控制器150從外部(例如一主機系統)接收多種時序訊號包含一垂直同步訊號VSYNC、一水平同步訊號HSYNC、一輸入資料致能(DE)訊號、一時脈訊號CLK等，以及該輸入圖像資料。
控制器150將從外部輸入的該輸入圖像資料轉換成符合資料驅動電路120使用的資料訊號的格式，並輸出轉換過的圖像資料，且為了控制資料驅動電路120、第一閘極驅動電路130及第二閘極驅動電路140，控制器150更接收例如為一垂直同步訊號VSYNC、一水平同步訊號HSYNC、一輸入資料致能(data enable, DE)訊號、一時脈訊號CLK等的多個時序訊號，產生多種控制訊號DCS及GCS，且輸出該些控制訊號至資料驅動電路120、第一閘極驅動電路130及第二閘極驅動電路140。
舉例來說，為了控制第一及第二閘極驅動電路130及140，控制器150輸出多種閘極控制訊號GCS，包含一閘極起始脈衝(gate start pulse, GSP)、一閘極偏移時脈(gate shift clock, GSC)、一閘極輸出致能訊號(gate output enable signal, GOE)等。
在這種情況下，閘極起始脈衝(GSP)控制構成各第一及第二閘極驅動電路130及140的一個或多個閘極驅動積體電路的操作起始時間點。閘極偏移時脈(GSC)，其為普遍輸入至一個或多個閘極驅動積體電路的一時脈訊號，控制一掃描訊號(閘極脈衝)的偏移時間點。閘極輸出致能訊號(GOE)指定一個或多個閘極驅動積體電路的時序資訊。
此外，為了控制資料驅動電路120，控制器150輸出多種驅動控制訊號DCS，包含一源極起始脈衝(source start pulse, SSP)、一源極取樣時脈(source sampling clock, SSC)、源極輸出致能訊號(source output enable signal, SOE)等。
在這種情況下，源極起始脈衝(SSP)控制構成資料驅動電路120的一個或多個源極驅動積體電路的資料取樣起始時間點。源極取樣時脈(SSC)是一種用於在各源極驅動積體電路控制取樣資料的時間點的時脈訊號。源極輸出致能訊號(SOE)控制資料驅動電路120的輸出時間點。
控制器150可以為資料驅動電路120的一分離組件的方式實施，或可與資料驅動電路120整合為一積體電路。
資料驅動電路120自控制器150接收圖像資料DATA且供應一資料電壓至多個資料線DL，從而驅動該些資料線DL。在此，資料驅動電路120亦可被提及為一種「源極驅動電路」。
資料驅動電路120可以包含一個或多個源極驅動積體電路(SDICs)的方式實施。
各源極驅動積體電路(source driver integrated circuit, SDIC)可包含一偏移暫存器、一閂鎖電路、一數位類比轉換器(digital-to-analog conveter, DAC)、一輸出緩衝區等。
各源極驅動積體電路(SDIC)在某些情況下可更包含一類比數位轉換器(ADC)。
各源極驅動積體電路(SDIC)可藉由捲帶式晶粒自動接合技術(tape automated bonding, TAB)或晶片-玻璃接合技術(chip-on-glass, COG)被連接至顯示面板110的一接合墊，或可直接置於該顯示面板110，且在某些情況，該源極驅動積體電路(SDIC)可整合且置於顯示面板110。此外，各源極驅動積體電路(SDIC)可藉由覆晶接合技術(chip-on-film, COF)的方式來實施，且在此情況下，各源極驅動積體電路(SDIC)可安裝於連接至顯示面板110的一薄膜。
第一閘極驅動電路130藉由依序地供應多個掃描訊號至該些掃描訊號線SCL來依序地驅動該些掃描訊號線SCL。第一閘極驅動電路130在控制器150的控制之下，可輸出具有一導通位準電壓的一掃描訊號，或具有一關斷位準電壓的一掃描訊號。
第二閘極驅動電路140藉由依序地供應多個感測訊號至該些感測訊號線SENL來依序地驅動該些感測訊號線SENL。第二閘極驅動電路140在控制器150的控制之下，可輸出具有一導通位準電壓的一感測訊號，或具有一關斷位準電壓的一感測訊號。
該些掃描訊號線SCL及該些感測訊號線SENL相當於多條閘極線。該掃描訊號及該感測訊號相當於施加在一電晶體的一閘極節點的多個閘極訊號。
第一及第二閘極驅動電路130及140可藉由包含至少一閘極驅動積體電路(gate driver integrated circuit, GDIC)來實施。各閘極驅動積體電路(GDIC)可包含一偏移暫存器、一位準偏移器等。
各閘極驅動積體電路(GDIC)可藉由捲帶式晶粒自動接合技術(tape automated bonding, TAB)或晶片-玻璃接合技術(chip-on-glass, COG)被連接至顯示面板110的一接合墊，或可以GIP電路(gate in panel)的形式直接置於該顯示面板110，且在某些情況，該閘極驅動積體電路(GDIC)可整合且置於顯示面板110。此外，各閘極驅動積體電路(GDIC)可藉由覆晶接合技術(chip-on-film, COF)的方式來實施，且在此情況下，各閘極驅動積體電路(GDIC)可安裝於連接至顯示面板110的一薄膜。
當一特定掃描訊號線SCL藉由第一閘極驅動電路130導通時，資料驅動電路120將從控制器150接收的圖像資料DATA轉換成一類比資料電壓且供應該類比資料電壓至該些資料線DL。
資料驅動電路120可僅被置於顯示面板110的一側(例如上側或下側)，或在某些情況下可置於顯示面板110的兩側(例如上側及下側)，取決於一驅動方法、一面板設計方法等。
第一及第二閘極驅動電路130及140可僅被置於顯示面板110的一側(例如左側或右側)，或在某些情況下可置於顯示面板110的兩側(例如左側及右側)，取決於一驅動方法、一面板設計方法等。
控制器150可為用於一般顯示技術的一時序控制器，或可為包含該時序控制器且能夠更執行包含時序控制器的其他控制功能的一控制裝置。可選地，控制器150可為該時序控制器外的一控制裝置，也可為在該控制裝置的一電路。控制器150可以例如為一積體電路(integrated circuit, IC)、一場域可程式化邏輯閘陣列(field programmable gate array, FPGA)、一特殊應用積體電路(application specific integrated circuit, ASIC)、一處理器等的各式電路或電子組件來實施。
控制器150可安裝於一印刷電路板、一軟性印刷電路板等，且可透過該印刷電路板、該軟性印刷電路板等電性連接資料驅動電路120、第一閘極驅動電路130及第二閘極驅動電路140。
控制器150可利用一個或多個預定介面傳輸多個訊號至資料驅動電路120，及自資料驅動電路120接收多個訊號。舉例來說，該些介面可包含一低電壓拆分訊號(low-voltage differential signaling, LVDS)介面、一嵌入式面板介面(embedded panel interface, EPI)、一序列周邊介面(serial peripheral interface, SPI)等。
控制器150可利用一個或多個預定介面傳輸多個訊號至第一閘極驅動電路130及第二閘極驅動電路140，及自第一閘極驅動電路130及第二閘極驅動電路140接收多個訊號。舉例來說，該些介面可包含一低電壓拆分訊號(low-voltage differential signaling, LVDS)介面、一嵌入式面板介面(embedded panel interface, EPI)、一序列周邊介面(serial peripheral interface, SPI)等。控制器150可包含例如為一個或多個暫存器等的儲存單元。
根據本發明之實施例的顯示裝置100可為在一子像素SP包含一發光單元的任何類型的顯示器。舉例來說，根據本發明之實施例的顯示裝置100可為一OLED顯示器，此時在子像素SP中的一發光單元包含一有機發光二極體(organic light-emitting diode , OLED)，或可為一LED顯示器，此時在子像素SP內的一發光單元包含一發光二極體(light-emitting diode, LED)。
圖2係依據本發明之實施例所繪示的置於顯示裝置100的顯示面板110上的子像素SP的等校電路圖。
參考圖2，多個子像素SP中的每一個可包含一發光單元EL、三個電晶體DT、SCT及SENT，及一電容Cst。此子像素結構稱為「3T(tansistors)1C(capacitor)結構」。
所述三個電晶體DT、SCT及SENT可包含一驅動電晶體DT、一掃描電晶體SCT及一感測電晶體SENT。
發光單元EL可包含一第一電極、一第二電極等。在發光單元EL裡，該第一電極可為一陽極或一陰極，且該第二電極可為一陰極或一陽極。在圖2的發光單元EL中，該第一電極為對應於在各子像素SP中提供的一像素電極的一陽極，且該第二電極為一陰極電極，其被施加對應於一共同電壓的基準電壓EVSS。
舉例來說，發光單元EL可為包含一第一電極、一發光層及一第二電極的一有機發光二極體(OLED)，或可以一發光二極體(LED) 或其他類似者來實施。
驅動電晶體DT為用來驅動發光單元EL的一電晶體，可包含一第一節點N1、一第二節點N2、一第三節點N3等。
驅動電晶體DT的第一節點N1可為一閘極節點，且可電性連接至掃描電晶體SCT的一源極節點或一汲極節點。
驅動電晶體DT的第二節點N2可為一源極節點或一汲極節點，可電性連接至感測電晶體SENT的一源極節點或一汲極節點，且亦可電性連接至發光單元EL的該第一電極。
驅動電晶體DT的第三節點N3可電性連接至供應一驅動電壓EVDD的一驅動電壓線DVL。
掃描電晶體SCT可根據由掃描訊號線SCL供應的多個掃描訊號SCAN而導通或關斷，從而控制在資料線DL與驅動電晶體DT的第一節點N1之間的一連接關係。
掃描電晶體SCT可藉由具有一導通位準電壓的一掃描訊號SCAN而導通，且可接著將透過資料線DL供應的資料電壓Vdata傳輸至驅動電晶體DT的第一節點N1。
感測電晶體SENT可根據由感測訊號線SENL供應的多個感測訊號SENSE而導通或關斷，從而控制在參考線RL與驅動電晶體DT的第二節點N2之間的一連接關係。
感測電晶體SENT可藉由具有一導通位準電壓的一感測訊號SENSE而導通，且可因此將透過參考線RL供應的參考電壓Vref傳輸至驅動電晶體DT的第二節點N2。
此外，感測電晶體SENT可藉由具有一導通位準電壓的一感測訊號SENSE而導通，且可傳輸驅動電晶體DT的第二節點N2的電壓至參考線RL。
感測電晶體SENT傳輸驅動電晶體DT的第二節點N2的電壓至參考線RL的功能可用於感測驅動電晶體DT的多個特徵值(例如一閾值電壓、載子移動率(mobility)等)的驅動。在這種情況下，傳輸至參考線RL的該電壓可用於計算驅動電晶體DT的該特徵值。
感測電晶體SENT傳輸驅動電晶體DT的第二節點N2的電壓至參考線RL的功能亦可用於感測發光單元EL的多個特徵值(例如一閾值電壓)的驅動。在這種情況下，傳輸至參考線RL的該電壓可用於計算發光單元EL的該特徵值。
驅動電晶體DT、掃描電晶體SCT及感測電晶體SENT各可為一n型電晶體或p型電晶體。在此之後，為了描述上的便利，我們假設驅動電晶體DT、掃描電晶體SCT及感測電晶體SENT各為一n型電晶體。
電容Cst可連接至驅動電晶體的第一節點N1與第二節點N2之間。電容Cst具有對應於其兩板的電壓差的多個電荷，且在一預定畫面時間裡扮演維持其兩板的電壓差的角色。據此，一個對應的子像素SP可在一預定發光時間。
電容Cst可為刻意設計於驅動電晶體DT外部的一外部電容，而不是為存在於驅動電晶體的該源極節點與該汲極節點之間的一內部電容的一寄生電容(例如Cgs或Cgd)。
圖3係繪示本發明之實施例的顯示裝置100的示意圖。
參考圖3，各閘極驅動積體電路GDIC可安裝於連接顯示面板110的一薄膜GF，此情況係以覆晶接合技術(COF)來實施。
各源極驅動積體電路SDIC可安裝於連接顯示面板110的一薄膜SF，此情況係以覆晶接合技術(COF)來實施。
為了多個源極驅動積體電路SDIC與其他多個裝置之間的連接，顯示裝置100可包含至少一源極印刷電路板SPCB及一控制印刷電路板CPCB，其上安裝有多個控制部及各式電子裝置。
源極驅動積體電路SDIC安裝於其的薄膜SF可連接至至少一源極印刷電路把SPCB。意即，源極驅動積體電路SDIC安裝於其上的薄膜SF可一側電性連接於顯示面板110，且可另一側電性連接於源極印刷電路板SPCB。
用以控制資料驅動電路120、閘極驅動電路130等的操作的控制器150，用以供應各式電壓或電流至顯示面板110、資料驅動電路120、閘極驅動電路130或用以控制各式電壓或電流的供應的一電源管理積體電路(PMIC)310等，可安裝於該控制印刷電路板CPCB。
至少一源極印刷電路板SPCB及控制印刷電路板CPCB可透過至少一連接件在電路中連接。在此，該連接件可例如為一軟性印刷電路(flexible printed circuit, FPC)、軟排線(flexible flat circuit, FFC)等。
至少一源極印刷電路板SPCB及控制印刷電路板CPCB可整合為一單獨的印刷電路板。
顯示裝置100可更包含電性連接該控制印刷電路板CPCB的一設置板330。該設置板330亦可被稱為「電源板」。
設置板330可具有一主電源管理電路(M-PMC)320，用以管理顯示裝置100的整體電源。
電源管理積體電路310管理一顯示模組的電源，該顯示模組包含了顯示面板110、驅動電路120、130及140等，而主電源管理電路320管理包含該顯示模組的整體電源，且可與該電源管理積體電路310互鎖(interlock)。
圖4係依據本發明之實施例所繪示的顯示裝置100的假資料插入(fake data insertion, FDI)驅動。圖5與圖6係繪製本發明之實施例的顯示裝置100進行假資料插入驅動及重疊驅動的驅動時序圖。
多個子像素SP可以矩陣的形式被排列於顯示面板110。意即，顯示面板110具有多個子像素橫列…R(n+1)、R(n+2)、R(n+3) 、R(n+4) 、R(n+5)…，顯示面板110具有多個直行。
該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…可被依序地掃描。
在每子像素SP具有該3T1C結構的情況下，用於傳輸掃描訊號SCAN的掃描訊號線SCL及用於傳輸感測訊號SENSE的感測訊號線SENL可各被排列於該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…中的每一列。
顯示面板110可具有多個子像素直行，且資料線DL可一一對應置於各子像素直行。而在某些情況下，可以每兩或三行子像素直行設置一資料線DL。
如同上述的該子像素驅動操作，當子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…中的第(n+1)條子像素橫列R(n+1)被驅動時，一掃描訊號SCAN及一感測訊號SENSE被施加於排列於該第(n+1)條子像素橫列R(n+1)的該些子像素SP，且透過該些資料線DL，多個圖像資料電壓Vdata被供應至排列於該第(n+1)條子像素橫列R(n+1)的該些子像素SP。
隨後，位在第(n+1)條子像素橫列R(n+1)後的第(n+2)條子像素橫列R(n+2)被驅動。一掃描訊號SCAN及一感測訊號SENSE被施加於排列於該第(n+2)條子像素橫列R(n+2)的該些子像素SP，且透過該些資料線DL，多個圖像資料電壓Vdata被供應至排列於該第(n+2)條子像素橫列R(n+2)的該些子像素SP。
透過這種方式，依序對該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…執行圖像資料寫入的操作。此圖像資料寫入操作係在上述子像素驅動操作中的一圖像資料寫入步驟中的程序。
根據上述的子像素驅動操作，於單幀時間(one frame time)中可對該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4)，R(n+5)…執行圖像資料寫入步驟、增壓步驟及發光步驟。
與此同時，如圖4所示，在單幀時間中，根據對該些子像素橫列…R(n+1)、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…中的每一者所進行的子像素驅動操作的發光步驟的發光期間EP不會持續到最後。在此，發光期間EP可被稱為一個「真實圖像期間」。
真實顯示驅動可在部分單幀時間中執行，而假顯示驅動可在單幀時間的剩餘部分中執行在該些子像素橫列…R(n+1)，R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…。
在單幀時間中，一個子像素SP在對應於部分單幀時間的該發光期間EP裡，透過真實顯示驅動(圖像資料寫入步驟、增壓步驟、及發光步驟)發光，接著在單幀時間中發光期間EP以外的剩餘期間裡，透過假顯示驅動而不發出光。此子像素SP在單幀時間內不發光的期間可被稱為「非發光期間NEP」。
假顯示驅動係用於顯示多個圖像(多個假圖像)，其異於用於顯示多個真實圖像的真實顯示驅動。假顯示驅動可藉由在多個真實圖像之間插入多個假圖像來實現。因此，假顯示驅動亦可稱為「假資料插入(fake data insertion, FDI)驅動」。在此之後，假顯示驅動會以「假資料插入驅動」代為敘述。
在真實顯示驅動的期間，對應至多個真實圖像的多個圖像資料電壓Vdata被供應至該些子像素SP以顯示多個真實圖像。另一方面，在假資料插入驅動的期間，對應至一假圖像的假資料電壓Vfake被供應至一個或多個子像素SP，其中該假圖像跟真實圖像沒有任何關聯。
也就是說，在正常真實顯示驅動期間供應至該些子像素SP的圖像資料電壓Vdata可視該畫面或該些圖像的不同而變化，至於在假資料插入驅動期間的供應至一或多個子像素SP的假資料電壓Vfake可維持不變，不視該畫面或該些圖像的不同而變化。
作為一種上述的假資料插入驅動的方法，假資料插入驅動可先對一個子像素橫列進行，再對隨後的一個子像素橫列進行。
可替代地，作為另一種上述的假資料插入驅動的方法，假資料插入驅動可對多個子像素橫列同時進行，而後可對隨後的多個子像素橫列進行。換句話說，假資料插入驅動可同時對多個單位的子像素橫列進行。舉例來說，同時進行假資料插入驅動的多個子像素橫列的數量(k)可以為2、4、8等。
參考圖4至圖6，在一真實圖像資料寫入操作依序對子像素橫列R(n+1)、R(n+2)、R(n+3)和R(n+4)進行之後，可對設置在子像素橫列R(n+1)之前且其中一預定的發光期間EP已經過去的k條子像素橫列同時進行一假資料寫入操作。
接續地，在真實圖像資料寫入操作依序對在子像素橫列R(n+5)、R(n+6)、R(n+7)及R(n+8) 進行之後，可對設置在子像素橫列R(n+5)之前且其中一預定的發光期間EP已經過去的k條子像素橫列同時進行一假資料寫入操作。
同時進行假資料插入驅動的多個子像素橫列的多個數量(k)可以為相同，不同。舉例來說，假資料插入驅動可同時對前兩條子像素橫列進行，而爾後可對4條子像素橫列的單位同時進行。舉另一例來說，假資料插入驅動可同時在前4條子像素橫列進行，而爾後可在8條子像素橫列的單位上同時進行。
藉由透過假資料插入驅動在同幀上顯示真實圖像資料與假資料，係可能去避免多個圖像不清晰且被拖曳的畫面模糊現象，從而改善圖像的品質。
在上述的假資料插入驅動的期間，可透過資料線DL進行一真實圖像資料寫入操作及一假資料寫入操作。
此外如同上述，可對多個子像素橫列同時進行假資料寫入操作，從而補償因在多個子像素橫列的位置之間的發光期間EP的差異造成的亮度差，且節省圖像資料寫入的時間。
在此同時，藉由調整假資料插入驅動的時間點，係可以視圖像不同而適應性調整發光期間EP的長度。
透過該閘極驅動的控制，圖像資料寫入的時間點及假資料寫入的時間點可能存在變化。
舉例來說，假資料電壓Vfake可為一黑色資料電壓Vblack或一低灰階資料電壓。
若該假資料電壓Vfake為一黑色資料電壓Vblack，假資料插入驅動亦可被稱為「黑色資料插入(black data insertion, BDI)驅動」。在假資料插入驅動的情況下，該假資料寫入可被稱為「黑色資料寫入」。
k條子像素橫列因假資料插入驅動而不發光的期間可被稱為「非發光期間NEP」或「黑色圖像期間」。
在此同時，當在預定期間的時間重疊時，可對該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…中各自依序進行該閘極驅動。
參考圖6，在重疊驅動裡，包含在每一個該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…的掃描電晶體SCT及感測電晶體SENT可在同時導通或關斷。換句話說，一重疊驅動裡，各自施加於包含在每一個該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…的掃描電晶體SCT及感測電晶體SENT之中的一掃描訊號SCAN及一感測訊號SENSE可為在同個時間具有一導通位準電壓的一區間的同個閘極訊號。
根據圖5及圖6的實施例，供應至每一個該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…的閘極訊號SCAN、SENSE的導通位準電壓的該區間的長度可以例如為2小時(H)。
根據圖5及圖6的實施例，供應至每一個該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…的兩閘極訊號SCAN、SENSE的導通位準電壓的該些區間可互相重疊。
供應至每一個該些子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…的閘極訊號SCAN、SENSE的導通位準電壓的該區間的長度可以皆為2H。
分別施加於排列於子像素橫列R(n+1)中的該些子像素SP的掃描電晶體SCT及感測電晶體SENT的掃描訊號SCAN及感測訊號SENSE的導通位準電壓的區間(2H)，可與分別施加於排列於子像素橫列R(n+2)中的該些子像素SP的掃描電晶體SCT及感測電晶體SENT的掃描訊號SCAN及感測訊號SENSE的導通位準電壓的區間(2H)重疊了1H。
分別施加於排列於子像素橫列R(n+2)中的該些子像素SP的掃描電晶體SCT及感測電晶體SENT的掃描訊號SCAN及感測訊號SENSE的導通位準電壓的區間(2H)，可與分別施加於排列於子像素橫列R(n+3)中的該些子像素SP的掃描電晶體SCT及感測電晶體SENT的掃描訊號SCAN及感測訊號SENSE的導通位準電壓的區間(2H)重疊了1H。
分別施加於排列於子像素橫列R(n+3)中的該些子像素SP的掃描電晶體SCT及感測電晶體SENT的掃描訊號SCAN及感測訊號SENSE的導通位準電壓的區間(2H)，可與分別施加於排列於子像素橫列R(n+4)中的該些子像素SP的掃描電晶體SCT及感測電晶體SENT的掃描訊號SCAN及感測訊號SENSE的導通位準電壓的區間(2H)重疊了1H。
根據圖5及圖6的實施例，在每個子像素橫列中兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可以為2H，且兩比鄰的子像素橫列的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可互相重疊1H。
以上的閘極驅動方法係稱為「重疊驅動」，且若在各子像素橫列的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間為2H，如圖5及圖6，此亦可被稱為「2H重疊驅動」。
除了2H重疊驅動之外，可以以任何形式對重疊驅動進行修改。
作為重疊驅動的另一實施例，在各子像素橫列中的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可為3H，且兩比鄰的子像素橫列中的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可互相重疊2H。
作為重疊驅動的另一實施例，在各子像素橫列中的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可為3H，且兩比鄰的子像素橫列中的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可互相重疊1H。
作為重疊驅動的另一實施例，在各子像素橫列中的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可為4H，且兩比鄰的子像素橫列中的兩閘極訊號SCAN及SENSE的導通位準電壓的該些區間可互相重疊3H。
雖然上述的重疊驅動可能有所不同，但在此之後為了方便說明，將以2H重疊驅動為說明的實施例。
在上述的2H重疊驅動期間，每一個子像素橫列…R(n+1) 、R(n+2) 、R(n+3) 、R(n+4) 、R(n+5)…中的兩閘極訊號SCAN及SENSE的導通位準電壓的區間(具有2H的長度)的前部(具有1H的長度)係用於預充電(PC)驅動的一閘極訊號部分，其中在該閘極訊號部分裡，一資料電壓(此作為一預充電資料電壓)被施加於對應的子像素。每一個子像素橫列中的兩閘極訊號SCAN及SENSE的導通位準電壓的區間的後部(具有1H的長度)係致能一圖像資料寫入操作的一閘極訊號部分，其中在該閘極訊號部分裡，一真實圖像資料電壓Vdata被施加於對應的子像素。
透過上述的重疊驅動，可能改善各子像素的充電率，從而改善圖像的品質。
若上述的假資料插入驅動與重疊驅動皆進行，則子像素橫列R(n+3)的兩閘極訊號SCAN及SENSE的導通位準電壓的區間重疊了子像素橫列R(n+4)的兩閘極訊號SCAN及SENSE的導通位準電壓的區間。
在此情況下，子像素橫列R(n+3)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間之具有1H的後部重疊於接續的子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間，其中會對子像素橫列R(n+3) 進行圖像資料寫入操作。子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間之具有1H的前部對應至一預充電驅動期間。此外，在該假資料插入驅動進行前，會對子像素橫列R(n+3)與R(n+4) 進行圖像資料寫入操作。
此外，子像素橫列R(n+5)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間與子像素橫列R(n+6)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間重疊。
在此情況下，子像素橫列R(n+5)中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間之具有1H的後部重疊接續的子像素橫列R(n+6)中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間，其中一圖像資料寫入操作在子像素橫列R(n+5) 進行。子像素橫列R(n+6)中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間之具有1H的前部對應至一預充電驅動期間。此外，在該假資料插入驅動進行前，會對子像素橫列R(n+5)與R(n+6) 進行圖像資料寫入操作。
然而，子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間與接續的子像素橫列R(n+5)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間係不重疊。
子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間之具有1H的後部對應至對子像素橫列R(n+4) 進行圖像資料寫入操作的期間。
在子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間之具有1H的後部的期間，不會對接續的子像素橫列R(n+5)進行預充電驅動。
基於假資料插入期間，緊接在假資料插入驅動之前，對子像素橫列R(n+4) 進行圖像資料寫入操作，且緊接在假資料插入驅動之後，對子像素橫列R(n+5) 進行圖像資料寫入操作。
子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間與接續的子像素橫列R(n+5)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間是以進行假資料插入驅動的期間分開。
在圖5及圖6中，標示Vg的圖形顯示了子像素橫列中所包含的該些子像素的驅動電晶體DT的第一節點N1的電壓，且顯示在進入子像素驅動操作的增壓步驟之前的電壓狀態的改變。
參考圖5及圖6，標示Vs的圖形顯示了子像素橫列中包含的該些子像素的驅動電晶體DT的第一節點N2的電壓，且顯示在進入子像素驅動操作的增壓步驟之前的電壓狀態的改變。
參考圖5及圖6的標示Vg的圖形，在假資料插入驅動進行的期間之外的剩餘期間內，該些子像素橫列包含的該些子像素的該些驅動電晶體DT的該些第一節點N1的電壓Vg，根據圖像資料寫入操作而變成圖像資料電壓Vdata。
然而，在假資料插入驅動進行的期間，子像素橫列包含的該些子像素的驅動電晶體DT的第一節點N1的電壓Vg變成假資料電壓Vfake，其中假資料插入驅動對該些子像素橫列進行。
與此同時，如同上述，子像素橫列R(n+1)、R(n+2)及R(n+3)中的每一者中的兩閘極訊號SCAN及SENSE的導通位準電壓的該區間的該後部期間與接續的子像素橫列中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間的該前部期間重疊。然而，子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間的該後部期間不與子像素橫列R(n+5)中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間的該前部期間重疊。
因此，在每一子像素橫列R(n+1)、R(n+2)及R(n+3)中兩閘極訊號SCAN及SENSE的導通位準電壓的該區間中，包含於每一子像素橫列R(n+1)、R(n+2)及R(n+3)中多個子像素的驅動電晶體DT的第二節點N2的電壓Vs變成相似於圖像資料寫入步驟裡的參考電壓Vref的電壓Vref+∆V。此時，各驅動電晶體DT的第一節點N1與第二節點N2之間的電位差Vgs為Vdata-(Vref+∆V)。
緊接在該假資料插入期間之前的1H期間中，即在子像素橫列R(n+4)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間的後部期間(其不重疊子像素橫列R(n+5)中兩閘極訊號SCAN及SENSE的導通位準電壓的區間的前部期間)中，包含於子像素橫列R(n+4)中的多個子像素的驅動電晶體DT的第二節點N2的電壓Vs可變成低於電壓Vref+∆V的電壓Vref+∆(V/2)。
因此，相比前個期間的電位差{Vdata-(Vref+∆V)}，各驅動電晶體DT的第一節點N1與第二節點N2之間的電位差Vgs{Vgs(4)}係增加至Vdata-[Vref+∆(V/2)]。
圖7係繪製當本發明之實施例的顯示裝置100進行假資料插入驅動及重疊驅動時發生在特定線上的亮度缺陷的示意圖。
如同上述，在同時進行重疊驅動及假資料插入驅動時，由於各驅動電晶體DT的第一節點N1與第二節點N2之間的電位差Vgs忽然在該些子像素橫列(例如為R(n+4)、R(n+8)等)中增大，重疊驅動不能在假資料插入驅動前立即在該些子像素橫列(例如為R(n+4)、R(n+8)等)中進行。
因此，如同圖7所示，在假資料插入驅動之前立即進行該圖像資料寫入操作的該些子像素橫列(例如為R(n+4)、R(n+8)等)以異常的亮線700的形式呈現。
根據上述的本發明之實施例，即使透過假資料插入驅動能避免畫面的模糊，且透過重疊驅動能改善各子像素的充電率，然若假資料插入驅動及重疊驅動同時進行，由於其無法預期的副作用，便會在多個特定的線上觀察到亮度的缺陷。
經分析確認，特定線路的亮度缺陷是由以下實質性原因造成的。 具體線的亮度缺陷的實質原因將參照圖8進行描述。
圖8係繪製解釋當本發明之實施例的顯示裝置100進行假資料插入驅動及重疊驅動時發生在特定線上的亮度缺陷的原因的示意圖。
圖8係繪製在圖5及圖6中置於子像素橫列R(n+3)的第一子像素Spa、置於子像素橫列R(n+4)的第二子像素Spb及置於子像素橫列R(n+5)的第三子像素Spc的驅動操作的示意圖。
參考圖8，置於子像素橫列R(n+3)的第一子像素Spa、置於子像素橫列R(n+4)的第二子像素Spb及置於子像素橫列R(n+5)的第三子像素Spc係排列於同條直行，且電性連接至同條資料線DL及同條參考線RL。
換句話說，置於子像素橫列R(n+3)的第一子像素Spa、置於子像素橫列R(n+4)的第二子像素Spb及置於子像素橫列R(n+5)的第三子像素Spc的多個汲極節點或源極節點普遍來說可電性連接至資料線DL。
參考圖5、圖6及圖8，當對置於子像素橫列R(n+3)的第一子像素Spa進行圖像資料寫入操作時，包含於該第一子像素Spa中的掃描電晶體SCT藉由具有導通位準電壓的掃描訊號SCAN而被導通。因此，被供應至資料線DL的該圖像資料電壓Vdata透過被導通的掃描電晶體SCT被傳輸至對應驅動電晶體DT的該閘極節點的第一節點N1。
在此時，包含於該的一子像素Spa中的感測電晶體SENT藉由具有導通位準電壓的感測訊號SENSE被導通，以致被供應至參考線RL的參考電壓Vref透過被導通的該感測電晶體SENT被傳輸至與驅動電晶體DT的源極節點對應的第二節點N2。
當對置於子像素橫列R(n+3)的第一子像素Spa根據2H重疊驅動進行圖像資料寫入操作時，置於接續的子像素橫列R(n+4)的第二子像素Spb上可進行一預充電驅動。
意即，當對置於子像素橫列R(n+3)的第一子像素Spa進行該圖像資料寫入操作時，導通位準電壓的掃描訊號SCAN被施加於置於子像素橫列R(n+4)的第二子像素Spb，且供應至資料線DL的該圖像資料電壓Vdata作為一預充電電壓，且透過導通的掃描電晶體SCT被施加於第一節點N1，其中第一節點N1是第二子像素Spb的驅動電晶體DT的一閘極節點。
在此時，置於子像素橫列R(n+4)中的第二子像素Spb中包含的感測電晶體SENT藉由具有導通位準電壓的感測訊號SENSE，與掃描電晶體SCT一起被導通，以致被供應至參考線RL的參考電壓Vref透過被導通的該感測電晶體SENT被傳輸至對應驅動電晶體DT的源極節點的第二節點N2。
當對置於子像素橫列R(n+3)中的第一子像素Spa進行一圖像資料寫入操作時，供應至第一子像素Spa的一電流id及供應至第二子像素Spb的一電流id組合而成的組合電流2id流過參考線RL。
因此，在資料線RL中提供的線電容可被流過參考線RL的電流2id充電，從而增大參考線RL的電壓。此參考線RL的增大電壓可透過感測電晶體SENT以傳輸至第一子像素Spa的驅動電晶體DT的第二節點N2，其中感測電晶體SENT係在置於子像素橫列R(n+3)中的第一子像素Spa中導通的，且在此同時，此參考線RL的增大電壓可透過感測電晶體SENT被傳輸至第二子像素Spb的驅動電晶體DT的第二節點N2，其中感測電晶體SENT係在置於子像素橫列R(n+4)的第二子像素Spb中被導通的。
因此，設置於進行圖像資料寫入操作的子像素橫列R(n+3)中的第一子像素Spa中的驅動電晶體DT的第二節點N2的電壓Vs增大。
在此同時，在對置於子像素橫列R(n+3)中的第一子像素Spa所執行的圖像資料寫入操作之後，可對置於子像素橫列R(n+4)中的第二子像素Spb進行圖像資料寫入操作。
當對置於子像素橫列R(n+4)中的第二子像素Spb進行圖像資料寫入操作時，置於子像素橫列R(n+4)中的第二子像素Spb中的掃描電晶體SCT藉由具有導通位準電壓的一掃描訊號SCAN而被導通。因此，被供應至資料線DL的圖像資料電壓Vdata透過被導通的掃描電晶體SCT被傳輸至對應驅動電晶體DT的閘極節點的第一節點N1。
在此時，置於子像素橫列R(n+4)中的第二子像素Spb中包含的感測電晶體SENT藉由具有導通位準電壓的感測訊號SENSE，與掃描電晶體SCT一起被導通，以致被供應至參考線RL的參考電壓Vref透過被導通的該感測電晶體SENT被傳輸至對應驅動電晶體DT的源極節點的第二節點N2。
當圖像資料寫入操作係對置於子像素橫列R(n+4)中的第二子像素Spb進行時，預充電驅動不會對置於子像素橫列R(n+5)中的第三子像素Spc進行，因為在對置於子像素橫列R(n+4)的第二子像素Spb進行該圖像資料寫入操作的期間對應於緊接在假資料插入驅動的進行之前的期間。
據此，當圖像資料寫入操作係對置於子像素橫列R(n+4)中的第二子像素Spb進行時，僅有來自第二子像素Spb的電流id流經參考線RL。
因此，緊接在進行假資料插入驅動之前，在不進行重疊驅動的情況下進行圖像資料寫入操作的包含於子像素橫列R(n+4)的第二子像素Spb的驅動電晶體DT的第二節點N2的電壓Vs增大。然而，緊接在進行假資料插入驅動之前不進行重疊驅動的包含於子像素橫列R(n+4)的第二子像素Spb的驅動電晶體DT的第二節點N2的電壓增大值係小於包含於子像素橫列R(n+3)的第一子像素Spa的驅動電晶體DT的第二節點N2的電壓增大值，其中由於流經參考線RL的電流減少而導致參考線RL的電壓增大值的減少，因此重疊驅動在子像素橫列R(n+3)係正常進行。
因此，緊接在假資料電壓Vfake根據假資料插入驅動而用於資料線DL之前(意即緊接在假資料插入驅動之前)，置於子像素橫列R(n+4)的第二子像素Spb的驅動電晶體DT的第一節點N1與第二節點N2之間的電位差迅速增大。
上述電位差Vgs的迅速增大可導致在緊接假資料插入操作在顯示區塊A/A上進行之前，亮線700顯示於進行圖像資料寫入操作的該些子像素橫列(例如為R(n+4)R、(n+12)R、(n+20)…等)。一進階的避免該現象的重疊驅動方法將於下方詳述。
在此之後，為了解釋該進階重疊驅動方法，多個子像素SP及多個訊號線SCL、SENL、DL及RL排列於顯示面板110上的一示例將被優選的描述。
圖9係繪製本發明之實施例的顯示裝置100的顯示面板110設置的多個子像素Sprc(r=1至6且c=1至4)及多個訊號線SCLr、DLc及RL(r=1至6且c=1至4)的示意圖。
參考圖9，24個子像素SPrc(r=1至6且c=1至4)可被排列為顯示面板110上的6個橫列及4個直行。換句話說，24個子像素SPrc(r=1至6且c=1至4)係排列為顯示面板110上的6個子像素橫列R(n+1)、R(n+2)、…、R(n+6)。
參考圖9，6條掃描訊號線SCLr(r=1至6)可被排列為6個子像素橫列R(n+1)、R(n+2)、…、R(n+6)以與其對應。6條感測訊號線SENLr(r=1至6)可被排列為6個子像素橫列R(n+1)、R(n+2)、…、R(n+6)以與其對應。
該6條掃描訊號線SCLr(r=1至6)供應掃描訊號SCANr(r=1至6)至6個子像素橫列R(n+1)、R(n+2)、…、R(n+6)。該6條感測訊號線SENLr(r=1至6)供應感測訊號SENSEr(r=1至6)至6個子像素橫列R(n+1)、R(n+2)、…、R(n+6)。
根據參照圖5及圖6的上述的重疊驅動，供應至同個子像素橫列的兩閘極訊號SCAN及SENSE在同個時間中具有導通位準電壓的區間。
舉例來說，在第一子像素橫列R(n+1)中，供應至一第一掃描訊號線SCL1的一第一掃描訊號SCAN1與供應至一第一感測訊號線SENL1的一第一感測訊號SENSE1在同個時間具有導通位準電壓的區間。此外，在第二子像素橫列R(n+2)中，供應至一第二掃描訊號線SCL2的一第二掃描訊號SCAN2與供應至一第二感測訊號線SENL2的一第二感測訊號SENSE2在同個時間具有導通位準電壓的區間。更甚者，在第三子像素橫列R(n+3)中，供應至一第三掃描訊號線SCL3的一第三掃描訊號SCAN3與供應至一第三感測訊號線SENL3的一第三感測訊號SENSE3在同個時間具有導通位準電壓的區間。
根據後述的進階重疊驅動，供應至同個子像素橫列的兩閘極訊號SCAN及SENSE可在不同時間具有導通位準電壓的區間。
參考圖9，4條資料線DLc(c=1至4)可各排列於4子像素直行。
參考圖9，單一條參考線RL可供應參考電壓Vref至4個子像素直行中排列的該些子像素。意即4個子像素直行可共享一條參考線RL。
下面的說明及圖示將基於或跟從子像素SPrc(r=1至6且c=1至4)及訊號線SCLr、SENLr、DLc及RL(c=1至4)於圖9中的排列。
圖10係繪製本發明之實施例的顯示裝置100的進階重疊驅動的驅動時序圖。
參考圖10，多個子像素SP可包含連接至用於傳輸一第一掃描訊號SCAN1的一第一掃描訊號線SCL1及連接至用於傳輸一第一感測訊號SENSE1的一第一感測訊號線SENL1的一第一子像素SP1、連接至用於傳輸一第二掃描訊號SCAN2的一第二掃描訊號線SCL2及連接至用於傳輸一第二感測訊號SENSE2的一第二感測訊號線SENL2的一第二子像素SP2、連接至用於傳輸一第三掃描訊號SCAN3的一第三掃描訊號線SCL3及連接至用於傳輸一第三感測訊號SENSE3的一第三感測訊號線SENL3的一第三子像素SP3…等。
在圖10中，第一子像素SP1代表圖9內排列於第一子像素橫列R(n+1)中的多個子像素SPrc(r=1且c=1至4)。在圖10中，第二子像素SP2代表圖9內排列於第二子像素橫列R(n+2)中的多個子像素SPrc(r=2且c=1至4)。在圖10中，第三子像素SP3代表圖9內排列於第三子像素橫列R(n+3)中的多個子像素SPrc(r=3且c=1至4)。
據此，第一子像素SP1、第二子像素SP2及第三子像素SP3係以一直行方向依序排列。
參考圖9及圖10，多個掃描訊號線SCL可包含各對應至第一子像素SP1、第二子像素SP2及第三子像素SP3的第一掃描訊號SCAN1、第二掃描訊號SCAN2及第三掃描訊號SCAN3，其中第一子像素SP1、第二子像素SP2及第三子像素SP3係依序排列於顯示面板110上。
參考圖9及圖10，多個感測訊號線SENL可包含各對應至第一子像素SP1、第二子像素SP2及第三子像素SP3的第一感測訊號SENSE1、第二感測訊號SENSE2及第三感測訊號SENSE3，其中第一子像素SP1、第二子像素SP2及第三子像素SP3係依序排列於顯示面板110上。
第一子像素SP1、第二子像素SP2及第三子像素SP3包含的感測電晶體SENT的汲極節點(或源極節點)可電性連接至同條參考線RL。
參考圖10，根據本發明之實施例的顯示裝置100可進行一進階的重疊驅動以控制兩比鄰的子像素橫列的驅動期間的時間點，從而控制兩比鄰的子像素橫列彼此重疊的驅動期間的時間點或模式。
參考圖10，根據本發明之實施例的顯示裝置100進行一進階的重疊驅動，從而控制供應至一條子像素橫列的兩閘極訊號的掃描訊號SCAN與感測訊號SENSE各自的導通位準電壓的區間的時序。
參考圖10，根據該進階重疊驅動，供應至同個子像素橫列的兩閘極訊號SCAN及SENSE彼此可在不同時間具有導通位準電壓的區間。
舉例來說，在進階重疊驅動的期間，關聯於第一子像素橫列R(n+1)，供應至第一掃描訊號線SCL1的第一掃描訊號SCAN1與供應至第一感測訊號線SENL1的第一感測訊號SENSE1在同個時間不具有導通位準電壓的區間。
此外，在進階重疊驅動的期間，關聯於第二子像素橫列R(n+2)，供應至第二掃描訊號線SCL2的第二掃描訊號SCAN2與供應至第二感測訊號線SENL2的第二感測訊號SENSE2在同個時間不具有導通位準電壓的區間。
此外，在進階重疊驅動的期間，關聯於第三子像素橫列R(n+3)，供應至第三掃描訊號線SCL3的第三掃描訊號SCAN3與供應至第三感測訊號線SENL3的第三感測訊號SENSE3在同個時間不具有導通位準電壓的區間。
在此之後將詳細說明用於進階重疊驅動的掃描訊號SCAN1、SCAN2及SCAN3以及感測訊號SENSE1、SENSE2及SENSE3的特徵。
參考圖10，在根據本發明之實施例的顯示裝置100中，一第一閘極驅動電路130依序地將具有導通位準電壓的區間的多個掃描訊號SCAN1、SCAN2及SCAN3供應至排列於顯示面板110上的多個掃描訊號線SCL1、SCL2及SCL3。
在掃描電晶體SCT為n型電晶體(具有n型通道的電晶體)的情況下，如圖10所示，掃描訊號SCAN1、SCAN2及SCAN3的導通位準電壓的區間可為高位準電壓的區間，且掃描訊號SCAN1、SCAN2及SCAN3的關斷位準電壓的區間可為低位準電壓的區間。
在該些掃描電晶體SCT為p型電晶體(具有P型通道的電晶體)的情況下，掃描訊號SCAN1、SCAN2及SCAN3的導通位準電壓的該些區間可為一低位準電壓的該些區間，且掃描訊號SCAN1、SCAN2及SCAN3的該關斷位準電壓的該些區間可為一高位準電壓的該些區間。
參考圖10，在本發明之實施例的顯示裝置100中，一第二閘極驅動電路140依序地將具有導通位準電壓的多個區間的多個掃描訊號SENSE1、SENSE2及SENSE3供應至且排列於顯示面板110上的多個掃描訊號線SENL1、SENL2及SENL3。
在該些感測電晶體SENT如圖10般為n型電晶體(具有n型通道的電晶體)的情況下，感測訊號SENSE1、SENSE2及SENSE3的導通位準電壓的該些區間可為一高位準電壓的該些區間，且感測訊號SENSE1、SENSE2及SENSE3的該關斷位準電壓的該些區間可為一低位準電壓的該些區間。
在該些感測電晶體SENT為p型電晶體(具有p型通道的電晶體)的情況下，感測訊號SENSE1、SENSE2及SENSE3的導通位準電壓的該些區間可為一低位準電壓的該些區間，且感測訊號SENSE1、SENSE2及SENSE3的該關斷位準電壓的該些區間可為一高位準電壓的該些區間。
參考圖10，根據本發明之實施例的顯示裝置100的第一閘極驅動電路130可將具有導通位準電壓的該區間的第一掃描訊號SCAN1供應至電性連接至該些子像素SP包含的第一子像素SP1掃描電晶體SCT的該閘極節點的第一掃描訊號線SCL1。
參考圖10，根據本發明之實施例的顯示裝置100的第二閘極驅動電路140可將具有導通位準電壓的該區間的第一感測訊號SENSE1供應至電性連接至第一子像素SP1感測電晶體SENT的該閘極節點的第一感測訊號線SENL1。其中該區間比第一掃描訊號SCAN1的導通位準電壓的該區間延遲了一預定感測偏移時間tSHIFT/SEN。
第一感測訊號SENSE1的導通位準電壓的該區間的該時序相對第一掃描訊號SCAN1的導通位準電壓的該區間的該時序可延遲該預定感測偏移時間tSHIFT/SEN。
第一掃描訊號SCAN1預先具有導通位準電壓，且因此掃描電晶體被充分的導通，以致對圖像資料電壓Vdata進行編程。此外，無論第一感測訊號SENSE1的導通位準電壓的該區間的延遲，透過控制驅動時序及擴大感測電晶體SENT的多個通道，感測電晶體SENT可增快一充電速度。因此，該充電的性能表現可以得到改善。
參考圖10，第一感測訊號SENSE1的導通位準電壓的該區間可包含該第一感測訊號SENSE1的導通位準電壓的該區間重疊該第一掃描訊號SCAN1的導通位準電壓的該區間的的一期間OP，以及該第一感測訊號SENSE1的導通位準電壓的該區間不重疊該第一掃描訊號SCAN1的導通位準電壓的該區間的一期間NOP。
參考圖10，該第一感測訊號SENSE1的導通位準電壓的該區間重疊該第一掃描訊號SCAN1的導通位準電壓的該區間的的該期間可對應至對第一子像素SP1進行編程的期間。對第一子像素SP1進行「編程」可意為對應的圖像資料被編程至第一子像素上，且可意為第一子像素SP1的電容Cst被該圖像資料電壓Vdata充電至一個理想值。
該第一感測訊號SENSE1的導通位準電壓的該區間重疊該第一掃描訊號SCAN1的導通位準電壓的該區間的的該期間可對應至圖像資料被編程至第一子像素SP1的一編程期間tPROG。
參考圖10，第一感測訊號SENSE1的導通位準電壓的該區間的起始點相對第一掃描訊號SCAN1的導通位準電壓的該區間的起始點可延遲該預定感測偏移時間tSHIFT/SEN。
舉例來說，該預定感測偏移時間tSHIFT/SEN可對應至第一掃描訊號SCAN1的導通位準電壓的該區間的1/2。
參考圖10，舉例來說，第一感測訊號SENSE1的導通位準電壓的該區間與第一掃描訊號SCAN1的導通位準電壓的該區間具有相同時間長度。
據此，該預定感測偏移時間tSHIFT/SEN可對應至第一感測訊號SENSE1的導通位準電壓的該區間的1/2。
在此情況下，該第一感測訊號SENSE1的導通位準電壓的該區間重疊該第一掃描訊號SCAN1的導通位準電壓的該區間的的該期間可與該預定感測偏移時間tSHIFT/SEN相等。
第一子像素SP1的編程期間tPROG可與預定感測偏移時間tSHIFT/SEN相等。
參考圖10，第二掃描訊號SCAN2與第二感測訊號SENSE2之間的關係及特徵係與上述的第一掃描訊號SCAN1與第一感測訊號SENSE1之間的關係及特徵相同。第三掃描訊號SCAN3與第三感測訊號SENSE3之間的關係及特徵係與上述的第一掃描訊號SCAN1與第一感測訊號SENSE1之間的關係及特徵相同。
參考圖10，可以存有一個時間點PROG2，在該時間點PROG2中，當具有導通位準電壓的第二掃描訊號SCAN2被供應至第二子像素SP2中的掃描電晶體SCT的閘極節點，且當具有導位準電壓的第二感測訊號SENSE2被供應至第二子像素SP2中的感測電晶體SENT的閘極節點時，第一子像素SP1中的感測電晶體SENT和第三子像素SP3中的感測電晶體SENT同時被關斷。
換句話說，可以存有一個時間點PROG2，在該時間點PROG2中，在第二掃描訊號SCAN2的導通位準電壓的區間與第二感測訊號SENSE2的導通位準電壓的區間重疊的期間內，第一子像素SP1中的感測電晶體SENT和第三子像素SP3中的感測電晶體SENT同時被關斷。
參考圖10，第一感測訊號SENSE1的導通位準電壓的該區間相對第一掃描訊號SCAN1的導通位準電壓的該區間可延遲該預定感測偏移時間tSHIFT/SEN。該第一感測訊號SENSE1的導通位準電壓的該區間可透過該編程期間tPROG重疊於該第一掃描訊號SCAN1的導通位準電壓的該區間。
參考圖10，第二感測訊號SENSE2的導通位準電壓的該區間相對第二掃描訊號SCAN2的導通位準電壓的該區間可延遲該預定感測偏移時間tSHIFT/SEN。該第二感測訊號SENSE2的導通位準電壓的該區間可透過該編程期間tPROG重疊於該第二掃描訊號SCAN2的導通位準電壓的該區間。
參考圖10，第二掃描訊號SCAN2的導通位準電壓的該區間可以與第一掃描訊號SCAN1的導通位準電壓的該區間重疊。第二掃描訊號SCAN2的導通位準電壓的區間可以從第一感應訊號SENSE1的導通位準電壓的區間延遲一預定掃描偏移時間tSHIFT/SCAN。
參考圖10，第二感測訊號SENSE2的導通位準電壓的該區間可以不與第一掃描訊號SCAN1的導通位準電壓的該區間重疊。
參考圖10，在第二掃描訊號SCAN2的導通位準電壓的該區間與第二感測訊號SENSE2的導通位準電壓的該區間相重疊的該期間內，第三感測訊號SENSE3可以具有一關斷位準電壓。
在第二子像素SP2的編程期間tPROG期間，第三感測訊號SENSE3可以具有該關斷位準電壓。
在第二掃描訊號SCAN2的導通位準電壓的區間與第二感測訊號SENSE2的導通位準電壓的區間相重疊的期間結束之前，第一感測訊號SENSE1可以從導通位準電壓切換到該關斷位準電壓。
根據上述說明，第一感測訊號SENSE1和第三感測訊號SENSE3皆可在第二掃描訊號SCAN2的導通位準電壓的該區間與第二感測訊號SENSE2的導通位準電壓的該區間重疊的該期間(即第二子像素SP2的編程期間tPROG)內的特定點PROG2處具有該關斷位準電壓。
換句話說，第一子像素SP1中的感測電晶體SENT和第三子像素SP3中的感測電晶體SENT都可以在第二掃描訊號SCAN2的導通位準電壓的該區間與第二感測訊號SENSE2的導通位準電壓的該區間重疊的該期間(即第二子像素SP2的編程期間tPROG)內的特定點PROG2處於一關斷狀態。
據此，在要對以進行編程的目標為第二子像素SP2的情況下，藉由在第一至第三子像素SP1、SP2及SP3中要進行編程的第二子像素SP2中被導通的感應電晶體SENT，驅動電晶體DT的第二節點N2與參考線RL相互電性連接。
在此時，由於第一至第三子像素SP1、SP2及SP3中，位於正進行編程的第二子像素SP2附近的第一子像素SP1中的感應電晶體SENT處於關斷狀態，故驅動電晶體DT的第二節點N2和參考線RL之間不互相電性連接。同樣地，由於在第一至第三子像素SP1、SP2及SP3中，位於正進行編程的第二子像素SP2附近的第三子像素SP3中的感應電晶體SENT處於關斷狀態，故驅動電晶體DT的第二節點N2和參考線RL之間不互相電性連接。
第一掃描訊號SCAN1的導通位準電壓的區間的後部與第二掃描訊號SCAN2的導通位準電壓的該區間的前部重疊。
第一感測訊號SENSE1的導通位準電壓的該區間的後部與第二感測訊號SENSE2的導通位準電壓的該區間的前部重疊。
第一感測訊號SENSE1的導通位準電壓的該區間與第二掃描訊號SCAN2的導通位準電壓的該區間在很大程度上相互重疊。
根據圖10的實施例，1H對應於一個水平時間。第一、第二、第三掃描訊號SCAN1、SCAN2或SCAN3的導通位準電壓的區間為1.6H。第一、第二、第三感測訊號SENSE1、SENSE2或SENSE3的導通位準電壓的區間為1.6H。
該預定感測偏移時間tSHIFT/SEN為0.8H。第一感測訊號SENSE1的導通位準電壓的區間在從第一掃描訊號SCAN1的導通位準電壓的區間延遲了對應於該感測偏移時間tSHIFT/SEN的0.8H時開始。
第一掃描訊號SCAN1的導通位準電壓的該區間與第一感測訊號SENSE1的導通位準電壓的該區間重疊的該期間為0.8H。第一子像素SP1的編程期間tPROG為0.8H。
第二感測訊號SENSE2的導通位準電壓的區間在從第二掃描訊號SCAN2的導通位準電壓的區間延遲了對應於感測偏移時間tSHIFT/SEN的0.8H時導通位準電壓的該區間開始。
第二掃描訊號SCAN2的導通位準電壓的該區間與第二感測訊號SENSE2的導通位準電壓的該區間重疊的該期間為0.8H。第二子像素SP2的編程期間tPROG為0.8H。
第三感測訊號SENSE3的導通位準電壓的區間在從第三掃描訊號SCAN3的導通位準電壓的區間延遲了對應於感測偏移時間tSHIFT/SEN的0.8H時開始。
第三掃描訊號SCAN3的導通位準電壓的該區間與第三感測訊號SENSE3的導通位準電壓的該區間重疊的該期間為0.8H。第三子像素SP3的編程期間tPROG為0.8H。
該預定掃描偏移時間tSHIFT/SCAN為0.2H。第二掃描訊號SCAN2的導通位準電壓的該區間比第一感測訊號SENSE1的導通位準電壓的該區間延遲了對應於該預定掃描偏移時間tSHIFT/SCAN的0.2H。
第一掃描訊號SCAN1的導通位準電壓的該區間與第二掃描訊號SCAN2的導通位準電壓的該區間重疊0.6H。第一感測訊號SENSE1的導通位準電壓的該區間與第二感測訊號SENSE2的導通位準電壓的該區間重疊0.6H。
當第一感測訊號SENSE1的導通位準電壓的該區間為1.6H，且當第二掃描訊號SCAN2的導通位準電壓的該區間為1.6H時，第一感測訊號SENSE1的導通位準電壓的該區間與第二掃描訊號SCAN2的導通位準電壓的該區間重疊的期間為1.4H。據此，第一感測訊號SENSE1的導通位準電壓的區間與第二掃描訊號SCAN2的導通位準電壓的區間相重疊的期間(1.4H)相當於每個區間的總期間(1.6H)的87.5%(=1.4/1.6)。
圖11係繪製本發明之實施例的顯示裝置100進行黑色資料插入驅動與進階重疊驅動的情況下的驅動時序圖。圖12係繪製第三子像素SP3及比鄰的子像素SP2及SP4在第三子像素SP3的編程期間中的狀態的示意圖。圖13係繪製在開始黑色資料插入驅動之前第四子像素SP4的編程期間中，第四子像素SP4及其相鄰子像素SP3及SP5的狀態的示意圖。圖14係繪製在結束黑色資料插入驅動後第五子像素SP5的編程期間中，第五子像素SP5及其相鄰子像素SP4及SP6的狀態的示意圖。
參考圖11，多個子像素SP可包含連接至用於傳輸一第四掃描訊號SCAN4的一第四掃描訊號線SCL4及連接至用於傳輸一第四感測訊號SENSE4的一第四感測訊號線SENL4的一第四子像素SP4、連接至用於傳輸一第五掃描訊號SCAN5的一第五掃描訊號線SCL5及連接至用於傳輸一第五感測訊號SENSE5的一第五感測訊號線SENL5的一第五子像素SP5、連接至用於傳輸一第六掃描訊號SCAN6的一第六掃描訊號線SCL6及連接至用於傳輸一第六感測訊號SENSE6的一第六感測訊號線SENL6的一第六子像素SP6…等。
在圖11中，第四子像素SP4代表圖9內排列於第四子像素橫列R(n+4)中的多個子像素SPrc(r=4且c=1至4)。在圖11中，第五子像素SP5代表圖9內排列於第五子像素橫列R(n+5)中的多個子像素SPrc(r=5且c=1至4)。在圖11中，第六子像素SP6代表圖9內排列於第六子像素橫列R(n+6)中的多個子像素SPrc(r=6且c=1至4)。
參考圖11，第四感測訊號SENSE4在第三掃描訊號SCAN3的導通位準電壓的該區間與第三感測訊號SENSE3的導通位準電壓的該區間重疊的該期間(即第三子像素SP3的編程期間tPROG)具有一關斷位準電壓。
在第三掃描訊號SCAN3的導通位準電壓的該區間與第三感測訊號SENSE3的導通位準電壓的該區間重疊的該期間(即第三子像素SP3的編程期間tPROG)結束之前，第二感測訊號SENSE2在一時間點PROG3下從導通位準電壓切換到該關斷位準電壓。
參考圖12，在第三掃描訊號SCAN3的導通位準電壓的區間與第三感測訊號SENSE3的導通位準電壓的區間相重疊的第三子像素SP3編程期間tPROG下，第三子像素SP3的掃描電晶體SCT及感測電晶體SENT皆處於導通狀態。
第三子像素SP3中的驅動電晶體DT的第二節點N2藉由在第三子像素SP3的編程期間tPROG下導通的感測電晶體SENT電性連接至參考線RL。
在第三子像素SP3的編程期間tPROG，第四子像素SP4中的感測電晶體SENT可以藉由具關斷位準電壓的第四感測訊號SENSE4而處於一關斷狀態。據此，透過導通的第三子像素SP3的感測電晶體SENT電性連接至第三子像素SP3中驅動電晶體DT的第二節點N2的參考線RL不受第四子像素SP4的影響。
第二子像素SP2中的感測電晶體SENT可以藉由第二感測訊號SENSE2在第三子像素SP3的編程期間tPROG的時間點PROG3上具有關斷位準電壓而處於關斷狀態。據此，透過導通的第三子像素SP3的感測電晶體SENT電性連接至第三子像素SP3中驅動電晶體DT的第二節點N2的參考線RL不受第二子像素SP2的影響。
根據上述的進階重疊驅動，由於存有一個時間點PROG3，其中在時間點PROG3下相鄰第三子像素SP3的子像素SP2和SP4中所有感測電晶體SENT在第三子像素SP3的編程期間tPROG期間內被關斷，因此，第三子像素SP3可以不受相鄰的子像素SP2和SP4的影響，且可以執行正常的編程操作，從而發出理想亮度的光。
參考圖11，第五感測訊號SENSE5在第四掃描訊號SCAN4的導通位準電壓的該區間與第四感測訊號SENSE4的導通位準電壓的該區間重疊的該期間(即第四子像素SP4的編程期間tPROG)內，具有一關斷位準電壓。
在第四掃描訊號SCAN4的導通位準電壓的該區間與第四感測訊號SENSE4的導通位準電壓的該區間重疊的該期間(即第四子像素SP4的編程期間tPROG)結束之前，第三感測訊號SENSE3在一時間點PROG4下從導通位準電壓切換到該關斷位準電壓。
參考圖13，在第四子像素SP4的編程期間tPROG期間，第四子像素SP4的掃描電晶體SCT和感測電晶體SENT均處於導通狀態，該期間對應於第四掃描訊號SCAN4的導通位準電壓的該區間與第四感測訊號SENSE4的導通位準電壓的該區間相重疊的該期間。
第四子像素SP4中的驅動電晶體DT的第二節點N2藉由在第四子像素SP4的編程期間tPROG導通的感測電晶體SENT電性連接參考線RL。
第五子像素SP5中的感測電晶體SENT在第四子像素SP4的編程期間tPROG期間，可以藉由具有關斷位準電壓的第五感測訊號SENSE5而處於關斷狀態。據此，藉由在第四子像素SP4的編程期間tPROG導通的第四子像素SP4中感測電晶體SENT電性連接驅動電晶體DT的第二節點N2的參考線RL不受第五子像素SP5的影響。
第三子像素SP3中的感測電晶體SENT在第四子像素SP4的編程期間tPROG的時間點PROG4期間，可以藉由具有關斷位準電壓的第三感測訊號SENSE3而處於關斷狀態。據此，藉由在第四子像素SP4的編程期間tPROG導通的第四子像素SP4中感測電晶體SENT電性連接驅動電晶體DT的第二節點N2的參考線RL不受第三子像素SP3的影響。
根據上述的進階重疊驅動，由於存有一個時間點PROG4，其中在時間點PROG4下相鄰第四子像素SP4的子像素SP3和SP5中所有感測電晶體SENT在第四子像素SP4的編程期間tPROG期間內被關斷，因此，第四子像素SP4可以不受相鄰的子像素SP3和SP5的影響，且可以執行正常的編程操作，從而發出理想亮度的光。
參考圖11，第六感測訊號SENSE6在第五掃描訊號SCAN5的導通位準電壓的該區間與第五感測訊號SENSE5的導通位準電壓的該區間重疊的該期間(即第五子像素SP5的編程期間tPROG)內，具有一關斷位準電壓。
在第五掃描訊號SCAN5的導通位準電壓的該區間與第五感測訊號SENSE5的導通位準電壓的該區間重疊的該期間(即第五子像素SP5的編程期間tPROG)結束之前，第四感測訊號SENSE4在一時間點PROG5下從導通位準電壓切換到該關斷位準電壓。
參考圖14，在第五子像素SP5的編程期間tPROG期間，第五子像素SP5的掃描電晶體SCT和感測電晶體SENT均處於導通狀態，該期間對應於第五掃描訊號SCAN5的導通位準電壓的該區間與第五感測訊號SENSE5的導通位準電壓的該區間相重疊的該期間。
第五子像素SP5中的驅動電晶體DT的第二節點N2藉由在第五子像素SP5的編程期間tPROG導通的感測電晶體SENT電性連接參考線RL。
第六子像素SP6中的感測電晶體SENT在第五子像素SP5的編程期間tPROG期間，可以藉由具有關斷位準電壓的第六感測訊號SENSE6而處於關斷狀態。據此，藉由在第五子像素SP4的編程期間tPROG導通的第五子像素SP5中感測電晶體SENT電性連接驅動電晶體DT的第二節點N2的參考線RL不受第六子像素SP6的影響。
第四子像素SP4中的感測電晶體SENT在第五子像素SP5的編程期間tPROG的時間點PROG5期間，可以藉由具有關斷位準電壓的第四感測訊號SENSE4而處於關斷狀態。據此，藉由在第五子像素SP5的編程期間tPROG導通的第五子像素SP5中感測電晶體SENT電性連接驅動電晶體DT的第二節點N2的參考線RL不受第四子像素SP4的影響。
根據上述的進階重疊驅動，由於存有一個時間點PROG5，其中在時間點PROG5下相鄰第五子像素SP5的子像素SP4和SP6中所有感測電晶體SENT在第五子像素SP5的編程期間tPROG期間內被關斷，因此，第五子像素SP5可以不受相鄰的子像素SP4和SP6的影響，且可以執行正常的編程操作，從而發出理想亮度的光。
參考圖11，在將具有導通位準電壓的第四掃描訊號SCAN4提供給第四掃描訊號線SCL4的期間和將具有導通位準電壓的第五掃描訊號SCAN5提供給第五掃描訊號線SCL5的期間之間的假資料插入(fake data insertion，FDI)驅動期間，與真實圖像資料電壓Vdata相異的假資料電壓Vfake可以提供至排列為k(「k」是1或更多的自然數)條子像素線(子像素橫列)的多個子像素SP。
在此，假資料插入(FDI)亦例如被稱為在其中插入黑色資料的「黑色資料插入(black data insertion，BDI)」。
概括上述內容，在將具有導通位準電壓的第i(「i」是1或1以上的自然數)掃描訊號SCAN提供給多條掃描線中的第i掃描訊號線的期間和將具有導通位準電壓的第(i+1)掃描訊號SCAN提供給該些掃描線中的第(i+1)掃描訊號線的期間之間的假資料插入(FDI)驅動期間，與真實圖像資料電壓Vdata相異的假資料電壓Vfake可以提供至排列為k(「k」是1或1以上的自然數)條子像素線(子像素橫列)的多個子像素SP。
參考圖11，在將具有導通位準電壓的第四掃描訊號SCAN4提供給第四掃描訊號線SCL4的期間和將具有導通位準電壓的第五掃描訊號SCAN5提供給第五掃描訊號線SCL5的期間之間的假資料插入(FDI)驅動期間，資料驅動電路120可向全部或部分資料線DL輸出與真實圖像資料電壓Vdata相異的假資料電壓Vfake。
假資料電壓Vfake可以提供給排列於k(k是1或1以上的自然數)條子像素線(子像素橫列)的該些子像素SP。
舉例來說，假資料電壓Vfake可以為一黑色資料電壓Vblack、一低灰階資料電壓等。在假資料電壓Vfake為黑色資料電壓Vblack的情況下，假資料插入(FDI)驅動被稱為「黑色資料插入(BDI)驅動」。
參考圖11，預充電驅動期間tPC可以跟隨假資料插入驅動期間tFDI。
參考圖11，資料驅動電路120在假資料插入驅動期間tFDI輸出假資料電壓Vfake之後，可以在預充電驅動期間tPC向全部或部分資料線DL輸出一預充電資料電壓Vpre。
參考圖11，在資料驅動電路120開始輸出預充電資料電壓Vpre的時間後，第一閘極驅動電路130可輸出具有導通位準電壓的第五掃描訊號SCAN5至第五掃描訊號線SCL5。
第五掃描訊號SCAN5的導通位準電壓的該區間與第五感測訊號SENSE5的導通位準電壓的該區間相重疊的期間(即第五子像素SP5的編程期間)可以跟隨資料驅動電路120輸出預充電資料電壓Vpre的期間(即預充電驅動期間tPC)。
圖15係根據本發明之實施例所繪製的顯示裝置100的假資料插入驅動(例如黑色資料插入驅動)的示意圖。
參考圖15，在假資料插入驅動期間tFDI內，用於假資料插入的假資料電壓Vfake被施加於k條子像素橫列的多個驅動電晶體DT的多個第一節點N1。
據此，當資料驅動電路120輸出假資料電壓Vfake時，該k條子像素橫列中所有掃描電晶體SCT均處於導通狀態，而該k條子像素橫列外的其餘子像素橫列中所有掃描電晶體SCT均處於關斷狀態。
當資料驅動電路120輸出假資料電壓Vfake時，包括該k條子像素橫列及剩餘子像素橫列在內的所有子像素SP中所有感測電晶體SENT均處於關斷狀態。
換句話說，第一閘極驅動電路130可以在資料驅動電路120輸出假資料電壓Vfake的假資料插入驅動期間tFDI期間向對應於k條子像素線的掃描訊號線SCL中k條掃描訊號線輸出具有導通位準電壓的掃描訊號，並且可以向剩餘的掃描訊號線輸出具有關斷位準電壓的掃描訊號。第二閘極驅動電路140可輸出具有關斷位準電壓的感測訊號至所有的多個感測訊號線SENL。
圖16係繪製根據本發明之實施例的顯示裝置100的預充電驅動的示意圖。
參考圖16，在資料驅動電路120輸出預充電資料電壓Vpre的預充電驅動期間tPC期間，第一閘極驅動電路130可輸出具有關斷位準電壓的掃描訊號SCAN到全數掃描訊號線SCL，並且第二閘極驅動電路140可輸出具有關斷位準電壓的感測訊號SENSE到全數感測訊號線SENL。
在預充電驅動期間tPC下，預充電資料電壓Vpre僅施加到多個資料線DL，而不是多個子像素SP。
換句話說，在預充電驅動期間tPC下，預充電資料電壓Vpre僅施加到多個資料線DL，而非施加到各子像素SP的驅動電晶體DT的第一節點N1。
圖17係根據本發明之實施例所繪製的顯示裝置100的預充電資料電壓Vpre的設置範圍的示意圖。
參考圖17，此外，在預充電驅動期間tPC期間施加到一條或多條資料線DL的預充電資料電壓Vpre可以是以下電壓的其中之一：在輸出預充電資料電壓Vpre之前輸出的一第一圖像資料電壓Vdata1、在輸出預充電資料電壓Vpre之後輸出的一第二圖像資料電壓Vdata2、假資料電壓Vfake，以及第一圖像資料電壓Vdata1和第二圖像資料電壓Vdata2中的較高電壓者與假資料電壓Vfake之間的一電壓。
參考圖17，預充電資料電壓Vpre可以設定在一設定範圍內，其中在該範圍內，假資料電壓Vfake是下限值，且第一圖像資料電壓Vdata1和第二圖像資料電壓Vdata2的較高電壓者是一上限值。
圖18係繪製根據本發明之實施例的顯示裝置100的掃描電晶體SCT的示意圖，圖19係繪製根據本發明之實施例的顯示裝置100的感應電晶體SENT的示意圖。圖2所示的子像素SP的電路圖亦會被提及。
參考圖18，掃描電晶體SCT可包括作為其汲極節點(或源極節點)且電性連接與資料線DL的一第一掃描圖案1810、作為其源極節點(或汲極節點)且電性連接到驅動電晶體DT的第一節點N1的一第二掃描圖案1820、閘極電極1800等，其中閘極電極1800透過一側的接觸孔CNT連接到第一掃描圖案1810且另一側連接到第二掃描圖案1820或與之整合，從而將第一掃描圖案1810電性地連接到第二掃描圖案1820等。
掃描訊號線SCL可被設置成與掃描電晶體SCT的閘極電極1800重疊。掃描電晶體SCT的閘極電極1800與掃描訊號線SCL重疊的部分對應至掃描電晶體SCT的通道CHc。掃描電晶體SCT的通道CHc具有通道寬度Wc和通道長度Lc。
掃描電晶體SCT中的通道寬度Wc對通道長度Lc的比值Wc/Lc可以決定掃描電晶體SCT的通道CHc的特性。掃描電晶體SCT中的通道寬度Wc對通道長度Lc的比值Wc/Lc可以決定掃描電晶體SCT的通斷特性和切換性能。
參考圖19，感測電晶體SENT可包括作為其汲極節點(或源極節點)且電性連接到參考線RL的一第一圖案1910、作為其源極節點(或汲極節點)且電性連接到驅動電晶體DT的第二節點N2的一第二圖案1920、一個閘極電極1900等，其中閘極電極1900透過一側的接觸孔CNT連接到第一圖案1910，且透過其對側的另一個接觸孔CNT連接到第二圖案1920，從而將第一圖案1910連接到第二圖案1920等。
感測訊號線SENL可設置成與感測電晶體SENT的閘極電極1900重疊。感測電晶體SENT的閘極電極1900的部分與感測訊號線SENL重疊的部分對應於感測電晶體SENT的通道CHs。感測電晶體SENT的通道CHs具有通道寬度Ws和通道長度Ls。
感測電晶體SENT中的通道寬度Ws對通道長度Ls的比值Ws/Ls可以決定感測電晶體SENT的通道CH的特性。感測電晶體SENT中的通道寬度Ws對通道長度Ls的比值Ws/Ls可以決定感測電晶體SENT的通斷特性和切換性能。
參考圖18和圖19，感測電晶體SENT的通道寬度Ws對通道長度Ls的比值Ws/Ls可以大於掃描電晶體SCT的通道寬度Wc對通道長度Lc的比值Wc/Lc。
根據進階疊加驅動，由於在任一子像素SP中的感測訊號SENSE的導通位準電壓的區間比掃描訊號SCAN的導通位準電壓的區間延遲了感測偏移時間tSHIFT/SEN，因此，為了正常充電和正常編程操作，感測電晶體SENT被要求具有比掃描電晶體SCT的導通速度快的導通速度。
據此，如上所述，透過將感測電晶體SENT的通道寬度Ws對通道長度Ls的比值Ws/Ls設計成大於掃描電晶體SCT的通道寬度Wc對通道長度Lc的比值Wc/Lc，可以在執行上述進階重疊驅動時能保證存儲電容Cst有足夠的充電時間。據此，能夠快速、正常地執行相應的子像素SP的編程操作。
在此同時，在多個子像素SP包含多個發出不同光的子像素(例如發出紅光的子像素、發出綠光的子像素、發出藍光的子像素和發出白光的子像素)的情況下，發出不同光的多個子像素中多個感應電晶體SENT的多個通道寬度Ws對的多個通道長度Ls的多個比率Ws/Ls可為相同。
可選地，在發射不同光的四個子像素中的至少一個子像素中，感測電晶體SENT的通道寬度Ws對通道長度Ls的比率Ws/Ls可以與其餘子像素中的感測電晶體SENT的通道寬度Ws對通道長度Ls的比率Ws/Ls不同。
圖20係繪製根據本發明之實施例的顯示裝置100的驅動方法的流程圖。
參考圖20，一種包括多個子像素SP的顯示裝置100的驅動方法可以包括：步驟S2010，提供具有導通位準電壓的區間的第一掃描訊號SCAN1至第一掃描訊號線SCL1，其中第一掃描訊號線SCL1連接至多個子像素SP中的第一子像素SP1的掃描電晶體SCT的閘極節點；步驟S2020，提供具有導通位準電壓的區間的第一感應訊號SENSE1至第一感測訊號線SENL1，其中第一感測訊號線SENL1電性連接至第一子像素SP1中的感測電晶體SENT的閘極節點，且第一感應訊號SENSE1的導通位準電壓的區間比第一掃描訊號SCAN1的導通位準電壓的區間延遲了預定感測偏移時間tSHIFT/SEN；步驟S2030，向第一掃描訊號線SCL1提供具有關斷位準電壓的區間的第一掃描訊號SCAN1，並向第一感測訊號線SENSE1提供具有該關斷位準電壓的該區間的第一感測訊號SENL1。
在步驟S2010中，顯示裝置100可以透過導通的掃描電晶體SCT，將提供給資料線DL的圖像資料電壓Vdata傳輸至第一子像素SP1中的驅動電晶體DT的第一節點N1。
在步驟S2020中，顯示裝置100可透過導通的感測電晶體SENT，將提供給參考線RL的參考電壓Vref到驅動電晶體DT的第二節點N2。
在步驟S2030中，驅動電晶體DT中第一節點N1和第二節點N2的電壓增加。在此，驅動電晶體DT的第二節點N2可電性連接至發光單元EL的一第一電極。
在步驟S2030中，如果驅動電晶體DT的第二節點N2的電壓增加至一特定位準或更高，則電流流向發光單元EL，從而使發光單元EL開始發光。
第一感測訊號SENSE1的導通位準電壓的該區間可以包括第一感測訊號SENSE1的導通位準電壓的該區間與第一掃描訊號SCAN1的導通位準電壓的該區間重疊的一期間OP，以及第一感測訊號SENSE1的導通位準電壓的該區間不與第一掃描訊號SCAN1的導通位準電壓的該區間重疊的一期間NOP。
第一感測訊號SENSE1的導通位準電壓的該區間的起始點可以比第一掃描訊號SCAN1的導通位準電壓的該區間的起始點延遲一感測偏移時間tSHIFT/SENSE，且該感測偏移時間tSHIFT/SEN可對應於第一掃描訊號SCAN1的導通位準電壓的該區間的1/2。
多個子像素SP可以更包括第二子像素SP2和第三子像素SP3，且包括在第一子像素SP1、第二子像素SP2和第三子像素SP3中的感測電晶體SENT的汲極節點或源極節點可以電性地連接到同一參考線上。
可以存有一個時間點PROG2，在該時間點PROG2中，當具有導通位準電壓的第二掃描訊號SCAN2被供應至第二子像素SP2中的掃描電晶體SCT的閘極節點，且當具有導位準電壓的第二感測訊號SENSE2被供應至第二子像素SP2中的感測電晶體SENT的閘極節點時，第一子像素SP1中的感測電晶體SENT和第三子像素SP3中的感測電晶體SENT同時被關斷。
在將具有導通位準電壓的第i(「i」是1或1以上的自然數)掃描訊號SCAN提供給多條掃描線中的第i掃描訊號線的期間和將具有導通位準電壓的第(i+1)掃描訊號SCAN提供給該些掃描線中的第(i+1)掃描訊號線的期間之間的假資料插入(FDI)驅動期間，與真實圖像資料電壓Vdata相異的假資料電壓Vfake可以提供至排列為k(「k」是1或1以上的自然數)條子像素線(子像素橫列)的多個子像素SP。
圖21係繪製解釋本發明之實施例的顯示裝置進行假資料插入驅動及進階重疊驅動的情形下避免特定線亮度缺陷的效果的示意圖。
如上所述，在如同參考圖5和圖6所述的疊加驅動的情況下，如果在疊加驅動期間進行假資料插入驅動，則可能在緊接假資料插入驅動之前，會出現子像素橫列呈現亮線700的特定線亮度現象。
然而，在進階疊加驅動的情況下，即使是在疊加驅動期間進行假資料插入驅動，透過該進階疊加驅動，緊接在假資料驅動之前的疊加驅動的特性不會發生變化。其中在進階疊加驅動內，兩個閘極訊號(一個掃描訊號和一個感測訊號)中的感測訊號的導通位準電壓的區間被控制以比掃描訊號的導通位準電壓的區間延遲。也就是說，根據該進階重疊驅動，被執行編程的所有相應的子像素皆不受相鄰子像素的影響。
據此，根據進階重疊驅動，可以防止緊接在假資料插入驅動之前，子像素橫列(例如，第4個子像素行、第8個子像素橫列等)呈現亮線700的特定線亮度現象。
圖22係繪製本發明之實施例的閘極驅動電路2200的示意圖，圖23係繪製驅動本發明之實施例的閘極的時序圖，以及圖24係繪製本發明之實施例的閘極訊號輸出單元2400的示意圖。
請參考圖22，本發明之實施例的閘極驅動電路2200可包含一位準偏移電路2210及一閘極訊號輸出器2220。
參考圖22，位準偏移電路2210可包含一掃描時脈訊號產生器2211及一感測時脈訊號產生器2212。
掃描時脈訊號產生器2211可接收一第一參考掃描時脈訊號GCLK_SC及一第二參考掃描時脈訊號MCLK_SC，且可產生及輸出多個掃描時脈訊號(例如SC_CLK1至SC_CLK8)。該些掃描時脈訊號SC_CLK1至SC_CLK8可具有被一預定時間偏移的多個訊號波形。
感測時脈訊號產生器2212可接收一第一參考感測時脈訊號GCLK_SE及一第二參考感測時脈訊號MCLK_SE，且可產生及輸出多個感測訊號(例如SE_CLK1至SE_CLK8)。該些感測時脈訊號SE_CLK1至SE_CLK8可具有被一預定時間偏移的多個訊號波形。
若閘極驅動電路2200進行n相閘極驅動，n個掃描時脈訊號可被產生，且n個感測時脈訊號可被產生。舉例來說，如圖22所示，若閘極驅動電路2200進行8相閘極驅動，八個掃描時脈訊號SC_CLK1至SC_CLK8可被產生，且八個感測時脈訊號SE_CLK1至SE_CLK8可被產生。
參考圖22，位準偏移電路2210可更包含一進位時脈訊號(carry clock signal)產生器2213。
參考圖22，閘極訊號輸出器2220可輸出基於該些掃描時脈訊號SC_CLK1至SC_CLK8的具有一導通位準電壓區間的一掃描訊號SCAN，且可輸出基於該些感測時脈訊號SE_CLK1至SE_CLK8的具有一導通位準電壓區間的一感測訊號。
參考圖22，掃描訊號產生器2211可包含一掃描邏輯單元LOGIC_SC及一掃描位準偏移器LS_SC。
掃描邏輯單元LOGIC_SC可接收第一參考掃描時脈訊號GCLK_SC及第二參考掃描時脈訊號MCLK_SC，並可產生在第一參考掃描時脈訊號GCLK_SC的上升時間時上升且在第二參考掃描時脈訊號MCLK_SC的下降時間時下降的掃描時脈訊號SC_CLK1至SC_CLK8。
掃描位準偏移器LS_SC可改變及輸出掃描邏輯單元LOGIC_SC產生的掃描時脈訊號SC_CLK1至SC_CLK8的多個電壓位準。
掃描位準偏移器LS_SC可輸出該些掃描時脈訊號SC_CLK1至SC_CLK8。
感測時脈訊號產生器2212可包含一感測邏輯單元LOGIC_SE、一延遲裝置DD及一感測位準偏移器LS_SE。
感測邏輯單元LOGIC_SE可接收第一參考感測時脈訊號GCLK_SE及第二參考感測時脈訊號MCLK_SE，並可根據訊號控制邏輯產生感測時脈訊號SE_CLK1至SE_CLK8。
根據訊號控制邏輯產生的感測時脈訊號SE_CLK1至SE_CLK8可在第二參考感測時脈訊號MCLK_SE的該上升時間時上升，而不是在第一參考感測時脈訊號GCLK_SE的該上升時間時上升，且感測時脈訊號SE_CLK1至SE_CLK8可在該第二參考感測時脈訊號MCLK_SE的該下降時間過預定的延遲時間tDELAY後下降。
延遲裝置DD可延遲感測時脈訊號SE_CLK1至SE_CLK8的上升時間，使得感測時脈訊號SE_CLK1至SE_CLK8在第二參考感測時脈訊號MCLK_SE的上升時間時上升，而不是在第一參考感測時脈訊號GCLK_SE的上升時間時上升。
掃描位準偏移器LS_SE可改變及輸出感測邏輯單元LOGIC_SE產生的感測時脈訊號SE_CLK1至SE_CLK8的多個電壓位準。
感測位準偏移器LS_SE可輸出上升至一高位準閘極電壓VGH及下降至一低位準閘極電壓VGL的感測時脈訊號SE_CLK1至SE_CLK8，且感測時脈訊號SE_CLK1至SE_CLK8具有比掃描時脈訊號SC_CLK1至SC_CLK8的一高位準閘極電壓區間延遲預定感測偏移時間tSHIFT/SEN的一高位準閘極電壓區間。
參考圖22，舉例來說，延遲裝置DD可包含一個或多個的電阻元件。
進位時脈訊號生產器2213可接收一第一參考進位時脈訊號GCLK_CR及一第二參考進位時脈訊號MCLK_CR，且用於產生並輸出一進位時脈訊號CR_CLK1至CR_CLK8。
參考圖22，進位時脈訊號產生器2213可包含進位邏輯單元LOGIC_CR及一進位位準偏移器LS_CR。
進位邏輯單元LOGIC_CR可接收第一參考進位時脈訊號GCLK_CR及第二參考進位時脈訊號MCLK_CR，且可產生在第一參考進位時脈訊號GCLK_CR的一上升時間時上升及在第二參考進位時脈訊號MCLK_CR的一下降時間時下降的該些進位時脈訊號CR_CLK1至CR_CLK8。該些進位時脈訊號CR_CLK1至CR_CLK8可與該些掃描時脈訊號SC_CLK1至SC_CLK8具有相同的波形。
進位位準偏移器LS_CR可改變及輸出進位邏輯單元LOGIC_CR產生的進位時脈訊號CR_CLK1至CR_CLK8的多個電壓位準。
進位位準偏移器LS_CR可輸出上升至高位準閘極電壓及下降至低位準閘極電壓的進位時脈訊號CR_CLK1至CR_CLK8。
在此同時，包含於閘極驅動電路2200中的位準偏移電路2210可以單積體電路晶片實施。
包含於閘極驅動電路2200中的閘極訊號輸出器2220可以一或多個積體電路晶片實施。
可替代地，包含於閘極驅動電路2200中的閘極訊號輸出器2220可以GIP電路(Gate-In-Panel)類型實施。在此情形下，閘極訊號輸出器2220可被設置於顯示面板110的非顯示區塊中，其中被施加多個掃描訊號SCAN的多條掃描線SCL及被施加多個感測訊號SENSE的多條感測線SENL係排列於顯示面板110內。
圖22內的閘極驅動電路2200可以為藉由包含如圖1所示的第一閘極驅動電路130及第二閘極驅動電路140以實施的電路。
在此之後，由掃描時脈訊號產生器2211產生的掃描時脈訊號SC_CLK1至SC_CLK8的特徵，及由感測時脈訊號產生器2212產生的感測時脈訊號SE_CLK1至SE_CLK8的特徵，將搭配圖23做更詳盡之敘述。然而，為了便於說明，將基於掃描時脈訊號SC_CLK1至SC_CLK8之間的一掃描時脈訊號SC_CLK、感測時脈訊號SE_CLK1至SE_CLK8之間的一感測時脈訊號SE_CLK、以及進位時脈訊號CR_CLK1至CR_CLK8之間的進位時脈訊號CR_CLK的示例作為敘述說明。
請參考圖23，在第一參考掃描時脈訊號GCLK_SC上升及下降後，第二參考掃描時脈訊號MCLK_SC可上升及下降。
在第一參考感測時脈訊號GCLK_SE上升及下降後，第二參考感測時脈訊號MCLK_SE可上升及下降。
參考圖23，感測時脈訊號SE_CLK的高位準閘極電壓區間可比掃描時脈訊號SC_CLK的高位準閘極電壓區間延遲了預定感測偏移時間tSHIFT/SEN。
因此，自感測時脈訊號SE_CLK產生的感測訊號SENSE的導通位準電壓區間可比自掃描時脈訊號SC_CLK產生的掃描訊號SCAN的導通位準電壓區間延遲了預定感測偏移時間tSHIFT/SEN。
參考圖23，掃描時脈訊號產生器2211可產生及輸出掃描時脈訊號SC_CLK，其中掃描時脈訊號SC_CLK在第一參考掃描時脈訊號GCLK_SC的上升時間時上升且在第二參考掃描時脈訊號MCLK_SC的下降時間時下降。
感測時脈訊號產生器2212可產生及輸出感測時脈訊號SE_CLK，其中感測時脈訊號SE_CLK在第二參考感測時脈訊號MCLK_SE的該上升時間時上升，而不是在第一參考感測時脈訊號GCLK_SE的該上升時間時上升，且在該第二參考感測時脈訊號MCLK_SE的該下降時間過預定的延遲時間tDELAY後下降。
在第一參考感測時脈訊號GCLK_SE的上升時間與第二參考感測時脈訊號MCLK_SE的上升時間之間的一時間區間係對應至預定感測偏移時間tSHIFT/SEN。
參考圖23，第一參考感測時脈訊號GCLK_SE的上升時間可與第一參考掃描時脈訊號GCLK_SC的上升時間相同。
為了表明感測時脈訊號SE_CLK的上升時間，第二參考感測時脈訊號MCLK_SE的上升時間可先於該第二參考掃描時脈訊號MCLK_SC的上升時間。
參考圖23，掃描時脈訊號SC_CLK與感測時脈訊號SE_CLK彼此重疊的時間的長度(例如0.8H)可對應於該感測訊號SENSE的導通位準電壓區間的時間長度(例如1.6H)減去延遲時間tDELAY(例如0.8H)所得的一數值。
如上所述，閘極訊號輸出器2220可輸出多個掃描訊號SCAN至多條掃描線SCL，且可輸出多個感測訊號SENSE至多條感測線SENL。閘極訊號輸出器2220可包含對應多個階段的多個閘極訊號輸出單元2400。
請參考圖24，每一個閘極訊號輸出單元2400可輸出一掃描訊號SCAN至一條掃描線SCL，且可輸出一感測訊號SENSE至一條感測線SENL。
每個閘極訊號輸出單元2400可包含一輸出緩衝電路2410及一控制邏輯電路2420。
輸出緩衝電路2410可包含用於輸出第n掃描訊號SCAN(n)的一第一上拉電晶體Tu1及一第一下拉電晶體Td1，且可包含用於輸出第n感測訊號SENSE(n)的一第二上拉電晶體Tu2及一第二下拉電晶體Td2，以及可包含用於輸出第n進位訊號CR(n)的一第三上拉電晶體Tu3及一第三下拉電晶體Td3。
第一上拉電晶體Tu1及第一下拉電晶體Td1可在第n相掃描時脈訊號SC_CLK(n)施加至的一第一時脈訊號節點NH1與一閘極基準電壓GVSS施加至的一閘極基準節點NL之間被串聯。
第一上拉電晶體Tu1及第一下拉電晶體Td1彼此連接所在的第一連接點Nout1可為輸出掃描訊號SCAN的一點，且可電性連接至掃描線SCL。
第二上拉電晶體Tu2及第二下拉電晶體Td2可在第n相感測時脈訊號SE_CLK(n)施加至的一第二時脈訊號節點NH2與閘極基準電壓GVSS施加至的閘極基準節點NL之間被串聯。
第二上拉電晶體Tu2及第二下拉電晶體Td2彼此連接所在的一第二連接點Nout2可為輸出感測訊號SENS的一點，且可電性連接至感測線SENL。
第三上拉電晶體Tu3及第三下拉電晶體Td3可在第n相進位時脈訊號CR_CLK(n)施加至的一第三時脈訊號節點NH3與閘極基準電壓GVSS施加至的閘極基準節點NL之間被串聯。
第三上拉電晶體Tu3及第三下拉電晶體Td3彼此連接所在的一第三連接點Nout3可為輸出第n進位訊號CR(n)一點。
第n進位訊號CR(n)可被輸入至在圖24的閘極訊號輸出單元2400之後的一階段(例如第(n+2)階段)的閘極訊號輸出單元2400。
第一上拉電晶體Tu1的閘極節點可電性連接至一節點Q1。第一上拉電晶體Tu1可被控制以根據節點Q1的電壓而被導通及被關斷。
第二上拉電晶體Tu2的閘極節點可電性連接至一節點Q2。第二上拉電晶體Tu2可被控制以根據節點Q2的電壓而被導通或被關斷。
第三上拉電晶體Tu3的閘極節點可電性連接至一節點Q3。第三上拉電晶體Tu3可被控制以根據節點Q3的電壓而被導通或被關斷。
第一下拉電晶體Td1的閘極節點可電性連接至一節點QB1。第一下拉電晶體Td1可被控制以根據節點QB1的電壓而被導通或被關斷。
第二下拉電晶體Td2的閘極節點可電性連接至一節點QB2。第二下拉電晶體Td2可被控制以根據節點QB2的電壓而被導通或被關斷。
第三下拉電晶體Td3的閘極節點可電性連接至一節點QB3。第三下拉電晶體Td3可被控制以根據節點QB3的電壓而被導通或被關斷。
控制邏輯電路2420可接收進位訊號CR(n-2)、起始訊號VST以及前一級的重置訊號RST，從而控制節點Q1、節點Q2及節點Q3的電壓，以及控制節點QB1、節點QB2及節點QB3的電壓。控制邏輯電路2420可包含多個電晶體及一或多個的電容。
節點Q1、節點Q2及節點Q3可為電性隔絕的節點。可替代地，節點Q1、節點Q2及節點Q3的全部可為電性連接的節點。可替代地，節點Q1及節點Q3可電性連接，而節點Q2可為自節點Q1及節點Q3電性隔絕的節點。
節點QB1、節點QB2及節點QB3可為電性隔絕的節點。可替代地，節點QB1、節點QB2及節點QB3的全部可為電性連接的節點。可替代地，節點QB1及節點QB3可電性連接，而節點QB2可為自節點QB1及節點QB3電性隔絕的節點。
如果第一上拉電晶體Tu1被導通，第一下拉電晶體Td1可被關斷。在此時，具有導通位準電壓區間(例如高位準閘極電壓區間)的掃描訊號SCAN可基於掃描時脈訊號SC_CLK(n) 透過第一上拉電晶體Tu1而被輸出。
如果第一上拉電晶體Tu1被關斷，第一下拉電晶體Td1可被導通。在此時，具有關斷位準電壓區間(例如一低位準閘極電壓區間)的一掃描訊號SCAN可基於閘極基準電壓GVSS透過第一下拉電晶體Td1而被輸出。
如果第二上拉電晶體Tu2被導通，第二下拉電晶體Td2可被關斷。在此時，具有導通位準電壓區間(例如高位準閘極電壓區間)的一感測訊號SENSE可基於掃描時脈訊號SE_CLK(n) 透過第二上拉電晶體Tu2而被輸出。感測訊號SENSE可具有比掃描訊號SCAN的導通位準電壓區間延遲了預定感測偏移時間tSHIFT/SEN的導通位準電壓區間。
如果第二上拉電晶體Tu2被關斷，第二下拉電晶體Td2可被導通。在此時，具有關斷位準電壓區間(例如低位準閘極電壓區間)的一掃描訊號SCAN可基於閘極基準電壓GVSS透過第一下拉電晶體Td2而被輸出。
如果第三上拉電晶體Tu3被導通，第三下拉電晶體Td3可被關斷。在此時，具有導通位準電壓區間(例如高位準閘極電壓區間)的一進位訊號CR(n)可基於進位時脈訊號CR_CLK(n)透過第三上拉電晶體Tu3而被輸出。
如果第三上拉電晶體Tu3被關斷，第三下拉電晶體Td3可被導通。在此時，具有關斷位準電壓區間(例如低位準閘極電壓區間)的一進位訊號CR(n)可基於閘極基準電壓GVSS透過第三下拉電晶體Td3而被輸出。
如同圖23所示，進位訊號CR(n)可具有與掃描訊號SCN相同的訊號改變的時間點。
在此同時，包含於閘極驅動電路2200中的位準偏移電路2210可以單積體電路晶片實施。
包含於閘極驅動電路2200中的閘極訊號輸出器2220可以一或多個積體電路晶片實施。
可替代地，包含於閘極驅動電路2200的閘極訊號輸出器2220可以GIP電路(Gate-In-Panel)類型實施。在此情形下，閘極訊號輸出器2220可被設置於顯示面板110的非顯示區塊內，其中被施加多個掃描訊號SCAN的多條掃描線SCL及被施加多個感測訊號SENSE的多條感測線SENL係排列於顯示面板110內。
圖22內的閘極驅動電路2200可以為藉由包含如圖1所示的第一閘極驅動電路130及第二閘極驅動電路140以實施的電路。
根據綜上所述的本發明之實施例，透過子像素SP的重疊驅動，可以藉由提高充電率來改善圖像品質。
此外，根據本發明的實施例，是有可能改善圖像品質的，其可藉由避免圖像不清晰且被拖曳的現象，或藉由避免因透過假資料插入驅動，在顯示的多個真實圖像之間斷斷續續地插入假圖像(例如黑色圖像、低灰階圖像等)，而造成在多條子像素線之間的亮度差異的現象。
此外，根據本發明之實施例，即使在重疊驅動期間將假資料插入驅動，仍可進行控制，使得在透過進階重疊驅動使假資料插入驅動之前，重疊驅動的特性不會迅速改變。其中在重疊驅動中，兩閘極訊號(掃描訊號及感測訊號)中的感測訊號的導通位準電壓的電壓區間被控制以相比掃描訊號的導通位準電壓的電壓區間還要延遲。
因此，即使在重疊驅動期間進行假資料插入驅動，也可以防止緊接在假資料插入驅動之前的子像素橫列(例如，第4子像素橫列、第8子像素橫列等)發生的圖像異常情形(例如，特定線亮度現象)。
更甚者，本發明之實施例可提供一種顯示裝置及其驅動方法及一種閘極驅動電路，除了進階的重疊驅動之外，還能夠藉由增加感測電晶體SENT的通道寬度Ws對通道長度Ls的比率(Ws/Ls)，以補償充電時間的減少。
以上描述之提出係為了使任何熟練本技術領域之人能夠製作和利用本發明的技術思想，且已於在特定應用及其需求下提供。對所描述的實施例的各種修改、添加和替換對熟練本技術領域之人來說將是顯而易見的，並且這裡定義的一般原則可以在不偏離本發明的精神和範圍應用於其他的實施例和應用。上述說明和所附圖式僅是為了說明目的提供了本發明的技術思想的實施例。也就是說，所發明的實施例是為了說明本發明的技術思想的範圍。因此，本發明的範圍並不限於所示的實施例，而應給予與請求項一致的最廣泛的範圍。本發明的保護範圍應根據以下權利要求書來解釋本發明的保護範圍，在其等效範圍內的所有技術思想應理解為包括在本發明的範圍內。
100:顯示裝置 110:顯示面板 120:資料驅動電路 130:第一閘極驅動電路 140:第二閘極驅動電路 150:控制器 310:電源管理積體電路 320:主電源管理電路 330:設置板 700:亮線 1800:閘極電極 1810:第一掃描圖案 1820:第二掃描圖案 1900:閘極電極 1910:第一圖案 1920:第二圖案 2200:閘極驅動電路 2210:位準偏移電路 2211:掃描時脈訊號產生器 2212:感測時脈訊號產生器 2213:進位時脈訊號產生器 2220:閘極訊號輸出器 2400:閘極訊號輸出單元 2410:輸出緩衝電路 2420:控制邏輯電路 CPCB:控制印刷電路板 FFC:軟排線 SDIC:源極驅動積體電路 SF:薄膜 GDIC:閘極驅動積體電路 GF:薄膜 SP:子像素 SP1~6:子像素 SP11~64:子像素 SCAN:掃描訊號 SCAN1~6:掃描訊號 SCL:掃描訊號線 SCL1~6:掃描訊號線 SENSE:感測訊號 SENSE1~6:感測訊號 SENL:感測訊號線 SEN1~6:感測訊號線 DL:資料線 DL1~4:資料線 DATA:圖像資料 DCS:驅動控制訊號 GCS:閘極控制訊號 DVL:驅動電壓線 RL:參考線 EVDD:驅動電壓 EVSS:基準電壓 SCT:掃描電晶體 SENT:感測電晶體 DT:驅動電晶體 N1:第一節點 N2:第二節點 N3:第三節點 Cst:電容 EL:發光單元 R(n+1)~R(n+8):子像素橫列 EP:發光期間 NEP:非發光期間 H:水平時間 FDI:假資料插入 BDI:黑色資料插入 Vg:第一節點的電壓 Vs:第二節點的電壓 Vgs:電位差 Vgs(4):電位差 Vdata:圖像資料電壓 Vdata1~2:圖像資料電壓 Vref:參考電壓 Vfake:假資料電壓 Vblack:黑色資料電壓 Vpre:預充電資料電壓 A/A:顯示區塊 Spa:第一子像素 Spb:第二子像素 Spc:第三子像素 id:電流 2id:組合電流 tPROG:編程期間 tFDI:假資料插入期間 tPC:預充電期間 tSHIFT/SEN:預定感測偏移時間 tSHIFT/SCAN:預定掃描偏移時間 PROG2~5:時間點 Wc:通道寬度 Lc:通道長度 CHc:通道 CNT:接觸孔 Ws:通道寬度 Ls:通道長度 CHs:通道 LOGIC_SC:掃描邏輯單元 LS_SC:掃描位準偏移器 GCLK_SC:第一參考掃描時脈訊號 MCLK_SC:第二參考掃描時脈訊號 SC_CLK:掃描時脈訊號 SC_CLK(n):第n相掃描時脈訊號 SC_CLK1至SC_CLK8:掃描時脈訊號 LOGIC_SE:感測邏輯單元 LS_SE:感測位準偏移器 GCLK_SE:第一參考感測時脈訊號 MCLK_SE:第二參考感測時脈訊號 SE_CLK:感測時脈訊號 SE_CLK(n):第n相感測時脈訊號 SE_CLK1~SE_CLK8:感測時脈訊號 DD:延遲裝置 LOGIC_CR:進位邏輯單元 LC_CR:進位位準偏移器 GCLK_CR:第一參考進位時脈訊號 MCLK_CR:第二參考進位時脈訊號 CR_CLK:進位時脈訊號 CR_CLK(n):第n相進位時脈訊號 CR_CLK1~CR_CLK8:進位時脈訊號 VGH:高位準閘極電壓 VGL:低位準閘極電壓 CR(n-2):進位訊號 NH1:第一時脈訊號節點 NH2:第二時脈訊號節點 NH3:第三時脈訊號節點 Nout1:第一連接點 Nout3:第二連接點 Nout3:第三連接點 Tu1:第一上拉電晶體 Tu3:第二上拉電晶體 Tu3:第三上拉電晶體 Td1:第一下拉電晶體 Td3:第二下拉電晶體 Td3:第三下拉電晶體 NL:閘極基準節點 GVSS:閘極基準電壓 Q1~Q3:節點 QB1~QB3:節點 0.8H:時間長度 1.6H:時間長度
上述及其他方面、特徵及本發明之優勢將在以下實施方式結合圖式後更顯明顯，其中： 圖1係繪製本發明之實施例的顯示裝置的系統配置圖。 圖2係繪製本發明之實施例的置於顯示裝置的顯示面板的子像素的等校電路圖。 圖3係繪示本發明之實施例的顯示裝置的示意圖。 圖4係繪製本發明之實施例的顯示裝置的假資料插入驅動。 圖5及圖6係繪製本發明之實施例的顯示裝置進行假資料插入驅動及重疊驅動的驅動時序圖。 圖7係繪製當本發明之實施例的顯示裝置進行假資料插入驅動及重疊驅動時發生在特定線上的亮度缺陷的示意圖。 圖8係繪製解釋當本發明之實施例的顯示裝置進行假資料插入驅動及重疊驅動時發生在特定線上的亮度缺陷的原因的示意圖。 圖9係繪製本發明之實施例的顯示裝置的顯示面板設置的子像素及訊號線的示意圖。 圖10係繪製本發明之實施例的顯示裝置的進階重疊驅動的驅動時序圖。 圖11係繪製本發明之實施例的顯示裝置進行黑色資料插入驅動與進階重疊驅動的情況下的驅動時序圖。 圖12係繪製第三子像素及其相鄰子像素在第三子像素的編程期間中的狀態的示意圖。 圖13係繪製在開始黑色資料插入驅動之前第四子像素的編程期間中，第四子像素及其相鄰子像素的狀態的示意圖。 圖14係繪製在結束黑色資料插入驅動後第五子像素的編程期間中，第五子像素及其相鄰子像素的狀態的示意圖。 圖15係繪製本發明之實施例的顯示裝置的黑色資料插入驅動的示意圖。 圖16係繪製本發明之實施例的顯示裝置的預充驅動的示意圖。 圖17係繪示用在本發明之實施例顯示裝置的預充驅動的預充資料電壓的設定範圍的示意圖。 圖18係繪製本發明之實施例的顯示裝置的掃描電晶體的示意圖。 圖19係繪製本發明之實施例的顯示裝置的感測電晶體的示意圖。 圖20係繪製本發明之實施例的顯示裝置驅動方法的流程圖。 圖21係繪製解釋本發明之實施例的顯示裝置進行假資料插入驅動及進階重疊驅動的情形下避免特定線亮度缺陷的效果的示意圖。 圖22係繪製本發明之實施例的閘極驅動電路的示意圖。 圖23係繪製本發明之實施例的閘極驅動電路的時序圖。 圖24係繪製本發明之實施例的閘極訊號輸出單元的示意圖。
100:顯示裝置
110:顯示面板
120:資料驅動電路
130:第一閘極驅動電路
140:第二閘極驅動電路
150:控制器
SP:子像素
SCAN:掃描訊號
SCL:掃描訊號線
SENSE:感測訊號
SENL:感測訊號線
DL:資料線
DATA:圖像資料
DCS:驅動控制訊號
GCS:閘極控制訊號

Claims (20)

  1. 一種閘極驅動電路，包含： 一掃描時脈訊號產生器，用於接收一第一參考掃描時脈訊號及一第二參考掃描時脈訊號，及用於產生及輸出一掃描時脈訊號； 一感測時脈訊號產生器，用於接收一第一參考感測時脈訊號及一第二參考感測時脈訊號，及用於產生及輸出一感測時脈訊號；以及 一閘極訊號輸出器，用於輸出基於該掃描時脈訊號的具有一導通位準電壓區間的一掃描訊號，及用於輸出基於該感測時脈訊號的具有一導通位準電壓區間的一感測訊號， 其中在該第一參考掃描時脈訊號上升又下降後，該第二參考掃描時脈訊號上升又下降， 其中在該第一參考感測時脈訊號上升又下降後，該第二參考感測時脈訊號上升又下降， 其中該感測時脈訊號的一高位準閘極電壓區間比該掃描時脈訊號的一高位準閘極電壓區間延遲了一預定感測偏移時間，以及 其中該感測時脈訊號的該導通位準電壓區間比該掃描時脈訊號的該導通位準電壓區間延遲了該預定感測偏移時間。
  2. 如請求項1所述之閘極驅動電路，其中該掃描時脈訊號產生器用於產生及輸出該掃描時脈訊號，該掃描時脈訊號在該第一參考掃描時脈訊號的一上升時間時上升，且在該第二參考掃描時脈訊號的一下降時間時下降， 其中該感測時脈訊號產生器用於產生及輸出該感測時脈訊號，該感測時脈訊號在該第二參考感測時脈訊號的一上升時間時上升，而不是在該第一參考感測時脈訊號的一上升時間時上升，且該感測時脈訊號在該第二參考感測時脈訊號的一下降時間過一預定延遲時間後下降，以及 其中在該第一參考感測時脈訊號的該上升時間與該第二參考感測時脈訊號的該上升時間之間的一時間區間係對應至該預定感測偏移時間。
  3. 如請求項2所述之閘極驅動電路，其中該第一參考感測時脈訊號的該上升時間與該第一參考掃描時脈訊號的該上升時間相同，以及 其中該第二參考感測時脈訊號的該上升時間先於該第二參考掃描時脈訊號的一上升時間。
  4. 如請求項2所述之閘極驅動線路，其中該掃描時脈訊號與該感測時脈訊號彼此重疊的一時間的一長度係對應於藉由從該感測訊號的該導通位準電壓區間的一時間長度減去該預定延遲時間的一值。
  5. 如請求項2所述之閘極驅動電路，其中該掃描時脈訊號產生器包含： 一掃描邏輯單元，用於接收該第一參考掃描時脈訊號及該第二參考掃描時脈訊號，並產生在該第一參考掃描時脈訊號的該上升時間時上升且在該第二參考掃描時脈訊號的該下降時間時下降的該掃描時脈訊號；以及 一掃描位準偏移器，用於輸出上升至一高位準閘極電壓且下降至一低位準閘極電壓的該掃描時脈訊號，以及 其中該感測時脈訊號產生器包含： 一感測邏輯單元，用於接收該第一參考感測時脈訊號及該第二參考感測時脈訊號，並產生該感測時脈訊號，該感測時脈訊號在該第二參考感測時脈訊號的該上升時間時上升，而不是在該第一參考感測時脈訊號的該上升時間時上升，且該感測時脈訊號在該第二參考感測時脈訊號的該下降時間過該預定延遲時間後下降； 一延遲裝置，用於延遲該感測時脈訊號的該上升時間，使得該感測時脈訊號在該第二參考感測時脈訊號的該上升時間時上升，而不是在該第一參考感測時脈訊號的該上升時間時上升；以及 一感測位準偏移器，用於輸出上升至該高位準閘極電壓且下降至該低位準閘極電壓的該感測時脈訊號，且該感測時脈訊號具有比該掃描時脈訊號的該高位準閘極電壓區間延遲該預定感測偏移時間的該高位準閘極電壓區間。
  6. 如請求項5所述之閘極驅動電路，其中該延遲裝置包含一或多個電阻元件。
  7. 如請求項1所述之閘極驅動電路，更包含一進位時脈訊號產生器，用於接收一第一參考進位時脈訊號及一第二參考進位時脈訊號，且用於產生並輸出一進位時脈訊號。
  8. 一種顯示裝置，包含： 一顯示面板，包含多條資料線，多條掃描訊號線，多條感測訊號線，多條參考線以及多個子像素，其中該些子像素各包含： 一發光元件； 一驅動電晶體，用於驅動該發光元件； 一掃描電晶體，用於依據一掃描訊號控制該些資料線的其中之一與該驅動電晶體的一第一節點之間的連接； 一感測電晶體，用於依據一感測訊號控制該些參考線的其中之一與該驅動電晶體的一第二節點之間的連接；以及 一電容，連接於該驅動電晶體的該第一節點與該第二節點之間； 一資料驅動電路，用於驅動該些資料線； 一第一閘極驅動電路，用於供應一第一掃描訊號至一第一掃描訊號線，其中該第一掃描訊號線電性連接於該些子像素所包含的一第一子像素中的該掃描電晶體的一閘極節點，且該第一掃描訊號具有一導通位準電壓的一時間區間；以及 一第二閘極驅動電路，用於供應一第一感測訊號至一第一感測訊號線，其中該第一感測訊號線電性連接該第一子像素的該感測電晶體中的一閘極節點，該第一感測訊號具有一導通位準電壓的一時間區間，且該第一感測訊號線的該導通位準電壓的該時間區間比該第一掃描訊號線的該導通位準電壓的該時間區間延遲了一預定感測偏移時間。
  9. 如請求項8所述之顯示裝置，其中該第一感測訊號的該導通位準電壓的該時間區間包含： 在其之中，該第一感測訊號的該導通位準電壓的該時間區間重疊該第一掃描訊號的該導通位準電壓的該時間區間的一期間；以及 在其之中，該第一感測訊號的該導通位準電壓的該時間區間不重疊該第一掃描訊號的該導通位準電壓的該時間區間的一期間。
  10. 如請求項9所述之顯示裝置，其中該第一感測訊號的該導通位準電壓的該時間區間重疊該第一掃描訊號的該導通位準電壓的該時間區間的該期間對應於一編程期間，在該編程期間中圖像資料被編程至該第一子像素。
  11. 如請求項8所述之顯示裝置，其中該第一感測訊號的該導通位準電壓的該時間區間的一起始點比該第一掃描訊號的該導通位準電壓的該時間區間的一起始點延遲了該預定感測偏移時間，及 其中該預定感測偏移時間對應於該第一掃描訊號的該導通位準電壓的該時間區間的二分之一。
  12. 如請求項8所述之顯示裝置，其中該些子像素更包含一第二子像素及一第三子像素， 其中該第一子像素、該第二子像素及該第三子像素包含的該些感測電晶體的多個汲極節點或多個源極節點係電性連接同一條參考線，以及 其中當具有一導通位準電壓的一第二掃描訊號被供應至該第二子像素的該掃描電晶體的一閘極節點，且當具有一導通位準電壓的一第二感測訊號被供應至該第二子像素的該感測電晶體的一閘極節點時，存在該第一子像素的該感測電晶體與該第三子像素的該感測電晶體係同時關閉的一時間點。
  13. 如請求項8所述之顯示裝置，其中在具有一導通位準電壓的第i掃描訊號被供應至該些掃描訊號線中第i條掃描訊號線的期間，與具有一導通位準電壓的第(i+1)掃描訊號被供應至該些掃描訊號線中第(i+1)條掃描訊號線的期間之間的一個期間裡，不同於一真實圖像資料電壓的一假資料電壓係被供應至排列於k條子像素線的多個子像素，其中i係一個等於或大於1的自然數，且k係一個等於或大於1的自然數。
  14. 如請求項8所述之顯示裝置，其中該些子像素更包含一第二子像素，連接至用於傳輸一第二掃描訊號的一第二掃描訊號線，及連接至用於傳輸一第二感測訊號的一第二感測訊號線， 其中該第一感測訊號的該導通位準電壓的該時間區間比該第一掃描訊號的該導通位準電壓的該時間區間延遲了該預定感測偏移時間，且該第一感測訊號的該導通位準電壓的該時間區間與該第一掃描訊號的該導通位準電壓的該時間區間重疊達一預定的編程期間， 其中該第二感測訊號的一導通位準電壓的一時間區間比該第二掃描訊號的一導通位準電壓的一時間區間延遲了該預定感測偏移時間，且該第二感測訊號的該導通位準電壓的該時間區間與該第二掃描訊號的該導通位準電壓的該時間區間重疊達該預定的編程期間， 其中該第二掃描訊號的該導通位準電壓的該時間區間重疊該第一掃描訊號的該導通位準電壓的該時間區間，且跟第二掃描訊號的該導通位準電壓的該時間區間比該第一感測訊號的該導通位準電壓的該時間區間延遲了一預定掃描偏移時間，及 其中該第二感測訊號的該導通位準電壓的該時間區間不重疊該第一掃描訊號的該導通位準電壓的該時間區間。
  15. 如請求項13所述之顯示裝置，其中該假資料電壓係一黑色資料電壓或一低灰階資料電壓。
  16. 如請求項7所述之顯示裝置，其中該感測電晶體的一通道寬度對其一通道長度的一比率係大於該掃描電晶體的一通道寬度對其一通道長度的一比率。
  17. 一種驅動顯示裝置的方法，包含： 供應一第一掃描訊號至一第一掃描訊號線，其中該第一掃描訊號線電性連接於多個子像素所包含的一第一子像素中的一掃描電晶體的一閘極節點，且該第一掃描訊號具有一導通位準電壓的一時間區間，從而透過該掃描電晶體，傳輸自一資料線供應的一圖像資料電壓至該第一子像素的一驅動電晶體的一第一節點； 供應一第一感測訊號至一第一感測訊號線，其中該第一感測訊號線電性連接該第一子像素的一感測電晶體中的一閘極節點，該第一感測訊號具有一導通位準電壓的一時間區間，從而透過該感測電晶體，傳輸自一參考線供應的一參考電壓至該驅動電晶體的一第二節點，其中該第一感測訊號線的該導通位準電壓的該時間區間比該第一掃描訊號線的該導通位準電壓的該時間區間延遲了一預定感測偏移時間；以及 供應具有一關斷位準電壓的一時間區間的該第一掃描訊號至該第一掃描線且供應具有一關斷位準電壓的一時間區間的該第一感測訊號至該第一感測訊號線。
  18. 如請求項17所述之驅動顯示裝置的方法，其中該第一感測訊號的該導通位準電壓的該時間區間包含： 在其之中，該第一感測訊號的該導通位準電壓的該時間區間重疊該第一掃描訊號的該導通位準電壓的該時間區間的一期間；以及 在其之中，該第一感測訊號的該導通位準電壓的該時間區間不重疊該第一掃描訊號的該導通位準電壓的該時間區間的一期間。
  19. 如請求項17所述之驅動顯示裝置的方法，其中該第一感測訊號的該導通位準電壓的該時間區間的一起始點比該第一掃描訊號的該導通位準電壓的該時間區間延遲了該感測偏移時間，及 其中該感測偏移時間對應於該第一掃描訊號的該導通位準電壓的該時間區間的二分之一。
  20. 如請求項17所述之驅動顯示裝置的方法，其中在具有一導通位準電壓的第i掃描訊號被供應至該些掃描訊號線中第i條掃描訊號線的期間，與具有一導通位準電壓的第(i+1)掃描訊號被供應至該些掃描訊號線中第(i+1)條掃描訊號線的期間之間的一個期間裡，不同於一真實圖像資料電壓的一假資料電壓係被供應至排列於k條子像素線的多個子像素，其中i係一個等於或大於1的自然數，且k係一個等於或大於1的自然數。
TW109122617A 2019-07-03 2020-07-03 顯示裝置及其驅動方法及閘極驅動電路 TWI737384B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20190080079 2019-07-03
KR10-2019-0080079 2019-07-03
KR1020200072325A KR20210004837A (ko) 2019-07-03 2020-06-15 표시장치, 게이트 구동회로 및 구동방법
KR10-2020-0072325 2020-06-15

Publications (2)

Publication Number Publication Date
TW202103137A true TW202103137A (zh) 2021-01-16
TWI737384B TWI737384B (zh) 2021-08-21

Family

ID=74142687

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122617A TWI737384B (zh) 2019-07-03 2020-07-03 顯示裝置及其驅動方法及閘極驅動電路

Country Status (4)

Country Link
JP (1) JP7085587B2 (zh)
KR (1) KR20210004837A (zh)
CN (1) CN112259032B (zh)
TW (1) TWI737384B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424571A (zh) * 2022-09-20 2022-12-02 惠科股份有限公司 电源电路、显示面板和显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257186B (zh) * 2021-05-28 2022-09-20 合肥京东方卓印科技有限公司 扫描驱动电路、显示面板及显示装置
CN114613305A (zh) * 2022-03-01 2022-06-10 武汉天马微电子有限公司 一种显示面板及其驱动方法、显示装置
WO2023184169A1 (zh) * 2022-03-29 2023-10-05 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN114822381B (zh) * 2022-04-29 2023-08-04 湖北长江新型显示产业创新中心有限公司 一种像素电路及其驱动方法、显示面板及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271110A (ja) * 2002-03-19 2003-09-25 Matsushita Electric Ind Co Ltd アクティブマトリックス表示装置およびその駆動方法
KR20060108932A (ko) * 2005-04-13 2006-10-18 삼성전자주식회사 감지부를 내장하는 표시 장치 및 그 구동 방법
KR101428713B1 (ko) * 2006-12-11 2014-09-30 삼성디스플레이 주식회사 게이트 구동 회로 및 그것을 사용하는 액정 표시 장치
JP2008257271A (ja) * 2008-07-04 2008-10-23 Canon Inc 表示装置
KR101274710B1 (ko) * 2008-07-10 2013-06-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
TWI434255B (zh) * 2010-09-09 2014-04-11 Au Optronics Corp 閘極驅動脈衝補償電路以及顯示裝置
JP2012083638A (ja) * 2010-10-14 2012-04-26 Panasonic Corp 携帯端末装置
KR101920752B1 (ko) * 2011-07-05 2018-11-23 엘지디스플레이 주식회사 게이트 구동회로
KR101572302B1 (ko) * 2012-09-28 2015-11-26 엘지디스플레이 주식회사 유기발광 표시장치
KR101603300B1 (ko) * 2013-11-25 2016-03-14 엘지디스플레이 주식회사 유기발광표시장치 및 그 표시패널
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
KR102460556B1 (ko) * 2015-12-31 2022-10-31 엘지디스플레이 주식회사 유기발광표시패널, 유기발광표시장치 및 그 구동방법
CN109473069B (zh) * 2017-09-07 2021-03-23 瀚宇彩晶股份有限公司 栅极驱动电路和显示面板
CN107731170B (zh) * 2017-10-31 2020-03-17 京东方科技集团股份有限公司 补偿模块、栅极驱动单元、电路及其驱动方法和显示装置
KR102555440B1 (ko) * 2017-11-01 2023-07-12 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 유기 발광 표시 장치
KR102559087B1 (ko) * 2017-12-26 2023-07-24 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424571A (zh) * 2022-09-20 2022-12-02 惠科股份有限公司 电源电路、显示面板和显示装置
CN115424571B (zh) * 2022-09-20 2023-09-19 惠科股份有限公司 电源电路、显示面板和显示装置

Also Published As

Publication number Publication date
CN112259032A (zh) 2021-01-22
JP7085587B2 (ja) 2022-06-16
TWI737384B (zh) 2021-08-21
CN112259032B (zh) 2024-02-02
JP2021012365A (ja) 2021-02-04
KR20210004837A (ko) 2021-01-13

Similar Documents

Publication Publication Date Title
TWI737384B (zh) 顯示裝置及其驅動方法及閘極驅動電路
CN105405417B (zh) 移位寄存器及使用移位寄存器的显示装置
US11355069B2 (en) Display device, gate driving circuit, and driving method thereof
JP2019074764A (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
CN113012644B (zh) 显示装置、驱动电路及驱动显示装置的方法
KR101366877B1 (ko) 표시장치
CN103975380A (zh) 显示设备、显示面板及其驱动方法以及电子设备
CN111145676B (zh) 显示设备
KR102040650B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20220087994A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
US12002428B2 (en) Gate driving circuit having a node controller and display device thereof
US11837173B2 (en) Gate driving circuit having a node controller and display device thereof
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
EP4020453A1 (en) Level shifter and display device
KR102645799B1 (ko) 시프트 레지스터와 이를 이용한 표시장치
KR20190132763A (ko) 표시장치 및 그 구동방법
KR101363194B1 (ko) 표시장치
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
CN114694594B (zh) 用于执行补偿的显示装置
KR102601635B1 (ko) 표시장치, 게이트 구동회로 및 구동방법
KR102605975B1 (ko) 표시장치
KR20220074700A (ko) 게이트 구동 회로 및 이를 이용한 전계발광 표시장치
KR20230103630A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20220018791A (ko) 픽셀 회로와 이를 이용한 표시장치
KR20190076327A (ko) 게이트 구동 회로와 이를 이용한 표시장치