TW202044426A - 半導體裝置封裝及其製造方法 - Google Patents

半導體裝置封裝及其製造方法 Download PDF

Info

Publication number
TW202044426A
TW202044426A TW108117278A TW108117278A TW202044426A TW 202044426 A TW202044426 A TW 202044426A TW 108117278 A TW108117278 A TW 108117278A TW 108117278 A TW108117278 A TW 108117278A TW 202044426 A TW202044426 A TW 202044426A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
interposer
substrate
device package
package
Prior art date
Application number
TW108117278A
Other languages
English (en)
Inventor
楊朋
凃順財
黃敏龍
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Priority to TW108117278A priority Critical patent/TW202044426A/zh
Priority to CN201910514624.8A priority patent/CN111968963B/zh
Publication of TW202044426A publication Critical patent/TW202044426A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明之至少一些實施例係關於一種半導體裝置封裝。該半導體裝置封裝包括一基板、一第一半導體裝置、設置於該第一半導體裝置上之一第一中介層、一第二半導體裝置及一金屬導線。該第一半導體裝置安置於該基板上並電連接至該基板。第二半導體裝置設置於該第一中介層上且電連接至該第一中介層。該金屬導線電連接該第一半導體裝置及該第二半導體裝置。

Description

半導體裝置封裝及其製造方法
本發明係關於一種半導體裝置封裝。
目前NAND快閃堆疊技術包括3D堆疊及2.5D堆疊。關於3D堆疊，一記憶體晶粒係設置於基板上。關於2.5D堆疊，複數個記憶體晶粒係分散地設置於基板上。然而，製造3D堆疊的成本是過高的。2.5D堆疊的記憶體則佔據較大的基板面積，且2.5D堆疊的製造良率是相對低的。
在一些實施例中，根據一個態樣，一半導體裝置封裝包括一基板、一第一半導體裝置、設置於該第一半導體裝置上之一第一中介層、一第二半導體裝置及一金屬導線。該第一半導體裝置安置於該基板上並電連接至該基板。第二半導體裝置設置於該第一中介層上且電連接至該第一中介層。該金屬導線電連接該第一半導體裝置及該第二半導體裝置。
在一些實施例中，根據另一態樣，揭示一種用於製造一半導體裝置封裝的方法。該方法包括：提供一基板及一第一半導體裝置；提供一第一中介層及一第二半導體裝置，該第二半導體裝置係設置於該第一中介層上；將該第一中介層安置於該第一半導體裝置上；及提供一金屬導線以電連接該第一半導體裝置及該第二半導體裝置。
貫穿圖式及實施方式使用共同參考編號以指示相同或相似組件。自結合附圖的以下詳細描述將更容易理解本發明之實施例。
對於如相關聯圖中所展示之組件之定向，關於某一組件或某一組組件，或一組件或一組組件之某一平面而指定空間描述，諸如「在…之上」、「在…之下」、「上」、「左」、「右」、「下」、「頂部」、「底部」、「垂直」、「水平」、「側」、「較高」、「下部」、「上部」、「在…上方」、「在…下方」等等。應理解，本文中所使用之空間描述僅出於說明之目的，且本文中所描述之結構之實際實施可以任何定向或方式在空間上配置，其限制條件為本發明之實施例之優點不因此配置而有偏差。
圖1A為根據本發明之一些實施例之半導體裝置封裝1的截面圖。半導體裝置封裝1包括基板10、半導體裝置11、半導體裝置12、中介層13、半導體裝置14及金屬導線15。
基板10包括導電通孔101。基板10可於其上表面或下表面上形成導電端子。基板100可以是或包括，例如印刷電路板(PCB)、例如紙基銅箔層壓板、複合銅箔層壓板、聚合物浸漬玻璃纖維層壓板、基於銅箔的層壓板、或其一或多種的組合。基板100可包括互連結構(例如，包括一或多個導電層)、例如重分佈層(redistribution layer, RDL)或接地元件。在一些實施例中，接地元件是從基板100的側表面暴露的通孔。在一些實施例中，接地元件是從基板100的側表面暴露的金屬層。在一些實施例中，接地元件是從基板100的側表面暴露的金屬跡線。基板10可額外連接於另一印刷電路板或另一封裝基板。
在一些實施例中，基板10可以是一中介層，導電通孔101可以是矽穿孔(TSV)（例如矽穿孔(TSV)中介層），該中介層可用以提供電互連。
半導體裝置11設置於基板10上並電連接至基板10。半導體裝置11具有導電端子112。導電端子112可電連接於基板10之導電通孔101。半導體裝置11可為特殊應用積體電路(ASIC)、控制器、處理器或其他電子組件或半導體裝置。
半導體裝置12設置於半導體裝置11上並電連接至半導體裝置11。半導體裝置12具有導電通孔121及導電端子122。半導體裝置12可為記憶體裝置或堆疊記憶體。導電通孔121可貫穿半導體裝置12。導電端子122可形成於半導體裝置12之上表面或下表面。
半導體裝置12設置於接近於基板10與半導體裝置11。半導體裝置12可與基板10進行快速信號傳輸。接近於基板10與半導體裝置11之半導體裝置12 係專用於半導體裝置封裝1之主要應用，例如高速或主要運算。
中介層13設置於半導體裝置12上並電連接至半導體裝置12。半導體裝置14設置於中介層13上並電連接至中介層13。半導體裝置14具有導電通孔141及導電端子142。半導體裝置14可為記憶體裝置或堆疊記憶體。導電通孔141可貫穿半導體裝置14。導電端子142可形成於半導體裝置14之上表面或下表面。金屬導線15電連接基板10與中介層13。如圖1所示，此種中介層13與半導體裝置14之配置可重複堆疊，其中金屬導線15電連接中介層13及基板10。
相較於半導體裝置12，半導體裝置14設置於遠離基板10與半導體裝置11。由於RC延遲效應，半導體裝置14與基板10之信號傳輸非屬高速信號傳輸。半導體裝置14 係專用於半導體裝置封裝1之附設應用，例如圖式、音效、色彩或連結框架等。半導體裝置14之尺寸可小於或等於半導體裝置12。
半導體裝置12及半導體裝置14之主動面均為面向下(face down)。由於半導體裝置12及半導體裝置14為覆晶類型(flip-chip)而非導線接合類型(wire-bonding)，半導體裝置封裝1之整體高度可有效降低。
中介層13可經由金屬導線15而電連接半導體裝置12及基板10。中介層13用於半導體裝置或晶片間之信號交換及傳輸。中介層13具有扇出結構及功能。在一些實施例中，中介層13可設計為不具有導電通孔，以節省成本。在一些實施例中，中介層13可具有導電通孔。中介層13可具有一矽層或一介電層。中介層13之尺寸取決於導線接合之面積。導線接合之面積（或導線數目）可根據需求而進行調整。中介層13之尺寸小於基板10之尺寸。
根據此實施例，經由記憶體之主要應用與附設應用之不同配置，半導體裝置封裝1可減低連續記憶體堆疊之成本，同時減少基板之佔用面積。
圖1B為根據本發明之一些實施例之半導體裝置封裝1'的截面圖。圖1B之結構類似於圖1A之結構，除了金屬導線15'係電連接中介層13及中介層13'以外。中介層13'之尺寸小於中介層13之尺寸。
圖1C為根據本發明之一些實施例之半導體裝置封裝1''的截面圖。半導體裝置封裝1''包括基板10、半導體裝置11、半導體裝置12及12'、中介層13、半導體裝置14及14'、金屬導線15及間隔件17。基板10、半導體裝置11、中介層13及金屬導線15之結構及配置類似於圖1A。
半導體裝置12'之結構類似於半導體裝置12。半導體裝置12及12'係並列設置於半導體裝置11上。半導體裝置12及12'係由間隔件17分隔開。半導體裝置12及12'可進行電通信。半導體裝置12及12'係專用於半導體裝置封裝1''之主要應用，例如高速或主要運算。
半導體裝置14'之結構類似於半導體裝置14。半導體裝置14及14'係並列設置於中介層13上。半導體裝置14及14'係彼此分隔開。半導體裝置14及14'可進行電通信。半導體裝置14及14'係專用於半導體裝置封裝1''之附設應用，例如圖式、音效、色彩或連結框架等。
在此實施例中，半導體裝置封裝1''可包括兩組並列設置之記憶體裝置。
圖1D為根據本發明之一些實施例之半導體裝置封裝1'''的截面圖。圖1D之結構類似於圖1C之結構，除了中介層13''與中介層13分隔開且並列設置以外。半導體裝置14係設置於中介層13上。半導體裝置14'係設置於中介層13''上。
圖2為根據本發明之一些實施例之半導體裝置封裝2的截面圖。半導體裝置封裝2包括基板10、半導體裝置11、半導體裝置12、中介層13、半導體裝置22、金屬導線15及金屬導線25。基板10、半導體裝置11、中介層13及金屬導線15之結構及配置類似於圖1A。金屬導線25之結構及配置類似於金屬導線15。
半導體裝置22包括複數個半導體裝置221。每一半導體裝置221經由每一金屬導線25電連接至中介層13。半導體裝置12為堆疊式半導體裝置。半導體裝置22之類型係不同於半導體裝置12。
圖3A為根據本發明之一些實施例之半導體裝置封裝3的截面圖。半導體裝置封裝3包括基板10、半導體裝置11、半導體裝置12、互連元件33及半導體裝置14。基板10、半導體裝置11、半導體裝置12及半導體裝置14之結構及配置類似於圖1A。
互連元件33包括導電通孔331及層332。導電通孔331設置於層332中。導電通孔331貫穿層332。互連元件33設置於半導體裝置12上。半導體裝置14設置於互連元件33上。半導體裝置12經由互連元件33而電連接至半導體裝置14。半導體裝置14可經由互連元件33而與基板10進行信號傳輸。
在一些實施例中，互連元件33為中介層，該中介層與半導體裝置14以混合接合(hybrid bond)方式電連通。該中介層的導電通孔331包含銅(Cu)。層332為矽層或介電層。導電通孔331可為矽穿孔(TSV)。半導體裝置14的銅表面與中介層的銅表面對接，半導體裝置14的介電材料表面與中介層的介電材料表面對接。
在一些實施例中，互連元件33，或該中介層，的下表面與半導體裝置12的被動面以乾膜(dry film)或晶粒黏附膜(die attch film)黏合；互連元件33，或該中介層，的上表面與半導體裝置14的主動面以混合接合(hybrid bond)方式電連通。
在一些實施例中，互連元件33，或該中介層，的下表面與半導體裝置12的主動面以混合接合(hybrid bond)方式電連通；互連元件33，或該中介層，的上表面與半導體裝置14的主動面以混合接合(hybrid bond)方式電連通。
圖3B為根據本發明之一些實施例之半導體裝置封裝3'的截面圖。半導體裝置封裝3'包括基板10、半導體裝置11、半導體裝置12、互連元件43、金屬導線15及半導體裝置14。基板10、半導體裝置11、半導體裝置12、半導體裝置14及金屬導線15之結構及配置類似於圖1A。
互連元件43包括導電通孔431及層432。導電通孔431設置於層432中。導電通孔431貫穿層432。互連元件43設置於半導體裝置12上。半導體裝置14設置於互連元件43上。半導體裝置12經由互連元件43而電連接至半導體裝置14。半導體裝置14可經由互連元件43或金屬導線15而與基板10進行信號傳輸。
在一些實施例中，互連元件43為中介層。導電通孔431包含銅(Cu)。層432為矽層或介電層。導電通孔431可為矽穿孔(TSV)。導電通孔431係用於信號傳輸。中介層43還包括導電端子（未繪示於圖中）。在一些實施例中，中介層43的導電端子形成於互連元件43之上表面被半導體裝置14覆蓋之處，並與半導體裝置14主動面的導電端子，例如錫柱，電連接。中介層43之導電端子係透過導電通孔431，例如矽穿孔(TSV)，與半導體裝置12以及基板10電連接，以作為功率路徑或接地路徑。
在一些實施例中，中介層43的導電端子設置於中介層43之周邊未被半導體裝置14覆蓋之處，並藉由金屬導線15與半導體裝置12以及基板10電連接。該等導電端子及金屬導線15路徑可作為散熱路徑。
根據上述配置，藉由中介層43不同導電端子與導電通孔431或金屬導線15的組合，中介層43可達到分流功率路徑/接地路徑與散熱路徑之功效。
圖4為根據本發明之一些實施例之半導體裝置封裝4的截面圖。圖4之結構類似於圖1A之結構，除了半導體裝置44為導線接合類型以外。半導體裝置44係經由金屬導線45電連接至基板10。半導體裝置44與半導體裝置14為背對背結構。
圖5A至圖5G說明根據本發明之一些實施例之製造半導體裝置封裝1或半導體裝置封裝1'的方法之一些實施例。該方法亦可類似地實施以用於製造圖1C、1D、3A或3B之半導體裝置封裝。
參看圖5A，用於製造半導體裝置封裝1或1'之方法包括提供基板10、半導體裝置11及半導體裝置12。基板10包括導電通孔101。基板10可於其上表面或下表面上形成導電端子。基板10可額外連接於另一印刷電路板或另一封裝基板。基板10可以是用以提供電互連之中介層，導電通孔101可以是矽穿孔(TSV)。
半導體裝置11設置於基板10上並電連接至基板10。半導體裝置12設置於半導體裝置11上並電連接至半導體裝置11。半導體裝置11具有導電端子112。導電端子112可電連接於基板10之導電通孔101。半導體裝置11可為特殊應用積體電路(ASIC)、控制器、處理器或其他電子組件或半導體裝置。
半導體裝置12具有導電通孔121及導電端子122。半導體裝置12可為記憶體裝置或堆疊記憶體。導電通孔121可貫穿半導體裝置12。導電端子122可形成於半導體裝置12之上表面或下表面。半導體裝置12可與基板10進行快速信號傳輸。接近於基板10與半導體裝置11之半導體裝置12 係專用於半導體裝置封裝1之主要應用，例如高速或主要運算。
參看圖5B，其提供中介層13及半導體裝置14，且半導體裝置14係設置於中介層13上。中介層13具有扇出結構及功能。在一些實施例中，中介層13可具有導電通孔，用以電連接半導體裝置14與其他裝置。在一些實施例中，中介層13可設計為不具有導電通孔，以節省成本。中介層13之尺寸可基於基板10之尺寸而預先做調整。在一些實施例中，中介層13之投影面積可大於或等於半導體裝置14之投影面積。在一些實施例中，中介層13之投影面積大於半導體裝置14之投影面積的部分可供金屬導線接合(wire bonding) 半導體裝置14與其他半導體裝置或基板。在一些實施例中，中介層13可替換為互連元件33或中介層43。
半導體裝置14具有導電通孔141及導電端子142。半導體裝置14可為記憶體裝置或堆疊記憶體。導電通孔141可貫穿半導體裝置14。導電端子142可形成於半導體裝置14之上表面或下表面。
參看圖5C，將圖5B所示之中介層13及半導體裝置14安置於半導體裝置12上。
參看圖5D，金屬導線15電連接中介層13及基板10以形成導線接合。中介層13用於半導體裝置或晶片間之信號交換及傳輸。中介層13之尺寸取決於導線接合之面積。導線接合之面積（或導線數目）可根據需求而進行調整。中介層13之尺寸小於基板10之尺寸。
參看圖5E，其額外提供另一中介層13及另一半導體裝置14於原先半導體裝置14上，以增加記憶體整體容量。
參看圖5F，金屬導線15電連接該另一中介層13及基板10以形成導線接合，從而形成半導體裝置封裝1。
參看圖5G，接續圖5E，金屬導線15'電連接中介層13及該另一中介層13以形成導線接合，從而形成半導體裝置封裝1'。圖5G同時繪示不同投影面積之中介層13與中介層13’。
圖6A至圖6F說明根據本發明之一些實施例之製造半導體裝置封裝4的方法之一些實施例。
參看圖6A，用於製造半導體裝置封裝4之方法包括提供基板10、半導體裝置11及半導體裝置12。基板10、半導體裝置11及半導體裝置12之配置係類似於圖5A。
參看圖6B，其提供中介層13及半導體裝置14，且半導體裝置14係設置於中介層13上。中介層13及半導體裝置14之配置係類似於圖5B。在一些實施例中，中介層13可替換為互連元件33或中介層43。
參看圖6C，將中介層13及半導體裝置14安置於半導體裝置12上。
參看圖6D，金屬導線15電連接中介層13及基板10以形成導線接合。中介層13用於半導體裝置或晶片間之信號交換及傳輸。中介層13之尺寸取決於導線接合之面積。導線接合之面積（或導線數目）可根據需求而進行調整。中介層13之尺寸小於基板10之尺寸。
參看圖6E，其提供半導體裝置44於半導體裝置14上，以增加記憶體整體容量。半導體裝置44係背對背設置於半導體裝置14上。半導體裝置44之主動面係面向上。
參看圖6F，金屬導線45電連接半導體裝置44及基板10以形成導線接合。
圖7A至圖7F說明根據本發明之一些實施例之製造半導體裝置封裝2的方法之一些實施例。
參看圖7A，用於製造半導體裝置封裝4之方法包括提供基板10、半導體裝置11及半導體裝置12。基板10、半導體裝置11及半導體裝置12之配置係類似於圖5A。
參看圖7B，其提供中介層13及半導體裝置221。中介層13具有扇出結構及功能。在一些實施例中，中介層13可具有通孔。在一些實施例中，中介層13可設計為不具有導電通孔，以節省成本。中介層13之尺寸可基於基板10之尺寸而預先做調整。半導體裝置221之主動面係面向上。半導體裝置221係一記憶體裝置。在一些實施例中，中介層13可替換為互連元件33或中介層43。
參看圖7C，金屬導線25電連接半導體裝置221及中介層13以形成導線接合。接著，第二個半導體裝置221設置於第一個半導體裝置221上。類似地，金屬導線25電連接第二個半導體裝置221及中介層13以形成導線接合。
參看圖7D，第三個半導體裝置221設置於第二個半導體裝置221上。金屬導線25電連接第三個半導體裝置221及中介層13以形成導線接合。
參看圖7E，第三個半導體裝置221及第四個半導體裝置221係類似地設置並經由金屬導線25電連接中介層13以形成導線接合。該等半導體裝置221完成導線接合後形成半導體堆疊22。
參看圖7F，將中介層13及半導體堆疊22安置於半導體裝置12上。金屬導線15電連接該中介層13及基板10以形成導線接合，從而形成半導體裝置封裝2。
除非上下文另外明確規定，否則如本文所用，單數術語「一(a/an)」及「該」可包括複數個指示物。在對一些實施例之描述中，提供「在」另一組件「上」之組件可涵蓋前一組件直接在後一組件上(例如，與後一組件實體接觸)的狀況以及一或多個介入組件位於前一組件與後一組件之間的狀況。
儘管本發明已參看其特定實施例進行描述及說明，但此等描述及說明並不為限制性的。熟習此項技術者應理解，在不脫離如由所附申請專利範圍界定的本發明之真實精神及範疇的情況下，可作出各種改變且可取代等效物。說明可不必按比例繪製。歸因於製造程序及容限，本發明中之藝術再現與實際設備之間可存在區別。可存在並未特定說明的本發明之其他實施例。應將本說明書及圖式視為說明性而非限制性的。可做出修改，以使特定情形、材料、物質組成、方法或程序適應於本發明之目標、精神及範疇。所有此類修改意欲在此處附加之申請專利範圍之範疇內。雖然已參考按特定次序執行之特定操作描述本文中所揭示的方法，但應理解，在不脫離本發明之教示的情況下，可組合、再細分，或重新定序此等操作以形成等效方法。因此，除非本文中特定指示，否則操作之次序及分組並非限制。
1:半導體裝置封裝 1':半導體裝置封裝 1'':半導體裝置封裝 1''':半導體裝置封裝 2:半導體裝置封裝 3:半導體裝置封裝 3':半導體裝置封裝 4:半導體裝置封裝 10:基板 11:半導體裝置 12:半導體裝置 12':半導體裝置 13:中介層 13':中介層 13'':中介層 14:半導體裝置 14':半導體裝置 15:金屬導線 15':金屬導線 17:間隔件 22:半導體裝置 25:金屬導線 33:互連元件 43:互連元件 44:半導體裝置 45:金屬導線 101:導電通孔 112:導電端子 121:導電通孔 122:導電端子 141:導電通孔 142:導電端子 221:半導體裝置 331:導電通孔 332:層 431:導電通孔 432:層
圖1A說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖1B說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖1C說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖1D說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖2說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖3A說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖3B說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖4說明根據本發明之一些實施例之半導體裝置封裝的截面圖。 圖5A說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖5B說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖5C說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖5D說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖5E說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖5F說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖5G說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖6A說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖6B說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖6C說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖6D說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖6E說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖6F說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖7A說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖7B說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖7C說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖7D說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖7E說明根據本發明之一些實施例的製造半導體裝置封裝之方法。 圖7F說明根據本發明之一些實施例的製造半導體裝置封裝之方法。
1:半導體裝置封裝
10:基板
11:半導體裝置
12:半導體裝置
13:中介層
14:半導體裝置
15:金屬導線
101:導電通孔
112:導電端子
121:導電通孔
122:導電端子
141:導電通孔
142:導電端子

Claims (19)

  1. 一種半導體裝置封裝，其包含： 一基板； 一第一半導體裝置，其安置於該基板上並電連接至該基板； 一第一中介層，其設置於該第一半導體裝置上； 一第二半導體裝置，其設置於該第一中介層上且電連接至該第一中介層；及 一金屬導線，其電連接該第一半導體裝置及該第二半導體裝置。
  2. 如請求項1之半導體裝置封裝，其中該基板為一第二中介層。
  3. 如請求項1之半導體裝置封裝，其進一步包含設置於該基板與該第一半導體裝置之間之一第三半導體裝置，該第三半導體裝置電連接該基板及該第一半導體裝置。
  4. 如請求項3之半導體裝置封裝，其中該第三半導體裝置係特殊應用積體電路。
  5. 如請求項1之半導體裝置封裝，其中該第一半導體裝置及該第二半導體裝置係記憶體裝置。
  6. 如請求項1之半導體裝置封裝，其中該第一半導體裝置係用於該半導體裝置封裝之主要應用。
  7. 如請求項1之半導體裝置封裝，其中該第二半導體裝置係用於該半導體裝置封裝之附設應用。
  8. 如請求項2之半導體裝置封裝，其中該第二中介層包含矽穿孔(TSV) 以用於信號傳輸。
  9. 如請求項8之半導體裝置封裝，其中該第二中介層之尺寸係大於該第一中介層之尺寸。
  10. 如請求項1之半導體裝置封裝，其進一步包含設置於該第一中介層上且電連接至該第一中介層之一第四半導體裝置。
  11. 如請求項1之半導體裝置封裝，其進一步包含設置於該第一半導體裝置上之一第三中介層，其中該第一中介層與該第三中介層係並列設置。
  12. 如請求項11之半導體裝置封裝，其進一步包含設置於該第三中介層上且電連接至該第三中介層之一第四半導體裝置。
  13. 一種用於製造一半導體裝置封裝之方法，其包含： 提供一基板及一第一半導體裝置； 提供一第一中介層及一第二半導體裝置，該第二半導體裝置係設置於該第一中介層上； 將該第一中介層安置於該第一半導體裝置上；及 提供一金屬導線以電連接該第一半導體裝置及該第二半導體裝置。
  14. 如請求項13之方法，其中該基板為一第二中介層。
  15. 如請求項13之方法，其進一步包含提供一第三半導體裝置於該基板上，且該第三半導體裝置係電連接該第一半導體裝置及該基板。
  16. 如請求項15之方法，其進一步包含：提供一第三中介層及一第四半導體裝置並將該第三中介層安置於該第二半導體裝置上。
  17. 如請求項15之方法，其中該第三半導體裝置係不同於該等第一及第二半導體裝置。
  18. 如請求項17之方法，其中該第一半導體裝置係接觸該第三半導體裝置，該第一半導體裝置用於該半導體裝置封裝之主要應用。
  19. 如請求項18之方法，其中該等第二及第四半導體裝置用於該半導體裝置封裝之附設應用。
TW108117278A 2019-05-20 2019-05-20 半導體裝置封裝及其製造方法 TW202044426A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108117278A TW202044426A (zh) 2019-05-20 2019-05-20 半導體裝置封裝及其製造方法
CN201910514624.8A CN111968963B (zh) 2019-05-20 2019-06-14 半导体装置封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108117278A TW202044426A (zh) 2019-05-20 2019-05-20 半導體裝置封裝及其製造方法

Publications (1)

Publication Number Publication Date
TW202044426A true TW202044426A (zh) 2020-12-01

Family

ID=73358095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117278A TW202044426A (zh) 2019-05-20 2019-05-20 半導體裝置封裝及其製造方法

Country Status (2)

Country Link
CN (1) CN111968963B (zh)
TW (1) TW202044426A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP2010080801A (ja) * 2008-09-29 2010-04-08 Hitachi Ltd 半導体装置
US9136159B2 (en) * 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
TW201533882A (zh) * 2014-02-21 2015-09-01 Chipmos Technologies Inc 覆晶堆疊封裝

Also Published As

Publication number Publication date
CN111968963B (zh) 2022-12-06
CN111968963A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
TWI587412B (zh) 封裝結構及其製法
JP4742079B2 (ja) ウェハレベルのシステムインパッケージ及びその製造方法
TWI470754B (zh) 成型中介層封裝及其製造方法
TWI616990B (zh) 一種高密度立體封裝的積體電路系統
US9953907B2 (en) PoP device
TWI496270B (zh) 半導體封裝件及其製法
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US8828796B1 (en) Semiconductor package and method of manufacturing the same
TWI495078B (zh) 連接基板及層疊封裝結構
TWI491008B (zh) 晶片結構及多晶片堆疊封裝
KR20140115597A (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
KR20210072181A (ko) 반도체 패키지 및 그의 제조 방법
KR102041635B1 (ko) 반도체 패키지
TWI490959B (zh) 半導體封裝結構及其製作方法
TW202044426A (zh) 半導體裝置封裝及其製造方法
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR101099587B1 (ko) Ｔｓｖ를 이용한 적층 칩 반도체 패키지
KR20210020640A (ko) 반도체 패키지
KR100994209B1 (ko) 반도체 적층 패키지
TW201417650A (zh) 連接基板及層疊封裝結構
JP2002033443A (ja) 半導体モジュール
CN210136865U (zh) 一种晶圆级封装结构
KR100851108B1 (ko) 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법