TW202039925A - 形成具有減少的缺陷的膜堆疊的方法 - Google Patents

形成具有減少的缺陷的膜堆疊的方法 Download PDF

Info

Publication number
TW202039925A
TW202039925A TW108137636A TW108137636A TW202039925A TW 202039925 A TW202039925 A TW 202039925A TW 108137636 A TW108137636 A TW 108137636A TW 108137636 A TW108137636 A TW 108137636A TW 202039925 A TW202039925 A TW 202039925A
Authority
TW
Taiwan
Prior art keywords
processing chamber
torr
substrate
mils
film stack
Prior art date
Application number
TW108137636A
Other languages
English (en)
Inventor
蔣志鈞
葛尼斯 巴拉蘇拔馬尼安
阿卡基特羅伊 巴曼
小尻英博
新海 韓
迪尼斯 帕奇
汪傳穎
陳玥
戴米恩拉伊 班傑民拉伊
尼契爾蘇丁達勞 喬拉普
福諾格提倫 尼古言
迷格爾Ｓ 方
荷西安吉羅 奧萊夫
天財 林
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202039925A publication Critical patent/TW202039925A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本案提供了一種形成具有減少的缺陷的膜堆疊的方法，並且方法包括以下步驟：將基板定位在處理腔室內的基板支撐件上；及依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊。方法也包括以下步驟：在處理腔室內產生沉積電漿的同時向電漿分佈調變器供應大於5安培（A）的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下。

Description

形成具有減少的缺陷的膜堆疊的方法
本揭示內容的實施例大致與記憶體製造製程相關，且更特定而言是與製造具有低介電常數及減少的電阻率的3D記憶單元的方法相關。
不斷增長的需求持續推動對成本較低的具有較小幾何形狀的高容量、高效能電腦記憶設備的需要。為此，將記憶單元的元件堆疊在彼此頂部上以產生三維（3D）記憶單元，例如垂直閘極3D記憶單元。一種此類技術是NAND快閃記憶體，一般見於記憶卡、USB快閃碟、固態碟、及用於資料儲存及傳輸的其他類似的設備中。在NAND快閃記憶體中，由電晶體製作的記憶單元串聯連接且堆疊呈垂直的層以產生密集封裝、高容量的記憶設備。與通常的硬碟相比，快閃碟一般使用較少的電力且更耐用，因為快閃碟不包含移動的部件。如此，對於增加快閃碟的容量同時減少它們的尺寸及成本有著極大的興趣。
隨著閃存技術的進步，對於如何在小尺度上產生高容量設備而言仍然存在限制。例如，在微觀尺度上結合的不同材料具有不同的物理性質，這在快閃記憶設備中導致不均勻性。由於氧化矽/多晶矽（OP）堆疊及/或氧化物/氮化物（ON）堆疊的集成性質，許多垂直3D記憶單元包括OP堆疊及/或ON堆疊。然而，有問題的是，在沉積氧化矽及多晶矽層期間，污染物通常累積在沉積的層上且在整個形成的膜堆疊或元件內造成缺陷。污染物通常是來自偶然沉積於處理腔室的內表面（例如面板）上的殘餘材料的薄片或其他顆粒。
因此，需要改善的製造不具有缺陷或具有非常低濃度的缺陷的記憶結構（例如3D記憶單元）的方法。
本文中所描述及論述的實施例提供形成具有減少的缺陷的膜堆疊（例如記憶結構）的方法。在一或更多個實施例中，形成膜堆疊的方法包括以下步驟：將基板定位在處理腔室內的基板支撐件上；及依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊。方法也包括以下步驟：在處理腔室內生成沉積電漿的同時向電漿分佈調變器供應大於5安培（A）的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下。
在一些實施例中，形成膜堆疊的方法包括以下步驟：在第一調理製程期間將處理腔室暴露於調理電漿，其中處理腔室包含設置在基板支撐件上方的面板。方法也包括以下步驟：將基板定位在處理腔室內的基板支撐件上；將基板支撐件移動到上部位置，上部位置與面板分離達窄間隔，其中如在基板支撐件與面板之間所測量到的，窄間隔為約50密耳到1,000密耳；及依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部。方法更包括以下步驟：將包含基板的基板支撐件移動到下部位置，下部位置與面板分離達寬間隔，其中如在基板支撐件與面板之間所測量到的，寬間隔大於1,000密耳；在將包含基板的基板支撐件移動到下部位置的同時，在處理腔室內維持約10托到約40托的壓力；從處理腔室移除包含膜堆疊的下部的基板；及在第二調理製程期間將處理腔室暴露於調理電漿。方法也包括以下步驟：將包含膜堆疊的下部的基板定位在處理腔室內的基板支撐件上；將基板支撐件移動到與面板分離達窄間隔的上部位置；及依序沉積多晶矽層及氧化矽層以在處理腔室內在膜堆疊的上部上產生膜堆疊的上部。方法更包括以下步驟：將基板支撐件移動到與面板分離達寬間隔的下部位置；從處理腔室移除包含膜堆疊的上部的基板；及在第三調理製程期間將處理腔室暴露於調理電漿。
在其他的實施例中，形成膜堆疊的方法包括以下步驟：在第一調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿；將基板定位在處理腔室內的基板支撐件上；及依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部。多晶矽層及氧化矽層是藉由以下步驟來沉積的：在處理腔室內生成沉積電漿的同時，向電漿分佈調變器供應大於5 A的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下。方法也包括以下步驟：從處理腔室移除包含膜堆疊的下部的基板；及在第二調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿。方法更包括以下步驟：將包含膜堆疊的下部的基板定位在處理腔室內的基板支撐件上；及依序沉積多晶矽層及氧化矽層以在處理腔室內在膜堆疊的上部上產生膜堆疊的上部。多晶矽層及氧化矽層是在以下步驟的同時沉積的：向電漿分佈調變器供應大於5 A的電流且在處理腔室內生成沉積電漿；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下。方法包括以下步驟：從處理腔室移除包含膜堆疊的上部的基板；及在第三調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿。
本文中所描述及論述的實施例提供形成具有最低限度的缺陷或不具有缺陷的膜堆疊（例如記憶結構）的方法。在一或更多個實施例中，形成膜堆疊的方法包括以下步驟：在第一調理製程期間將處理腔室暴露於調理電漿、吹掃氣體、及排氣；將基板定位在處理腔室內的基板支撐件上；及依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部。多晶矽層及氧化矽層是藉由以下步驟來沉積的：在處理腔室內生成沉積電漿的同時，向電漿分佈調變器供應電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿。
方法也包括以下步驟：從處理腔室移除包含膜堆疊的下部的基板；及在第二調理製程期間，將處理腔室暴露於調理電漿、吹掃氣體、及排氣。方法更包括以下步驟：將包含膜堆疊的下部的基板定位在處理腔室內的基板支撐件上；及依序沉積多晶矽層及氧化矽層以該處理腔室內在膜堆疊的上部上產生膜堆疊的上部。多晶矽層及氧化矽層是在以下步驟的同時沉積的：向電漿分佈調變器供應電流且在處理腔室內生成沉積電漿；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿。
方法包括以下步驟：從處理腔室移除包含膜堆疊的上部的基板；及在第三調理製程期間，將處理腔室暴露於調理電漿、吹掃氣體、及排氣。在第一調理製程、第二調理製程、及/或第三調理製程期間，將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿達約5秒到約60秒。又，在第一調理製程、第二調理製程、及/或第三調理製程期間，處理腔室處於約5托到約50托的壓力下，並且暴露於具有約5 L/min到約30 L/min的流速的吹掃氣體。
圖1描繪依據一或更多個實施例的處理系統100的橫截面圖，該處理系統包含處理腔室102，該處理腔室用在本文中所描述及論述的沉積及調理製程期間。沉積及調理製程形成具有減少的缺陷的薄膜堆疊及元件。在一或更多個實例中，薄膜堆疊及元件可以是或包括用在垂直3D記憶單元中的氧化矽/多晶矽（OP）堆疊及/或氧化物/氮化物（ON）堆疊。
處理腔室102是沉積腔室（例如電漿增強化學氣相沉積（PE-CVD）腔室），並且可以用來沉積各種類型的材料、進行退火（電漿及/或熱退火）、基板清潔、及用於執行其他的處理技術。處理腔室102包括蓋104、底部106、及一個、兩個、三個、四個、或更多個側面或壁108。每個壁108均可以包括熱絕緣及電絕緣的襯墊或環110及導電的襯墊或環112。熱絕緣及電絕緣的襯墊110包含一或更多種熱絕緣及電絕緣的材料，例如陶瓷、石英、氧化矽、氧化鋁、或上述項目的任何組合。導電環112包含一或更多種導電材料或金屬，例如鋁、鋼、不銹鋼、上述項目的合金、或上述項目的任何組合。
處理腔室102也包括設置在其中的淋噴頭114及托座或基板支撐組件120。製程區域105位在淋噴頭114與基板支撐組件120之間且與該淋噴頭及該基板支撐組件相鄰。基板101定位或用其他方式設置在製程區域105內的基板支撐組件120上。淋噴頭114連接到電漿電源116（例如RF產生器），以在製程區域105內生成電漿118。基板支撐組件120包含基板支撐件122、包含在基板支撐件122內部的加熱器124、及耦接到基板支撐件122的軸桿126。在一或更多種配置中，如圖1中所描繪，導電環112被設置在基板支撐件122與淋噴頭114之間。一或更多個電極128耦接到基板支撐件122及RF濾波器130及接地132且在該基板支撐件與該RF濾波器與該接地之間電連通。基板支撐件122、電極128、RF濾波器130、及接地132為製程區域105中所生成的電漿118提供第一電漿出口。
處理系統100也包含電漿分佈調變器（PPM）140，該電漿分佈調變器經由導電環112與處理腔室102耦接及電連通。可以調變或用其他方式調整PPM 140以提供所需的電漿分佈，包括製程區域105內及基板101上的形狀及位置。一或更多個電極142耦接到導電環112、PPM 140、及接地144且在該導電環、該PPM、與該接地之間電連通。導電環112、電極142、PPM 140、及接地144為製程區域105中所生成的電漿118提供第二電漿出口。與處理系統100、處理腔室102、PPM 140、及其元件類似的處理系統是可從應用材料有限公司購得的Precision™ PECVD腔室。與PPM 140類似的電漿分佈調變器可從Comet Plasma Control Technologies購得。
圖2是依據一或更多個實施例形成具有最低限度的缺陷或不具有缺陷的膜堆疊（例如記憶結構）的方法200的流程圖。方法200包括用於處理或調理處理腔室的製程及用於沉積材料以形成膜堆疊的製程。所沉積的材料包括多晶矽層及氧化矽層，該等層依序沉積以產生膜堆疊的下部及上部。方法200簡要描述及論述如下。
在210處，在第一調理製程期間將空的處理腔室（例如不包含基板的腔室）暴露於調理電漿及吹掃循環。
在220處，將基板定位或用其他方式設置在處理腔室內的基板支撐件上。
在230處，在沉積製程期間依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部。
在240處，從處理腔室抽回或用其他方式移除包含膜堆疊的下部的基板。
在250處，在第二調理製程期間將空的處理腔室暴露於調理電漿及吹掃循環。
在260處，將基板定位或用其他方式設置在處理腔室內的基板支撐件上。
在270處，在沉積製程期間依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的上部。將膜堆疊的上部沉積或用其他方式形成於膜堆疊的下部上。
在280處，從處理腔室抽回或用其他方式移除包含膜堆疊的上部及下部的基板。
在290處，在第三調理製程期間將空的處理腔室暴露於調理電漿及吹掃循環。
在一或更多個實施例中，提供了一種形成具有減少的缺陷的膜堆疊的方法，並且方法包括以下步驟：在210處在第一調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿；在220處將基板定位在處理腔室內的基板支撐件上；及在230處依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部。多晶矽層及氧化矽層是藉由以下步驟來沉積的：在處理腔室內生成沉積電漿的同時，向電漿分佈調變器供應大於5 A的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下。方法也包括以下步驟：在240處，從處理腔室移除包含膜堆疊的下部的基板；及在250處，在第二調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿。方法更包括以下步驟：在260處，將包含膜堆疊的下部的基板定位在處理腔室內的基板支撐件上；及在270處，依序沉積多晶矽層及氧化矽層以在處理腔室內在膜堆疊的上部上產生膜堆疊的上部。多晶矽層及氧化矽層是藉由以下步驟來沉積的：在處理腔室內生成沉積電漿的同時向電漿分佈調變器供應大於5 A的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下。方法包括以下步驟：在280處，從處理腔室移除包含膜堆疊的上部的基板；及在290處，在第三調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿。
方法200的額外細節描述及論述如下。
在210處，處理腔室不包含基板，並且面板及處理腔室的其他內表面一般包含沉積在其上的殘餘材料。這些殘餘材料可能從表面剝離及破裂且最終在處理腔室中造成薄片、顆粒、及其他污染物，該等污染物最終污染基板表面，從而對膜堆疊或對應的元件造成缺陷。處理腔室包含設置在基板支撐件上方的面板。可以將空的基板支撐件（不包含基板）背向面板移動到下部位置，該下部位置與面板分離達寬間隔的距離。在一些實例中，如在基板支撐件與面板之間所測量到的，寬間隔大於1,000密耳，例如約2,000密耳到約10,000密耳或約3,000密耳到約5,000密耳。
在一或更多個實施例中，在調理製程中的任一者期間，基板支撐件與面板之間的寬間隔大於1,000密耳，例如約1,500密耳、約2,000密耳、約2,500密耳、約3,000密耳、約3,500密耳、或約4,000密耳到約5,000密耳、約6,000密耳、約7,000密耳、約8,000密耳、約9,000密耳、約10,000密耳、約12,000密耳、或更大。例如，在調理製程期間，基板支撐件與面板之間的寬間隔大於1,000密耳到約12,000密耳、大於1,000密耳到約10,000密耳、大於1,000密耳到約8,000密耳、大於1,000密耳到約6,000密耳、大於1,000密耳到約5,000密耳、大於1,000密耳到約4,000密耳、約2,000密耳到約12,000密耳、約2,000密耳到約10,000密耳、約2,000密耳到約8,000密耳、約2,000密耳到約6,000密耳、約2,000密耳到約5,000密耳、約2,000密耳到約4,000密耳、約3,000密耳到約12,000密耳、約3,000密耳到約10,000密耳、約3,000密耳到約8,000密耳、約3,000密耳到約6,000密耳、約3,000密耳到約5,000密耳、或約3,000密耳到約4,000密耳。
將處理腔室暴露於第一調理製程以清潔及乾燥處理腔室。第一調理製程可以是或包括清潔及乾燥製程。在第一調理製程期間，將處理腔室暴露於調理電漿及吹掃循環。吹掃循環包括以下步驟：將處理腔室暴露於相對高壓下的吹掃循環，及將處理腔室排氣。
在一或更多個實例中，在第一調理製程期間，將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿達約5秒到約60秒、約10秒到約45秒、或約15秒到約30秒。又，在第一調理製程期間，處理腔室處於約5托到約50托的壓力下，並且暴露於具有約5 L/min到約30 L/min的流速的吹掃氣體。吹掃氣體是或包含氮氣、氬氣、氦氣、或上述項目的任何組合。
在調理製程中的任一者期間，調理電漿處於約100瓦特、約200瓦特、約300瓦特、或約400瓦特到約500瓦特、約600瓦特、約700瓦特、約800瓦特、約900瓦特、或約1,000瓦特的功率。例如，在調理製程中的任一者期間，調理電漿處於約100瓦特到約1,000瓦特、約100瓦特到約800瓦特、約100瓦特到約600瓦特、約100瓦特到約500瓦特、約100瓦特到約300瓦特、約250瓦特到約1,000瓦特、約250瓦特到約800瓦特、約250瓦特到約600瓦特、約250瓦特到約500瓦特、約250瓦特到約300瓦特、約400瓦特到約1,000瓦特、約400瓦特到約800瓦特、約400瓦特到約600瓦特、或約400瓦特到約500瓦特的功率。
在調理製程中的任一者期間，處理腔室處於約5托、約10托、約15托、或約20托到約25托、約30托、約40托、約50托、約70托、或約100托的壓力下。例如，在調理製程中的任一者期間，處理腔室處於約5托到約100托、約5托到約80托、約5托到約60托、約5托到約50托、約5托到約40托、約5托到約25托、約5托到約15托、約5托到約10托、約10托到約100托、約10托到約80托、約10托到約60托、約10托到約50托、約10托到約40托、約10托到約25托、約20托到約100托、約20托到約80托、約20托到約60托、約20托到約50托、約20托到約40托、或約20托到約30托的壓力下。
在調理製程中的任一者期間，將處理腔室暴露於具有約3 L/min、約5 L/min、約6 L/min、約8 L/min、約10 L/min、約12 L/min、或約15 L/min到約18 L/min、約20 L/min、約22 L/min、約25 L/min、約28 L/min、約30 L/min、約40 L/min、或約50 L/min的流速的吹掃氣體。在一些實例中，在調理製程中的任一者期間，將處理腔室暴露於具有約3 L/min到約50 L/min、約5 L/min到約50 L/min、約5 L/min到約40 L/min、約5 L/min到約30 L/min、約5 L/min到約25 L/min、約5 L/min到約20 L/min、約5 L/min到約15 L/min、約5 L/min到約10 L/min、約10 L/min到約50 L/min、約10 L/min到約40 L/min、約10 L/min到約30 L/min、約10 L/min到約25 L/min、約10 L/min到約20 L/min、約10 L/min到約15 L/min、約15 L/min到約50 L/min、約15 L/min到約40 L/min、約15 L/min到約30 L/min、約15 L/min到約25 L/min或約15 L/min到約20 L/min的流速的吹掃氣體。
在220處，將基板定位、安置、或用其他方式設置在處理腔室內的基板支撐件上。可以藉由基板支撐件上的加熱器將基板加熱到所需的製程溫度。可以將包含基板的基板支撐件朝向面板移動到上部位置，該上部位置與面板分離達窄間隔的距離。在一些實例中，如在基板支撐件與面板之間所測量到的，窄間隔為約50密耳到1,000密耳、約100密耳到500密耳、或約150密耳到350密耳。
在沉積製程（例如沉積多晶矽層及氧化矽層）期間，基板支撐件與面板之間的窄間隔為約50密耳、約100密耳、約150密耳、約200密耳、或約250密耳到約300密耳、約350密耳、約400密耳、約450密耳、約500密耳、約600密耳、約800密耳、或1,000密耳。例如，在沉積製程期間，基板支撐件與面板之間的窄間隔為約50密耳到1,000密耳、約50密耳到約800密耳、約50密耳到約600密耳、約50密耳到約500密耳、約50密耳到約400密耳、約100密耳到1,000密耳、約100密耳到約800密耳、約100密耳到約600密耳、約100密耳到約500密耳、約100密耳到約400密耳、約200密耳到1,000密耳、約200密耳到約800密耳、約200密耳到約600密耳、約200密耳到約500密耳、約200密耳到約400密耳、約200密耳到約300密耳、約200密耳到約250密耳、或約250密耳到約350密耳。
在230處，在一或更多個沉積製程（例如PE-CVD製程及/或熱CVD製程）期間，依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部。在沉積製程期間，基板支撐件與面板相距窄間隔。多晶矽層可以是摻雜過的，並且一般包含p型摻雜的多晶矽或n型摻雜的多晶矽。對於p型摻雜的多晶矽而言，多晶矽層包含磷、氮、砷、或上述項目的任何組合。在一或更多個實例中，多晶矽層包含摻磷多晶矽。
在一或更多個實施例中，多晶矽層是藉由以下步驟來沉積、形成、或用其他方式產生的：在PE-CVD製程期間，將基板暴露於沉積氣體，該沉積氣體包含一或更多種矽前驅物、一或更多種磷前驅物、及一或更多種載體氣體。在一些實例中，矽前驅物包含矽烷，並且載體氣體包含氬氣、氦氣、氖氣、或上述項目的任何組合。
在其他的實施例中，氧化矽層是藉由以下步驟來沉積、形成、或用其他方式產生的：在PE-CVD製程期間，將基板暴露於沉積氣體，該沉積氣體包含一或更多種矽前驅物、一或更多種氧前驅物、及一或更多種載體氣體。在一些實例中，矽前驅物包含正矽酸四乙酯，氧前驅物包含一氧化氮、氧、臭氧、水、或上述項目的任何組合，並且載體氣體包含氬氣、氦氣、氖氣、或上述項目的任何組合。
在沉積材料（例如多晶矽層及氧化矽層）的同時，在沉積製程期間，將處理腔室維持或加壓到大於2托的壓力，例如約3托、約4托、約5托、約8托、或約10托到約12托、約15托、約20托、約30托、約50托、約75托、約85托、約100托、或約120托。在一或更多個實例中，在沉積製程期間，在沉積材料的同時，將處理腔室維持或加壓到大於2托到約120托、大於2托到約100托、大於2托到約80托、大於2托到約60托、大於2托到約50托、大於2托到約40托、大於2托到約30托、大於2托到約20托、大於2托到約10托、約3托到約120托、約3托到約100托、約3托到約80托、約3托到約60托、約3托到約50托、約3托到約40托、約3托到約30托、約3托到約20托、約3托到約10托、約4托到約120托、約4托到約100托、約4托到約80托、約4托到約60托、約4托到約50托、約4托到約40托、約4托到約30托、約4托到約20托、或約4托到約10托的壓力。
在沉積材料（例如多晶矽層及氧化矽層）的同時，在沉積製程期間，將基板加熱到約400℃、約425℃、約450℃、約475℃、或約500℃到約525℃、約550℃、約575℃、約600℃、約625℃、約650℃、或約700℃的溫度。例如，在沉積製程期間，在沉積材料的同時，將基板加熱到約400℃到約700℃、約425℃到約700℃、約450℃到約700℃、約475℃到約700℃、約500℃到約700℃、約550℃到約700℃、約600℃到約700℃、約400℃到約650℃、約425℃到約650℃、約450℃到約650℃、約475℃到約650℃、約500℃到約650℃、約550℃到約650℃、約600℃到約650℃、約400℃到約600℃、約425℃到約600℃、約450℃到約600℃、約475℃到約600℃、約500℃到約600℃、約550℃到約600°C溫度。
在一或更多個實例中，點燃製程氣體以生成PE-CVD製程中所使用的沉積電漿。製程氣體可以是或包括氬氣、氦氣、氖氣、矽烷、或上述項目的任何組合。用大於2 L/min的速率將製程氣體引入或流動到處理腔室中，速率例如約2.5 L/min、約3 L/min、約3.5 L/min、約4 L/min、或約5 L/min到約6 L/min、約7 L/min、約8 L/min、約9 L/min、約10 L/min、約12 L/min、或更大。在一或更多個實例中，用大於2 L/min到約12 L/min、大於2 L/min到約10 L/min、大於2 L/min到約8 L/min、大於2 L/min到約6 L/min、大於2 L/min到約5 L/min、約3 L/min到約12 L/min、約3 L/min到約10 L/min、約3 L/min到約8 L/min、約3 L/min到約6 L/min、約3 L/min到約5 L/min、約5 L/min到約12 L/min、約5 L/min到約10 L/min、約5 L/min到約8 L/min、或約5 L/min到約6 L/min的速率將製程氣體引入或流動到處理腔室中。
在沉積製程（例如沉積多晶矽層及氧化矽層）期間，沉積電漿處於約200瓦特、約250瓦特、約300瓦特、約400瓦特、或約500瓦特到約600瓦特、約800瓦特、約1,000瓦特、約1,500瓦特、約2,000瓦特、約2,500瓦特、約3,000瓦特、或更大的功率下。在一或更多個實例中，沉積電漿處於約200瓦特到約3,000瓦特、約200瓦特到約2,500瓦特、約200瓦特到約2,000瓦特、約200瓦特到約1,500瓦特、約200瓦特到約1,000瓦特、約200瓦特到約800瓦特、約200瓦特到約500瓦特、約250瓦特到約3,000瓦特、約250瓦特到約2,500瓦特、約250瓦特到約2,000瓦特、約250瓦特到約1,500瓦特、約250瓦特到約1,000瓦特、約250瓦特到約800瓦特、約250瓦特到約500瓦特、約500瓦特到約3,000瓦特、約500瓦特到約2,500瓦特、約500瓦特到約2,000瓦特、約500瓦特到約1,500瓦特、約500瓦特到約1,000瓦特、或約500瓦特到約800瓦特的功率下。
在處理腔室內生成沉積電漿的同時，向PPM供應電流。可以在生成沉積電漿及沉積材料（例如多晶矽層及氧化矽層）的同時，調變或用其他方式調整電流。在一或更多個實施例中，在生成沉積電漿的同時，向PPM供應大於2.5安培（A）、大於3 A、大於4 A、或大於5 A的電流。在一些實例中，電流大於5 A、為約5.5 A、約6 A、約7 A、約8 A、約9 A、或約10 A到約12 A、約14 A、約15 A、約18 A、或約20 A。例如，電流大於5 A到約20 A、大於5 A到約18 A、大於5 A到約15 A、大於5 A到約12 A、大於5 A到約10 A、大於5 A到約8 A、約6 A到約20 A、約6 A到約18 A、約6 A到約15 A、約6 A到約12 A、約6 A到約10 A、約6 A到約8 A、約7 A到約20 A、約7 A到約18 A、約7 A到約15 A、約7 A到約12 A、約7 A到約10 A、約8 A到約20 A、約8 A到約18 A、約8 A到約15 A、約8 A到約12 A、約8 A到約10 A、約9 A到約20 A、約9 A到約18 A、約9 A到約15 A、約9 A到約12 A、或約9 A到約10 A。
在240處，如在基板支撐件與面板之間所測量到的，將包含具有膜堆疊的下部的基板的基板支撐件背向面板移動到大於1,000密耳的寬間隔的距離。在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約3托到約50托的壓力下。高壓防止顆粒及/或其他污染物收集或用其他方式沉積在將基板支撐件移動到下部位置的基板的上表面上及/或減少該等顆粒及/或其他污染物的量。一旦處於下部位置且處理腔室被吹掃，就從處理腔室抽回或用其他方式移除基板。
在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約3托、約5托、約8托、約10托、約12托、約15托、約18托、約20托、或約22托到約25托、約28托、約30托、約35托、約40托、約45托、或約50托的壓力下。例如，在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約3托到約50托、約5托到約50托、約10托到約50托、約15托到約50托、約18托到約50托、約20托到約50托、約22托到約50托、約25托到約50托、約28托到約50托、約30托到約50托、約35托到約50托、約40托到約50托、約3托到約40托、約5托到約40托、約10托到約40托、約15托到約40托、約18托到約40托、約20托到約40托、約22托到約40托、約25托到約40托、約28托到約40托、約30托到約40托、約35托到約40托、約3托到約30托、約5托到約30托、約10托到約30托、約15托到約30托、約18托到約30托、約20托到約30托、約22托到約30托、約25托到約30托、或約28托到約30托的壓力下。
在一或更多個實例中，寬間隔為約2,000密耳到約10,000密耳，並且在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約10托到約40托的壓力下。在一些實例中，寬間隔為約3,000密耳到約5,000密耳，並且在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約15托到約35托的壓力下。在其他的實例中，寬間隔為約3,500密耳到約4,500密耳，並且在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約20托到約30托的壓力下。
在250處，在第二調理製程期間將空的處理腔室暴露於調理電漿及吹掃循環。在第二調理製程期間，基板支撐件與面板相距窄間隔。
將處理腔室暴露於第二調理製程以清潔及乾燥處理腔室。第二調理製程可以是或包括清潔及乾燥製程。在第二調理製程期間，將處理腔室暴露於調理電漿及吹掃循環。吹掃循環包括以下步驟：將處理腔室暴露於相對高壓下的吹掃循環，及將處理腔室排氣。
在第二調理製程期間，將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿達約5秒到約60秒、約10秒到約45秒、或約15秒到約30秒。又，在第二調理製程期間，處理腔室處於約5托到約50托的壓力下，並且暴露於具有約5 L/min到約30 L/min的流速的吹掃氣體。吹掃氣體是或包含氮氣、氬氣、氦氣、或上述項目的任何組合。
在260處，將基板定位、安置、或用其他方式設置在處理腔室內的基板支撐件上。可以藉由基板支撐件上的加熱器將基板加熱到所需的製程溫度。可以將包含基板的基板支撐件朝向面板移動到窄間隔的距離。在一些實例中，如在基板支撐件與面板之間所測量到的，窄間隔為約50密耳到1,000密耳、約100密耳到500密耳、或約150密耳到350密耳。
在270處，在一或更多個沉積製程（例如PE-CVD製程及/或熱CVD製程）期間，依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的上部。將膜堆疊的上部沉積或用其他方式形成於膜堆疊的下部上。在沉積製程期間，基板支撐件與面板相距窄間隔。多晶矽層可以是摻雜過的，並且一般包含p型摻雜的多晶矽或n型摻雜的多晶矽。對於p型摻雜的多晶矽而言，多晶矽層包含磷、氮、砷、或上述項目的任何組合。在一或更多個實例中，多晶矽層包含摻磷多晶矽。可以針對膜堆疊的上部用與針對膜堆疊的下部相同的方式及製程沉積多晶矽層及氧化矽層。
在280處，如在基板支撐件與面板之間所測量到的，將包含膜堆疊的上部及下部的基板背向面板移動到大於1,000密耳的寬間隔的距離。在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約3托到約50托的壓力下。280處的製程可以與240處的製程類似或相同。高壓防止顆粒及/或其他污染物收集或用其他方式沉積在將基板支撐件移動到下部位置的基板的上表面上及/或減少該等顆粒及/或其他污染物的量。一旦處於下部位置且處理腔室被吹掃，就從處理腔室抽回或用其他方式移除基板。
在一或更多個實例中，寬間隔為約2,000密耳到約10,000密耳，並且在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約10托到約40托的壓力下。在一些實例中，寬間隔為約3,000密耳到約5,000密耳，並且在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約15托到約35托的壓力下。在其他的實例中，寬間隔為約3,500密耳到約4,500密耳，並且在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約20托到約30托的壓力下。
在290處，在第三調理製程期間將空的處理腔室暴露於調理電漿及吹掃循環。在第三調理製程期間，基板支撐件與面板相距窄間隔。
將處理腔室暴露於第三調理製程以清潔及乾燥處理腔室。第三調理製程可以是或包括清潔及乾燥製程。在第三調理製程期間，將處理腔室暴露於調理電漿及吹掃循環。吹掃循環包括以下步驟：將處理腔室暴露於相對高壓下的吹掃循環，及將處理腔室排氣。
在第三調理製程期間，將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿達約5秒到約60秒、約10秒到約45秒、或約15秒到約30秒。又，在第三調理製程期間，處理腔室處於約5托到約50托的壓力下，並且暴露於具有約5 L/min到約30 L/min的流速的吹掃氣體。吹掃氣體是或包含氮氣、氬氣、氦氣、或上述項目的任何組合。
膜堆疊的下部及上部中的每一者獨立地包含約10對、約15對、約20對、約25對、或約30對到約35對、約40對、約45對、約50對、或約60對的多晶矽層及氧化矽層。在一些實例中，膜堆疊的下部及上部中的每一者獨立地包含約10對到約60對、約15對到約50對、或約20對到約40對的多晶矽層及氧化矽層。
膜堆疊包含約30對、約40對、約50對、或約60對到約70對、約80對、約90對、約100對、或約120對的多晶矽層及氧化矽層。在一或更多個實例中，膜堆疊包含約30對到約120對、約40對到約120對、約50對到約120對、約70對到約120對、約85對到約120對、約100對到約120對、約30對到約100對、約40對到約100對、約50對到約100對、約70對到約100對、約85對到約100對、約30對到約80對、約40對到約80對、約50對到約80對、約70對到約80對的多晶矽層及氧化矽層。
膜堆疊的上表面（包括下部及上部的每個上表面）包含小於200個具有小於0.5 µm的顆粒尺寸的缺陷，例如從0個、2個、5個、8個、約10個、約12個、約15個、約20個、約25個、或約30個缺陷到約35個、約40個、約50個、約60個、約70個、約80個、約100個、約120個、約150個、約180個、或約195個缺陷，該等缺陷具有小於0.5 µm的顆粒尺寸。例如，膜堆疊的上表面（包括下部及上部的每個上表面）包含從0個到小於200個、0個到約195個、0個到約180個、0個到約150個、0個到約100個、0個到約80個、0個到約60個、0個到約50個、0個到約40個、0個到約30個、0個到約20個、0個到約10個、約10個到小於200個、約10個到約195個、約10個到約180個、約10個到約150個、約10個到約100個、約10個到約80個、約10個到約60個、約10個到約50個、約10個到約40個、約10個到約30個、約10個到約20個、約20個到小於200個、約20個到約195個、約20個到約180個、約20個到約150個、約20個到約100個、約20個到約80個、約20個到約60個、約20個到約50個、約20個到約40個、或約20個到約30個具有小於0.5 µm的顆粒尺寸的缺陷。
膜堆疊的上表面（包括下部及上部的每個上表面）包含小於50個具有大於0.5 µm的顆粒尺寸的缺陷，例如從0個、1個、2個、3個、5個、8個、約10個、約12個、約15個、約18個、或約20個缺陷到約22個、約25個、約30個、約35個、約40個、約45個、約48個缺陷，該等缺陷具有大於0.5 µm的顆粒尺寸。例如，膜堆疊的上表面（包括下部及上部的每個上表面）包含從0個到小於50個、0個到約48個、0個到約45個、0個到約40個、0個到約35個、0個到約30個、0個到約25個、0個到約20個、0個到約18個、0個到約15個、0個到約12個、0個到約10個、0個到約5個、約5個到小於50個、約5個到約48個、約5個到約45個、約5個到約40個、約5個到約35個、約5個到約30個、約5個到約25個、約5個到約20個、約5個到約18個、約5個到約15個、約5個到約12個、約5個到約10個、約10個到小於50個、約10個到約48個、約10個到約45個、約10個到約40個、約10個到約35個、約10個到約30個、約10個到約25個、約10個到約20個、約10個到約18個、約10個到約15個、或約10個到約12個具有大於0.5 µm的顆粒尺寸的缺陷。
本揭示內容的實施例更與以下段落中的任一者或更多者相關：
1.一種形成具有減少的缺陷的膜堆疊的方法，方法包括以下步驟：將基板定位在處理腔室內的基板支撐件上；依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊；在處理腔室內生成沉積電漿的同時向電漿分佈調變器供應大於5安培（A）的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下。
2.一種形成具有減少的缺陷的膜堆疊的方法，方法包括以下步驟：在第一調理製程期間將處理腔室暴露於調理電漿，其中處理腔室包括設置在基板支撐件上方的面板；將基板定位在處理腔室內的基板支撐件上；將基板支撐件移動到上部位置，該上部位置與面板分離達窄間隔，其中如在基板支撐件與面板之間所測量到的，窄間隔為約50密耳到1,000密耳；依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部；將包含基板的基板支撐件移動到下部位置，該下部位置與面板分離達寬間隔，其中如在基板支撐件與面板之間所測量到的，寬間隔大於1,000密耳；在將包含基板的基板支撐件移動到下部位置的同時，在處理腔室內維持約10托到約40托的壓力；從處理腔室移除包括膜堆疊的下部的基板；在第二調理製程期間將處理腔室暴露於調理電漿；將包括膜堆疊的下部的基板定位在處理腔室內的基板支撐件上；將基板支撐件移動到與面板分離達窄間隔的上部位置；依序沉積多晶矽層及氧化矽層以在處理腔室內在膜堆疊的上部上產生膜堆疊的上部；將基板支撐件移動到與面板分離達寬間隔的下部位置；從處理腔室移除包括膜堆疊的上部的基板；及在第三調理製程期間將處理腔室暴露於調理電漿。
3.一種形成具有減少的缺陷的膜堆疊的方法，方法包括以下步驟：在第一調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿；將基板定位在處理腔室內的基板支撐件上；依序沉積多晶矽層及氧化矽層以在基板上產生膜堆疊的下部，其中沉積多晶矽層及氧化矽層的步驟更包括以下步驟：在處理腔室內生成沉積電漿的同時，向電漿分佈調變器供應大於5 A的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下；從處理腔室移除包括膜堆疊的下部的基板；在第二調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿；將包括膜堆疊的下部的基板定位在處理腔室內的基板支撐件上；依序沉積多晶矽層及氧化矽層以在處理腔室內在膜堆疊的上部上產生膜堆疊的上部，其中沉積多晶矽層及氧化矽層的步驟更包括以下步驟：在處理腔室內生成沉積電漿的同時向電漿分佈調變器供應大於5 A的電流；在沉積多晶矽層及氧化矽層的同時將基板暴露於沉積電漿；及在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在大於2托到約100托的壓力下；從處理腔室移除包括膜堆疊的上部的基板；及在第三調理製程期間將處理腔室暴露於約100瓦特到約800瓦特的功率下的調理電漿。
4.如段落1-3中的任一者所述的方法，其中膜堆疊的上表面包括小於200個具有小於0.5 µm的顆粒尺寸的缺陷。
5.如段落1-4中的任一者所述的方法，其中膜堆疊的上表面包括從0個缺陷到約80個缺陷，該等缺陷具有小於0.5 µm的顆粒尺寸。
6.如段落1-5中的任一者所述的方法，其中膜堆疊的上表面包括小於50個具有大於0.5 µm的顆粒尺寸的缺陷。
7.如段落6所述的方法，其中膜堆疊的上表面包括從0個缺陷到約25個缺陷，該等缺陷具有大於0.5 µm的顆粒尺寸。
8.如段落1-7中的任一者所述的方法，更包括以下步驟：在沉積多晶矽層及氧化矽層的同時，用電漿分佈調變器調整沉積電漿。
9.如段落8所述的方法，其中處理腔室更包括設置在基板支撐件上方的淋噴頭及設置在基板支撐件與淋噴頭之間的導電環，並且其中電漿分佈調變器耦接到導電環。
10.如段落1-9中的任一者所述的方法，其中在生成沉積電漿時，送到電漿分佈調變器的電流大於8 A到約20 A。
11.如段落1-10中的任一者所述的方法，其中在生成沉積電漿時，送到電漿分佈調變器的電流為約9 A到約15 A。
12.如段落1-11中的任一者所述的方法，其中沉積電漿處於約200瓦特到約3,000瓦特的功率下。
13.如段落1-12中的任一者所述的方法，其中沉積電漿處於約250瓦特到約2,000瓦特的功率下。
14.如段落1-13中的任一者所述的方法，其中處理腔室更包括設置在基板支撐件上方的面板，並且在沉積多晶矽層及氧化矽層之前，更包括以下步驟：將基板支撐件移動到上部位置，該上部位置與面板分離達窄間隔，其中如在基板支撐件與面板之間所測量到的，窄間隔為約50密耳到1,000密耳。
15.如段落14所述的方法，其中窄間隔為約100密耳到約500密耳。
16.如段落15所述的方法，其中窄間隔為約200密耳到約300密耳。
17.如段落1-16中的任一者所述的方法，其中處理腔室更包括設置在基板支撐件上方的面板，並且在產生膜堆疊之後，更包括以下步驟：將包含基板的基板支撐件移動到下部位置，該下部位置與面板分離達寬間隔，其中如在基板支撐件與面板之間所測量到的，寬間隔大於1,000密耳；及在將包含基板的基板支撐件移動到下部位置的同時，在處理腔室內維持約3托到約50托的壓力。
18.如段落17所述的方法，其中寬間隔為約2,000密耳到約10,000密耳。
19.如段落17或18所述的方法，其中在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約10托到約40托的壓力下。
20.如段落17-19中的任一者所述的方法，其中寬間隔為約3,000密耳到約5,000密耳。
21.如段落17-20中的任一者所述的方法，其中在將包含基板的基板支撐件移動到下部位置的同時，將處理腔室維持在約15托到約35托的壓力下。
22.如段落1-21中的任一者所述的方法，更包括以下步驟：點燃製程氣體以生成沉積電漿，其中製程氣體包括氬氣、氦氣、氖氣、矽烷、或上述項目的任何組合。
23.如段落22所述的方法，更包括以下步驟：用大於2 L/min的速率將製程氣體引入到處理腔室中。
24.如段落23所述的方法，其中用約3 L/min到約10 L/min的速率將製程氣體引入到處理腔室中。
25.如段落1-24中的任一者所述的方法，其中在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在約3托到約50托的壓力下。
26.如段落1-25中的任一者所述的方法，其中在沉積多晶矽層及氧化矽層的同時，將處理腔室維持在約4托到約20托的壓力下。
27.如段落1-26中的任一者所述的方法，其中在沉積多晶矽層及氧化矽層的同時，將基板加熱到約450℃到約650℃的溫度。
28.如段落1-27中的任一者所述的方法，其中膜堆疊包括約30對到約100對的多晶矽層及氧化矽層。
29.如段落1-28中的任一者所述的方法，其中多晶矽層包括p型摻雜的多晶矽或n型摻雜的多晶矽。
30.如段落1-29中的任一者所述的方法，其中多晶矽層包括摻磷多晶矽。
31.如段落1-30中的任一者所述的方法，更包括以下步驟：在電漿增強化學氣相沉積製程期間將基板暴露於沉積氣體以沉積多晶矽層，沉積氣體包括矽前驅物、磷前驅物、及載體氣體。
32.如段落31所述的方法，其中矽前驅物包括矽烷，並且磷前驅物包括磷化氫。
33.如段落1-32中的任一者所述的方法，更包括以下步驟：在電漿增強化學氣相沉積製程期間將基板暴露於沉積氣體以沉積氧化矽層，沉積氣體包括矽前驅物、氧前驅物、及載體氣體。
34.如段落33所述的方法，其中矽前驅物包括正矽酸四乙酯，並且氧前驅物包括氧化氮。
35.如段落1-34中的任一者所述的方法，其中在將基板定位在基板支撐件上之前，更包括以下步驟：將處理腔室暴露於調理製程，該調理製程包括以下步驟：將處理腔室暴露於調理電漿；將處理腔室暴露於吹掃氣體；及將處理腔室排氣。
36.如段落1-35中的任一者所述的方法，其中調理製程包括清潔及乾燥製程。
37.如段落1-36中的任一者所述的方法，其中將處理腔室暴露於調理電漿達約5秒到約60秒且該調理電漿處於約100瓦特到約800瓦特的功率下。
38.如段落1-37中的任一者所述的方法，其中處理腔室處於約5托到約50托的壓力下，並且暴露於具有約5 L/min到約30 L/min的流速的吹掃氣體。
39.如段落38所述的方法，其中壓力為約20托到約30托，並且流速為約15 L/min到約25 L/min。
40.如段落38所述的方法，其中：處理腔室更包括設置在基板支撐件上方的面板；基板支撐件被設置在下部位置處，該下部位置與面板分離達寬間隔；及如在基板支撐件與面板之間所測量到的，寬間隔大於1,000密耳。
41.如段落40所述的方法，其中寬間隔為約2,000密耳到約10,000密耳。
42.如段落40所述的方法，其中寬間隔為約3,000密耳到約5,000密耳。
43.如段落1-42中的任一者所述的方法，其中在基板上產生膜堆疊之後，更包括以下步驟：從處理腔室移除基板，及將處理腔室暴露於調理製程，該調理製程包括以下步驟：將處理腔室暴露於調理電漿；將處理腔室暴露於吹掃氣體；及將處理腔室排氣。
44.如段落43所述的方法，其中調理製程包括清潔及乾燥製程。
45.如段落43所述的方法，其中將處理腔室暴露於調理電漿達約5秒到約60秒且該調理電漿處於約100瓦特到約800瓦特的功率下。
46.如段落43所述的方法，其中處理腔室處於約5托到約50托的壓力下，並且暴露於具有約5 L/min到約30 L/min的流速的吹掃氣體；及/或其中吹掃氣體包括氮氣、氬氣、氦氣、或上述項目的任何組合。
47.如段落46所述的方法，其中壓力為約20托到約30托，且流速為約15 L/min到約25 L/min。
48.如段落46所述的方法，其中：處理腔室更包括設置在基板支撐件上方的面板；基板支撐件被設置在下部位置處，該下部位置與面板分離達寬間隔；及如在基板支撐件與面板之間所測量到的，寬間隔大於1,000密耳。
49.如段落48所述的方法，其中寬間隔為約2,000密耳到約10,000密耳。
50.如段落48所述的方法，其中寬間隔為約3,000密耳到約5,000密耳。
51.如段落1-50中的任一者所述的方法，其中膜堆疊包括下部及上部，其中下部及上部中的每一者均包括多晶矽層及氧化矽層，並且其中下部被設置在基板上且上部被設置在下部上。
52.如段落51所述的方法，其中產生膜堆疊的步驟更包括以下步驟：依序沉積多晶矽層及氧化矽層以產生膜堆疊的下部；從處理腔室移除包括膜堆疊的下部的基板；將處理腔室暴露於調理製程；將包括膜堆疊的下部的基板安置到處理腔室中；及接著依序沉積多晶矽層及氧化矽層以產生膜堆疊的上部。
53.如段落52所述的方法，其中調理製程包括以下步驟：將處理腔室暴露於調理電漿；將處理腔室暴露於吹掃氣體；及接著將處理腔室排氣。
54.如段落1-53中的任一者所述的方法，其中調理製程包括清潔及乾燥製程。
55.如段落1-54中的任一者所述的方法，其中將處理腔室暴露於調理電漿達約5秒到約60秒且該調理電漿處於約100瓦特到約800瓦特的功率下。
56.如段落1-55中的任一者所述的方法，其中處理腔室處於約5托到約50托的壓力下，並且暴露於具有約5 L/min到約30 L/min的流速的吹掃氣體；及/或其中吹掃氣體包括氮氣、氬氣、氦氣、或上述項目的任何組合。
57.如段落56所述的方法，其中壓力為約20托到約30托，並且流量流速為約15 L/min到約25 L/min。
58.如段落52所述的方法，其中：處理腔室更包括設置在基板支撐件上方的面板；在調理製程期間，基板支撐件被設置在下部位置處，該下部位置與面板分離達寬間隔；及如在基板支撐件與面板之間所測量到的，寬間隔大於1,000密耳。
59.如段落58所述的方法，其中寬間隔為約2,000密耳到約10,000密耳。
60.如段落58所述的方法，其中寬間隔為約3,000密耳到約5,000密耳。
61.如段落52所述的方法，其中：處理腔室更包括設置在基板支撐件上方的面板；在沉積多晶矽層及氧化矽層的同時，基板支撐件被設置在上部位置處，該上部位置與面板分離達窄間隔；及如在基板支撐件與面板之間所測量到的，窄間隔為約50密耳到1,000密耳。
62.如段落61所述的方法，其中窄間隔為約100密耳到約500密耳。
63.如段落61所述的方法，其中窄間隔為約200密耳到約300密耳。
儘管上述內容是針對本揭示內容的實施例，但也可以在不脫離本揭示內容的基本範圍的情況下設計其他的及另外的實施例，且本揭示內容的範圍是由隨後申請專利範圍所決定的。本文中所述的所有文件皆以引用方式併入本文中，包括任何優先權文件及/或測試程序，條件是它們與本文不矛盾。如根據前述的一般說明及具體實施例所理解的，儘管已經說明及描述了本揭示內容的形式，但也可以在不脫離本揭示內容的精神及範圍的情況下作出各種修改。因此，本揭示內容不旨在受限於此。同樣地，就法律而言，用語「包括（comprising）」被認為與用語「包括（including）」同義。同樣地，每當組成、元件、或元件群組的前面加上過渡短語「包括」時，應了解，吾人也考慮在組成、元件、或多個元件的敘述的前面加上過渡短語「基本上由...組成」、「由...組成」、「選自由...所組成的群組」、或「是」的相同組成或元件群組，反之亦然。
已經使用一組數值上限及一組數值下限來描述某些實施例及特徵。應理解，包括任兩個值的組合（例如任何下限值與任何上限值的組合、任兩個下限值的組合、及/或任兩個上限值的組合）的範圍是被考慮的，除非另有指示。某些下限、上限、及範圍出現在以下的一或更多個請求項中。
100:處理系統 101:基板 102:處理腔室 104:蓋 105:製程區域 106:底部 108:壁 110:熱絕緣及電絕緣的襯墊或環 112:導電的襯墊或環 114:淋噴頭 116:電漿電源 118:電漿 120:基板支撐組件 122:基板支撐件 124:加熱器 126:軸桿 128:電極 130:RF濾波器 132:接地 140:電漿分佈調變器（PPM） 142:電極 144:接地 200:方法 210:步驟 220:步驟 230:步驟 240:步驟 250:步驟 260:步驟 270:步驟 280:步驟 290:步驟
可以藉由參照實施例來獲得上文所簡要概述的本揭示內容的更詳細說明以及可以用來詳細了解本揭示內容的上述特徵的方式，附圖中繪示了該等實施例中的一些。然而，要注意，附圖僅繪示此揭示內容的典型實施例，且因此不要將該等附圖視為本揭示內容的範圍的限制，因為本揭示內容可以容許其他同等有效的實施例。
圖1描繪依據一或更多個實施例的處理腔室的橫截面圖，該處理腔室可以使用在本文中所描述及論述的製程期間。
圖2是依據一或更多個實施例形成具有減少的缺陷的膜堆疊的方法的流程圖。
為了促進了解，已儘可能使用相同的參考標號來標誌圖式中共有的相同構件。所預期的是，可以在不另外詳述的情況下有益地將一個實施例的構件及特徵併入其他實施例。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
210:步驟
220:步驟
230:步驟
240:步驟
250:步驟
260:步驟
270:步驟
280:步驟
290:步驟

Claims (20)

  1. 一種形成具有減少的缺陷的一膜堆疊的方法，該方法包括以下步驟： 將一基板定位在一處理腔室內的一基板支撐件上； 依序沉積多晶矽層及氧化矽層以在該基板上產生該膜堆疊； 在該處理腔室內產生一沉積電漿的同時向一電漿分佈調變器供應大於5安培（A）的一電流； 在沉積該等多晶矽層及該等氧化矽層的同時將該基板暴露於該沉積電漿；以及 在沉積該等多晶矽層及該等氧化矽層的同時，將該處理腔室維持在大於2托到約100托的一壓力下。
  2. 如請求項1所述的方法，其中該膜堆疊的一上表面包括小於200個具有小於0.5 µm的一顆粒尺寸的缺陷，並且其中該膜堆疊的一上表面包括小於50個具有大於0.5 µm的一顆粒尺寸的缺陷。
  3. 如請求項1所述的方法，更包括以下步驟：在沉積該等多晶矽層及該等氧化矽層的同時，用該電漿分佈調變器調整該沉積電漿，並且其中在產生該沉積電漿的同時，送到該電漿分佈調變器的該電流大於8 A到約20 A。
  4. 如請求項1所述的方法，其中在產生該沉積電漿的同時，送到該電漿分佈調變器的該電流為約9 A到約15 A，並且其中該沉積電漿處於約200瓦特到約3,000瓦特的一功率下。
  5. 如請求項1所述的方法，其中該處理腔室更包括設置在該基板支撐件上方的一面板，並且在沉積該等多晶矽層及該等氧化矽層之前，更包括以下步驟：將該基板支撐件移動到一上部位置，該上部位置與該面板分離達一窄間隔，其中如在該基板支撐件與該面板之間所測量到的，該窄間隔為約50密耳到1,000密耳。
  6. 如請求項5所述的方法，其中該窄間隔為約100密耳到約500密耳。
  7. 如請求項1所述的方法，其中該處理腔室更包括設置在該基板支撐件上方的一面板，並且在產生該膜堆疊之後，更包括以下步驟： 將包含該基板的該基板支撐件移動到一下部位置，該下部位置與該面板分離達一寬間隔，其中如在該基板支撐件與該面板之間所測量到的，該寬間隔大於1,000密耳；以及 在將包含該基板的該基板支撐件移動到該下部位置的同時，在該處理腔室內維持約3托到約50托的一壓力。
  8. 如請求項7所述的方法，其中該寬間隔為約2,000密耳到約10,000密耳，並且其中在將包含該基板的該基板支撐件移動到該下部位置的同時，將該處理腔室維持在約10托到約40托的一壓力下。
  9. 如請求項1所述的方法，更包括以下步驟： 用大於2 L/min的一速率將一製程氣體引入到該處理腔室中；以及 點燃該製程氣體以生成該沉積電漿，其中該製程氣體包括氬氣、氦氣、氖氣、矽烷、或上述項目的任何組合。
  10. 如請求項1所述的方法，更包括以下步驟： 在沉積該等多晶矽層及該等氧化矽層的同時，在該處理腔室內維持約3托到約50托的一壓力；以及 在沉積該等多晶矽層及該等氧化矽層的同時，將該基板加熱到約450℃到約650℃的一溫度。
  11. 如請求項1所述的方法，其中該膜堆疊包括約30對到約100對的該多晶矽層及該氧化矽層；並且其中該多晶矽層包括一p型摻雜的多晶矽或一n型摻雜的多晶矽。
  12. 如請求項1所述的方法，其中該膜堆疊包括一下部及一上部，其中該下部及該上部中的每一者均包括該等多晶矽層及該等氧化矽層，並且其中該下部被設置在該基板上且該上部被設置在該下部上。
  13. 如請求項12所述的方法，其中產生該膜堆疊的步驟更包括以下步驟： 依序沉積該等多晶矽層及該等氧化矽層以產生該膜堆疊的該下部； 從該處理腔室移除包括該膜堆疊的該下部的該基板； 將該處理腔室暴露於一調理製程； 將包括該膜堆疊的該下部的該基板安置到該處理腔室中；以及接著 依序沉積該等多晶矽層及該等氧化矽層以產生該膜堆疊的該上部。
  14. 如請求項13所述的方法，其中該調理製程包括以下步驟： 將該處理腔室暴露於一調理電漿； 將該處理腔室暴露於一吹掃氣體；以及接著 將該處理腔室排氣， 其中該處理腔室處於約5托到約50托的一壓力下，並且暴露於具有約5 L/min到約30 L/min的一流速的該吹掃氣體。
  15. 如請求項13所述的方法，其中： 該處理腔室更包括設置在該基板支撐件上方的一面板； 該基板支撐件在該調理製程期間被設置在一下部位置處，該下部位置與該面板分離達一寬間隔；以及 如在該基板支撐件與該面板之間所測量到的，該寬間隔大於1,000密耳。
  16. 如請求項15所述的方法，其中該寬間隔為約2,000密耳到約10,000密耳。
  17. 如請求項13所述的方法，其中： 該處理腔室更包括設置在該基板支撐件上方的一面板； 在沉積該等多晶矽層及該等氧化矽層的同時，該基板支撐件被設置在一上部位置處，該上部位置與該面板分離達一窄間隔；以及 如在該基板支撐件與該面板之間所測量到的，該窄間隔為約50密耳到1,000密耳。
  18. 如請求項17所述的方法，其中該窄間隔為約100密耳到約500密耳。
  19. 一種形成具有減少的缺陷的一膜堆疊的方法，該方法包括以下步驟： 在一第一調理製程期間將一處理腔室暴露於一調理電漿，其中該處理腔室包括設置在一基板支撐件上方的一面板； 將一基板定位在該處理腔室內的該基板支撐件上； 將該基板支撐件移動到一上部位置，該上部位置與該面板分離達一窄間隔，其中如在該基板支撐件與該面板之間所測量到的，該窄間隔為約50密耳到1,000密耳； 依序沉積多晶矽層及氧化矽層以在該基板上產生該膜堆疊的一下部； 將包含該基板的該基板支撐件移動到一下部位置，該下部位置與該面板分離達一寬間隔，其中如在該基板支撐件與該面板之間所測量到的，該寬間隔大於1,000密耳； 在將包含該基板的該基板支撐件移動到該下部位置的同時，在該處理腔室內維持約10托到約40托的一壓力； 從該處理腔室移除包括該膜堆疊的該下部的該基板； 在一第二調理製程期間將該處理腔室暴露於該調理電漿； 將包括該膜堆疊的該下部的該基板定位在該處理腔室內的該基板支撐件上； 將該基板支撐件移動到與該面板分離達該窄間隔的該上部位置； 依序沉積該等多晶矽層及該等氧化矽層以在該處理腔室內在該膜堆疊的該上部上產生該膜堆疊的一上部； 將該基板支撐件移動到與該面板分離達該寬間隔的該下部位置； 從該處理腔室移除包括該膜堆疊的該上部的該基板；以及 在一第三調理製程期間將該處理腔室暴露於該調理電漿。
  20. 一種形成具有減少的缺陷的一膜堆疊的方法，該方法包括以下步驟： 在一第一調理製程期間將一處理腔室暴露於約100瓦特到約800瓦特的一功率下的一調理電漿； 將一基板定位在該處理腔室內的一基板支撐件上； 依序沉積多晶矽層及氧化矽層以在該基板上產生該膜堆疊的一下部，其中沉積該等多晶矽層及該等氧化矽層的步驟更包括以下步驟： 在該處理腔室內生成一沉積電漿的同時向一電漿分佈調變器供應大於5安培（A）的一電流； 在沉積該等多晶矽層及該等氧化矽層的同時將該基板暴露於該沉積電漿；以及 在沉積該等多晶矽層及該等氧化矽層的同時，將該處理腔室維持在大於2托到約100托的一壓力下； 從該處理腔室移除包括該膜堆疊的該下部的該基板； 在一第二調理製程期間將該處理腔室暴露於約100瓦特到約800瓦特的該功率下的該調理電漿； 將包括該膜堆疊的該下部的該基板定位在該處理腔室內的該基板支撐件上； 依序沉積該等多晶矽層及該等氧化矽層以在該處理腔室內在該膜堆疊的該上部上產生該膜堆疊的一上部，其中沉積該等多晶矽層及該等氧化矽層的步驟更包括以下步驟： 在該處理腔室內生成該沉積電漿的同時向該電漿分佈調變器供應大於5 A的該電流； 在沉積該等多晶矽層及該等氧化矽層的同時將該基板暴露於該沉積電漿；以及 在沉積該等多晶矽層及該等氧化矽層的同時，將該處理腔室維持在大於2托到約100托的該壓力下； 從該處理腔室移除包括該膜堆疊的該上部的該基板；以及 在一第三調理製程期間將該處理腔室暴露於約100瓦特到約800瓦特的該功率下的該調理電漿。
TW108137636A 2019-01-14 2019-10-18 形成具有減少的缺陷的膜堆疊的方法 TW202039925A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962791996P 2019-01-14 2019-01-14
US62/791,996 2019-01-14

Publications (1)

Publication Number Publication Date
TW202039925A true TW202039925A (zh) 2020-11-01

Family

ID=71516818

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137636A TW202039925A (zh) 2019-01-14 2019-10-18 形成具有減少的缺陷的膜堆疊的方法

Country Status (7)

Country Link
US (1) US11145504B2 (zh)
JP (1) JP2022517347A (zh)
KR (1) KR20210104918A (zh)
CN (1) CN113302717A (zh)
SG (1) SG11202107279UA (zh)
TW (1) TW202039925A (zh)
WO (1) WO2020149904A1 (zh)

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143410A1 (en) * 1997-03-24 2003-07-31 Applied Materials, Inc. Method for reduction of contaminants in amorphous-silicon film
KR100825130B1 (ko) 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US6677247B2 (en) 2002-01-07 2004-01-13 Applied Materials Inc. Method of increasing the etch selectivity of a contact sidewall to a preclean etchant
KR100470129B1 (ko) 2002-01-25 2005-02-04 학교법인 포항공과대학교 계면특성이 우수한 박막 트랜지스터의 제조방법
US6905939B2 (en) 2002-02-27 2005-06-14 Applied Materials, Inc. Process for forming silicon oxide material
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6869838B2 (en) 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
US20080090425A9 (en) 2002-06-12 2008-04-17 Christopher Olsen Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US6924191B2 (en) 2002-06-20 2005-08-02 Applied Materials, Inc. Method for fabricating a gate structure of a field effect transistor
US20040018738A1 (en) 2002-07-22 2004-01-29 Wei Liu Method for fabricating a notch gate structure of a field effect transistor
US6897131B2 (en) 2002-09-20 2005-05-24 Applied Materials, Inc. Advances in spike anneal processes for ultra shallow junctions
US7540920B2 (en) 2002-10-18 2009-06-02 Applied Materials, Inc. Silicon-containing layer deposition with silicon compounds
US7429540B2 (en) 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US20070286965A1 (en) * 2006-06-08 2007-12-13 Martin Jay Seamons Methods for the reduction and elimination of particulate contamination with cvd of amorphous carbon
US7651955B2 (en) 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US20060286774A1 (en) 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
JP5822823B2 (ja) 2009-04-21 2015-11-24 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 膜厚不均一性および粒子性能を改善するｃｖｄ装置
DE102009051347A1 (de) * 2009-10-30 2011-05-12 Sunfilm Ag Verfahren zur Herstellung von Halbleiterschichten
US20120142172A1 (en) 2010-03-25 2012-06-07 Keith Fox Pecvd deposition of smooth polysilicon films
KR101678512B1 (ko) * 2012-03-22 2016-11-22 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
US9157730B2 (en) 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
US20160260602A1 (en) * 2013-11-04 2016-09-08 Applied Materials, Inc. Adhesion improvements for oxide-silicon stack
US10246772B2 (en) 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures
US10410878B2 (en) * 2017-10-31 2019-09-10 American Air Liquide, Inc. Hydrofluorocarbons containing —NH2 functional group for 3D NAND and DRAM applications

Also Published As

Publication number Publication date
WO2020149904A1 (en) 2020-07-23
KR20210104918A (ko) 2021-08-25
US20200227258A1 (en) 2020-07-16
US11145504B2 (en) 2021-10-12
SG11202107279UA (en) 2021-07-29
CN113302717A (zh) 2021-08-24
JP2022517347A (ja) 2022-03-08

Similar Documents

Publication Publication Date Title
TWI449121B (zh) 調節基板溫度之基板支撐件及其應用
US9039912B2 (en) Batch-type remote plasma processing apparatus
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
TWI508181B (zh) 高遷移率單塊ｐ-ｉ-ｎ二極體
CN108231624A (zh) 基板处理设备
US20220115592A1 (en) Conformal damage-free encapsulation of chalcogenide materials
KR20200104923A (ko) 실리콘 질화물 박막들을 위한 처리 방법들
TWI842908B (zh) 多站半導體處理中的可獨立調整流路傳導性
TW201521091A (zh) 對氧化物－矽堆疊的黏附性改良
TW201604312A (zh) 立式熱處理裝置、立式熱處理裝置之運轉方法及記錄媒體
US20110300716A1 (en) Method of improving film non-uniformity and throughput
CN114375348A (zh) 于工艺腔室表面或部件上形成保护涂层的方法
TWI776396B (zh) 用於沉積低介電常數介電膜的系統及方法
TWI859190B (zh) 透過脈衝式rf電漿之膜形成
TW202039925A (zh) 形成具有減少的缺陷的膜堆疊的方法
JP2011176177A (ja) 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
TW200834688A (en) Prevention of film deposition on PECVD process chamber wall
JP5797156B2 (ja) 大気圧プラズマ処理装置および薄膜形成方法
JP2015015272A (ja) 半導体装置の製造方法及び基板処理装置
CN116529850A (zh) 硼硅膜中的硼浓度可调性
US20230416909A1 (en) Method for formation of conformal ald sio2 films
JP2005294559A (ja) ラジカル発生方法及びラジカル発生器、薄膜堆積装置
WO2016111832A1 (en) Laminate and core shell formation of silicide nanowire
KR20240138486A (ko) 플라즈마를 사용한 유전체 재료 층 형성 방법
WO2023162072A1 (ja) 成膜方法、半導体装置の製造方法、成膜装置、およびプログラム