TW202036562A - 正交雙埠隨機存取記憶體裝置及其操作方法 - Google Patents

正交雙埠隨機存取記憶體裝置及其操作方法 Download PDF

Info

Publication number
TW202036562A
TW202036562A TW108139134A TW108139134A TW202036562A TW 202036562 A TW202036562 A TW 202036562A TW 108139134 A TW108139134 A TW 108139134A TW 108139134 A TW108139134 A TW 108139134A TW 202036562 A TW202036562 A TW 202036562A
Authority
TW
Taiwan
Prior art keywords
row
port
line
dual
bit
Prior art date
Application number
TW108139134A
Other languages
English (en)
Other versions
TWI714325B (zh
Inventor
麥可 歐康尼爾 科馬克
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202036562A publication Critical patent/TW202036562A/zh
Application granted granted Critical
Publication of TWI714325B publication Critical patent/TWI714325B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本案提供一種正交雙埠隨機存取記憶體(ORAM)記憶單元。ORAM記憶單元可以包含資料儲存元件、第一埠位元線、及可實質上垂直於第一埠位元線的第二埠位元線。ORAM記憶單元可進一步包含第一字元線，其可實質上垂直於第一埠位元線，其中當啟用第一字元線時，ORAM記憶單元可用以從資料儲存元件讀取資料至第一埠位元線。ORAM記憶單元可進一步包含第二字元線，其可實質上垂直於第二埠位元線，其中當啟用第二字元線時，ORAM記憶單元可用以從資料儲存元件讀取資料至第二埠位元線。

Description

正交雙埠隨機存取記憶體(ORAM)
半導體記憶體為在基於半導體的積體電路上實施的電子資料儲存裝置。半導體記憶體具有許多不同類型，及具有比其他資料儲存技術更快的存取時間。例如，一位元組資料通常可在幾奈秒內寫入半導體記憶體或從半導體記憶體讀取，而用於旋轉儲存器(諸如硬磁碟)的存取時間則在毫秒範圍內。由於此些原因等，半導體記憶體用作電腦的主要儲存機構，以保存電腦當前正在處理的資料等。
100,400:ORAM記憶單元
102:資料儲存元件
104:第一埠A旁通閘極
106:第二埠A旁通閘極
108:第一埠B旁通閘極
110:第二埠B旁通閘極
112:第一反相器
114:第二反相器
116:埠A字元線
118:埠B字元線
120:第一埠A位元線
122:第二埠A位元線
124:第一埠B位元線
126:第二埠B位元線
128:儲存節點
130:儲存節點條
200:正交雙埠隨機存取記憶體(ORAM)記憶體陣列
205:列i字元線
210:列j字元線
215:第一行位元線
220:第二行位元線
225,345,410:列資料埠
230:行m字元線
235:行n字元線
240:第一列位元線
245:第二列位元線
250,350,420:行資料埠
255,305:第一列
260,310:第二列
265,325:第一行
270,330:第二行
300:記憶體陣列
315:第三列
320:第四列
335:第三行
340:第四行
405:列位址
415:行位址
500:晶片佈局
505:ORAM陣列面積
510:列資料I/O埠區域
515:行資料I/O埠區域
520:列存取邏輯區域
525:行存取邏輯區域
530:第一控制邏輯區域
535:第二控制邏輯區域
600:方法
605:開始方塊
610,620,630,640:階段
當結合附圖閱讀時，根據以下詳細描述可更好地理解本揭示案的態樣。應注意，根據工業標準實踐，各種特徵未按比例繪製。事實上，為論述清楚，各特徵的尺寸可任意地增加或縮小。
第1圖係繪示根據一些實施例的記憶單元的示意圖。
第2圖係繪示根據一些實施例的正交雙埠隨機存取記憶體(Orthogonal Dual Port Ram；ORAM)記憶體陣列 的示意圖。
第3圖係繪示根據一些實施例的允許記憶體陣列的單循環列存取及單循環行存取兩者。
第4圖係繪示根據一些實施例的本揭示案使用八位元字ORAM實施實例的態樣。
第5圖係繪示根據一些實施例的晶片佈局圖。
第6圖係繪示根據一些實施例的用於提供ORAM記憶體陣列的方法。
以下揭示內容提供許多不同實施例或實例，以便實現所提供標的的不同特徵。下文描述部件及排列的特定實例以簡化本揭示內容。當然，此等實例僅為實例且不意欲為限制性。舉例而言，在隨後描述中在第二特徵上方或在第二特徵上第一特徵的形成可包括第一及第二特徵形成為直接接觸的實施例，以及亦可包括額外特徵可形成在第一及第二特徵之間，使得第一及第二特徵可不直接接觸的實施例。另外，本揭示案在各實例中可重複元件符號及/或字母。此重複為出於簡單清楚的目的，且本身不指示所論述各實施例及/或配置之間的關係。
另外，空間相對用語，諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者，在此為便於描述可用於描述諸圖中所圖示一個元件或特徵與另一(些)元件或(多個)特徵的關係。除圖形中描繪的方向外，空 間相對用語意圖是包含元件在使用或操作中的不同方向。裝置可為不同朝向(旋轉90度或在其他的方向)及可因此同樣地解釋在此使用的空間相對的描述詞。
靜態隨機存取記憶體(Static Random Access Memory；SRAM)為一種類型的半導體記憶體，其使用雙穩態電路儲存位元形式的資料而不需要更新。SRAM單元可稱為位元單元，因為它可儲存一位元的資訊。記憶體陣列包括佈置成列及行的多個位元單元。記憶體陣列中的每個位元單元可包括至電源電壓及至參考電壓的連接。位元線(Bit Lines；BL)可用於存取位元單元，其中字元線(Word Line；WL)控制至位元線的連接物。字元線可耦接至記憶體陣列的列中的位元單元，其中對不同列提供不同字元線。
雙埠隨機存取記憶體(Dual-ported RAM；DPRAM)可包含一種類型的隨機存取記憶體，其可允許同時或幾乎同時發生多次讀取或寫入，不同於一次可允許一次存取的單埠隨機存取記憶體。大部分CPU可將處理器暫存器實施為小雙埠或多埠隨機存取記憶體。
在下文描述SRAM記憶單元時，本揭示案的實施例可使用任何類型的雙埠位元單元實施，雙埠位元單元包括例如：動態隨機存取記憶體(DRAM)、磁阻隨機存取記憶體(MRAM)、電阻性隨機存取記憶體(Resistive Random-access Memory；RRAM)等等。使用DRAM時，分別對於埠A及埠B中的一者，可能存在連接至儲存 節點的兩個存取裝置。因為DRAM讀取循環可能為破壞性的並且可能需要資料回寫，所以處理併發的多次存取可能不得不仔細處理。當本揭示案的實施例可使用雙埠位元單元(亦即，兩個完整的讀取/寫入埠)時，亦可使用兩個埠位元單元(例如，埠A為唯寫通道及埠B為唯讀通道)。後者的功能可能限於單向資料流，但可具有更小的、低功率、更簡單的外圍。
習用記憶體陣列可設置成以下情況：陣列行中的記憶單元可藉由一或多個位元線連接，並且所有位元線可並聯運行。因此在一個存取循環中可存取一位元、一字元或一列，但要在行中單獨存取位元，可運行多次列存取，並且可從每個循環累積感興趣的資料，丟棄所有其他位元。因此，當期望行存取時，習用方法可能耗時且耗電。
本揭示案的實施例可允許記憶體陣列的單循環列存取及單循環行存取兩者。例如，本揭示案的實施例可用以加速矩陣乘法，其中可存取一個矩陣列中的元素，並接著乘以另一陣列的行中的元素，從而將結果寫入結式矩陣的列或行。
雙埠SRAM位元單元的陣列可由本揭示案的實施例提供，其中可更改位元單元以具有一個埠的字元線及位元線，此埠的字元線及位元線設置成與第二埠的字元線及位元線正交。此可啟用一個埠在單個循環中從陣列的列中讀取或寫入至陣列的列，而第二埠亦可在單個循環中從陣列的行中讀取或寫入至陣列的行。因此，本揭示案的實施 例可例如在計算引擎中使用，其中矩陣處理/計算(例如，乘積累積)可頻繁進行及/或對速度加功率的運算(例如，神經網路、交易引擎、圖解、過濾)很重要。因此，本揭示案的實施例可提供例如基於陣列架構的完全正交的雙埠八電晶體(eight transistor；8T)記憶單元(亦即，位元單元)至矩陣處理，此矩陣處理可能需要多次列及行存取(例如，神經網路處理器、交易引擎等等)。
揭示的實例因此可提供單循環陣列行及陣列列的隨機存取，從而允許兩個埠來讀取及寫入，並且減少陣列存取功率。本揭示案的實施例可提供例如8T位元單元埠A，其正交於包括正交雙埠記憶體架構的埠B位元單元架構。本揭示案的實施例可啟用系統「列」及「行」處理，並且可減少「列」及「行」處理的系統功率。
第1圖圖示根據本揭示案的實施例的正交雙埠隨機存取記憶體(ORAM)記憶單元100。ORAM記憶單元100可以包含「雙埠」SRAM記憶單元，具有例如埠A及埠B。如第1圖圖示，ORAM記憶單元100可以包含資料儲存元件102、第一埠A旁通閘極104(亦即，PGA1)、第二埠A旁通閘極106(亦即，PGA2)、第一埠B旁通閘極108(亦即，PGB1)、及第二埠B旁通閘極110(亦即，PGB2)。資料儲存元件102可包括第一反相器112及第二反相器114。ORAM記憶單元100可進一步包括：埠A字元線116(亦即，WLA1)、埠B字線118(亦即，WLB1)、第一埠A位元線120(亦即，ABL1)、 第二埠A位元線122(亦即，ABLB1)、第一埠B位元線124(亦即，BBL1)、及第二埠B位元線126(亦即，BBLB1)。ORAM記憶單元100可進一步包括儲存節點(Storage Node；SN)128及儲存節點條(Storage Node Bar；SNB)130。
如第1圖圖示，第一埠A位元線120及第二埠A位元線122可實質上並聯。類似地，第一埠B位元線124及第二埠B位元線126可實質上並聯。根據本揭示案的實施例，第一埠A位元線120及第二埠A位元線122可實質上垂直於第一埠B位元線124及第二埠B位元線126。另外，埠A字元線116可實質上垂直於埠B字元線118。
第一反相器112及第二反相器114可彼此交叉耦接以形成SN 128及SNB 130(亦即，SN「條」)。SN 128與SNB 130可互補。例如，一個字元線儲存節點可偏壓以傳送對應於邏輯「1」的第一電壓，而另一資料儲存節點可偏壓以傳送對應於邏輯「0」的第二電壓。因而，第一反相器112及第二反相器114可以互相加強的方式儲存一位元的資料。
第一埠A旁通閘極104、第二埠A旁通閘極106、第一埠B旁通閘極108、及第二埠B旁通閘極110的每一者可包括電晶體，並且可基於是否啟用埠A字元線116及埠B字元線118來選擇性地將SN 128及SNB 130分別耦接至第一埠A位元線120、第二埠A位元線122、第一埠B位元線124、及第二埠B位元線126。此可允許 資料選擇性地從資料儲存元件102讀取或寫入至資料儲存元件102。第一反相器112及第二反相器114可每者包含兩個電晶體，因而可認為ORAM記憶單元100為八電晶體(亦即，「8T」)記憶單元或位元單元。
關於埠A，第一埠A旁通閘極104可電耦接至SN 128，及第二埠A旁通閘極106可電耦接至SNB 130。基於埠A字元線116的電壓，第一埠A旁通閘極104將SN 128選擇性地耦接至第一埠A位元線120，而基於埠A字元線116的電壓，第二埠A旁通閘極106將SNB 130選擇性地耦接至第二埠A位元線122。第一埠A位元線120及第二埠A位元線122可互補，並且因而可形成一對互補位元線。
關於埠B，第一埠B旁通閘極108可電耦接至SN 128，及第二埠B旁通閘極110可電耦接至SNB 130。基於埠B字元線118的電壓，第一埠B旁通閘極108將SN 128選擇性地耦接至第一埠B位元線124，而基於埠B字元線118的電壓，第二埠B旁通閘極110將SNB 130選擇性地耦接至第二埠B位元線126。第一埠B位元線124及第二埠B位元線126可互補，並且因而可形成一對互補位元線。
儘管第1圖圖示雙埠SRAM記憶單元，本揭示案的實施例亦可包括2-埠SRAM記憶單元，並且不限於雙埠SRAM。換言之，儘管第1圖描述雙埠(例如，兩個完整的讀取/寫入埠)，但其他實施例包括例如兩埠版本，其 中埠A為唯寫通道，及埠B為唯讀通道。
第2圖圖示根據本揭示案的實施例的正交雙埠隨機存取記憶體(ORAM)記憶體陣列200。如第2圖圖示，ORAM記憶體陣列200可以包含佈置成列及行的複數個ORAM記憶單元。複數個ORAM記憶單元的每者可包括上文關於第1圖描述的ORAM記憶單元100。儘管如此，ORAM記憶體陣列200中的複數個ORAM記憶單元可包括任何類型的雙埠位元單元，並且不限於雙埠SRAM。ORAM記憶體陣列200中的列可在「i」與「j」之間，及行可在「m」與「n」之間。ORAM記憶體陣列200中的列數可包括任意數目的列，及ORAM記憶體陣列200中的行數可包括任意數目的行。
如第2圖圖示，ORAM記憶體陣列200中的每列可具有複數個列字元線。例如，列i可具有列i字元線205，及列j可具有列j字元線210。在此實例中，此些列字元線可對應於ORAM記憶單元100的埠A。另外，ORAM記憶體陣列200中的每列可具有複數個行位元線。例如，第一行位元線215可對應於給定列的行m記憶單元，及第二行位元線220可對應於給定列的行n記憶單元。包括第一行位元線215的位元線可包括上述的互補位元線對。類似地，包括第二行位元線220的位元線可包括上述的互補位元線對。在此實例中，第一行位元線215及第二行位元線220可對應於ORAM記憶單元100上的埠A，並且可終止於列資料埠225中。當對應於列的字元線(例如，列 i字元線205或列j字元線210)啟動時，可使用ORAM記憶體陣列200中對應列中的記憶單元並且選擇性地從列資料埠225讀取或寫入至列資料埠225。
此外，如第2圖圖示，ORAM記憶體陣列200中的每行可具有複數個行字元線。例如，行m可具有行m字元線230，及行n可具有行n字元線235。在此實例中，此些行字元線可對應於ORAM記憶單元100的埠B。另外，ORAM記憶體陣列200中的每行可具有複數個列位元線。例如，第一列位元線240可對應於給定行的列i記憶單元，及第二列位元線245可對應於給定行的列j記憶單元。包括第一列位元線240的位元線可包括上述的互補位元線對。類似地，包括第二列位元線245的位元線可包括上述的互補位元線對。在此實例中，第一列位元線240及第二列位元線245可對應於ORAM記憶單元100的埠B，並且可終止於行資料埠250中。當對應於行的字元線(例如，行m字元線230或行n字元線235)啟動時，可啟動ORAM記憶體陣列200中對應行中的記憶單元並且選擇性地從行資料埠250讀取或寫入至行資料埠250。
如第2圖圖示，ORAM記憶體陣列200中的複數個ORAM的第一部分可佈置在第一列255中。ORAM記憶體陣列200中的複數個ORAM記憶單元的第二部分可佈置在第二列260中。ORAM記憶體陣列200中的複數個ORAM記憶單元的第三部分可佈置在第一行265中。ORAM記憶體陣列200中的複數個ORAM記憶單元的第 四部分可佈置在第二行270中。
根據本揭示案的實施例，第一行位元線215及第二行位元線220可實質上並聯。類似地，第一列位元線240及第二列位元線245可實質上並聯。然而，第一行位元線215及第二行位元線220可實質上垂直(亦即，正交)於第一列位元線240及第二列位元線245。列i字元線205及列j字元線210可實質上並聯。類似地，行m字元線230及行n字元線235可實質上並聯。然而，列i字元線205及列j字元線210可實質上垂直(亦即，正交)於行m字元線230及行n字元線235。
如第3圖圖示，本揭示案的實施例可允許記憶體陣列300的單循環列存取及單循環行存取兩者。記憶體陣列300可以包含第2圖的ORAM記憶體陣列200。如第3圖圖示，記憶體陣列300可以包含佈置成列及行的複數個記憶單元。例如，記憶體陣列300可具有四個列，包括第一列305、第二列310、第三列315、及第四列320。類似地，記憶體陣列300可具有四個行，包括第一行325、第二行330、第三行335、及第四行340。當在單循環中啟動對應於第一列305的字元線時，記憶體陣列300中包括第一列310的記憶單元可從列資料埠345讀取或寫入列資料埠345。當在單循環中啟動對應於第一行325的字元線時，記憶體陣列300中包括第一行325的記憶單元可從行資料埠350讀取或寫入行資料埠350。此製程可應用至記憶體陣列300中的任意列或任意行。
第4圖進一步圖示第3圖揭示案的態樣，其中可使用8位字ORAM實施實例從列資料埠或行資料埠讀取記憶單元，或將記憶單元寫入列資料埠或行資料埠。如第4圖圖示，ORAM記憶單元400可以包含並聯的八個記憶體陣列。ORAM記憶單元400的並聯記憶單元的每個可包括例如第3圖圖示的記憶體陣列300。ORAM記憶單元400可包括任意數目的並聯記憶體陣列，並且不限於八個。當在單循環中啟動複數個列位址405的任一者(例如，字元線)時，ORAM記憶單元400中的記憶單元可從列資料埠410讀取或寫入列資料埠410。類似地，當在單循環中啟用複數個行位址415的任一者(例如，字元線)時，ORAM記憶單元400中的記憶單元可從行資料埠420讀取或寫入行資料埠420。因此，ORAM記憶單元400中複數個並聯陣列的每一者可將8位元字的一個位元提供至列資料埠410或者行資料埠420。因此，一個陣列的列中的元素可存取並乘以(或任何其他類型運算)另一陣列中行的元素，並且可將結果寫入例如另一陣列的列或行。
第5圖圖示本揭示案的實施例的晶片佈局500。晶片佈局500可用以實施ORAM記憶單元400，作為例如系統單晶片(System on a Chip；SOC)。如第5圖圖示，晶片佈局500可包括ORAM陣列面積505，其中可放置ORAM陣列200(例如，ORAM記憶單元400)。晶片佈局500可進一步包括列資料I/O埠區域510及行資料I/O埠區域515，列資料I/O埠區域510中可放置 列資料埠225，行資料I/O埠區域515可放置行資料埠250。另外，晶片佈局500可包括列存取邏輯的列存取邏輯區域520及行存取邏輯的行存取邏輯區域525。額外控制邏輯的區域可設置在第一控制邏輯區域530及第二控制邏輯區域535中。
列存取邏輯區域520可包括存取邏輯，存取邏輯可接收訊號以啟動複數個列位址405中的任一者(例如，字元線)，使得ORAM記憶單元400位於ORAM排列區域505中的記憶單元可從列資料埠410讀取或寫入列資料埠410，列資料埠410位於列資料I/O埠區域510中。類似地，行存取邏輯區域525可包括存取邏輯，存取邏輯可接收訊號以啟動複數個行位址415中的任一者(例如，字元線)，使得ORAM記憶單元400位於ORAM排行區域505中的記憶單元可從行資料埠420讀取或寫入行資料埠420，行資料埠420位元於行資料I/O埠區域515中。因此，ORAM記憶單元400可實施為SOC。
第6圖為根據本揭示案的實施例的闡述方法600中包括的通用階段的流程圖，用於提供正交雙埠隨機存取記憶體(ORAM)記憶體陣列。方法600可使用上文關於第2圖更詳細描述的ORAM記憶體陣列200來實施。實施方法600的階段的方式將在下文更詳細地描述。
方法600可在開始方塊605開始並進行至階段610，階段610中記憶體陣列200的列字元線(例如，列i字元線205或列j字元線210)可接收第一啟動訊號。 例如，第一啟動訊號可包括單個寫入循環。
從階段610，其中記憶體陣列200的列字元線(例如，列i字元線205或列j字元線210)接收第一啟動訊號，方法600可進行至階段620，其中回應於接收第一啟動訊號，可啟動記憶體陣列200中對應於列字元線的複數個記憶單元。例如，回應於接收第一啟動訊號，將來自列資料埠225的資料寫入記憶體陣列200中對應於列字元線(例如，列i字元線205或列j字元線210)的複數個記憶單元。或者，回應於接收第一啟動訊號，將來自記憶體陣列200中對應於列字元線(例如，列i字元線205或列j字元線210)的複數個記憶單元讀取至列資料埠225。
一旦在階段620中啟用記憶體陣列200對應於列字元線的複數個記憶單元，方法600可進行至階段630，其中在記憶體陣列200的行字元線(例如，行m字元線230或行n字元線235)處接收第二啟動訊號。例如，第二啟動訊號包括單個寫入循環。
在階段630中在行字元線處接收第二啟動訊號之後，方法600可進行至階段640，其中回應於接收第二啟動訊號，可啟動記憶體陣列200中對應於行字元線的複數個記憶單元。例如，回應於接收第二啟動訊號，將來自行資料埠250的資料寫入記憶體陣列200中對應於行字元線(例如，行m字元線230或行n字元線235)的複數個記憶單元。或者，回應於接收第二啟動訊號，將來自記憶體陣列200中對應於行字元線(例如，行m字元線230 或行n字元線235)的複數個記憶單元讀取至行資料埠250。一旦在階段640中啟動記憶體陣列200中對應於行字元線的複數個記憶單元，則方法在階段650終止。
本揭示案的實施例可提供記憶體陣列的單循環列存取及單循環行存取兩者。然而，埠不限制於交錯單循環。例如，在一些實施例中，在一個埠上可存在許多循環，而另一埠安靜或活動。雙埠SRAM位元單元的記憶體陣列可藉由本揭示案的實施例來提供，在此些實施例中可將雙埠SRAM位元單元的每一者更改至具有第一埠的字元線及位元線，此第一埠的字元線及位元線佈置成正交(亦即，垂直)於第二埠的字元線及位元線。此可允許第一埠在單個循環中從記憶體陣列的列中讀取或寫入至記憶體陣列的列，及亦可允許第二埠在單個循環中從記憶體陣列的行中讀取或寫入至記憶體陣列的行。
本揭示案的實施例可包括記憶體陣列，包括複數個雙埠記憶單元。記憶體陣列可包括複數個雙埠記憶單元佈置在第一列中的第一部分、複數個雙埠記憶單元佈置在第二列中的第二部分、複數個雙埠記憶單元佈置在第一行中的第三部分、及複數個雙埠記憶單元佈置在第二行中的第四部分。記憶體陣列可進一步包括對應於複數個雙埠記憶單元佈置在第一行中並終止在列資料埠的第三部分的第一複數個位元線、對應於複數個雙埠記憶單元佈置在第二行中並終止在列資料埠的第四部分的第二複數個位元線、對應於複數個雙埠記憶單元佈置在第一列中並終止在行資料 埠的第一部分的第三複數個位元線、及對應於複數個雙埠記憶單元佈置在第二列中並終止在行資料埠的第二部分的第四複數個位元線。記憶體陣列可進一步包括對應於複數個雙埠記憶單元佈置在第一列中的第一部分的第一字元線、對應於複數個雙埠記憶單元佈置在第二列中的第二部分的第二字元線、對應於複數個雙埠記憶單元佈置在第一行中的第三部分的第三字元線、及對應於複數個雙埠記憶單元佈置在第二行中的第四部分的第四字元線。
本揭示案的另一實施例可包括裝置。裝置可以包含資料儲存元件、第一埠位元線、及可實質上垂直於第一埠位元線的第二埠位元線。裝置可進一步包括：實質上垂直於第一埠位元線的第一字元線，其中當啟用第一字元線時裝置用以將資料從資料儲存元件讀取至第一埠位元線；及實質上垂直於第二埠位元線的第二字元線，其中當啟用第二字元線時裝置用以將資料從資料儲存元件讀取至第二埠位元線。
本揭示案的實施例可包括一種用於提供包括複數個雙埠記憶單元的記憶體陣列的方法。方法可包括以下步驟：在記憶體陣列的列字元線處，接收第一啟動訊號，並且回應於接收第一啟動訊號而啟動記憶體陣列中對應於第一列字元線的複數個記憶單元。方法可進一步包括以下步驟：在記憶體陣列的行字元線處，接收第二啟動訊號，並且回應於接收第二啟動訊號而啟動記憶體陣列中對應於行字元線的複數個記憶單元。
上文概述若干實施例的特徵或實例，使得熟習此項技術者可更好地理解本揭示案的態樣。熟習此項技術者應瞭解，可輕易使用本揭示案作為設計或修改其他製程及結構的基礎，以便實施本文所介紹的實施例或實例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示案的精神及範疇，且可在不脫離本揭示案的精神及範疇的情況下產生本文的各種變化、替代及更改。
300:記憶體陣列
305:第一列
310:第二列
315:第三列
320:第四列
325:第一行
330:第二行
335:第三行
340:第四行
345:列資料埠
350:行資料埠

Claims (20)

  1. 一種裝置，包括：
    一記憶體陣列，包括複數個雙埠記憶單元；
    該些雙埠記憶單元的一第一部分，佈置在一第一列中；
    該些雙埠記憶單元的一第二部分，佈置在一第二列中；
    該些雙埠記憶單元的一第三部分，佈置在一第一行中；
    該些雙埠記憶單元的一第四部分，佈置在一第二行中；
    一第一複數個位元線，對應於該些雙埠記憶單元的該第三部分並佈置在該第一行中；
    一第二複數個位元線，對應於該些雙埠記憶單元的該第四部分並佈置在該第二行中；
    一第三複數個位元線，對應於該些雙埠記憶單元的該第一部分並佈置在該第一列中；
    一第四複數個位元線，對應於該些雙埠記憶單元的該第二部分並佈置在該第二列中；
    一第一字元線，對應於該些雙埠記憶單元的該第一部分，佈置在該第一列中；
    一第二字元線，對應於該些雙埠記憶單元的該第二部分，佈置在該第二列中；
    一第三字元線，對應於該些雙埠記憶單元的該第三部分，佈置在該第一行中；以及
    一第四字元線，對應於該些雙埠記憶單元的該第四部分，佈置在該第二行中。
  2. 如請求項1所述之裝置，其中該第一複數個位元線及該第二複數個位元線實質上垂直於該第三複數個位元線及該第四複數個位元線。
  3. 如請求項1所述之裝置，其中該第一字元線及該第二字元線實質上垂直於該第三字元線及該第四字元線。
  4. 如請求項1所述之裝置，其中該記憶體陣列用以當啟用該第一字元線時從該列資料埠讀取資料或將資料寫入該列資料埠，該資料對應於該些雙埠記憶單元佈置在該第一列中的該第一部分。
  5. 如請求項1所述之裝置，其中該記憶體陣列用以當啟用該第二字元線時從該列資料埠讀取資料或將資料寫入該列資料埠，該資料對應於該些雙埠記憶單元佈置在該第二列中的該第二部分。
  6. 如請求項1所述之裝置，其中該記憶體陣列用以當啟用該第三字元線時從該行資料埠讀取資料或將資料寫入該行資料埠，該資料對應於該些雙埠記憶單元佈置在該第一行中的該第三部分。
  7. 如請求項1所述之裝置，其中該記憶體陣列用以當啟用該第四字元線時從該行資料埠讀取資料或將資料寫入該行資料埠，該資料對應於該些雙埠記憶單元佈置在該第二行中的該第四部 分。
  8. 如請求項1所述之裝置，其中該些雙埠記憶單元包含靜態隨機存取記憶體(SRAM)位元單元。
  9. 一種裝置，包括：
    一資料儲存元件；
    一第一埠位元線；
    一第二埠位元線，實質上垂直於該第一埠位元線；
    一第一字元線，實質上垂直於該第一埠位元線，其中該裝置用以當啟用該第一字元線時從該資料儲存元件讀取資料至該第一埠位元線；以及
    一第二字元線，實質上垂直於該第二埠位元線，其中該裝置用以當啟用該第二字元線時從該資料儲存元件讀取資料至該第二埠位元線。
  10. 如請求項9所述之裝置，其中該資料儲存元件包括彼此交叉耦接的一第一反相器及一第二反相器。
  11. 如請求項9所述之裝置，其中該裝置包括一雙埠動態隨機存取記憶體(DRAM)位元單元。
  12. 如請求項9所述之裝置，其中該第二埠位元線及該第一字元線實質上並聯。
  13. 如請求項9所述之裝置，其中該第一埠位元線及該第二字元線實質上並聯。
  14. 一種方法，包括以下步驟：
    在一記憶體陣列的一列字元線處，接收一第一啟動訊號；
    回應於接收該第一啟動訊號而啟動該記憶體陣列的一列中對應於該列字元線的複數個記憶單元；
    在該記憶體陣列的一行字元線處，接收一第二啟動訊號；以及
    回應於接收該第二啟動訊號而啟動該記憶體陣列的一行中對應於該行字元線的複數個記憶單元。
  15. 如請求項14所述之方法，其中對應於該記憶體陣列的該列中的該些記憶單元的位元線垂直於對應於該記憶體陣列的該行中的該些記憶單元的位元線。
  16. 如請求項14所述之方法，其中該記憶體陣列的該列字元線垂直於該記憶體陣列的該行字元線。
  17. 如請求項14所述之方法，其中該第一啟動訊號包括一單一寫入循環。
  18. 如請求項14所述的方法，其中該第二啟動訊號包括一單一寫入循環。
  19. 如請求項14所述之方法，其中該記憶體陣列中對應於該列字元線的該些記憶單元包括雙埠靜態隨機存取記憶體(SRAM)位元單元。
  20. 如請求項14所述之方法，其中該記憶體陣列中對應於該行字元線的該些記憶單元包括雙埠靜態隨機存取記憶體(SRAM)位元單元。
TW108139134A 2018-10-31 2019-10-29 正交雙埠隨機存取記憶體裝置及其操作方法 TWI714325B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753170P 2018-10-31 2018-10-31
US62/753,170 2018-10-31
US16/584,257 2019-09-26
US16/584,257 US11100980B2 (en) 2018-10-31 2019-09-26 Orthogonal dual port ram (ORAM)

Publications (2)

Publication Number Publication Date
TW202036562A true TW202036562A (zh) 2020-10-01
TWI714325B TWI714325B (zh) 2020-12-21

Family

ID=70327171

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139134A TWI714325B (zh) 2018-10-31 2019-10-29 正交雙埠隨機存取記憶體裝置及其操作方法

Country Status (5)

Country Link
US (2) US11100980B2 (zh)
KR (1) KR102325140B1 (zh)
CN (1) CN111128286B (zh)
DE (1) DE102019126424A1 (zh)
TW (1) TWI714325B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771574A (en) * 1980-10-21 1982-05-04 Nec Corp Siemconductor memory circuit
US4823314A (en) 1985-12-13 1989-04-18 Intel Corporation Integrated circuit dual port static memory cell
US5135888A (en) 1989-01-18 1992-08-04 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US20020093508A1 (en) 2001-01-18 2002-07-18 Lightsurf Technologies, Inc. Orthogonal memory for digital imaging devices
JP2006164183A (ja) * 2004-12-10 2006-06-22 Renesas Technology Corp 半導体信号処理装置
JP4738112B2 (ja) * 2005-09-12 2011-08-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5217042B2 (ja) 2007-07-06 2013-06-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9275710B2 (en) 2013-08-30 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional cross-access dual-port bit cell design
US9646974B1 (en) 2016-03-25 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port static random access memory

Also Published As

Publication number Publication date
KR102325140B1 (ko) 2021-11-15
DE102019126424A1 (de) 2020-04-30
US20210383860A1 (en) 2021-12-09
TWI714325B (zh) 2020-12-21
US11676658B2 (en) 2023-06-13
US11100980B2 (en) 2021-08-24
CN111128286A (zh) 2020-05-08
CN111128286B (zh) 2021-12-31
US20200135267A1 (en) 2020-04-30
KR20200050423A (ko) 2020-05-11

Similar Documents

Publication Publication Date Title
US7961547B2 (en) Memory device using a common write word line and a common read bit line
TWI734585B (zh) 記憶體輸入/輸出、記憶體輸入/輸出方法以及記憶體裝置
TWI778279B (zh) 靜態隨機存取記憶體電路及其操作方法
JP2664810B2 (ja) メモリセルアレイ分割型半導体記憶装置
US11580059B2 (en) Multi-port memory architecture for a systolic array
US10892008B2 (en) Multi word line assertion
TWI762827B (zh) 記憶體裝置以及用於操作記憶體裝置的方法
TWI714325B (zh) 正交雙埠隨機存取記憶體裝置及其操作方法
JP4032102B2 (ja) ランダム・アクセス・メモリに対するマルチビット・ブロック書込み
US20100332712A1 (en) Apparatuses for register file with novel bit cell implementation
US11567868B2 (en) Method for copying data within memory device, memory device, and electronic device thereof
TWI827001B (zh) 記憶胞、記憶胞陣列及記憶胞的操作方法
KR20190081885A (ko) 전치 읽기를 지원하는 sram 구조
US20210098054A1 (en) Multi word line assertion
JPH10326491A (ja) メモリ装置、ｓｒａｍセル、およびデータ転送方法
JP3106686B2 (ja) 半導体記憶装置
JPH0289288A (ja) 半導体メモリ
KR20230031757A (ko) 인메모리 컴퓨팅(cim)을 위한 메모리 디바이스 및 방법
JPS63155495A (ja) 擬似スタテイツクメモリ装置
TW202008363A (zh) 半導體元件
JPH025283A (ja) 半導体記憶装置
JPH04344399A (ja) 半導体記憶装置