CN111128286B - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN111128286B
CN111128286B CN201911050819.8A CN201911050819A CN111128286B CN 111128286 B CN111128286 B CN 111128286B CN 201911050819 A CN201911050819 A CN 201911050819A CN 111128286 B CN111128286 B CN 111128286B
Authority
CN
China
Prior art keywords
port
dual
memory cells
memory array
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911050819.8A
Other languages
English (en)
Other versions
CN111128286A (zh
Inventor
科马克·麦可·欧康尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111128286A publication Critical patent/CN111128286A/zh
Application granted granted Critical
Publication of CN111128286B publication Critical patent/CN111128286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Static Random-Access Memory (AREA)

Abstract

可以提供一种正交双端口Ram(ORAM)存储器单元。ORAM存储器单元可以包括数据存储元件、第一端口位线和第二端口位线，该第二端口位线可以基本上垂直于第一端口位线。ORAM存储器单元还可以包括第一字线，该第一字线可以基本上垂直于第一端口位线，其中该ORAM存储器单元可以被配置为当第一字线被启用时从数据存储元件向第一端口位线读取数据。该ORAM存储器单元还可以包括第二字线，该第二字线垂直于第二端口位线，其中该ORAM存储器单元可以配置为当第二字线被使能时从数据存储元件向第二端口位线读取数据。本发明的实施例还涉及存储器装置及操作存储器装置的方法。

Description

存储器装置及其操作方法
技术领域
本发明的实施例涉及存储器装置及其操作方法。
背景技术
半导体存储器是在基于半导体的集成电路上实现的电子数据存储器件。半导体存储器具有许多不同的类型，并且比其他数据存储技术具有更快的存取时间。例如，数据的字节通常可以在几纳秒内被写入半导体存储器或从半导体存储器中读取，而针对旋转存储(例如，硬盘)的存取时间则在毫秒的范围内。出于这些原因，其中，半导体存储器被用作计算机的主要存储机制，以保持计算机当前正在工作的数据，以及其它用途。
发明内容
本发明的实施例提供了一种存储器装置，包括：存储器阵列，存储器阵列包括多个双端口存储器单元；多个双端口存储器单元的第一部分，布置在第一行中；多个双端口存储器单元的第二部分，布置在第二行中；多个双端口存储器单元的第三部分，布置在第一列中；多个双端口存储器单元的第四部分，布置在第二列中；第一多个位线，对应于多个双端口存储器单元的第三部分并且布置在第一列中；第二多个位线，对应于多个双端口存储器单元的第四部分并且布置在第二列中；第三多个位线，对应于多个双端口存储器单元的第一部分并且布置在第一行中；第四多个位线，对应于多个双端口存储器单元的第二部分并且布置在第二行中；第一字线，对应于布置在第一行中的多个双端口存储器单元的第一部分；第二字线，对应于布置在第二行中的多个双端口存储器单元的第二部分；第三字线，对应于布置在第一列中的多个双端口存储器单元的第三部分；以及第四字线，对应于布置在第二列中的多个双端口存储器单元的第四部分。
本发明的另一实施例提供了一种存储器装置，包括：数据存储元件；第一端口位线；第二端口位线，垂直于第一端口位线；第一字线，垂直于第一端口位线，其中，装置配置为当第一字线被使能时从数据存储元件向第一端口位线读取数据；以及第二字线，垂直于第二端口位线，其中，装置配置为当第二字线被使能时从数据存储元件向第二端口位线读取数据。
本发明的又一实施例提供了一种操作存储器装置的方法，包括：在存储器阵列的行字线处接收第一激活信号；响应于接收到第一激活信号而激活存储器阵列中的与行字线相对应的行中的多个存储器单元；在存储器阵列的列字线处接收第二激活信号；以及响应于接收到第二激活信号而激活存储器阵列中的与列字线相对应的列中的多个存储器单元。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是示出根据一些实施例的存储器单元的图。
图2是示出根据一些实施例的正交双端口Ram(ORAM)存储器阵列的图。
图3示出了根据一些实施例的允许存储器阵列的单周期行存取和单周期列存取。
图4示出了根据一些实施例的使用八位字ORAM实施实例的本公开的方面。
图5示出了根据一些实施例的芯片布局图。
图6示出了根据一些实施例的用于提供ORAM存储器阵列的方法。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同部件的许多不同的实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例而不旨在限制本公开。例如，在下面的描述中，在第二部件上方或之上形成第一部件可以包括其中以直接接触的方式形成第一部件和第二部件的实施例，并且还可以包括其中可以在第一部件和第二部件之间形成附加部件以使得第一部件和第二部件可以不直接接触的实施例。另外，本公开可以在各种实例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。
此外，在本文中可能使用空间相关术语(例如，“下方”、“之下”、“低于”、“之上”、“上部”等)，以易于描述图中所示的一个元件或部件相对于另一个(一些)元件或部件的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了图中所示朝向之外的不同朝向。装置可以以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相对描述符同样可以被相应地解释。
静态随机存取存储器(SRAM)是一种使用双稳态电路以位的形式存储数据而无需刷新的半导体存储器。因为SRAM单元可以存储信息位，因此SRAM单元可以被称为位单元。存储器阵列包括以行和列排列的多个位单元。存储器阵列中的每个位单元可以包括与电源电压和与参考电压的连接。位线(BL)可以被用于对位单元进行存取，以及字线(WL)控制与位线的连接。可以将WL耦合到存储器阵列的行中的位单元，以及为不同的行提供不同的WL。
双端口RAM(DPRAM)可以包括一种随机存取存储器，与可能一次允许一个存取的单端口RAM不同，该随机存取存储器可以允许同时或几乎同时进行多次读取或写入。大多数CPU可以将处理器寄存器实现为小型双端口或多端口RAM。
虽然下面描述了SRAM存储器单元，但是可以使用任何类型的双端口位单元来实现本公开的实施例，该双端口位单元包括诸如动态随机存取存储器(DRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(RRAM)等。对于DRAM，可能存在两个存取器件，每个存取器件用于分别连接到存储节点的端口A和端口B。由于DRAM读取周期可能是破坏性的并且可能需要数据回写，因此可能必须仔细地处理并发处理(handling concurrent)的多个存取。尽管本公开的实施例可以使用双端口位单元(即，两个完整的读取/写入端口)，但是也可以使用两个端口位单元(例如，端口A是只写入通道，并且端口B是只读取通道)。后者的功能可能仅限于单向数据流，但可能具有更小的、低功耗的、更简单的外围设备。
常规存储器阵列可以被设置为使得阵列的列中的存储器单元可以通过(一个或多个)BL连接并且所有BL可以并行运行。因此，可以在一个存取周期中对位、字或行进行存取，但是为了单独对列中的位进行存取，可以运行多行存取，并且可以从每个周期累积感兴趣的数据，丢弃所有其它位。因此，当需要列存取时，传统的过程可能是耗时且耗功率的。
本公开的实施例可以允许存储器阵列的单周期行存取和单周期列存取。例如，本公开的实施例可以用于加速矩阵乘法，其中可以对一个矩阵的行中的元素进行存取，并且然后与另一阵列的列中的元素相乘，将结果写入到结果矩阵的行或列中。
本公开的实施例可以提供双端口SRAM位单元的阵列，其中位单元可以被修改为具有一个端口的WL和BL，该一个端口的WL和BL被提供为与第二端口的WL和BL正交。这可以使得一个端口能够在一个周期内从阵列的行进行读取或写入阵列的行，而第二端口也可以在一个周期内从阵列的列进行读取或对阵列的列进行写入。因此，本公开的实施例可以被用于诸如计算引擎中，其中，矩阵操纵/计算(例如，乘累加)对于运算的速度和能力(例如，神经网络、事务引擎、图形、过滤等)可能是频繁的和/或重要的。因此，本公开的实施例可以将诸如基于正交完全双端口的八晶体管(8T)存储器单元(即，位单元)的阵列架构提供给可能需要许多行和列存取(例如，神经网络处理器、事务引擎等)的矩阵操纵。
因此，所公开的实例可以提供单周期阵列—列和阵列—行随机存取，允许两个端口进行读取和写入，并且降低阵列存取功率。本公开的实施例可以提供诸如8T位单元端口A正交于端口B位单元架构，该架构包括正交双端口存储器架构。本公开的实施例可以使能系统“行”和“列”处理，并且可以减少用于“行”和“列”处理的系统功率。
图1示出了与本公开的实施例一致的正交双端口Ram(ORAM)存储器单元100。例如，ORAM存储器单元100可以包括具有端口A和端口B的“双端口”SRAM存储器单元。如图1所示，ORAM存储器单元100可以包括数据存储元件102、第一端口A传输门104(即，PGA1)、第二端口A传输门106(即，PGA2)、第一端口B传输门108(即，PGB1)以及第二端口B传输门110(即，PGB2)。数据存储元件102可以包括第一反相器112和第二反相器114。ORAM存储器单元100还可以包括端口A字线116(即，WLA1)、端口B字线118(即，WLB1)、第一端口A位线120(即，ABL1)、第二端口A位线122(即，ABLB1)、第一端口B位线124(即，BBL1)以及第二端口B位线126(即，BBLB1)。ORAM存储器单元100还可以包括存储节点(SN)128和存储节点反相(SNB)130。
如图1所示，第一端口A位线120和第二端口A位线122可以基本上平行。类似地，第一端口B位线124和第二端口B位线126可以基本上平行。与本公开的实施例一致，第一端口A位线120和第二端口A位线122可以基本上垂直于第一端口B位线124和第二端口B位线126。此外，端口A字线116可以是基本上垂直于端口B字线118。
第一反相器112和第二反相器114可以彼此交叉耦合以建立SN 128和SNB 130(即，SN“反相”)。SN 128和SNB 130可以是互补的。例如，一个数据存储节点可以被偏置以承载与逻辑“1”相对应的第一电压，而另一数据存储节点可以被偏置以承载与逻辑“0”相对应的第二电压。因此，第一反相器112和第二反相器114可以以相互增强的方式存储数据位。
第一端口A传输门104、第二端口A传输门106、第一端口B传输门108和第二端口B传输门110可以分别包括晶体管，并且可以基于端口A字线116和端口B字线118是否被启用而选择性地将SN 128和SNB 130分别耦合到第一端口A位线120、第二端口A位线122、第一端口B位线124和第二端口B位线126。这可以允许选择性地从数据存储元件102读取数据或者将数据写入数据存储元件102。第一反相器112和第二反相器114可以分别包括两个晶体管，因此ORAM存储器单元100可以被认为是八晶体管(即“8T”)存储器单元或位单元。
关于端口A，第一端口A传输门104可以被电耦合到SN 128，并且第二端口A传输门106可以被电耦合到SNB 130。第一端口A传输门104基于端口A字线116的电压将SN 128选择性地耦合到第一端口A位线120，而第二端口A传输门106基于端口A字线116的电压将SNB130选择性地耦合到第二端口A位线122。第一端口A位线120第二端口A位线122可以是互补的，并且因此可以形成互补的位线对。
关于端口B，第一端口B传输门108可以被电耦合到SN 128，并且第二端口B传输门110可以被电耦合到SNB 130。第一端口B传输门108基于端口B字线118的电压将SN 128选择性地耦合到第一端口B位线124，而第二端口B传输门110基于端口B字线118的电压将SNB130选择性地耦合到第二端口B位线126。第一端口B位线124和第二端口B位线126可以是互补的，并且因此可以形成互补的位线对。
虽然图1示出了双端口SRAM存储器单元，但是本公开的实施例还可以包括2—端口SRAM存储器单元，并且不限于双端口SRAM。换句话说，虽然图1描述了双端口(例如，两个完整的读取/写入端口)，但是其他实施例包括2—端口版本，例如，其中端口A是只写入通道，并且端口B是只读取通道。
图2示出了与本公开的实施例一致的正交双端口Ram(ORAM)存储器阵列200。如图2所示，ORAM存储器阵列200可以包括以行和列布置的多个ORAM存储器单元。多个ORAM存储器单元中的每一个均可以包括如上面关于图1所描述的ORAM存储器单元100。尽管如此，ORAM存储器阵列200中的多个ORAM存储器单元可以包括任何类型的双端口位单元，并且不限于双端口SRAM。ORAM存储器阵列200中的行的范围可以在“i”和“j”之间，并且列的范围可以在“m”和“n”之间。ORAM存储器阵列200中的行数可以包括任何数目的行，并且ORAM存储器阵列200中的列数可以包括任何数目的列。
如图2所示，ORAM存储器阵列200中的每一行可以具有多个行字线。例如，行i可以具有行i字线205，并且行j可以具有行j字线210。在该示例中，这些行字线可以对应于ORAM存储器单元100的端口A。此外，ORAM存储器阵列200中的每一行均可以具有多个列位线。例如，第一列位线215可以对应于给定行的列m存储器单元，并且第二列位线220可以对应于给定行的列n存储器单元。包括第一列位线215的位线可以包括如上所述的互补位线对。类似地，包括第二列位线220的位线可以包括如上所述的互补位线对。在该示例中，第一列位线215和第二列位线220可以对应于ORAM存储器单元100上的端口A，并且可以终止于行数据端口225。当使能与行(例如，行i字线或行j字线210)相对应的字线时，可以使能ORAM存储器阵列200的相应行中的存储器单元，并且选择性地从行数据端口225进行读取或者对行数据端口225进行写入。
此外，如图2所示，ORAM存储器阵列200中的每一列均可以具有多个列字线。例如，列m可以具有列m字线230，并且列n可以具有列n字线235。在该示例中，这些列字线可以对应于ORAM存储器单元100的端口B。此外，ORAM存储器阵列200中的每一列均可以具有多个行位线。例如，第一行位线240可以对应于给定列的行i存储器单元，并且第二行位线245可以对应于给定列的行j存储器单元。包括第一行位线240的位线可以包括如上所述的互补位线对。类似地，包括第二行位线245的位线可以包括如上所述的互补位线对。在该示例中，第一行位线240和第二行位线245可以对应于ORAM存储器单元100的端口B，并且可以终止于列数据端口250。当使能与列(例如，列m字线230或列n字线235)相对应的字线时，可以激活ORAM存储器阵列200中的相应列中的存储器单元，并且选择地从列数据端口250进行读取或者对列数据端口250进行写入。
如图2所示，可以将ORAM存储器阵列200中的多个ORAM存储器单元的第一部分布置在第一行255中。可以将ORAM存储器阵列200中的多个ORAM存储器单元的第二部分布置在第二行260中。可以将ORAM存储器阵列200中的多个ORAM存储器单元的第三部分布置在第一列265中。可以将ORAM存储器阵列200中的多个ORAM存储器单元的第四部分布置在第二列270中。
与本公开的实施例一致，第一列位线215和第二列位线220可以基本上平行。类似地，第一行位线240和第二行位线245可以基本上平行。然而，第一列位线215和第二列位线220可以与第一行位线240和第二行位线245基本上垂直(即，正交)。行i字线205和行j字线210可以基本上平行。类似地，列m字线230和列n字线235可以基本上平行。然而，行i字线205和行j字线210可以与列m字线230和列n字线235基本上垂直(即，正交)。
如图3所示，本公开的实施例可以允许存储器阵列300的单周期行存取和单周期列存取。存储器阵列300可以包括图2的ORAM存储器阵列200。如图3所示，存储器阵列300可以包括以行和列布置的多个存储器单元。例如，存储器阵列300可以具有包括第一行305、第二行310、第三行315和第四行320的四行。类似地，存储器阵列300可以具有包括第一列325、第二列330、第三列335和第四列340的四列。当在单个周期中激活与第一行305相对应的字线时，存储器阵列300中的存储器单元包括第一行310，可以从行数据端口345读取第一行310或者向行数据端口345写入第一行310。当在单个周期中激活与第一列325相对应的字线时，存储器阵列300中的存储器单元包括第一列325，可以从列数据端口350读取第一列325或者向列数据端口350写入第一列325。可以向存储器阵列300中的任何行或任何列施加该过程。
图4还示出了来自图3的本公开的方面，其中可以使用8位字ORAM实施实例从行数据端口或列数据端口读取存储器单元或者将向行数据端口或列数据端口写入存储器单元。如图4所示，ORAM存储器单元400可以包括并行的八个存储器阵列。ORAM存储器单元400的并行存储器单元中的每一个可以分别包括诸如图3中所示的存储器阵列300。ORAM存储器单元400可以包括任何数量的并行存储器阵列，并且不限于八个。当在单个周期中激活多个行地址405(例如，字线)中的任何一个时，可以从行数据端口410读取或者向行数据端口410写入ORAM存储器单元400中的存储器单元。类似地，当在单个周期中激活多个列地址415(例如，字线)中的任何一个时，可以从列数据端口420读取或者向列数据端口420写入ORAM存储器单元400中的存储器单元。因此，ORAM存储器单元400中的多个并行阵列中的每一个均可以向行数据端口410或列数据端口420提供8位字中的一位。因此，例如，一个阵列的行中的元素可以被存取并且乘以(或者任何其它类型的运算)另一阵列中的列的元素，并且结果可以被写入到另一阵列的行或列。
图5示出了用于本公开的实施例的芯片布局图500。芯片布局图500可以用于将ORAM存储器单元400实现为诸如片上系统(SOC)。如图5所示，芯片布局图500可以包括ORAM阵列区域505，ORAM阵列200(例如，ORAM存储器单元400)可以位于ORAM阵列区域505中。芯片布局图500还可以包括行数据I/O端口区域510和列数据I/O端口区域515，行数据端口225可以被放置在行数据I/O端口区域510中，列数据端口250可以被放置在列数据I/O端口区域515中。此外，芯片布局图500可以包括用于行存取逻辑的行存取逻辑区域520和用于列存取逻辑的列存取逻辑区域525。可以在第一控制逻辑区域530和第二控制逻辑区域535中提供用于附加控制逻辑的区域。
行存取逻辑区域520可以包括存取逻辑，该存取逻辑可以接收信号以激活多个行地址405(例如，字线)中的任何一个，使得位于ORAM阵列区域505中的ORAM存储器单元400中的存储器单元可以从位于行数据I/O端口区域510中的行数据端口410被读取或被写入到该行数据端口410。类似地，列存取逻辑区域525可以包括存取逻辑，该存取逻辑可以接收信号以激活多个列地址415(例如，字线)中的任何一个，使得位于ORAM阵列区域505中的ORAM存储器单元400中的存储器单元可以从位于列数据I/O端口区域515中的列数据端口420被读取或被写入到该列数据端口420。因此，可以将ORAM存储器单元400实现为SOC。
图6是阐述与本公开的实施例一致的用于提供正交双端口Ram(ORAM)存储器阵列的方法600中所涉及的一般阶段的流程图。可以使用如上面关于图2更详细地描述的ORAM存储器阵列200来实现方法600。下面将更详细地描述实现方法600的各个阶段的方式。
方法600可以在开始框605处开始并且进行到阶段610，在阶段610中，存储器阵列200的行字线(例如，行i字线205或行j字线210)可以接收第一激活信号。例如，第一激活信号可以包括单个写入周期。
从阶段610，在阶段610中，存储器阵列200的行字线(例如，行i字线205或行j字线210)接收到第一激活信号，方法600可以前进到阶段620，在阶段620中，响应于接收到第一激活信号，可以激活存储器阵列200中的与行字线相对应的多个存储器单元。例如，响应于接收到第一激活信号，来自行数据端口225的数据可以被写入到存储器阵列200中的与行字线(例如，行i字线205或行j字线210)相对应的多个存储器单元。或者响应于接收到第一激活信号，来自存储器阵列200中的与行字线(例如，行i字线205或行j字线210)相对应的多个存储器单元的数据可以被读取到行数据端口225。
一旦在阶段620中激活了存储器阵列200中的与行字线相对应的多个存储器单元，则方法600可以继续至阶段630，在阶段630中，可以在存储器阵列200的列字线(例如，列m字线230或列n字线235)处接收第二激活信号。例如，第二激活信号包括单个写入周期。
在阶段630中在列字线处接收到第二激活信号之后，方法600可以前进至阶段640，在阶段640中，响应于接收到第二激活信号，可以激活存储器阵列200中的与列字线相对应的多个存储器单元。例如，响应于接收到第二激活信号，来自列数据端口250的数据可以被写入到存储器阵列200中的与列字线(例如，列m字线230或列n字线235)相对应的多个存储器单元。或者响应于接收到第二激活信号，来自存储器阵列200中的与列字线(例如，列m字线230或列n字线235)相对应的多个存储器单元的数据可以被读取到列数据端口250。一旦在阶段640中激活了存储器阵列200中的与列字线相对应的多个存储器单元，则方法600然后可以在阶段650处结束。
本公开的实施例可以提供存储器阵列的单周期行存取和单周期列存取。然而，端口不限于交错的单个周期。例如，在一些实施例中，在一个端口上可能存在许多周期，而另一端口处于安静或活动状态。本公开的实施例可以提供双端口SRAM位单元的存储器阵列，其中双端口SRAM位单元中的每一个均可以被修改为具有第一端口的WL和BL，该第一端口的WL和BL被布置为与第二端口的WL和BL正交(即，垂直)。这可以允许第一端口在单个周期内从存储器阵列的行进行读取或者向存储器阵列的行进行写入，并且还可以允许第二端口在单个周期内从存储器阵列的列进行读取或者向存储器阵列的列进行写入。
本公开的实施例可以包括一种存储器阵列，该存储器阵列包括多个双端口存储器单元。该存储器阵列可以包括：多个双端口存储器单元的第一部分，其被布置在第一行中；多个双端口存储器单元的第二部分，其被布置在第二行中；多个双端口存储器单元的第三部分，其被布置在第一列中；以及多个双端口存储器单元的第四部分，其被布置在第二列中。该存储器阵列还可以包括：第一多个位线，其对应于被布置在第一列中的多个双端口存储器单元的第三部分并且终止于行数据端口处；第二多个位线，其对应于被布置在第二列中的多个双端口存储器单元的第四部分并且终止于行数据端口处；第三多个位线，其对应于被布置在第一行中的多个双端口存储器单元的第一部分并且终止于列数据端口处；以及第四多个位线，其对应于被布置在第二行中的多个双端口存储器单元的第二部分并且终止于列数据端口处。存储器阵列还可以包括：第一字线，其对应于被布置在第一行中的多个双端口存储器单元的第一部分；第二字线，其对应于被布置在第二行中的多个双端口存储器单元的第二部分；第三字线，其对应于被布置在第一列中的多个双端口存储器单元的第三部分；以及第四字线，其对应于被布置在第二列中的多个双端口存储器单元的第四部分。
本公开的另一实施例可以包括一种装置。该装置可以包括数据存储元件、第一端口位线和第二端口位线，该第二端口位线基本上垂直于第一端口位线。该装置还可以包括第一字线，该第一字线基本上垂直于第一端口位线，其中该装置被配置为当第一字线被启用时从数据存储元件向第一端口位线读取数据；以及第二字线，该第二字线基本上垂直于第二端口位线，其中该装置被配置为当第二字线被启用时从数据存储元件向第二端口位线读取数据。
本公开的实施例可以包括一种方法，该方法用于提供包括多个双端口存储器单元的存储器阵列。该方法可以包括：在存储器阵列的行字线处接收第一激活信号，以及响应于接收到第一激活信号而激活存储器阵列中的与行字线相对应的多个存储器单元。该方法还可以包括：在存储器阵列的列字线处接收第二激活信号，以及响应于接收到第二激活信号而激活存储器阵列中的与列字线相对应的多个存储器单元。
本公开的实施例可以包括一种存储器装置，包括：存储器阵列，存储器阵列包括多个双端口存储器单元；多个双端口存储器单元的第一部分，布置在第一行中；多个双端口存储器单元的第二部分，布置在第二行中；多个双端口存储器单元的第三部分，布置在第一列中；多个双端口存储器单元的第四部分，布置在第二列中；第一多个位线，对应于多个双端口存储器单元的第三部分并且布置在第一列中；第二多个位线，对应于多个双端口存储器单元的第四部分并且布置在第二列中；第三多个位线，对应于多个双端口存储器单元的第一部分并且布置在第一行中；第四多个位线，对应于多个双端口存储器单元的第二部分并且布置在第二行中；第一字线，对应于布置在第一行中的多个双端口存储器单元的第一部分；第二字线，对应于布置在第二行中的多个双端口存储器单元的第二部分；第三字线，对应于布置在第一列中的多个双端口存储器单元的第三部分；以及第四字线，对应于布置在第二列中的多个双端口存储器单元的第四部分。
在上述存储器装置中，第一多个位线和第二多个位线垂直于第三多个位线和第四多个位线。
在上述存储器装置中，第一字线和第二字线垂直于第三字线和第四字线。
在上述存储器装置中，存储器阵列被配置为：当第一字线被激活时，从行数据端口读取数据或者将数据写入到行数据端口，数据对应于布置在第一行中的多个双端口存储器单元的第一部分。
在上述存储器装置中，存储器阵列配置为：当第二字线被激活时，从行数据端口读取数据或者将数据写入到行数据端口，数据对应于布置在第二行中的多个双端口存储器单元的第二部分。
在上述存储器装置中，存储器阵列配置为：当第三字线被激活时，从列数据端口读取数据或者将数据写入到列数据端口，数据对应于布置在第一列中的多个双端口存储器单元的第三部分。
在上述存储器装置中，存储器阵列配置为：当第四字线被激活时，从列数据端口读取数据或者将数据写入到列数据端口，数据对应于布置在第二列中的多个双端口存储器单元的第四部分。
在上述存储器装置中，多个双端口存储器单元包括静态随机存取存储器位单元。
本公开的实施例可以包括一种存储器装置，包括：数据存储元件；第一端口位线；第二端口位线，垂直于第一端口位线；第一字线，垂直于第一端口位线，其中，装置配置为当第一字线被使能时从数据存储元件向第一端口位线读取数据；以及第二字线，垂直于第二端口位线，其中，装置配置为当第二字线被使能时从数据存储元件向第二端口位线读取数据。
在上述存储器装置中，数据存储元件包括彼此交叉耦合的第一反相器和第二反相器。
在上述存储器装置中，装置包括双端口动态随机存取存储器位单元。
在上述存储器装置中，第二端口位线和第一字线平行。
在上述存储器装置中，第一端口位线和第二字线平行。
本公开的实施例可以包括一种操作存储器装置的方法，包括：在存储器阵列的行字线处接收第一激活信号；响应于接收到第一激活信号而激活存储器阵列中的与行字线相对应的行中的多个存储器单元；在存储器阵列的列字线处接收第二激活信号；以及响应于接收到第二激活信号而激活存储器阵列中的与列字线相对应的列中的多个存储器单元。
在上述方法中，与存储器阵列的行中的多个存储器单元相对应的位线垂直于与存储器阵列的列中的多个存储器单元相对应的位线。
在上述方法中，存储器阵列的行字线垂直于存储器阵列的列字线。
在上述方法中，第一激活信号包括单个写入周期。
在上述方法中，第二激活信号包括单个写入周期。
在上述方法中，存储器阵列中的与行字线相对应的多个存储器单元包括双端口静态随机存取存储器位单元。
在上述方法中，存储器阵列中的与列字线相对应的多个存储器单元包括双端口静态随机存取存储器位单元。
以上论述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域技术人员应该理解，他们可以很容易地使用本公开作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到，这些等效结构并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，他们可以在本文中进行多种变化、替换以及改变。

Claims (20)

1.一种存储器装置，包括：
第一存储器阵列，所述第一存储器阵列包括第一多个行和第一多个列中的第一多个双端口存储器单元；
所述第一多个双端口存储器单元的第一部分，布置在第一行中；
所述第一多个双端口存储器单元的第二部分，布置在第二行中；
所述第一多个双端口存储器单元的第三部分，布置在第一列中；
所述第一多个双端口存储器单元的第四部分，布置在第二列中；
第一多个位线，对应于所述第一多个双端口存储器单元的所述第三部分并且布置在所述第一列中；
第二多个位线，对应于所述第一多个双端口存储器单元的所述第四部分并且布置在所述第二列中；
第三多个位线，对应于所述第一多个双端口存储器单元的所述第一部分并且布置在所述第一行中；
第四多个位线，对应于所述第一多个双端口存储器单元的所述第二部分并且布置在所述第二行中；
第一字线，对应于布置在所述第一行中的所述第一多个双端口存储器单元的所述第一部分；
第二字线，对应于布置在所述第二行中的所述第一多个双端口存储器单元的所述第二部分；
第三字线，对应于布置在所述第一列中的所述第一多个双端口存储器单元的所述第三部分；以及
第四字线，对应于布置在所述第二列中的所述第一多个双端口存储器单元的所述第四部分；
第二存储器阵列，所述第二存储器阵列包括第二多个行和第二多个列中的第二多个双端口存储器单元，其中，所述第二存储器阵列的所述第二多个双端口存储器单元平行于所述第一存储器阵列的所述第一多个双端口存储器单元；
第三存储器阵列，所述第三存储器阵列包括第三多个行和第三多个列中的第三多个双端口存储器单元，其中，所述第三存储器阵列的所述第三多个双端口存储器单元平行于所述第一存储器阵列的所述第一多个双端口存储器单元和所述第二存储器阵列的所述第二多个双端口存储器单元；以及
操作装置，用于：
在第一单个周期中从所述第一存储器阵列的所述第一多个行中的第一行的第一多个双端口存储器单元读取第一多个位，
在第二单个周期中从所述第二存储器阵列的所述第二多个列中的第一列的第二多个双端口存储器单元读取第二多个位，和
在第三单个周期中将第三多个位写入所述第三存储器阵列的所述第三多个行中的第三行的多个第三双端口存储器单元。
2.根据权利要求1所述的存储器装置，其中，所述第一多个位线和所述第二多个位线垂直于所述第三多个位线和所述第四多个位线。
3.根据权利要求1所述的存储器装置，其中，所述第一字线和所述第二字线垂直于所述第三字线和所述第四字线。
4.根据权利要求1所述的存储器装置，其中，所述第一存储器阵列被配置为：当所述第一字线被激活时，从行数据端口读取数据或者将数据写入到所述行数据端口，所述数据对应于布置在所述第一行中的所述第一多个双端口存储器单元的所述第一部分。
5.根据权利要求1所述的存储器装置，其中，所述第一存储器阵列配置为：当所述第二字线被激活时，从行数据端口读取数据或者将数据写入到所述行数据端口，所述数据对应于布置在所述第二行中的所述第一多个双端口存储器单元的所述第二部分。
6.根据权利要求1所述的存储器装置，其中，所述第一存储器阵列配置为：当所述第三字线被激活时，从列数据端口读取数据或者将数据写入到所述列数据端口，所述数据对应于布置在所述第一列中的所述第一多个双端口存储器单元的所述第三部分。
7.根据权利要求1所述的存储器装置，其中，所述第一存储器阵列配置为：当所述第四字线被激活时，从列数据端口读取数据或者将数据写入到所述列数据端口，所述数据对应于布置在所述第二列中的所述第一多个双端口存储器单元的所述第四部分。
8.根据权利要求1所述的存储器装置，其中，所述第一多个双端口存储器单元包括静态随机存取存储器位单元。
9.一种存储器装置，包括：
第一存储器阵列包括布置在第一多个行和第一多个列中的第一多个双端口存储器单元，其中第一多个数据双端口存储器单元中的每一个包括连接到第一端口位线和第二端口位线的数据存储元件，所述第二端口位线垂直于所述第一端口位线，其中所述数据存储元件还连接到第一字线，所述第一字线垂直于所述第一端口位线，其中所述数据存储元件还连接到第二字线，所述第二字线垂直于所述第二端口位线；
第二存储器阵列，包括布置在第二多个行和第二多个列中的第二多个双端口存储器单元，其中所述第二存储器阵列的所述第二多个双端口存储器单元平行于所述第一存储器阵列的所述第一多个双端口存储器单元；
第三存储器阵列，包括布置在第三多个行和第三多个列中的第三多个双端口存储器单元，其中所述第三存储器阵列的所述第三多个双端口存储器单元平行于所述第一存储器阵列的所述第一多个双端口存储器单元和所述第二存储器阵列的所述第二多个双端口存储器单元；以及
操作装置，用于：
在第一单个周期中从所述第一存储器阵列的所述第一多个行中的第一行的第一多个双端口存储器单元中的每个读取第一多个位，
在第二单个周期中从所述第二存储器阵列的所述第二多个列中的第一列的第二多个双端口存储器单元中的每个读取第二多个位，
在第三单个周期中将第三多个位写入所述第三存储器阵列的所述第三多个行中的第三行的多个第三双端口存储器单元。
10.根据权利要求9所述的存储器装置，其中，所述数据存储元件包括彼此交叉耦合的第一反相器和第二反相器。
11.根据权利要求9所述的存储器装置，其中，所述数据存储元件包括双端口动态随机存取存储器位单元。
12.根据权利要求9所述的存储器装置，其中，所述第二端口位线和所述第一字线平行。
13.根据权利要求9所述的存储器装置，其中，所述第一端口位线和所述第二字线平行。
14.一种操作存储器装置的方法，包括：
在第一存储器阵列的第一行字线处接收第一激活信号，所述第一存储器阵列包括布置在第一多个行和第二多个列中的第一多个双端口存储器单元；
响应于接收到所述第一激活信号而激活所述第一存储器阵列中的与所述第一行字线相对应的第一行中的多个第一双端口存储器单元；
在第一单个周期中从所述第一存储器阵列的所述第一多个行的所述第一行中的所述多个第一双端口存储器单元读取第一多个位；
在第二存储器阵列的第一列字线处接收第二激活信号，所述第二存储器阵列包括布置在第二多个行和第二多个列中的第二多个双端口存储器单元，其中，所述第二存储器阵列的所述第二多个双端口存储器单元布置为平行于所述第一存储器阵列的所述第一多个双端口存储器单元；
响应于接收到所述第二激活信号而激活所述第二存储器阵列中的与所述第一列字线相对应的列中的多个第二双端口存储器单元；
在单个第二周期中从所述第二存储器阵列的所述第二多个列的所述第一列的所述多个第二双端口存储器单元读取第二多个位；
在第三存储器阵列的第一列字线处接收第三激活信号，所述第三存储器阵列包括布置在第三多个行和第三多个列中的第三多个双端口存储器单元，其中，所述第三存储器阵列的所述第三多个双端口存储器单元布置为平行于所述第一存储器阵列的所述第一多个双端口存储器单元和所述第二存储器阵列的所述第二多个双端口存储器单元；
响应于接收到所述第三激活信号而激活所述第三存储器阵列中的与所述第一列字线相对应的第一列中的多个第三双端口存储器单元；以及
在单个第三周期中将第三多个位写入所述第三存储器阵列的所述第三多个列的所述第一列的所述多个第三双端口存储器单元中。
15.根据权利要求14所述的方法，其中，与所述第一存储器阵列的第一行中的第一多个双端口存储器单元相对应的位线垂直于与所述第一存储器阵列的第一列中的第一多个双端口存储器单元相对应的位线。
16.根据权利要求14所述的方法，其中，所述第一存储器阵列的行字线垂直于所述存储器阵列的列字线。
17.根据权利要求14所述的方法，其中，所述第一激活信号包括单个读取周期。
18.根据权利要求14所述的方法，其中，所述第三激活信号包括单个写入周期。
19.根据权利要求14所述的方法，其中，所述第一存储器阵列中的与所述行字线相对应的多个存储器单元包括双端口静态随机存取存储器位单元。
20.根据权利要求14所述的方法，其中，所述第一存储器阵列中的与所述第一列字线相对应的多个第一存储器单元包括双端口静态随机存取存储器位单元。
CN201911050819.8A 2018-10-31 2019-10-31 存储器装置及其操作方法 Active CN111128286B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753170P 2018-10-31 2018-10-31
US62/753,170 2018-10-31
US16/584,257 2019-09-26
US16/584,257 US11100980B2 (en) 2018-10-31 2019-09-26 Orthogonal dual port ram (ORAM)

Publications (2)

Publication Number Publication Date
CN111128286A CN111128286A (zh) 2020-05-08
CN111128286B true CN111128286B (zh) 2021-12-31

Family

ID=70327171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911050819.8A Active CN111128286B (zh) 2018-10-31 2019-10-31 存储器装置及其操作方法

Country Status (5)

Country Link
US (2) US11100980B2 (zh)
KR (1) KR102325140B1 (zh)
CN (1) CN111128286B (zh)
DE (1) DE102019126424A1 (zh)
TW (1) TWI714325B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771574A (en) * 1980-10-21 1982-05-04 Nec Corp Siemconductor memory circuit
US4823314A (en) 1985-12-13 1989-04-18 Intel Corporation Integrated circuit dual port static memory cell
US5135888A (en) 1989-01-18 1992-08-04 Sgs-Thomson Microelectronics, Inc. Field effect device with polycrystalline silicon channel
US20020093508A1 (en) 2001-01-18 2002-07-18 Lightsurf Technologies, Inc. Orthogonal memory for digital imaging devices
JP2006164183A (ja) * 2004-12-10 2006-06-22 Renesas Technology Corp 半導体信号処理装置
JP4738112B2 (ja) * 2005-09-12 2011-08-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5217042B2 (ja) 2007-07-06 2013-06-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9275710B2 (en) 2013-08-30 2016-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional cross-access dual-port bit cell design
US9646974B1 (en) 2016-03-25 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port static random access memory

Also Published As

Publication number Publication date
TWI714325B (zh) 2020-12-21
US11676658B2 (en) 2023-06-13
US11100980B2 (en) 2021-08-24
KR102325140B1 (ko) 2021-11-15
TW202036562A (zh) 2020-10-01
KR20200050423A (ko) 2020-05-11
US20200135267A1 (en) 2020-04-30
DE102019126424A1 (de) 2020-04-30
CN111128286A (zh) 2020-05-08
US20210383860A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US11087823B2 (en) Nonvolatile memory structures with dram
CN107025924B (zh) 存储器设备及其使用方法
US8537597B2 (en) Semiconductor memory device
TWI778279B (zh) 靜態隨機存取記憶體電路及其操作方法
TWI771090B (zh) 記憶體裝置、記憶體輸入/輸出以及形成記憶體裝置的方法
US11580059B2 (en) Multi-port memory architecture for a systolic array
US20190385671A1 (en) Multi word line assertion
CN111128286B (zh) 存储器装置及其操作方法
KR20230031757A (ko) 인메모리 컴퓨팅(cim)을 위한 메모리 디바이스 및 방법
KR20190081885A (ko) 전치 읽기를 지원하는 sram 구조
US11567868B2 (en) Method for copying data within memory device, memory device, and electronic device thereof
US20200251157A1 (en) Memory structure for artificial intelligence (ai) applications
Bhagyalakshmi et al. Design and VLSI simulation of SRAM memory cells for multi-ported SRAM’s
CN115878073A (zh) 存储单元、存储单元阵列及操作存储单元的方法
KR20230067438A (ko) 휘발성 메모리 장치
CN117765993A (zh) 伪多端口存储器、访问存储器阵列的方法及存储器阵列
KR20230068019A (ko) 휘발성 메모리 장치
KR20230067437A (ko) 휘발성 메모리 장치
TW202008363A (zh) 半導體元件
CN118447895A (zh) 存储器与对存储器阵列进行存取的方法
JPH04344399A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant