TW202033806A - 含金屬硬遮罩薄膜的選擇性生長 - Google Patents

含金屬硬遮罩薄膜的選擇性生長 Download PDF

Info

Publication number
TW202033806A
TW202033806A TW108122086A TW108122086A TW202033806A TW 202033806 A TW202033806 A TW 202033806A TW 108122086 A TW108122086 A TW 108122086A TW 108122086 A TW108122086 A TW 108122086A TW 202033806 A TW202033806 A TW 202033806A
Authority
TW
Taiwan
Prior art keywords
features
tungsten
hard mask
metal
deposition
Prior art date
Application number
TW108122086A
Other languages
English (en)
Other versions
TWI834679B (zh
Inventor
大衛 查爾斯 史密斯
強 亨利
丹尼斯 Ｍ 豪斯曼恩
保羅 Ｃ 勒邁爾
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202033806A publication Critical patent/TW202033806A/zh
Application granted granted Critical
Publication of TWI834679B publication Critical patent/TWI834679B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本文提供用於選擇性生長含金屬硬遮罩之方法及設備。方法包括：提供具有分隔特徵部圖案之基板，各特徵部具有頂部水平表面；用含碳材料填充分隔特徵部之間的空間，以形成具有特徵部之頂部水平表面及含碳材料的平坦表面；相對於含碳材料而在特徵部之頂部水平表面上選擇性地沉積含金屬硬遮罩；以及相對於含金屬硬遮罩及特徵部而選擇性地移除含碳材料。

Description

含金屬硬遮罩薄膜的選擇性生長
本發明係關於含金屬硬遮罩薄膜的選擇性生長。
半導體元件製造包括微處理器、邏輯及記憶體元件的製造。 此等元件可使用各種技術來製造，包括實施諸多類型之硬遮罩的圖案化技術。一些製程涉及形成包括矽氧化物及矽氮化物的結構。用於形成此等結構之一些技術可能受限於包括蝕刻及沉積兩者之圖案化技術。
本文所提供的先前技術描述係為了概述本揭示內容上下文之目的。本案發明人的成果（在此先前技術段落中所述之範圍內）、以及在申請時可能未以其他方式認定為先前技術之描述態樣，並未明示或默示地被承認為是相對於本發明的先前技術。
本文提供用以處理基板之方法及設備。一態樣涉及一方法，其包括：提供一圖案化半導體基板，其於待蝕刻之下層材料上具有分隔開的特徵部；用可灰化填充材填充特徵部之間的空間，使得特徵部之頂部水平表面顯露，且特徵部的側壁接觸可灰化填充材；於填充特徵部之間的空間後，相對於可灰化填充材而於特徵部之顯露頂部水平表面上選擇性地沉積含金屬硬遮罩；以及相對於特徵部及含金屬硬遮罩而移除可灰化填充材。
於諸多實施例中，進行特徵部之間的該填充，以形成包含有特徵部之頂部水平表面及可灰化填充材之一平坦表面。
於一些實施例中，特徵部之間的該填充係透過旋塗來完成。該旋塗可藉由注入含碳流體混合物至圖案化半導體基板上後進行熱固化來執行。於一些實施例中，特徵部之間的該填充係透過旋塗後進行平坦化以顯露特徵部之頂部水平表面來完成。
於諸多實施例中，特徵部之間的該填充係透過電漿增強化學氣相沉積來完成。特徵部之間的該填充可涉及於電漿增強化學氣相沉積後對圖案化半導體基板進行平坦化。例如，平坦化可藉由化學機械平坦化來進行。於一些實施例中，藉由電漿增強化學氣相沉積進行的填充涉及將特徵部暴露於具有化學式Cx Hy 的烴前驅物，其中X是2與10之間且包括2及10之整數，Y是2與24之間且包括2及24的整數。 例如，烴前驅物可包括甲烷（CH4 ）、乙炔（C2 H2 ）、乙烯（C2 H4 ）、丙烯（C3 H6 ）、丁烷（C4 H10 ）、環己烷（C6 H12 ）、苯（C6 H6 ）及甲苯（C7 H8 ）中之任何一者或更多者。在一些實施例中，透過電漿增強化學氣相沉積進行的填充更涉及使惰性氣體混合物流動，該惰性氣體混合物包括如氬、氮、氦及其組合之氣體。在一些實施例中，透過電漿增強化學氣相沉積進行填充亦涉及以約100W與約10kW之間的電漿功率點燃電漿。
於諸多實施例中，含金屬硬遮罩之選擇性沉積係於約200℃與約400℃之間的基板溫度下進行。
於一些實施例中，含金屬硬遮罩之選擇性沉積係透過一或更多循環之原子層沉積來執行。例如，一循環之原子層沉積可包括暴露於含矽前驅物以及暴露於含鎢前驅物兩者。於一些情況下，亦於足以沉積含金屬硬遮罩且不引起反應性物種轟擊至圖案化半導體基板之表面上的電漿功率下點燃電漿。於一些實施例中，含矽前驅物是矽烷。於一些實施方案中，含鎢前驅物是鹵化鎢。例如，含鎢前驅物可為六氟化鎢、五氯化鎢、六氯化鎢及其組合中之任一者。在一些實施例中，原子層沉積的一個循環沉積約2埃（Å）之含金屬硬遮罩。
於諸多實施例中，選擇性沉積係進行了持續至足以沉積含金屬硬遮罩至約50 Å與約1000 Å之間的厚度。
該方法亦可包括使用特徵部作為遮罩來蝕刻下層材料。 於一些實施例中，所沉積之含金屬硬遮罩的厚度係根據用於蝕刻下層材料之化學物質來選擇。
於諸多實施例中，特徵部含有介電材料。介電材料之示例是矽氧化物。 另一示例介電材料是矽氮化物。於諸多實施例中，特徵部含有矽。例如，於一實施例中，特徵部含有多晶矽。
於諸多實施例中，含金屬硬遮罩包括鎢。例如，含金屬硬遮罩可為鎢、鎢碳化物、鎢碳氮化物及其組合中之任一者。
於諸多實施例中，特徵部之間的空間具有至少約4：1的深寬比。
於一些實施例中，從頂部水平表面至待蝕刻之下層材料表面測得之其中一特徵部的高度為至少約100 Å。
於諸多實施例中，填充係在至少約150℃的基板溫度下進行。
於一些實施例中，移除可灰化填充材包括將圖案化半導體基板暴露於含氧或含氫電漿。
於諸多實施例中，移除可灰化填充材係在不施加偏壓下進行。
於一些實施例中，填充係於具有約5 毫托耳（mTorr）與約10托耳（Torr）之間腔室壓力之處理腔室中進行。
另一態樣涉及一設備，其包括：一處理腔室，其包括一噴淋頭及一基板支撐件；一電漿產生器；以及一控制器，其具有至少一處理器及一記憶體，藉此該至少一處理器與該記憶體相互通訊連接， 該至少一處理器至少與流動控制硬體可操作地連接，且該記憶體儲存機器可讀指令，用於：引起含碳沉積前驅物之流動的導入並引起第一電漿之生成；於引起含碳沉積前驅物之導入後，引起含碳沉積前驅物之流動的停止；於停止含碳沉積前驅物之流動後，引起含矽前驅物流與含鎢前驅物流之時間上分開脈衝的導入。
以下參考圖式進一步描述此等及其他態樣。
於下文描述中，闡述了許多具體細節以對所呈現的實施例提供透徹的瞭解。可在沒有該等具體細節之一些或全部者下實施所揭示之實施例。在其他情況下，不再詳細描述已知的製程操作，以免不必要地模糊所揭示之實施例。雖然將結合具體實施例來描述所揭示之實施例，但應理解其用意並不在於限制所揭示之實施例。
在半導體處理中，遮罩方法係用於圖案化並蝕刻基板。 隨著基板深寬比增加，對高選擇性硬遮罩的需求增加。諸多圖案化方案涉及正型特徵部之形成，如介電間隔物，以用作為用於蝕刻目標層之遮罩。然而，一些介電間隔物可能易受侵蝕，尤其是介電間隔物之間的間隙深寬比非常大且間隙深度可能因此大的情況下，此可能導致蝕刻介電間隔物下方目標層之蝕刻持續時間較長。因此，在蝕刻目標層期間，一些介電間隔物可能會受侵蝕。
在一些情況下，介電間隔物亦包括在介電間隔物上方之附加硬遮罩，其可承受用於蝕刻目標層的蝕刻條件，同時保持圖案的輪廓。具有高蝕刻選擇性且易於移除而不損壞基板之遮罩在處理基板中是有用的。尤其，含金屬硬遮罩在前段製程技術發展中具有顯著的優點。包含金屬之硬遮罩可承受各種蝕刻化學物質，以在蝕刻目標層期間保護介電間隔物。含金屬硬遮罩之其中一類型是鈦氮化物。然而，在一些情況下，當使用鈦氮化物作為硬遮罩時，可能形成鈦氟化物（TiFx ），其難以從腔室構件及基板之暴露表面移除。
含金屬硬遮罩之另一類型是含鎢硬遮罩，例如鎢金屬、鎢碳化物、鎢氮化物或鎢碳氮化物。此等材料具有改進的蝕刻產物揮發性、改善的晶粒尺寸以減小線寬粗糙度、以及當暴露於蝕刻化學物質時具有改善的蝕刻選擇性（相較於暴露的介電材料而言），因而作為有效的硬遮罩。例如，當暴露於含氟蝕刻化學物質時，鎢金屬相對於矽氧化物材料的蝕刻選擇性可超過至少約10：1。此外，含鎢硬遮罩不易形成難以去除的非揮發性材料；反而，當使用含鎢硬遮罩作為遮罩時，硬遮罩可形成鎢氟化物，鎢氟化物於蝕刻之製程條件下具揮發性。含鎢硬遮罩亦生長成較大晶粒尺寸，其可使用諸多沉積技術及製程條件形成，且於一些情況下可改善線彎曲問題。
用於形成含鎢硬遮罩之一方法是透過化學氣相沉積（CVD），其可以熱或使用電漿（電漿增強化學氣相沉積或PECVD）進行。隨著元件縮小，對更先進的技術而言，臨界尺寸減小，而深寬比增加。在某些情況下，CVD或PECVD技術可能在所欲厚度下產生封閉特徵部的區域，因此導致空孔（voids）的形成。雖然透過沉積較薄的膜可避免空孔，但對含鎢硬遮罩而言，這樣的薄膜可能因蝕刻期間的濺射損失而不足以作為硬遮罩，且蝕刻期間硬遮罩可能劣化，因而使蝕刻輪廓變差。此外，CVD沉積的含鎢硬遮罩可能減小特徵部之間的間隙臨界尺寸，因而降低深寬比。另外，於圖案化特徵部上進行含鎢硬遮罩的CVD或PECVD不僅在特徵部之間的間隙底部導致沉積，其亦在特徵部的側壁上沉積，因而減小深寬比，並劣化特徵部輪廓。一些CVD及PECVD技術可能不會相對於特徵部的側壁而優先地沉積在特徵部的頂部水平表面上。
本文提供用於選擇性沉積含金屬硬遮罩於圖案化特徵部上之方法及設備。圖案化特徵部可為具有高深寬比間隙之介電材料或圖案化特徵部之間的空間，各圖案化特徵部具有頂部水平表面，而含金屬硬遮罩可相對於基板上其他暴露表面而選擇性地沉積於頂部水平表面上。於一些實施例中，透過在圖案化特徵部之間形成含碳及／或可灰化材料來實現選擇性，其中含金屬硬遮罩可相對於暴露的含碳表面而選擇性地沉積於圖案化特徵部之頂部水平表面上。某些揭示實施例涉及：用可灰化材料填充圖案化特徵部之間的間隙；可選地對基板進行平坦化，以暴露圖案化特徵部之頂部水平表面上的介電質；以及相對於可灰化材料而選擇性地在圖案化特徵部之頂部水平表面上的暴露介電質上沉積含金屬硬遮罩材料。
某些揭示的實施例得以沉積例如含鎢硬遮罩至足夠厚度，使含鎢硬遮罩可承受後續蝕刻化學物質，並作為有效的硬遮罩，且沉積技術允許圖案化特徵部之間有足夠的特徵部開口，以對後續的蝕刻操作提供足夠的空間。亦即，於材料沉積在未填有含碳材料之圖案化特徵部上的一些實施例中，一些材料可能沉積在特徵部的側壁上，從而減小圖案化特徵部之間的開口尺寸。在某些揭示之實施例中，因為特徵部之間的空間係在沉積含金屬硬遮罩之前填有含碳材料，故可維持圖案化特徵部之間的開口，而含碳材料可在沉積含金屬硬遮罩之後移除，使特徵部之間的開口尺寸在含金屬硬遮罩沉積之前與之後呈實質上相同。
圖1係描述根據某些揭示實施例所進行之操作的製程流程圖。操作110-170可在設定為約1毫托耳（mTorr）與約10托耳（Torr）之間的腔室壓力的處理腔室中執行。於一些實施例中，該處理腔室包括設置在約75℃與約600℃之間溫度的基座。於一些實施例中，圖1中的操作在不同溫度下執行。例如，於一些實施例中，操作130是在不同於操作150之溫度下執行。於一些實施例中，操作150係在約75℃與約600℃之間或約50℃與約300℃之間的溫度下進行。
在操作110中，提供具有分隔特徵部之圖案化基板。基板可為矽晶圓，例如200 mm晶圓、300 mm晶圓或450 mm晶圓，其包括具有一或更多層材料（例如介電質、導電或半導電材料）沉積於其上的晶圓。下層之非限定實例包括介電層及導電層，例如矽氧化物、矽氮化物、矽碳化物、金屬氧化物、金屬氮化物、金屬碳化物及金屬層。基板可包括使用分隔特徵部之圖案來蝕刻的目標層。 基板上的圖案包括分隔特徵部。分隔特徵部可為基板上的柱部。在諸多實施例中，該等分隔特徵部為正型特徵部。
基板上的特徵部可為圖案化含矽材料。 例如，於一些實施例中，特徵部包括矽氧化物材料。於一些實施例中，特徵部包括矽氮化物材料。於一些實施例中，特徵部包括矽。例如，特徵部可為多晶矽。 於一些實施例中，特徵部包括矽碳化物材料。
某些揭示實施例適用於在各種尺寸特徵部上進行選擇性沉積，且不限於在具有特定高度之特徵部上進行沉積。
於一些實施例中，特徵部之間的空間可為橫跨基板表面的溝槽。 於一些實施例中，從俯視基板平面之特徵部俯視圖來看，各特徵部具有矩形橫截面。 從看向基板表面之特徵部側視圖來看，特徵部可具有約100 埃（Å）與約5微米之間的高度，其中高度是從特徵部的底部至特徵部的頂部水平表面測量。 特徵部的底部鄰接目標層，藉此特徵部的側壁以90°±5°與目標層的水平表面相交。 特徵部的頂部水平表面可以90°± 5°與特徵部的側壁相交。
於諸多實施例中，特徵部之間的空間具有約2：1與約20：1之間、或至少約4：1、或約4：1的深寬比。 特徵部之間的距離（在此可稱為臨界尺寸）或特徵部之間的間隙尺寸可小於約40 nm。
圖2提供從具有目標層203及分隔特徵部205之基板201側視圖來看的示例性示意圖，特徵部之間具有間隙207。間隙可由分隔特徵部205之相鄰側壁225之間的空間定義出。每個分隔特徵部205可具有頂部水平表面215。
回到圖1，在操作130中，以含碳材料填充特徵部之間的空間。在諸多實施例中，特徵部之間的空間可填有「可灰化填充材」，其意指可透過氧或氫電漿移除的填充材。可藉由諸多技術中之一者來進行特徵部之間的空間填充。一示例技術是旋塗。在旋塗中，透過噴嘴將含碳及／或含碳-矽混合物注入至基板上，以將液體旋塗至基板上。於一些實施例中，在流體流動之後，使基板於約250℃的溫度下固化，此可使沉積的含碳材料收縮並緻密化。
另一示例技術是PECVD。在PECVD中，基板暴露於含碳沉積前驅物並點燃電漿。在PECVD期間，基板暴露於含碳沉積前驅物的連續流動，並原位（in situ）點燃電漿。於一些實施例中，含碳沉積前驅物在遠端電漿產生器中或在基板上游的電漿中激化，以形成激發物種，其被輸送至處理腔室以沉積至基板上。
含碳沉積前驅物可為烴（hydrocarbon）。烴可為由化學式Cx Hy 所定義者，其中X為2與10之間並包括2及10之整數，Y為2與24之間並包括2及24之整數。舉例包括甲烷（CH4 ）、乙炔（C2 H2 ）、乙烯（C2 H4 ）、丙烯（C3 H6 ）、丁烷（C4 H10 ）、環己烷（C6 H12 ）、苯（C6 H6 ）及甲苯（C7 H8 ）。
於一些實施例中，可引入二或更多烴前驅物。除烴前驅物外，載氣可用於稀釋前驅物氣流。載氣可為任何合適的載氣，包括氦（He）、氬（Ar）、氮（N2 ）、氫（H2 ）或此等任何的組合。於一些實施例中，烴與氬、氮及氦的混合物一起流動。載氣流比上烴前驅物氣流的比率可透過用於引入烴前驅物氣體的工具來變化。載氣流比上烴前驅物氣流的比率取決於氣體輸送類型、間隔及體積，且可能影響沉積之含碳材料的均勻性及粒子效能。
在一些實施例中，含碳沉積前驅物亦包括除了碳及氫以外的原子。其他示例性含碳沉積前驅物包括胺（例如叔丁胺、三乙胺、甲胺等）及醇（例如乙醇、叔丁醇等）。
前驅物氣體流率取決於特定的沉積腔室及基板。用於四個300 mm基板的流率實例係約200 sccm與約4,000 sccm之間的乙炔、約1,000 sccm與約20,000 sccm之間的氫、以及約1000 sccm與約20,000 sccm之間的氦。
在引入含碳沉積前驅物時，使用包括低頻（LF）成分及高頻（HF）成分的雙RF電漿源來點燃電漿。於一些實施例中，實施例之方法係使用LF RF功率，以產生高能離子轟擊。低頻RF功率係指頻率約100 kHz與約2 MHz之間或約400 kHz的RF功率。於一些實施例中，脈衝頻率可能受LF產生器之操作能力限制。於一些實施例中，LF RF功率具有頻率約400 kHz之RF功率，例如430 kHz。於沉積期間，在一些實施例中，LF功率範圍於約0.001 W/cm2 與約0.05 W/cm2 之間，以每基板表面積cm2 之W表示。在一些實施例中，LF功率範圍於約0與約1.25 W/cm2 之間。高頻RF功率係指頻率於約2 MHz與約60 MHz之間的RF功率。在一些實施例中，HF RF功率具有頻率約13.56 MHz的RF功率。於沉積期間，在一些實施例中，每基板面積的HF功率範圍於約0.001 W/cm2 與約0.05 W/cm2 之間。在一些實施例中，每基板面積的HF功率範圍於約0.05 W/cm2 至1.25 W/cm2 之間。在一些實施例中，對於4站腔室，電漿功率可於約100 W與約10 kW之間。電漿功率亦可取決於腔室的尺寸。
本文揭示之流率及RF功率係用於配置用於300 mm晶圓的四站工具。功率位準及流率通常可隨著站數及基板面積而線性縮放。流率及功率可基於每面積表示，例如2500 W亦可以表示為0.884 W/cm2 。
於操作130期間，沉積製程在一些實施例中可以是自限性的。例如，於一些實施例中，隨著空間被填充且沉積在空間中的含碳材料厚度接近特徵部的高度，含碳材料的沉積可能減慢。於一些實施例中，進行試驗以確保持續時間足以沉積足夠的含碳材料，以在含碳材料覆蓋特徵部之頂部水平表面之前停止沉積。
於一些實施例中，在沉積之後，若特徵部之一些頂部水平表面被一些含碳材料所覆蓋，則可進行清潔或平坦化操作，以顯露特徵部的頂部水平表面。清潔操作的示例是化學機械平坦化。可透過將基板暴露於氫電漿或氧電漿來進行清潔，以去除特徵部之頂部水平表面上的含碳材料。於許多實施例中，氫電漿因其更容易控制而被採用。氫電漿清潔條件可取決於工具。在一些實施例中，氫電漿清潔期間之基座溫度係於約75℃與約600℃之間。於一些實施例中，氫電漿清潔期間之腔室壓力可於約1毫托耳與約10托耳之間。於諸多實施例中，操作130之後的基板包括橫跨基板的平坦表面，該平坦表面具有特徵部的頂部水平表面，以及填入分隔特徵部之間空間的含碳材料。亦即，平坦表面包括與特徵部之頂部水平表面齊平的含碳材料。
於一些實施例中，沉積於空間中的含碳材料是非晶碳層。 於一些實施例中，含碳材料是非晶碳中具有微量氫及氮之非晶碳層。
含碳材料是犧牲材料。於諸多實施例中，沉積含碳材料，使得含碳材料覆蓋特徵部的側壁，但不覆蓋特徵部的頂部水平表面。於一些實施例中，沉積含碳材料，以填充特徵部側壁之間的空間或間隙，並可進行可選的清潔及／或平坦化操作，以顯露特徵部之頂部水平表面。於一些實施例中，含碳材料完全填充圖案化、分隔開之特徵部之間的間隙。於一些實施例中，可能無需完全填充圖案化特徵部之間的空間，只要特徵部之頂部水平表面與含碳材料齊平，且沉積含金屬硬遮罩期間未有特徵部的側壁被顯露。
圖3顯示具有目標層303且具有特徵部305及含碳材料307（沉積於特徵部305之間以填充間隙）之示例性基板301。圖3中所示之含碳材料307係沉積至厚度達到特徵部305的高度，導致一平坦表面309，該平坦表面309具有含碳材料307及特徵部305之顯露頂部水平表面315。
回到圖1，於操作150中，含金屬硬遮罩相對於含碳材料而選擇性地沉積於特徵部之頂部水平表面上。選擇性沉積可指一表面上相對於第二表面更快地成核。 例如，成核延遲可能導致約10埃與約100埃之間的沉積厚度差。 雖然開始沉積時含金屬硬遮罩在特徵部與含碳材料上的沉積速率可能相同，但因為在含碳表面上沉積含金屬硬遮罩之成核延遲大於在特徵部表面上之成核延遲，故可達到選擇性沉積，從而導致特徵部表面上相對於含碳表面上有較厚的沉積。
於諸多實施例中，含金屬硬遮罩材料為含鎢材料。含鎢材料之實例包括但不限於鎢金屬、鎢碳化物及鎢碳氮化物。由於選擇性係取決於相關材料上之成核延遲，因此調整選擇性之一方法是調整相關材料之組成。於一些實施例中，調整含鎢硬遮罩材料中使用之鎢含量可調整選擇性。此外，鎢含量亦可調整膜透明度，其在一些實施例中可能是需要的，用以微影成像。
於諸多實施例中，含金屬硬遮罩材料含有鋁。例如，含金屬硬遮罩可為鋁氧化物。於諸多實施例中，含金屬硬遮罩材料含有錫。
當使用含金屬硬遮罩作為遮罩以蝕刻目標層時，含金屬硬遮罩之材料及厚度取決於隨後暴露的條件。例如，可使用含氯蝕刻化學物質來蝕刻多晶矽目標層，且由於含氯蝕刻化學物質對鎢材料有高選擇性，故可使用薄鎢硬遮罩。於另一實例中，可使用含氟蝕刻化學物質來蝕刻含氧目標層，雖然可選擇性地進行蝕刻，以比鎢硬遮罩更快的速率來蝕刻含氧目標層，但鎢硬遮罩於蝕刻期間可能被蝕刻，故可使用更厚的鎢硬遮罩。
含金屬硬遮罩材料以比在含碳材料上更快的沉積速率沉積於特徵部之頂部水平表面上。因此，在特徵部之顯露頂部水平表面上觀察到較厚的沉積。於諸多實施例中，頂部水平表面之材料為含矽材料。不受限於特定理論，據信用於沉積含金屬硬遮罩之沉積化學物質不易於含碳表面上成核，而沉積化學物質係於介電質表面上成核，得以相對於含碳表面而選擇性沉積於介電質上。
將含金屬硬遮罩沉積至約50埃與約1000埃之間的厚度。於諸多實施例中，將含金屬硬遮罩沉積至約25埃與約300埃之間的厚度。沉積至厚度大於約1000埃之含金屬硬遮罩可能導致含金屬硬遮罩於所有方向上生長，因而阻擋特徵部之間的空間並引起夾止（pinch-off）。沉積係以維持特徵部之間的間隙臨界尺寸來執行。
操作150中的選擇性沉積可透過原子層沉積（ALD）來進行。ALD是利用相繼的自限性反應來沉積薄層材料之技術。通常，ALD循環包括將至少一種反應物輸送並吸附至基板表面，接著再使吸附的反應物與一或更多反應物反應以形成部分膜層之操作。作為示例，矽氧化物沉積循環可包括以下操作：（i）含矽前驅物之輸送／吸附，（ii）從腔室中吹淨矽前驅物，（iii）含鎢反應物之輸送，及（iv）從腔室中吹淨含鎢反應物。
不同於化學氣相沉積（CVD）技術，ALD製程係使用表面媒介（surface-mediated）沉積反應而以逐層(layer-by-layer)方式沉積膜。於一示例ALD製程中，包含一群表面活性位置之基板表面係暴露於第一前驅物（例如含矽前驅物）的氣相分佈，第一前驅物以注入方式提供至容納基板之腔室。此第一前驅物之分子被吸附在基板表面上，包含第一前驅物之化學吸附物種及∕或物理吸附分子。應當了解，當化合物被吸附至基板表面上時（如本文所述），吸附層可包含化合物、以及化合物之衍生物。例如，含矽前驅物之吸附層可包括含矽前驅物、以及含矽前驅物之衍生物。於第一前驅物注入之後，接著抽空腔室以移除維持於氣相之大部分或全部第一前驅物，從而大多或僅留下吸附的物種。吹淨腔室可能涉及使吹淨氣體（purge gas）或清掃氣體（sweep gas）流動，吹淨氣體或清掃氣體可為使用在其它操作中之載氣或可為不同氣體。於一些實施例中，吹淨可涉及抽空腔室。示例性吹淨氣體包含氬、氮、氫及氦。於一些實施例中，操作306可包含用以抽空處理腔室之一或更多抽空子階段。於一些實施方式中，腔室可以未完全抽空。例如，可將腔室抽空，使得呈氣相之第一前驅物的分壓足夠低以減輕反應。在一些實施例中，吹淨可以是可選的。
將第二反應物（例如含鎢反應物）導入至腔室，俾使一些之該等分子與吸附在表面上之第一前驅物進行反應。於一些製程中，第二反應物立即與吸附之第一前驅物進行反應。接著可再度抽空腔室，以移除未結合之第二反應物分子。如上所述，於一些實施例中，可能不完全抽空腔室。可利用額外的ALD循環，以建立膜厚。一個循環可沉積約2埃之含金屬硬遮罩材料。
在一些實施例中，可在引入第二反應物期間點燃可選的電漿。例如，可使用低功率電漿，以防止濺射。於一些實施例中，LF RF功率具有頻率約400 kHz（如430 kHz）之RF功率。於沉積期間，在一些實施例中，對於四站腔室中的四個300 mm基板，LF功率範圍約200 W與約3000 W之間。 高頻RF功率係指頻率約2 MHz與約60 MHz之間的RF功率。於一些實施例中，HF RF功率具有頻率約13.56 MHz之RF功率。於沉積期間，在一些實施例中，對於四站腔室中的四個300 mm基板，每一基板面積之HF功率範圍約400 W與約2500 W之間。電漿功率亦可取決於腔室的尺寸。
本文揭示之流率及RF功率係用於配置用於300 mm晶圓的四站工具。功率位準及流率通常可隨著站數及基板面積而線性縮放。流率及功率可基於每面積表示，例如2500 W亦可以表示為0.884 W/cm2 。
在某些實施例中，ALD第一前驅物之注入使基板表面部分地飽和。於一些實施例中，ALD循環之注入階段在前驅物接觸基板以平均地使表面飽和之前結束。通常，在此時，前驅物流動係被關閉或轉向，且只有吹淨氣體流動。藉由在此次飽和狀態下進行操作，ALD製程降低循環時間，並且增加產量。然而，因為前驅物吸附不是飽和受限的，故吸附的前驅物濃度可能在基板表面各處稍有變化。在次飽和狀態下操作之ALD製程實例提供於2013年10月23日申請、名稱為「SUB-SATURATED ATOMIC LAYER DEPOSITION AND CONFORMAL FILM DEPOSITION」之美國專利申請案第14/061,587號（現為美國專利第9,355,839號）中，其整體內容併入於本文中作為參考。
如所述，於一些實施方式中，ALD方法包括電漿活化。如本文所述， 本文中所描述之ALD方法及設備可為保型膜沉積（CFD）方法，其大致描述於2011年4月11日申請、名稱為「PLASMA ACTIVATED CONFORMAL FILM DEPOSITION」之美國專利申請案第 13/084,399號（現為美國專利第 8,728,956號）；以及於2011年4月11日申請、名稱為「SILICON NITRIDE FILMS AND METHODS」之美國專利申請案第13/084,305號，其整體內容併入於本文中作為參考。
於沉積的含金屬硬遮罩為鎢金屬的情況下，一示例性ALD循環可包括：將基板暴露於含矽反應物（如矽烷），其可形成含矽反應物的吸附層；吹淨容納基板的處理腔室；將基板暴露於鎢鹵化物（如六氟化鎢），其與含矽反應物的吸附層反應以形成鎢；以及吹淨處理腔室。
於沉積的含金屬硬遮罩為鎢碳化物的情況下，一示例性ALD循環可包括：將基板暴露於含矽反應物（如矽烷），其可形成含矽反應物的吸附層；吹淨容納基板的處理腔室；將基板暴露於金屬－有機鎢前驅物，其與含矽反應物的吸附層反應以形成鎢碳化物；以及吹淨處理腔室。
於沉積的含金屬硬遮罩為鎢碳氮化物的情況下，一示例性ALD循環可包括：將基板暴露於含矽反應物（如矽烷），其可形成含矽反應物的吸附層；吹淨容納基板的處理腔室；將基板暴露於鎢前驅物（例如金屬－有機鎢前驅物）及含氮反應物（例如氮氣），其與含矽反應物的吸附層反應以形成鎢碳氮化物；以及吹淨處理腔室。於一些實施例中，鎢前驅物具有胺或醯胺基。
於沉積的含金屬硬遮罩為鎢氮化物的情況下，一示例性ALD循環可包括：將基板暴露於含矽反應物（如矽烷），其可形成含矽反應物的吸附層；吹淨容納基板的處理腔室；將基板暴露於含氮氣體與鎢前驅物之混合物中，其與含矽反應物的吸附層反應以形成鎢氮化物；以及吹淨處理腔室。於一些實施例中，鎢前驅物具有醯胺基。於一些實施例中，具鎢前驅物之混合物中的含氮氣體為氮氣。
於一些實施例中，含氮氣體反應物或反應物混合物包含至少一氮，例如，氨、聯氨、胺（帶有碳的胺），例如甲胺、二甲胺、乙胺、異丙胺、叔丁胺、二叔丁胺、環丙胺、二級丁胺、環丁胺、異戊胺、2-甲基丁基-2-胺、三甲胺、二異丙胺、二乙基異丙基胺、二叔丁聯氨、以及含芳族的胺，例如苯胺、吡啶、及芐胺。胺可為一級胺、二級胺、三級胺、或四級銨（例如，四烷基銨化合物）。含氮反應物可含有氮以外之雜原子，例如，羥基胺、三級丁氧羰基胺、及N-三級丁基羥基胺為含氮反應物。示例性含氮反應物包含氮氣、氨及胺。
用於含金屬硬遮罩之ALD中的示例性含矽反應物包括矽烷、鹵代矽烷及胺基矽烷。適合使用於所揭示實施例之含矽反應物包含：聚矽烷（H3 Si- (SiH2 )n -SiH3 ），其中n ≥ 0。矽烷實例為甲矽烷（SiH4 ）、二矽烷（Si2 H6 ）、以及有機矽烷，例如甲基矽烷、乙基矽烷、 異丙基矽烷、叔丁基矽烷、二甲基矽烷、二乙基矽烷、二叔丁基矽烷、丙烯基矽烷、二級丁基矽烷、 叔己基矽烷、異戊基矽烷、叔丁基二矽烷、二叔丁基二矽烷、及類似者。
鹵代矽烷包含至少一鹵基並且可能或可能不包含氫及／或碳基。鹵代矽烷之範例為碘矽烷、溴矽烷、氯矽烷、及氟矽烷。雖然鹵代矽烷（尤其是氟矽烷）在電漿點燃時可能形成會蝕刻矽材料之反應性鹵化物物種，但在一些實施例中，鹵代矽烷在電漿點燃時可能未引入腔室中，所以可能減少來自鹵代矽烷之反應性鹵化物物種之形成。特定的氯矽烷為四氯矽烷、三氯矽烷、二氯矽烷、單氯矽烷、氯丙烯基矽烷、氯甲基矽烷、二氯甲基矽烷、氯二甲基矽烷、氯乙基矽烷、叔丁基氯矽烷、二叔丁基氯矽烷、氯異丙基矽烷、氯-二級丁基矽烷、叔丁基二甲基氯矽烷、叔己基二甲基氯矽烷、及類似者。
胺基矽烷包含鍵結於一矽原子之至少一氮原子，但也可包含氫、氧、鹵素及碳。胺基矽烷之範例為單、雙、三及四-胺基矽烷（分別為H3 Si(NH2 )、H2 Si(NH2 )2 、HSi(NH2 )3 及Si(NH2 )4 ），以及經取代的單、雙、三及四-胺基矽烷，例如叔丁基胺基矽烷、甲基胺基矽烷、叔丁基矽烷胺、雙(叔丁基胺基)矽烷（SiH2 (NHC(CH3 )3 )2 ，BTBAS）、叔丁基矽基胺甲酸酯、SiH(CH3 )-(N(CH3 )2 )2 、SiHCl-(N(CH3 )2 )2 、(Si(CH3 )2 NH)3 、及類似者。胺基矽烷之進一步範例為三矽基胺（N(SiH3 ) ）。
於諸多實施例中，操作150係在與操作130期間基板溫度相同之基板溫度下進行。於一些實施例中，操作150期間的基板溫度係不同於操作130之基板溫度。於諸多實施例中，操作150係在與操作130期間腔室壓力相同之腔室壓力下進行。於一些實施例中，操作150期間的腔室壓力與操作130期間的腔室壓力不同。於一些實施例中，操作130及150係在同一腔室中進行。於一些實施例中，操作130及150係在不破壞真空的情況下進行。於一些實施例中，操作130及150係在不同的腔室中進行。
含金屬硬遮罩之選擇性沉積維持特徵部之間的空間，因為暴露於含金屬硬遮罩沉積前驅物之表面是具有特徵部之顯露頂部水平表面的平坦表面，含金屬硬遮罩沉積前驅物可在特徵部之顯露頂部水平表面上快速成核，而其餘的平坦表面是含碳材料，含碳材料有較慢之含金屬硬遮罩沉積前驅物成核或是不成核。
圖4顯示具有目標層403及特徵部405之示例性基板401，其於特徵部405與含金屬硬遮罩409（其相對於含碳材料407而選擇性地沉積於特徵部405之頂部水平表面上）之間填有含碳材料407。
回到圖1，於操作170中，含碳材料相對於含金屬硬遮罩及特徵部而被選擇性移除，以留下特徵部與含金屬硬遮罩，其接著可用以蝕刻目標層。由於含金屬硬遮罩對用於蝕刻含碳材料之遠端氧電漿具耐受性（resilient），故得以實現選擇性蝕刻。可透過灰化操作，以移除填於特徵部之間的含碳材料。使用遠端氧電漿源去除含碳材料。於一些實施例中，透過將基板暴露至氧電漿或氫電漿或其兩者，以移除含碳材料。於一些實施例中，電漿是單頻電漿。電漿可為遠端電漿，例如於遠端電漿產生器中被點燃且被遞送至容納基板之處理腔室的電漿。於一些實施例中，電漿係原位電漿，其可於處理腔室中基板上方的處理空間中產生。對於原位電漿實施例，透過使用低能量電漿，以減少基板材料的濺射，例如約50 W與約250 W之間的電漿功率（用於四個300 mm站），其持續時間約1秒與約10秒之間。在許多實施例中，於移除含碳材料期間不施加偏壓。
圖5顯示示例性基板501，其具有目標層503且具有分隔特徵部505，分隔特徵部505的頂部水平表面上有含金屬硬遮罩509。示例性目標層材料包括矽、矽鍺、矽碳化物、矽氮化物及矽氧化物。含碳材料已被移除，留下分隔特徵部505之間的間隙507。由於含金屬硬遮罩係選擇性地沉積於分隔特徵部505的頂部水平表面上，故可保持間隙507的臨界尺寸。此外，當特徵部之間的空間填有含碳材料時，不會有硬遮罩材料沉積於特徵部之間的空間之間，此亦有助於保持特徵部之間的空間並保持臨界尺寸。
具有含金屬硬遮罩509之分隔特徵部505可經受用以蝕刻目標層503之蝕刻條件，且不會實質上劣化分隔特徵部505。當目標層503被蝕刻時，含金屬硬遮罩509降低蝕刻條件中的蝕刻速率。例如，圖6示出一示例基板601，其具有根據分隔特徵部605圖案之經蝕刻目標層613，分隔特徵部605之頂部水平表面上具有含金屬硬遮罩609，其有助於保持圖案化基板的輪廓。 設備
圖7繪示具有用於維持低壓環境之處理腔體702的處理站700實施例示意圖。複數處理站700可包含於共同低壓處理工具環境中。例如，圖8繪示多站處理工具800的實施例。於一些實施例中，處理站700之一或更多硬體參數（包含以下詳加討論的參數）可由一或更多電腦控制器750以編程方式調整。
於諸多實施例中，處理站700可用於透過化學氣相沉積（CVD）或電漿增強化學氣相沉積（PECVD）來沉積膜。例如，可使用處理站700來沉積本文所述之含碳材料。
替代或額外地，處理站700可用於透過ALD或電漿增強ALD（PEALD）來沉積膜。例如，可使用處理站700，將含金屬硬遮罩（例如鎢硬遮罩、鎢碳化物硬遮罩或鎢碳氮化物硬遮罩）沉積於基板上。
處理站700與反應物輸送系統701a流體連通，反應物輸送系統701a用以輸送處理氣體至分配噴淋頭706。反應物輸送系統701a包含混合容器704，用以混合及/或調節處理氣體（例如，含矽反應物氣體或含鎢氣體）以輸送至噴淋頭706。一或更多混合容器入口閥720可控制處理氣體至混合容器704之導入。
作為一示例，圖7之實施例包含汽化點703，用於汽化待供應至混合容器704之液體反應物。於一些實施例中，汽化點703可為受熱汽化器。由汽化器所產生之飽和反應物蒸氣可能在下游輸送管路中凝結。不相容氣體暴露至凝結的反應物可能產生小微粒。這些小微粒可能會阻塞管路、妨礙閥操作、污染基板等。解決這些問題之一些方法涉及吹淨及/或抽空輸送管路，以移除殘留的反應物。然而，吹淨輸送管路可能增加處理站循環時間、降低處理站產量。因此，於一些實施例中，汽化點703下游之輸送管路可為伴熱的（heat traced）。於一些實例中，混合容器704亦可為伴熱的。在一非限制實例中，汽化點703下游之管路在混合容器704處具有自約100 °C延伸至約150 °C之漸增溫度曲線。
於一些實施例中，液體前驅物或液體反應物可於液體注入器處進行汽化。例如，液體注入器可注入液體反應物之脈衝至混合容器之上游之載氣氣流中。於一實施例中，液體注入器可藉由使液體從較高壓力快速移動至較低壓力來汽化反應物。在另一實例中，液體注入器可使該液體霧化為分散的微滴，該分散的微滴隨後在受熱的輸送管路中被汽化。較小液滴之汽化可能比較大液滴更快，其縮短液體注入與完全汽化之間之延遲。較快的汽化可縮短自汽化點703下游之管路長度。在一情況中，液體注入器可直接安裝至混合容器704。在另一情況中，液體注入器可直接安裝至噴淋頭706。
於一些實施例中，可提供汽化點703上游之液體流量控制器（LFC），以控制用於汽化且輸送至處理站700之液體質流。例如，LFC可包含位於LFC下游之熱質流計（MFM）。接著，可調整LFC之柱塞閥，以因應於由比例-積分-微分（PID）控制器（與MFM電性連通）所提供之反饋控制信號。然而，使用反饋控制可能花費1秒或更久時間來使液體流量穩定。這可能延長用於注入液體反應物之時間。因此，在一些實施例中，LFC可在反饋控制模式與直接控制模式之間進行動態切換。在一些實施例中，此可藉由將LFC之感測管、及PID控制器停用而執行。
噴淋頭706分配處理氣體朝向基板712。在圖7所示之實施例中，基板712位於噴淋頭706之下方，並且置於基座708上。噴淋頭706可具有任何適當之形狀，並且可具有任何適當數目及配置之埠口，用以分配處理氣體至基板712。
於一些實施例中，基座708可上升或下降，以使基板712暴露至在基板712與噴淋頭706之間之容積。應當了解，在一些實施例中，可藉由適當的電腦控制器750以編程方式調整基座高度。
於另一情況中，在點燃電漿之實施例中，調整基座708之高度可容許電漿密度在製程中之電漿活化期間進行改變。在製程階段結束時，基座708可在另一基板傳送階段期間下降，以容許基板712從基座708移除。
於一些實施例中，基座708可透過加熱器710控制溫度。於一些實施例中，在如揭示實施例中所述之矽氮化物膜選擇性沉積期間，基座708可加熱至約25 °C與約400°C之間或約200°C與約300°C之間的溫度。於一些實施例中，基座係設於約75 °C與約600°C之間、或至少約75 °C、或約200°C與約400°C之間的溫度。
此外，於一些實施例中，處理站700之壓力控制可藉由蝶形閥718提供。如圖7之實施例中所示，蝶形閥718調節由下游真空泵（未顯示）提供的真空。然而，於一些實施例中，處理站700之壓力控制亦可藉由改變一或更多氣體導入至處理站700之流率而加以調整。
於一些實施例中，噴淋頭706之位置可相對於基座708而加以調整，以改變在基板712與噴淋頭706之間的容積。此外，將察知，在本發明之範疇內，基座708及∕或噴淋頭706之垂直位置可藉由任何適當的機構而加以改變。於一些實施例中，基座708可包含旋轉軸，用於旋轉基板712之位向。將察知，於一些實施例中，此等示例性調整的其中一或更多者可藉由一或更多適當的電腦控制器750以編程方式執行。
於使用如上所述電漿之一些實施例中，噴淋頭706及基座708與用來對電漿供電之射頻（RF）電源714及匹配網路716電性連通。例如，在沉積矽氮化物之後，可使用電漿將有機基團自基板表面移除。於一些實施例中，可透過控制處理站壓力、氣體濃度、RF源功率、RF源頻率及電漿功率脈衝時序中的一或更多者，以控制電漿能量。例如，RF電源714及匹配網路716可以任何合適的功率操作，以形成電漿。
電漿功率係選擇低至防止在基板表面上之材料濺射。RF電源714可提供任何適當頻率之RF功率。於一些實施例中，RF電源714可配置成彼此獨立地控制高頻及低頻RF電源。示例性低頻RF頻率可包含，但不限於，0 kHz與500 kHz之間之頻率。示例性高頻RF頻率可包含，但不限於，1.8 MHz與2.45 GHz之間之頻率、或大於約13.56 MHz之頻率、或大於27 MHz之頻率、或大於40 MHz之頻率、或大於60 MHz之頻率。將察知，任何適當的參數可不連續地或連續地加以調控，以提供用於表面反應之電漿能量。
於一些實施例中，電漿可藉由一或更多電漿監控器原位（in-situ）監控。在一情況中，電漿功率可藉由一或更多電壓、電流感測器（例如，VI探針）監控。在另一情況中，電漿密度及∕或處理氣體濃度可藉由一或更多光學放射光譜感測器（OES）而加以量測。於一些實施例中，一或更多電漿參數可基於來自此等原位電漿監控器之測量而以編程方式調整。例如，OES感測器可使用在用於提供電漿功率之編程控制的反饋迴路中。將察知，於一些實施例中，可使用其它監控器以監控電漿及其它製程特性。此等監控器可包含，但不限於，紅外線（IR）監控器、音訊監控器、及壓力轉換器。
於一些實施例中，用於控制器750之指令可經由輸入∕輸出控制（IOC）序列指令而提供。在一實例中，用於設定製程階段之條件的指令可包含於製程配方之相對應的配方階段中。在一些情況中，可依序排列製程配方階段，使得製程階段之所有指令與該製程階段同時執行。於一些實施例中，用以設定一或更多反應器參數之指令可包含於配方階段中。例如，第一配方階段可包含：用於設定烴氣體之流率的指令、用於點燃電漿之指令、用於設定載氣（如氬）之流率的指令、以及用於第一配方階段之時間延遲指令。第二配方階段可包含：用於設定惰性及／或含矽前驅物氣體之流率的指令、用於設定載氣（如氬）之流率的指令、以及用於第二配方階段之時間延遲指令。第三後續配方階段可包含：用於調控或停止惰性及／或反應物氣體之流率的指令、以及用於調控載氣或吹淨氣體之流率的指令、以及用於第三配方階段之時間延遲指令。第四配方階段可包含：用於調控含鎢氣體之流率的指令、用於調控載氣或吹淨氣體之流率的指令、以及用於第四配方階段之時間延遲指令。第五後續配方階段可包含：用於調控或停止惰性及／或反應物氣體之流率的指令、以及用於調控載氣或吹淨氣體之流率的指令、以及用於第五配方階段之時間延遲指令。將察知，此等配方階段可在揭示實施例之範疇內以任何適當方式進一步加以再細分及／或重複。於一些實施例中，控制器750可包括以下關於圖8之系統控制器850所描述的任何特徵。
如上描述，一或更多處理站可包含於多站處理工具中。圖8顯示多站處理工具800之實施例的概要圖，其具有入站裝載室802及出站裝載室804，入站裝載室802及出站裝載室804其中一或兩者可包含遠端電漿源。在大氣壓力下之機器人806係配置成將晶圓自卡匣（透過晶圓傳送盒（pod）808裝載）經由大氣埠810移動至入站裝載室802中。晶圓係藉由機器人806而放置在入站裝載室802中之基座812上，關閉大氣埠810，且抽空裝載室。在入站裝載室802包含遠端電漿源之情況中，晶圓可在被導入處理腔室814之前而在裝載室中暴露於周圍。此外，晶圓亦可在入站裝載室802中進行加熱，例如，以移除濕氣及吸附的氣體。接著，打開往處理腔室814之腔室傳送埠816，另一機器人（未顯示）將晶圓放置在反應器中，在反應器中顯示之第一站的基座上進行處理。雖然圖8中所繪示之實施例包含裝載室，但將察知，在一些實施例中，可設置晶圓進入處理站的直接通道。
在圖8中所示之實施例中，所繪示的處理腔室814包含四個處理站，編號為1到4。每一站具有加熱的基座（顯示於站1之818）、及氣體管線入口。將察知，在一些實施例中，每一處理站可具有不同或多個目的。例如，在一些實施例中，處理站可在ALD與電漿增強ALD處理模式之間進行切換。額外或替代地，在一些實施例中，處理腔室814可包含一或更多匹配成對的ALD及電漿增強ALD處理站。儘管所描繪的處理腔室814包含四站，但將察知，根據本發明之處理腔室可具有任何適當數目之站。例如，在一些實施例中，處理腔室可具有五或更多站，而在其它實施例中，處理腔室可具有三或更少站。
圖8繪示晶圓搬運系統890之實施例，用以在處理腔室814中傳送晶圓。在一些實施例中，晶圓搬運系統890可在諸多處理站之間及∕或在處理站與裝載室之間傳送晶圓。將察知，可採用任何適當的晶圓搬運系統。非限定實例包含晶圓旋轉架及晶圓搬運機器人。圖8亦繪示系統控制器850之實施例，用以控制處理工具800之製程條件及硬體狀態。系統控制器850可包含一或更多記憶體裝置856、一或更多大量儲存裝置854、及一或更多處理器852。處理器852可包含CPU或電腦、類比及∕或數位輸入∕輸出連接、步進馬達控制器板等。
於一些實施例中，系統控制器850控制處理工具800之所有活動。系統控制器850執行系統控制軟體858，系統控制軟體858係儲存於大量儲存裝置854中、加載至記憶體裝置856中、以及在處理器852上執行。或者，控制邏輯可在控制器850中加以硬編碼。針對此等目的，可使用特殊應用積體電路、可程式化邏輯裝置（例如現場可程式化閘陣列（FPGAs））及類似者。在以下討論中，在任何使用「軟體」或「程式碼」之處，可使用功能性相當的硬編碼邏輯來取代。系統控制軟體858可包含用於控制下述的指令：時序、氣體的混合、氣體流率、腔室及／或站壓力、腔室及／或站溫度、晶圓溫度、目標功率位準、RF功率位準、基板基座、卡盤及/或托座的位置、及由處理工具800執行之特殊製程的其他參數。系統控制軟體858可以任何適合的方式配置。舉例而言，可撰寫諸多處理工具元件的副程式或控制物件，以控制用以執行諸多處理工具製程之處理工具元件的操作。系統控制軟體858可以任何適合的電腦可讀程式語言編碼。
在一些實施例中，系統控制軟體858可包含輸入／輸出控制（IOC）定序指令，用於控制上述諸多參數。儲存在與系統控制器850相關聯之大量儲存裝置854及／或記憶體裝置856中的其他電腦軟體及／或程式可在一些實施例中使用。用於此目的之程式或程式區段的示例包含基板定位程式、處理氣體控制程式、壓力控制程式、加熱器控制程式、及電漿控制程式。
基板定位程式可包含用於處理工具元件的程式碼，該處理工具元件係用以將基板裝載至基座818上、並用以控制基板與處理工具800之其他部分間的間距。
處理氣體控制程式可包含程式碼，用於控制氣體成分（例如：如本文描述之烴氣體、含鎢前驅物氣體、含矽前驅物氣體、含氮氣體、載氣、惰性氣體及／或吹淨氣體）和流率、以及可選地用於在沉積之前將氣體流進一或更多處理站，以使處理站內的壓力穩定。壓力控制程式可包含程式碼，用於藉由調節例如在處理站之排氣系統內的節流閥、進入處理站的氣流等而控制處理站內的壓力。
加熱器控制程式可包含程式碼，用於控制電流流至用以加熱基板的加熱單元。或者，該加熱器控制程式可控制熱轉移氣體（例如氦）至基板的遞送。
電漿控制程式可包含程式碼，用於根據本文實施例在一或更多處理站內設定施加至處理電極的RF功率位準。
壓力控制程式可包含程式碼，用於根據本文實施例維持反應腔室內的壓力。
於一些實施例中，可具有與系統控制器850相聯繫之使用者介面。使用者介面可包含顯示螢幕、設備及∕或製程條件之圖形軟體顯示、以及使用者輸入裝置，例如指向裝置、鍵盤、觸控螢幕、麥克風等。
於一些實施例中，由系統控制器850所調整之參數可能與製程條件有關。非限定實例包含處理氣體組成及流率、溫度、壓力、電漿條件（例如，RF偏壓功率位準）等。這些參數可以配方之形式提供給使用者，配方可利用使用者介面輸入。
用於監控製程的信號可由系統控制器850的類比及∕或數位輸入連接件自諸多處理工具感測器提供。用於控制製程的信號可在處理工具800的類比及數位輸出連接件上輸出。可被監控之處理工具感測器的非限定例子包含質流控制器、壓力感測器（如壓力計）、熱電偶等。適當編程的回饋及控制演算法可與來自這些感測器的數據一起使用以維持製程條件。
系統控制器850可提供用於執行上述沉積製程的程式指令。該等程式指令可控制各種製程參數，如：DC功率位準、RF偏壓功率位準、壓力、溫度等。該等指令可控制參數以根據本文描述的諸多實施例操作膜堆疊的原位沉積。
系統控制器850一般包含配置成執行指令的一或更多記憶體裝置及一或更多處理器，使得該設備將根據所揭示的實施例執行方法。包含用於根據所揭示的實施例控制製程操作之指令的機器可讀媒體可耦接至該系統控制器850。
在一些實施方式中，系統控制器850為系統的一部分，其可為上述示例的一部分。此等系統可包括半導體處理設備，其包含處理工具或複數處理工具、腔室或複數腔室、用於處理的平台或複數平台、及/或特定處理元件（晶圓基座、氣流系統等）。這些系統可與電子設備整合，該等電子設備用於在半導體晶圓或基板處理之前、期間、及之後控制這些系統的操作。電子設備可稱作為「控制器」，其可控制系統或複數系統的諸多元件或子部分。依據系統的處理條件及／或類型，系統控制器850可加以編程以控制本文揭示的任何製程，包含：處理氣體的遞送、溫度設定（例如加熱及／或冷卻）、壓力設定、真空設定、功率設定、射頻（RF）產生器設定、RF匹配電路設定、頻率設定、流率設定、流體遞送設定、位置及操作設定、晶圓轉移（進出與特定系統相連接或相接合之工具及其他轉移工具、及／或裝載室）。
廣義而言，系統控制器850可定義為具有用以接收指令、發出指令、控制操作、啟動清洗操作、啟動終點量測以及類似者之諸多積體電路、邏輯、記憶體、及／或軟體的電子設備。積體電路可包含：儲存程式指令之韌體形式的晶片、數位訊號處理器（DSP，digital signal processor）、定義為特殊應用積體電路（ASIC，application specific integrated circuit）的晶片、及／或一或更多微處理器、或執行程式指令（例如，軟體）的微控制器。程式指令可為以諸多單獨設定（或程式檔案）之形式通訊至系統控制器850之指令，該單獨設定（或程式檔案）為實行（半導體晶圓上，或針對半導體晶圓，或對系統之）特定的製程而定義操作參數。在一些具體實施例中，操作參數可為由製程工程師為了在一或更多以下者的製造期間實現一或更多處理步驟而定義之配方的一部分：層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及／或晶圓的晶粒。
於一些實施方式中，系統控制器850可為電腦的一部分，或耦接至電腦，該電腦係與系統整合、耦接至系統、以其他網路的方式接至系統、或其組合。舉例而言，系統控制器850可在能容許遠端存取晶圓處理之「雲端」或廠房主機電腦系統的全部、或部分中。電腦可使系統能夠遠端存取，以監控製造操作的目前進度、檢查過去製造操作的歷史、自複數的製造操作而檢查其趨勢或效能度量，以改變目前處理的參數、設定目前處理之後的處理步驟、或開始新的製程。在一些實例中，遠端電腦（例如，伺服器）可通過網路而提供製程配方至系統，該網路可包含局域網路或網際網路。遠端電腦可包含能夠進行參數及/或設定輸入或程式設計之使用者介面，接著該參數及／或設定可自遠端電腦傳送至系統。在一些實例中，系統控制器850接收數據形式指令，該指令為即將於一或更多操作期間進行之每一處理步驟指定參數。應當理解，參數可特定針對待執行之製程類型、及系統控制器850與之接合或加以控制之工具類型。因此，如上所述，系統控制器850可為分散式，例如藉由包含以網路方式接在一起、且朝向共同目的（例如，本文所描述之製程及控制）運作之一或更多分離的控制器。用於此目的之分散式控制器舉例為，腔室上與位於遠端的一或更多積體電路（例如，於平台水平處、或作為遠端電腦的一部分）進行通訊的一或更多積體電路，兩者相結合以控制腔室上的製程。
非限制性地，示例性系統可包含電漿蝕刻腔室或模組、沉積腔室或模組、旋轉清洗腔室或模組、金屬電鍍腔室或模組、清洗腔室或模組、斜角緣部蝕刻腔室或模組、物理氣相沉積（PVD）腔室或模組、化學氣相沉積（CVD）腔室或模組、原子層沉積（ALD）腔室或模組、原子層蝕刻（ALE）腔室或模組、離子植入腔室或模組、軌道腔室或模組、及可在半導體晶圓的製造及／或加工中相關聯的、或使用的任何其他半導體處理系統。
如上所述，取決於待藉由工具而執行之製程步驟或複數製程步驟，系統控制器850可與半導體製造工廠中的一或更多以下者進行通訊：其他工具電路或模組、其他工具元件、叢集工具、其他工具介面、鄰近的工具、相鄰的工具、遍及工廠而分布的工具、主電腦、另一控制器、或材料輸送中使用之工具，該材料輸送中使用之工具攜帶晶圓容器往返工具位置及∕或裝載埠。
用以執行本文所揭示的方法之適當設備係進一步討論且描述於2011年4月11日申請、名稱為「PLASMA ACTIVATED CONFORMAL FILM DEPOSITION」之美國專利申請案第13/084,399號（現在之美國專利第8,728,956號）；以及2011年4月11日申請、名稱為「SILICON NITRIDE FILMS AND METHODS」之美國專利申請案第13/084,305號，其每一者之全部內容係合併於本文中。
本文描述的設備∕製程可結合微影圖案化的工具或製程（例如半導體元件、顯示器、LED、太陽光電板等的製造或生產）使用。通常，雖然不一定，此等工具∕製程將在共同的製造設施內一起使用或執行。膜的微影圖案化一般包含下列操作的一些或全部者，各操作係以幾個可能的工具達成：（1）工件（即基板）上光阻的施加，其使用旋轉式或噴塗式的工具；（2）光阻的固化，其使用熱板或加熱爐或UV固化工具；（3）以例如晶圓步進機的工具將光阻暴露於可見光或UV或x射線光；（4）顯影光阻以便選擇性地移除光阻且從而使其圖案化，其使用例如溼檯的工具；（5）藉由使用乾式或電漿輔助蝕刻工具將光阻圖案轉移進入下方的膜或工件；及（6）使用例如RF或微波電漿光阻剝除器的工具移除光阻。 結論
儘管上述實施例已為了清楚理解之目的而詳細地加以描述，但顯而易見的，在所附申請專利範圍的範疇中，可實行某些變更及修改。應當注意，有許多替代的方式來實施本案實施例之處理、系統及設備。因此，本案實施例應被視為是用於說明的而不是限制性的，且本案實施例不應被限制於本文中所提出之細節。
1:處理站 2:處理站 3:處理站 4:處理站 110:操作 130:操作 150:操作 170:操作 201:基板 203:目標層 205:特徵部 207:間隙 215:頂部水平表面 225:側壁 301:基板 303:目標層 305:特徵部 307:含碳材料 309:平坦表面 315:頂部水平表面 401:基板 403:目標層 405:特徵部 407:含碳材料 409:含金屬硬遮罩 501:基板 503:目標層 505:特徵部 507:間隙 509:含金屬硬遮罩 601:基板 605:特徵部 609:含金屬硬遮罩 613:目標層 700:處理站 701a:反應物輸送系統 702:處理腔體 703:汽化點 704:混合容器 706:噴淋頭 708:基座 710:加熱器 712:基板 714:射頻電源 716:匹配網路 718:蝶形閥 720:入口閥 750:控制器 800:多站處理工具 802:入站裝載室 804:出站裝載室 806:機器人 808:晶圓傳送盒 810:大氣埠 812:基座 814:處理腔室 816:腔室傳送埠 818:基座 850:系統控制器 852:處理器 854:大量儲存裝置 856:記憶體裝置 858:系統控制軟體 890:晶圓搬運系統
圖1係描述根據某些揭示實施例所進行之操作的製程流程圖。
圖2~6係進行某些揭示實施例之操作的基板示意圖。
圖7係用以進行某些揭示實施例之示例性處理腔室示意圖。
圖8係用以進行某些揭示實施例之示例性處理設備示意圖。
110:操作
130:操作
150:操作
170:操作

Claims (20)

  1. 一種方法，包括： 提供一圖案化半導體基板，其於待蝕刻之一下層材料上具有分隔開的複數特徵部； 用一可灰化填充材填充該等特徵部之間的空間，使得該等特徵部之頂部水平表面顯露，且該等特徵部的側壁接觸該可灰化填充材； 於填充該等特徵部之間的該等空間後，相對於該可灰化填充材而於該等特徵部之該等顯露頂部水平表面上選擇性地沉積一含金屬硬遮罩；以及 相對於該等特徵部及該含金屬硬遮罩而移除該可灰化填充材。
  2. 如申請專利範圍第1項所述之該方法，其中，進行該等特徵部之間的該填充，以形成包含有該等特徵部之該等頂部水平表面及該可灰化填充材之一平坦表面。
  3. 如申請專利範圍第1項所述之該方法，其中，該等特徵部之間的該填充係透過旋塗來完成。
  4. 如申請專利範圍第3項所述之該方法，其中，該旋塗係藉由注入一含碳流體混合物至該圖案化半導體基板上後進行熱固化來執行。
  5. 如申請專利範圍第3項所述之該方法，其中，該等特徵部之間的該填充係透過旋塗後進行平坦化以顯露該等特徵部之該等頂部水平表面來完成。
  6. 如申請專利範圍第1項至第5項中任一項所述之該方法，其中，該等特徵部之間的該填充係透過電漿增強化學氣相沉積來完成。
  7. 如申請專利範圍第6項所述之該方法，其中，該等特徵部之間的該填充更包括於該電漿增強化學氣相沉積後對該圖案化半導體基板進行平坦化。
  8. 如申請專利範圍第6項所述之該方法，其中，藉由電漿增強化學氣相沉積之該填充包括將該等特徵部暴露於具有化學式Cx Hy 的烴前驅物，其中X是2與10之間且包括2及10之整數，Y是2與24之間且包括2及24的整數。
  9. 如申請專利範圍第1項至第5項中任一項所述之該方法，其中，該含金屬硬遮罩之該選擇性沉積係於約200℃與約400℃之間的基板溫度下進行。
  10. 如申請專利範圍第1項至第5項中任一項所述之該方法，其中，該含金屬硬遮罩之該選擇性沉積係透過一或更多循環之原子層沉積來執行。
  11. 如申請專利範圍第10項所述之該方法，其中，一循環之原子層沉積包括暴露於一含矽前驅物以及暴露於一含鎢前驅物。
  12. 如申請專利範圍第11項所述之該方法，其中，該含矽前驅物是矽烷。
  13. 如申請專利範圍第11項所述之該方法，其中，該含鎢前驅物是鎢鹵化物。
  14. 如申請專利範圍第13項所述之該方法，其中，該含鎢前驅物係選自由六氟化鎢、五氯化鎢、六氯化鎢及其組合所組成之群組。
  15. 如申請專利範圍第1項至第5項中任一項所述之該方法，其中，該等特徵部包括一介電材料。
  16. 如申請專利範圍第1項至第5項中任一項所述之該方法，其中，該等特徵部包括矽。
  17. 如申請專利範圍第1項至第5項中任一項所述之該方法，其中，該含金屬硬遮罩包括鎢。
  18. 如申請專利範圍第17項所述之該方法，其中，該含金屬硬遮罩係選自由鎢、鎢碳化物、鎢碳氮化物及其組合所組成之群組。
  19. 如申請專利範圍第1項至第5項中任一項所述之該方法，其中，該等特徵部之間的空間具有至少約4：1的深寬比。
  20. 一種設備， 包括： 一處理腔室，其包括一噴淋頭及一基板支撐件； 一電漿產生器；以及 一控制器，其具有至少一處理器及一記憶體， 其中，該至少一處理器與該記憶體相互通訊連接， 該至少一處理器至少與流動控制硬體可操作地連接，且 該記憶體儲存機器可讀指令，用於： 引起含碳沉積前驅物之流動的導入並引起第一電漿之生成； 於引起該含碳沉積前驅物之導入後，引起該含碳沉積前驅物之該流動的停止；以及 於停止該含碳沉積前驅物之該流動後，引起含矽前驅物流與含鎢前驅物流之時間上分開脈衝的導入。
TW108122086A 2018-06-28 2019-06-25 含金屬硬遮罩薄膜的選擇性生長 TWI834679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/022,503 2018-06-28
US16/022,503 US10643846B2 (en) 2018-06-28 2018-06-28 Selective growth of metal-containing hardmask thin films

Publications (2)

Publication Number Publication Date
TW202033806A true TW202033806A (zh) 2020-09-16
TWI834679B TWI834679B (zh) 2024-03-11

Family

ID=68986053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122086A TWI834679B (zh) 2018-06-28 2019-06-25 含金屬硬遮罩薄膜的選擇性生長

Country Status (5)

Country Link
US (2) US10643846B2 (zh)
KR (1) KR20210016063A (zh)
CN (1) CN112368804A (zh)
TW (1) TWI834679B (zh)
WO (1) WO2020005776A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643846B2 (en) 2018-06-28 2020-05-05 Lam Research Corporation Selective growth of metal-containing hardmask thin films
US11293098B2 (en) 2018-07-11 2022-04-05 Lam Research Corporation Dielectric gapfill using atomic layer deposition (ALD), inhibitor plasma and etching
JP2022509621A (ja) 2018-11-19 2022-01-21 ラム リサーチ コーポレーション タングステン用モリブデンテンプレート
SG11202108217UA (en) 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
CN111524780B (zh) * 2019-02-02 2024-07-05 中微半导体设备(上海)股份有限公司 一种用于超深宽比刻蚀的等离子反应器及其刻蚀方法
US11821071B2 (en) 2019-03-11 2023-11-21 Lam Research Corporation Precursors for deposition of molybdenum-containing films
KR20220166316A (ko) * 2020-04-08 2022-12-16 램 리써치 코포레이션 준금속 (metalloid) 또는 금속 함유 하드마스크의 증착을 사용한 선택적인 에칭
TW202205433A (zh) * 2020-06-19 2022-02-01 日商東京威力科創股份有限公司 蝕刻方法、基板處理裝置及基板處理系統
US11756790B2 (en) * 2021-03-09 2023-09-12 Tokyo Electron Limited Method for patterning a dielectric layer
CN115702474A (zh) * 2021-05-14 2023-02-14 朗姆研究公司 高选择性掺杂硬掩模膜
CN115786872A (zh) * 2022-11-22 2023-03-14 中建材光子科技有限公司 一种使用预键合方法的表面选择性原子层沉积方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632741B1 (en) 2000-07-19 2003-10-14 International Business Machines Corporation Self-trimming method on looped patterns
US20070212850A1 (en) 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
KR100583105B1 (ko) 2003-12-24 2006-05-23 주식회사 하이닉스반도체 반도체 소자의 화학적 기계적 연마 공정의 종말점 검출 방법
US7429820B2 (en) 2004-12-07 2008-09-30 Motorola, Inc. Field emission display with electron trajectory field shaping
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7696101B2 (en) 2005-11-01 2010-04-13 Micron Technology, Inc. Process for increasing feature density during the manufacture of a semiconductor device
KR100712987B1 (ko) 2005-12-22 2007-05-02 주식회사 하이닉스반도체 금속 배선 형성 방법
KR20070066801A (ko) 2005-12-22 2007-06-27 주식회사 하이닉스반도체 커패시터의 스토리지 전극 형성 방법
KR100714305B1 (ko) 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
US8268727B2 (en) 2009-04-20 2012-09-18 GlobalFoundries, Inc. Methods for fabricating FinFET semiconductor devices using planarized spacers
US8138097B1 (en) 2010-09-20 2012-03-20 Kabushiki Kaisha Toshiba Method for processing semiconductor structure and device based on the same
US8288083B2 (en) 2010-11-05 2012-10-16 Micron Technology, Inc. Methods of forming patterned masks
KR101172272B1 (ko) 2010-12-30 2012-08-09 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 제조 방법
US8883649B2 (en) 2011-03-23 2014-11-11 International Business Machines Corporation Sidewall image transfer process
US8809169B2 (en) 2011-09-30 2014-08-19 Tokyo Electron Limited Multi-layer pattern for alternate ALD processes
SG195494A1 (en) 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US8623770B1 (en) 2013-02-21 2014-01-07 HGST Netherlands B.V. Method for sidewall spacer line doubling using atomic layer deposition of a titanium oxide
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
US20150251917A1 (en) 2013-10-21 2015-09-10 Qualcomm Mems Technologies, Inc. Method of patterning pillars
US9029272B1 (en) * 2013-10-31 2015-05-12 Asm Ip Holding B.V. Method for treating SiOCH film with hydrogen plasma
US9123776B2 (en) 2013-12-04 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US9614053B2 (en) 2013-12-05 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacers with rectangular profile and methods of forming the same
US9236292B2 (en) 2013-12-18 2016-01-12 Intel Corporation Selective area deposition of metal films by atomic layer deposition (ALD) and chemical vapor deposition (CVD)
US11164753B2 (en) 2014-01-13 2021-11-02 Applied Materials, Inc. Self-aligned double patterning with spatial atomic layer deposition
US9660080B2 (en) 2014-02-28 2017-05-23 Stmicroelectronics, Inc. Multi-layer strained channel FinFET
US9768270B2 (en) * 2014-06-25 2017-09-19 Sandisk Technologies Llc Method of selectively depositing floating gate material in a memory device
WO2016022518A1 (en) 2014-08-08 2016-02-11 Applied Materials, Inc. Multi materials and selective removal enabled reverse tone process
US9318334B2 (en) 2014-08-27 2016-04-19 United Microelectronics Corp. Method for fabricating semiconductor device
US9791779B2 (en) 2014-10-16 2017-10-17 Tokyo Electron Limited EUV resist etch durability improvement and pattern collapse mitigation
US9673059B2 (en) 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
KR20200103890A (ko) * 2015-02-13 2020-09-02 엔테그리스, 아이엔씨. 기판 제품 및 장치의 특성 및 성능을 향상시키기 위한 코팅
US9530646B2 (en) 2015-02-24 2016-12-27 United Microelectronics Corp. Method of forming a semiconductor structure
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
CN106298519A (zh) 2015-05-15 2017-01-04 联华电子股份有限公司 形成半导体结构的方法
US9653571B2 (en) 2015-06-15 2017-05-16 International Business Machines Corporation Freestanding spacer having sub-lithographic lateral dimension and method of forming same
US9508560B1 (en) 2015-06-18 2016-11-29 International Business Machines Corporation SiARC removal with plasma etch and fluorinated wet chemical solution combination
WO2017053316A1 (en) 2015-09-24 2017-03-30 Tokyo Electron Limited Methods of forming etch masks for sub-resolution substrate patterning
CN108780777B (zh) * 2016-02-02 2023-02-17 东京毅力科创株式会社 利用选择性沉积对金属和通孔进行自对准
WO2017151639A1 (en) 2016-03-03 2017-09-08 Applied Materials, Inc. Improved self-assembled monolayer blocking with intermittent air-water exposure
EP3520136A4 (en) * 2016-09-30 2020-05-06 Applied Materials, Inc. METHODS OF FORMING SELF-ALIGNED INTERCONNECT HOLES
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10176984B2 (en) 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10242866B2 (en) 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US10043656B1 (en) 2017-03-10 2018-08-07 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US9911595B1 (en) 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
US10460930B2 (en) 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
US10643846B2 (en) 2018-06-28 2020-05-05 Lam Research Corporation Selective growth of metal-containing hardmask thin films

Also Published As

Publication number Publication date
US10643846B2 (en) 2020-05-05
CN112368804A (zh) 2021-02-12
US11107683B2 (en) 2021-08-31
WO2020005776A1 (en) 2020-01-02
US20200006073A1 (en) 2020-01-02
US20200227260A1 (en) 2020-07-16
KR20210016063A (ko) 2021-02-10
TWI834679B (zh) 2024-03-11

Similar Documents

Publication Publication Date Title
TWI834679B (zh) 含金屬硬遮罩薄膜的選擇性生長
KR102439698B1 (ko) Peald 프로세스 및 열적 ald 프로세스에 의해 형성된 나이트라이드 막
CN107799390B (zh) 用于半导体图案化应用的高干法蚀刻速率材料
CN108630524B (zh) 氮化硅的选择性生长
CN109937467B (zh) 用于高模数ALD SiO2间隔物的方法
TWI706049B (zh) 藉由原子層沉積及原子層蝕刻的保形膜之沉積
CN107680903B (zh) 用于半导体图案化应用的掺杂ald膜
KR102514839B1 (ko) Ald 갭충진 스페이서 마스크를 사용하는 자기-정렬된 다중 패터닝 프로세스 플로우
JP6710032B2 (ja) Ａｌｄにより形成される窒化シリコン膜の表面形状内ウェットエッチング速度を均一に低下させるための方法及び装置
TW201920738A (zh) 介電膜之幾何性選擇沉積
US10903070B2 (en) Asymmetric wafer bow compensation by chemical vapor deposition
KR20170021208A (ko) 반도체 디바이스에서 막들을 치밀화하는 방법
WO2022020507A1 (en) Advanced self aligned multiple patterning using tin oxide
US20230154754A1 (en) Loss prevention during atomic layer deposition
US20230032481A1 (en) Station-to-station control of backside bow compensation deposition
TW202436665A (zh) 含金屬硬遮罩薄膜的選擇性生長
TW202340510A (zh) 用於針對低溫前驅物改進保形性的原子層沉積脈衝序列工程