CN115380364A - 使用类金属或者含金属硬掩模的沉积的选择性蚀刻 - Google Patents

使用类金属或者含金属硬掩模的沉积的选择性蚀刻 Download PDF

Info

Publication number
CN115380364A
CN115380364A CN202180026999.5A CN202180026999A CN115380364A CN 115380364 A CN115380364 A CN 115380364A CN 202180026999 A CN202180026999 A CN 202180026999A CN 115380364 A CN115380364 A CN 115380364A
Authority
CN
China
Prior art keywords
metal
metalloid
hard mask
silicon oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180026999.5A
Other languages
English (en)
Inventor
萨曼莎·西亚姆华·坦
丹尼尔·彼得
阿鲁尼玛·德亚·巴兰
李英熙
潘阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN115380364A publication Critical patent/CN115380364A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种相对于较低含氧区域而选择性蚀刻硅氧化物区域中的至少一个特征的方法。提供包含类金属或含金属前体以及含卤素成分的蚀刻气体。该蚀刻气体形成等离子体。硅氧化物区域中的至少一个特征相对于较低含氧区域而被选择性蚀刻，同时在较低含氧区域上方形成类金属或含金属硬掩模。

Description

使用类金属或者含金属硬掩模的沉积的选择性蚀刻
相关申请的交叉引用
本申请要求于2020年4月8日申请的美国申请No.63/007,201的优先权，其通过引用合并于此以用于所有目的。
背景技术
这里提供的背景描述是为了总体呈现本公开的背景的目的。在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的信息既不明确也不暗示地承认是针对本公开的现有技术。
本公开内容涉及在半导体晶片上形成半导体设备的方法。具体来说，本公开内容涉及到硅氧化物(SiO2)相对于其它材料的选择性蚀刻。
半导体设备的最小特征尺寸不断缩小以遵循摩尔定律。这些特征中的一者是第一金属层以及具有栅极和源极/漏极(S/D)的硅层之间的触点。这些特征通常由称为自对准触点(SAC)的工艺所制备。在SAC蚀刻中，蚀刻SiO2以形成孔或沟槽。之后，将孔或沟槽用触点金属填充。使用选择性SiO2蚀刻来相对于间隔件材料选择性地蚀刻SiO2。间隔件材料典型地包含较低含氧的硅材料，例如硅氮化物、硅氧氮化物、或硅氧-碳-氮化物。许多选择性蚀刻工艺的选择性不够。因此可能会蚀刻过多的间隔件材料或间隔件材料的边角，从而增加漏电和设备故障率。
发明内容
为了实现上述目的并且根据本公开内容的目的，提供了一种相对于较低含氧区域而选择性蚀刻硅氧化物区域中的至少一个特征的方法。提供包含类金属或含金属前体以及含卤素成分的蚀刻气体。该蚀刻气体形成等离子体。硅氧化物区域中的至少一个特征相对于较低含氧区域而被选择性蚀刻，同时在较低含氧区域上方形成类金属或含金属硬掩模。
本发明的这些特征和其它特征将在下面在本公开的详细描述中并结合以下附图进行更详细的描述。
附图说明
在附图中以示例而非限制的方式示出了本公开，并且附图中相同的附图标记表示相似的元件，其中：
图1是实施方案的高级流程图。
图2A-E是根据一实施方案处理的结构的示意性横截面图。
图3为一更详细的流程图，其说明选择性蚀刻硅氧化物区域的同时沉积类金属或含金属硬掩模。
图4是根据另一实施方案处理的结构的示意性横截面图。
图5为另一个实施方案的高级流程图。
图6是可以在一个实施方案中使用的蚀刻室的示意图。
图7是可用于实施一实施方案的计算机系统的示意图。
具体实施方式
现在将参考附图中所示的几个示例性实施方案来详细描述本发明。在下面的描述中，阐述了许多具体细节以便提供对本发明的彻底理解。然而，对于本领域技术人员显而易见的是，本发明可以在没有这些具体细节中的一些或全部的情况下实施。在其他情况下，未详细描述公知的工艺步骤和/或结构，以免不必要地使本发明不清楚。
触点的孔或沟槽需要相对于下面的栅极和S/D非常精确地放置。目前的光刻工具只能部分满足触点的放置要求。因此，触点蚀刻会暴露栅极周围的间隔件。这种暴露往往会导致间隔件材料的边角损耗，从而导致漏电。
选择性的SiO2蚀刻可以通过在间隔件材料上使用碳基聚合物的选择性沉积而在间隔件上形成对抗蚀刻的保护来达成。然而，在5纳米(nm)及以下的节点中的孔和沟槽的横向尺寸可能小于10nm。更典型的是在5-15nm的范围内。深宽比可以大于6:1。深宽比的范围可以从6:1到12:1。使用碳基聚合物掩模系具有有限的抗蚀刻性。有限的抗蚀刻性需要沉积厚掩模以在SiO2蚀刻期间保护间隔件。在间隔件上放置厚的聚合物材料会堵塞和夹断触点，并阻断任何进一步的蚀刻。这种夹断会导致电开路触点，从而导致设备故障。
在本公开内容中描述了一种新的工艺和装置。该工艺和装置能够在蚀刻工艺期间于间隔件材料上选择性沉积类金属或含金属的掩模(例如金属碳化物)。该掩模并非通过初始光刻形成，而是在蚀刻工艺中原位形成。由于比起传统的碳基聚合物掩模来说，类金属或含金属掩模的蚀刻选择性较高，较薄且小于5nm的硬掩模便足够了。此类金属或含金属硬掩模可以防止传统聚合物材料的间隔件的边角损耗以及夹断的问题。
为了便于理解，图1为一实施方案的高级流程图。提供具有硅氧化物区域的结构(步骤104)。图2A为一示意性横截面，其说明具有硅氧化物区域204的结构200的一部分。在该示例中，结构200还具有硅氧碳氮化物(SiOCN)区域208以及硅(Si)区域212。硅区域212可以是晶体或多晶体或非晶硅。SiOCN材料可以包括硅氧氮化物(SiON)、硅氧碳化物(SiOC)、硅碳氮化物(SiCN)、有机硅氧化物(SiOCHx)(后段制程(BEOL)低k)、硅氮化物(SiN)、或者硅碳化物(SiC)。SiOCN区域208和Si区域212被指定为较低含氧区域，因为它们具有比硅氧化物区域204较低的氧浓度。在该实施方案中，当SiOCN区域208和硅区域暴露于空气时，在SiOCN区域208和硅区域212上方便自然形成原生硅氧化物层216。如图所示，在结构200上方形成图案化光致抗蚀剂的光刻掩模220。
在提供结构之后，就提供选择性预蚀刻(步骤108)而选择性蚀刻硅氧化物区域204以及未被光刻掩模220覆盖的原生硅氧化物层216。在本实施方案中，使用原子层蚀刻(ALE)来选择性地蚀刻硅氧化物区域204。在本实施方案中，ALE提供六氟-1,3-丁二烯(C4F6)的反应气体。C4F6在硅氧化物区域204以及原生硅氧化物层216上形成聚合物沉积层。清除反应气体并提供氩气(Ar)的活化气体。Ar会活化沉积层而导致沉积的氟选择性地蚀刻硅氧化物区域204以及原生硅氧化物层216。选择性沉积步骤和选择性蚀刻步骤的ALE工艺可以重复多个循环。图2B为结构200在选择性预蚀刻(步骤108)完成之后的横截面图。在该示例中，未被光刻掩模220覆盖的硅氧化物区域204被部分蚀刻，而未被光刻掩模220覆盖的原生硅氧化物层216则已经被蚀刻掉。选择性沉积聚合物以及选择性蚀刻硅氧化物区域204可以重复进行，直到硅氧化物区域204已被充分地蚀刻且原生硅氧化物层216被移除。这种蚀刻工艺选择性地蚀刻硅氧化物区域204。但是，选择性不够高。一些SiOCN区域208和Si区域212也被蚀刻掉。因此，该蚀刻仅用于本实施方案中的预蚀刻工艺。在一些实施方案中，不使用预蚀刻工艺。
在完成选择性预蚀刻之后(步骤108)，在沉积类金属或含金属硬掩模的同时提供硅氧化物区域204的选择性蚀刻(步骤112)。图3为一更详细的流程图，其说明在沉积类金属或含金属硬掩模(步骤112)的同时选择性蚀刻硅氧化物区域204。在这样的实施方案中，提供具有类金属或含金属前体和含卤素成分的蚀刻气体(步骤304)。在该实施方案中，蚀刻气体包括六氟化钨(WF6)、二氟甲烷(CH2F2)、氧气(O2)和氩气(Ar)。通过将蚀刻气体流入等离子体处理室来提供蚀刻气体(步骤304)。当蚀刻气体流入等离子体处理室时，提供射频功率以将蚀刻气体转变为等离子体(步骤308)。在一示例中，提供2-500mTorr的室压强。蚀刻气体包含1-200sccm的WF6、1-300sccm的CH2F2、1-200sccm的氧气以及50-1000sccm的Ar。在一实施方案中，提供30℃至150℃范围的衬底或卡盘温度。在其它实施方案中，提供30℃至200℃范围的衬底或卡盘温度。在其它实施方案中，衬底或卡盘保持在不超过约200℃的温度。在其他实施方案中，衬底或卡盘保持在不超过约300℃的温度。为了将蚀刻气体形成等离子体且提供偏置，提供例如13.56兆赫(MHz)、60MHz、27MHz、2MHz、1MHz、400千赫(kHz)或其组合中的一或多种射频下的20-1000W(变压器耦合等离子体(TCP)和偏置)。等离子体同时相对于较低含氧区域而选择性地蚀刻硅氧化物区域并在较低含氧区域上方形成类金属或含金属硬掩模(步骤312)。
图2C是在硅氧化物区204的选择性蚀刻之后的结构200的横截面视图，而沉积类金属或含金属硬掩模(步骤112)则部分地蚀刻出硅氧化物区域204中的特征228。等离子体中的氟和碳蚀刻了硅氧化物区域204。等离子体中的氢、碳和金属选择性地在SiOCN区域208和Si区域212上沉积类金属或含金属硬掩模224。等离子体中的氢和碳可以减少类金属或含金属前体或其等离子体片段，以选择性地在SiOCN区域208和Si区域212上沉积类金属或含金属硬掩模224。替代地，等离子体中的氢和碳会选择性地沉积含碳氢化物层，其与类金属或含金属前体或其等离子体片段反应，以选择性地在SiOCN区域208和Si区域212上沉积类金属或含金属硬掩模224。蚀刻气体中的含氧成分通过防止在硅氧化物区域204上沉积含碳氢化物层或者类金属或含金属硬掩模224、或使其最小化来维持对硅氧化物区域204的蚀刻。在此实施方案中，该类金属或含金属硬掩模224为钨碳化物硬掩模。在硅氧化物区域204被蚀刻的同时，类金属或含金属硬掩模224则防止或最小化对较低含氧区域的蚀刻。结果，蚀刻选择性可能接近无穷大。
图2D是在硅氧化物区域204的选择性蚀刻已充分蚀刻之后的结构200的横截面图。由于类金属或含金属硬掩模224在硅氧化物区204的蚀刻期间持续地沉积中，且由于类金属或含金属硬掩模224是耐蚀刻的，因此较低含氧区域就不会被蚀刻。在该实施方案中，当硅氧化物区域204的蚀刻完成时，类金属或含金属硬掩模224仍存在。
在硅氧化物区域204的蚀刻完成之后，移除类金属或含金属硬掩模224。在该实施方案中，使用湿式清洁来移除类金属或含金属硬掩模224。在该实施方案中，使用氨(NH3)和过氧化氢(H2O2)的水溶液而相对于硅氧化物区域204来选择性移除类金属或含金属硬掩模224。图2E为在移除类金属或含金属硬掩模224之后的结构200的横截面图。
该实施方案提供了硅氧化物相对于较低含氧区域的高选择性蚀刻。在多种实施方案中，在硅氧化物区域204中蚀刻的特征228的深度比宽度的深宽比至少为6:1。例如，特征228具有在6:1和12:1之间的深度比宽度的深宽比。在该示例中，特征228具有小于10nm的宽度。在多种实施方案中，特征228具有6至15nm之间的宽度。使用类金属或含金属硬掩模224防止或减少了对SiOCN区域208的蚀刻，从而防止或减少了SiOCN区域208的边角损失。此外，由于类金属或含金属硬掩模224维持很薄，因此防止了对特征228的堵塞和夹断。在一些实施方案中，进行预蚀刻步骤(步骤108)的部分蚀刻。提供一种几何形状，其中硅氧化物区域204为凹入的。在一些实施方案中，硅氧化物区域204的凹入几何形状允许对类金属或含金属硬掩模224更多的选择性沉积以及对硅氧化物区域204更多的选择性蚀刻。
类金属或含金属硬掩模224的抗蚀刻性很高，因为例如金属碳化物之类的类金属或含金属材料具有非常高的熔点和沸点。在其它实施方案中，由金属氮化物、金属硼化物、或金属硅化物制成的其他类金属或含金属硬掩模可以用来代替金属碳化物或与金属碳化物一起使用，只要类金属或含金属硬掩模具有高抗蚀刻性即可。由于该实施方案提供了具有高抗蚀刻性的类金属或含金属硬掩模224，因此掩模厚度可以小于5nm。通过避免堵塞的风险，这种薄硬掩模能够蚀刻＜15nm的非常窄的特征。
在替代性的实施方案中，在硅氧化物区域204的蚀刻接近结束时，减少或停止类金属或含金属前体的流动，从而减少或停止类金属或含金属硬掩模224的沉积。在一实施方案中，在硅氧化物区域204的蚀刻接近结束时，类金属或金属硬掩模224被蚀刻掉，故不需要移除类金属或含金属硬掩模(步骤116)。在另一实施方案中，使用干式蚀刻而相对于硅氧化物区域204来选择性移除类金属或含金属硬掩模(步骤116)。
在另一实施方案中，该类金属或含金属前体以及含卤素成分是六氟化钼(MoF6)。在其它实施方案中，类金属或含金属前体可以是其他类金属卤化物或金属卤化物。在这样的实施方案中，如果存在类金属卤素或金属卤素以允许类金属卤化物或金属卤化物作为气体或蒸气流动，则可以使用例如硅(Si)、锗(Ge)之类的类金属、或例如锡(Sn)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、硼(B)、铝(Al)、镓(Ga)、铟(In)、铁(Fe)、钌(Ru)、铼(Re)、锑(Sb)、钨(W)、钼(Mo)和铋(Bi)之类的金属。在一些实施方案中，可加热液态金属卤化物以形成金属卤化物蒸气。在一些实施方案中，可加热固态金属卤化物以升华而形成金属卤化物蒸气。通常，类金属氯化物、金属氯化物、类金属氟化物或金属氟化物是唯一可在非高温室中作为气体流动的挥发性卤化物。类金属溴化物或金属溴化物也可以在其他实施方案中使用。在其它实施方案中，该前体可以是类金属卤氧化物或金属卤氧化物。在一些实施方案中，硬掩模是含金属硬掩模。
在沉积含碳氢化物层的实施方案中，该含碳氢化物层可以是纯的碳氢化物层。在其他实施方案中，除了碳氢化物之外，还可以存在其他成分，例如氢氟碳化物。在其它实施方案中，含碳氢化物层可以包含氢氟碳化物。
在其他实施方案中，可以使用其他低氧区域来取代较低含氧硅区域。例如，硅锗(SiGe)、锗(Ge)、元素金属或金属氮化物可以形成较低的氧区域并且可以被保护，使得可以相对于这些材料而选择性地蚀刻SiO2。
在多种实施方案中，除了包括类金属或含金属的前体之外，蚀刻气体还包括含碳成分和含氢成分。在一些实施方案中，含氢成分和含碳成分包括下列至少一种：二氟甲烷(CH2F2)、氟仿(CHF3)、氟甲烷(CH3F)、甲烷(CH4)、六氟-2-丁炔(C4F6)、乙炔(C2H2)、四氟化碳(CF4)和八氟环丁烷(C4F8)。在一些实施方案中，蚀刻气体还包括含氧成分。在一些实施方案中，含氧成分包括下列至少一种：氧(O2)、臭氧(O3)、二氧化碳(CO2)、一氧化碳(CO)、一氧化氮(NO)、二氧化氮(NO2)、一氧化二氮(N2O)、二氧化硫(SO2)、三氧化硫(SO3)、水(H2O)、过氧化氢(H2O2)以及羰基硫化物(COS)。在多种实施方案中，蚀刻气体还包括惰性气体。在一些实施方案中，惰性气体选自由氮气、氦气、氩气和氖气组成的群组。在多种实施方案中，在例如13.56兆赫(MHz)、60MHz、27MHz、2MHz、1MHz、400千赫兹(kHz)或其组合中的一或多种射频下以5-500毫托的压强和30-500瓦的功率形成等离子体。
另一实施方案使用与先前实施方案相同的步骤，提供具有硅氧化物区域的结构(步骤104)。此外，该实施方案可以使用与在先前实施方案中使用的选择性蚀刻硅氧化物区域204以及原生硅氧化物层216的选择性预蚀刻(步骤108)的相同步骤。在该实施方案中，在沉积类金属或含金属硬掩模(步骤112)的同时选择性蚀刻硅氧化物区域204使用与先前实施方案中不同的蚀刻气体化学品。在该实施方案中，蚀刻气体包括类金属或含金属前体以及含卤素成分。在一实施方案中，使包含WF6和氢(H2)的蚀刻气体流入(步骤304)。使蚀刻气体转化为等离子体(步骤308)。等离子体相对于较低含氧区域而选择性地蚀刻硅氧化物区域204并且同时在较低含氧区域上方形成类金属或含金属硬掩模(步骤312)。
在多种实施方案中，选择性预蚀刻(步骤108)允许移除任何原生硅氧化物层216。如果较低含氧区域不形成原生氧化物层，则可能不需要选择性预蚀刻(步骤108)。利用选择性预蚀刻(步骤108)对硅氧化物区域204的部分蚀刻有助于改进硬掩模的选择性沉积。然而，可以在没有选择性预蚀刻的情况下选择性地沉积硬掩模(步骤108)。
图4为在沉积类金属或含金属硬掩模(步骤112)的同时对硅氧化物区域404的选择性蚀刻使得相对于较低含氧区域408而部分地蚀刻硅氧化物区域404后的结构400的横截面视图。WF6的类金属或含金属前体以及还原剂H2会导致钨的原生金属硬掩模424相对于硅氧化物区域404而选择性地沉积在较低含氧区域408上。WF6的含卤素成分提供氟的卤素。等离子体中的氟在硅氧化物区域404中蚀刻特征428，而原生金属硬掩模424则防止较低含氧区域408被蚀刻。这样的实施方案可以提供无限的蚀刻选择性。较低含氧区域408中较低的氧浓度和较高的硅浓度会导致原生金属硬掩模424相对于硅氧化物区域404而选择性地沉积在较低含氧区域408上。
另一个实施方案由图5中所示的流程图显示。在这样的实施方案中，提供具有硅氧化物区域的结构(步骤504)。提供调节(步骤508)。该调节可用于调节结构以提供改进的选择性蚀刻。一些实施方案可能不使用调节处理。在提供调节之后，在沉积类金属或含金属硬掩模的同时提供硅氧化物区域的选择性蚀刻(步骤512)。在一些实施方案中，该调节包括提供预处理等离子体，例如从H2、氮气(N2)、H2/N2以及NH3中的至少一者所形成的等离子体。
在该实施方案中，在硅氧化物区域已经被部分蚀刻而留下类金属或含金属硬掩模之后，通过利用类金属或含金属硬掩模的原子层蚀刻(ALE)工艺进一步或额外地蚀刻硅氧化物区域(步骤516)。在该实施方案中，ALE提供C4F6的反应物气体。C4F6在硅氧化物区域和类金属或含金属硬掩模上方形成聚合物沉积层。清除反应物气体并且提供Ar的活化气体。氩活化了沉积层以使沉积的氟相对于类金属或含金属硬掩模而选择性地蚀刻硅氧化物区域。选择性沉积和选择性蚀刻步骤的ALE工艺可以重复多个循环。
由于ALE工艺并不沉积类金属或含金属硬掩模，在ALE工艺期间可能消耗类金属或含金属硬掩模。如果类金属或含金属硬掩模在硅氧化物区域蚀刻完成之前被充分消耗掉，可以停止ALE工艺(步骤516)，并且可以重复(步骤520)在沉积类金属或含金属硬掩模的同时进行硅氧化物区域的选择性蚀刻(步骤512)以补充类金属或含金属硬掩模。在完成补充类金属或含金属硬掩模之后，就停止硅氧化物区域的选择性蚀刻及同时沉积类金属或含金属硬掩模的步骤(步骤512)。ALE工艺可用于进一步蚀刻硅氧化物区域(步骤516)。选择性地蚀刻硅氧化物和沉积类金属或含金属硬掩模(步骤512)以及使用类金属或含金属硬掩模的ALE(步骤516)的步骤可以循环重复，直到硅氧化物区域中的特征被充分蚀刻。一旦硅氧化物区域中的特征被充分蚀刻，循环工艺就可以停止。由于ALE工艺(步骤516)会消耗类金属或金属硬掩模，因此在该实施方案中不需要单独的金属或类金属硬掩模移除步骤。
在其他实施方案中，可以使用其他含氢成分以及其他含卤素成分。例如，可以使用氟化氢(HF)、氨(NH3)、硼烷(BH3)或硅烷(SiH4)来取代H2。
在另一实施方案中，使用选择性碳沉积来作为预处理。该碳层优先沉积在较低含氧区域，从而能够增加金属碳化物在这些相应层上的沉积。
在一些实施方案中，沉积硬掩模和蚀刻可以在不同的顺序步骤中进行。然而，在单独的连续步骤中同时沉积硬掩模和蚀刻可以提供更快的工艺。
在一示例中，图6示意性地显示出可用于一实施方案的等离子体处理系统600的一示例。根据一实施方案，等离子体处理系统600可以用于处理衬底601。等离子体处理系统600包括等离子体反应器602，该等离子体反应器602具有由室壁662包围的等离子体处理室604。由等离子体匹配网络608调谐的等离子体功率源606向位于功率窗口612附近的TCP线圈610提供功率，以通过提供感应耦合的功率在等离子体处理室604中产生等离子体614。TCP线圈(上功率源)610可以被配置为在等离子体处理室604内产生均匀的扩散外形。例如，TCP线圈610可以被配置为在等离子体614中产生环形功率分布。设置功率窗612以使TCP线圈610与等离子体处理室604分开，同时使能量能从TCP线圈610传递至等离子体处理室604。由匹配网络618调谐的晶片偏置电压功率源616向电极620提供功率，以便在衬底601上设置偏置电压。电极620为衬底601提供卡盘，其中电极620用作静电卡盘。衬底温度控制器666可控制地连接到珀耳帖加热器/冷却器668。控制器624控制等离子体电源606、衬底温度控制器666和晶片偏置电压电源616。
等离子体功率源606和晶片偏置电压功率源616可以被配置为以特定的射频工作，例如以13.56兆赫(MHz)、60MHz、27MHz、2MHz、1MHz、400千赫(kHz)或它们的组合工作。等离子体功率源606和晶片偏置电压功率源616可以适当地确定大小以提供一定范围的功率，以实现期望的处理性能。例如，在本发明的一实施方案中，等离子体功率源606可以提供50到5000瓦范围内的功率，并且晶片偏置电压功率源616可以提供在20到2000V范围内的偏置电压。另外，TCP线圈610和/或电极620可以包括两个或更多个子线圈或子电极。所述两个或更多个子线圈或子电极可以由单个功率源提供功率或由多个功率源提供功率。
如图6所示，等离子体处理系统600还包括气体源630。气体源630将气体或远程等离子体提供给喷嘴形式的进给件636。工艺气体和副产物通过压强控制阀642和泵644被从等离子体处理室604中去除。压强控制阀642和泵644还用于维持等离子体处理室604内的特定压强。气体源630通过控制器624控制。可使用加利福尼亚州弗里蒙特市朗姆研究公司(Lam Research Corp.)的
Figure BDA0003877635200000101
来实施一个实施方案。本实施方案是电感耦合等离子体系统。在其他实施方案中，可以使用电容耦合等离子体系统。
为了提供一实施方案中的控制器624的示例，图7是示出了计算机系统700的高级框图，该计算机系统700适于实现在实施方案中使用的控制器624。计算机系统可以具有多种物理形式，其范围从集成电路、印刷电路板以及小型手持设备到巨型超级计算机。计算机系统700包括一个或者多个处理器702，并且进一步可以包括电子显示装置704(用于显示图形、文本以及其他数据)、主存储器706(例如，随机存储器(RAM))、存储设备708(例如，硬盘驱动器)、可移动存储设备710(例如，光盘驱动器)、用户接口设备712(例如，键盘、触摸屏、小键盘、鼠标或者其他定位装置等)以及通信接口714(例如，无线网络接口)。通信接口714使得软件和数据能通过链路在计算机系统700和外部设备之间传输。系统还可以包括连接到前述的设备/模块上的通信基础设施716(例如，通信总线、交叉杆(cross-over bar)、或者网络)。
经由通信接口714传输的信息可以是能通过通信链路由通信接口714接收的信号的形式，所述信号是例如电子的、电磁的、光的、或者其他的信号，所述通信链路携带信号并且可以是使用电线或电缆、光纤、电话线、蜂窝电话链路、射频链路、和/或其他通信通道实现的通信链路。利用这样的通信接口，可预期，一个或者多个处理器702可以自网络接收信息或者可以在实施上述方法步骤的过程中向网络输出信息。另外，方法实施方案可以仅在处理器上执行或者可以与远程处理器结合在诸如因特网之类的网络上执行，所述远程处理器共享部分处理。
术语“非暂态计算机可读介质”一般用来指诸如主存储器、辅助存储器、移动存储装置、以及存储设备(例如硬盘、闪存、硬盘驱动存储器、CD-ROM以及其他形式的永久性存储器)之类的介质，并且不得被解释为涵盖诸如载波或者信号之类的暂时性的标的物。计算机代码的示例包括机器代码，例如由编译器产生的机器代码，以及包括使用解释器由计算机执行的更高级代码的文件。计算机可读介质还可以是通过体现在载波中的计算机数据信号传输并且表示为可由处理器执行的指令序列的计算机代码。
虽然已经根据几个示例性实施方案描述了本发明，但是存在落在本发明的范围内的改变、修改、置换和各种替代等同方案。还应当注意，存在实现本发明的方法和装置的许多替代方式。因此，以下所附权利要求旨在被解释为包括落在本发明的真实精神和范围内的所有这样的改变、修改、置换和各种替代等同方案。

Claims (17)

1.一种相对于较低含氧区域而选择性蚀刻硅氧化物区域中的至少一个特征的方法，其包含：
提供包含类金属或含金属前体以及含卤素成分的蚀刻气体；
使所述蚀刻气体形成等离子体；以及
相对于所述较低含氧区域而选择性蚀刻所述硅氧化物区域中的至少一个特征并且同时在所述较低含氧区域上方形成类金属或含金属硬掩模。
2.根据权利要求1所述的方法，其中所述蚀刻气体还包含含碳成分和含氢成分。
3.根据权利要求2所述的方法，其中所述含氢成分以及所述含碳成分包含碳氢化物或氢氟碳化物中的至少一者。
4.根据权利要求2所述的方法，其中所述含氢成分以及所述含碳成分包含CH2F2、CHF3、CH3F、CH4、C4F6、C2H2、CF4和C4F8中的至少一者。
5.根据权利要求2所述的方法，其中所述蚀刻气体还包含含氧成分，其包含O2、O3、CO2、CO、NO、NO2、N2O、SO2、SO3、H2O、H2O2和COS中的至少一者。
6.根据权利要求2所述的方法，其中所述蚀刻气体还包含来自由氮、氦、氩和氖组成的群组的惰性气体。
7.根据权利要求1所述的方法，其还包含在提供所述蚀刻气体之前提供选择性预蚀刻，其中所述选择性预蚀刻是相对于所述较低含氧区域而选择性地且部分地蚀刻所述硅氧化物区域的所述至少一个特征而不形成类金属或含金属硬掩模，且蚀刻原生硅氧化物层。
8.根据权利要求1所述的方法，其中所述类金属或含金属前体以及所述含卤素成分是类金属卤化物或金属卤化物。
9.根据权利要求1所述的方法，其中所述类金属或含金属前体以及所述含卤素成分包含WF6和MoF6中的至少一者。
10.根据权利要求1所述的方法，其中所述类金属或含金属前体中的类金属或金属包含下列中的至少一者：硅(Si)、锗(Ge)、锡(Sn)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、硼(B)、铝(Al)、镓(Ga)、铟(In)、铁(Fe)、钌(Ru)、铼(Re)、锑(Sb)、钨(W)、钼(Mo)、或铋(Bi)。
11.根据权利要求1所述的方法，其中所述等离子体在2-500毫托的压强和30-500瓦的功率下形成。
12.根据权利要求1所述的方法，其还包含在相对于所述较低含氧区域而在所述硅氧化物区域中选择性蚀刻所述至少一个特征并且同时在所述较低含氧区域上方形成所述类金属或含金属硬掩模之后，对所述硅氧化物区域的所述至少一个特征进行原子层蚀刻，其中所述原子层蚀刻使用所述类金属或含金属硬掩模以降低对所述较低含氧区域的蚀刻。
13.根据权利要求1所述的方法，其中所述至少一个特征是具有低于15nm的宽度和至少6:1的深度比宽度的深宽比。
14.根据权利要求1所述的方法，其还包含在相对于所述较低含氧区域而在所述硅氧化物区域中选择性蚀刻所述至少一个特征并且同时在所述较低含氧区域上方形成所述类金属或含金属硬掩模之后，对所述硅氧化物区域的所述至少一个特征进行额外蚀刻，其中所述额外蚀刻使用所述类金属或含金属硬掩模作为掩模且不再进一步沉积所述类金属或含金属硬掩模。
15.根据权利要求14所述的方法，其还包含在对所述至少一特征进行所述额外蚀刻之后，移除所述类金属或含金属硬掩模。
16.根据权利要求15所述的方法，其中移除所述类金属或含金属硬掩模包含湿式清洁。
17.根据权利要求1所述的方法，其还包含提供不高于300℃的温度。
CN202180026999.5A 2020-04-08 2021-04-06 使用类金属或者含金属硬掩模的沉积的选择性蚀刻 Pending CN115380364A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063007201P 2020-04-08 2020-04-08
US63/007,201 2020-04-08
PCT/US2021/026063 WO2021207286A1 (en) 2020-04-08 2021-04-06 Selective etch using deposition of a metalloid or metal containing hardmask

Publications (1)

Publication Number Publication Date
CN115380364A true CN115380364A (zh) 2022-11-22

Family

ID=78022595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180026999.5A Pending CN115380364A (zh) 2020-04-08 2021-04-06 使用类金属或者含金属硬掩模的沉积的选择性蚀刻

Country Status (5)

Country Link
US (1) US20230118701A1 (zh)
KR (1) KR20220166316A (zh)
CN (1) CN115380364A (zh)
TW (1) TW202205364A (zh)
WO (1) WO2021207286A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11915933B2 (en) * 2020-09-18 2024-02-27 Changxin Memory Technologies, Inc. Manufacturing method of semiconductor structure
KR20240108801A (ko) * 2021-12-01 2024-07-09 램 리써치 코포레이션 준금속 (metalloid) 또는 금속의 플루오르카본-기반 증착을 사용하는 선택적인 에칭
WO2023215040A1 (en) * 2022-05-02 2023-11-09 Lam Research Corporation Co-deposition and etch process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905968B2 (en) * 2001-12-12 2005-06-14 Applied Materials, Inc. Process for selectively etching dielectric layers
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP5710267B2 (ja) * 2007-12-21 2015-04-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
US8771539B2 (en) * 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
JP6587580B2 (ja) * 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
KR20240027863A (ko) * 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
US10867839B2 (en) * 2018-06-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices
US10847375B2 (en) * 2018-06-26 2020-11-24 Lam Research Corporation Selective atomic layer etching
US10643846B2 (en) * 2018-06-28 2020-05-05 Lam Research Corporation Selective growth of metal-containing hardmask thin films
CN110137134B (zh) * 2019-05-05 2021-02-09 中国科学院微电子研究所 互连结构、电路及包括该互连结构或电路的电子设备

Also Published As

Publication number Publication date
WO2021207286A1 (en) 2021-10-14
US20230118701A1 (en) 2023-04-20
KR20220166316A (ko) 2022-12-16
TW202205364A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US20230118701A1 (en) Selective etch using deposition of a metalloid or metal containing hardmask
TWI352387B (en) Etch methods to form anisotropic features for high
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US10658194B2 (en) Silicon-based deposition for semiconductor processing
US10242883B2 (en) High aspect ratio etch of oxide metal oxide metal stack
US11450532B2 (en) Deposition of self assembled monolayer for enabling selective deposition and etch
KR20190038945A (ko) 실리콘 질화물의 준원자 층 에칭 방법
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
TWI761461B (zh) 用於製造自對準塊體結構之矽氮化物心軸的異向性抽出方法
KR102537097B1 (ko) 실리콘 질화물의 유사 원자층 에칭 방법
US20220301853A1 (en) Method for etching features using a targeted deposition for selective passivation
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
WO2023101915A1 (en) Selective etch using fluorocarbon-based deposition of a metalloid or metal
CN113454763A (zh) 使用牺牲性掩模的选择性蚀刻
CN111954929A (zh) 原位反面膜图案化
JP2024524907A (ja) 部分的にエッチングされた構造の非共形不動態化のためのｉｎ－ｓｉｔｕの炭化水素系層
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
WO2023215040A1 (en) Co-deposition and etch process
Xu et al. Study of Tungsten-Doped Carbon Hard Mask Etch Process Using NF 3/O 2 Based Chemistry
CN115552574A (zh) 含钌材料的选择性移除

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination