TW202008527A - 印刷電路板結構及其製造方法 - Google Patents

印刷電路板結構及其製造方法 Download PDF

Info

Publication number
TW202008527A
TW202008527A TW108112750A TW108112750A TW202008527A TW 202008527 A TW202008527 A TW 202008527A TW 108112750 A TW108112750 A TW 108112750A TW 108112750 A TW108112750 A TW 108112750A TW 202008527 A TW202008527 A TW 202008527A
Authority
TW
Taiwan
Prior art keywords
layer
metal
insulating layer
layers
insulating
Prior art date
Application number
TW108112750A
Other languages
English (en)
Other versions
TWI708335B (zh
Inventor
曹佩華
呂宗興
朱立寰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202008527A publication Critical patent/TW202008527A/zh
Application granted granted Critical
Publication of TWI708335B publication Critical patent/TWI708335B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/08—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances quartz; glass; glass wool; slag wool; vitreous enamels
    • H01B3/084—Glass or glass wool in binder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Abstract

一般而言，本揭露提供關於印刷電路板(printed circuit board，PCB)的多個例示實施例。在一實施例中，結構包含PCB，PCB包括具有各自之金屬層的多個絕緣層，且此些金屬層係配置在絕緣層之間。此些絕緣層的多個第一層之每一者包括第一玻璃纖維含量。此些絕緣層的第二層之每一者具有少於第一玻璃纖維含量的第二玻璃纖維含量。舉例來說，在一些實施例中，第二絕緣層不包含玻璃纖維基體。

Description

印刷電路板
在電子工業中，積體電路一般是形成在半導體晶粒上。隨著半導體製程之改進，在半導體晶粒上之積體電路的特徵是逐漸地變得更小。(具有積體電路的)半導體晶粒通常是封裝於包含內連接的封裝中。封裝的內連接可形成為封裝之不可或缺的部分，或可形成為獨立於封裝的其他組件(例如封裝基材)。在封裝中的內連接一般於半導體晶粒的積體電路與其他組件之間提供介面。
接著，封裝(可能為其他表面裝配裝置)可附接至印刷電路板(printed circuit board，PCB)。舉例來說，PCB可為任何數目的組件所附接的基板，以形成系統層級的裝置。
20‧‧‧封裝
22‧‧‧印刷電路板
22a/22b/22c‧‧‧部分
24‧‧‧封裝基材
24a‧‧‧角落部分
24c‧‧‧角落
26‧‧‧晶粒
28‧‧‧封裝材料
30‧‧‧銲球
40‧‧‧核心
42/126‧‧‧通孔連接器
44/46/52/62/82/86/90/94/98/102/106/110/114/118/122/130‧‧‧金屬線
50‧‧‧第一前側絕緣層
54‧‧‧第二前側絕緣層
56‧‧‧晶粒連結襯墊
60‧‧‧第一後側絕緣層
64‧‧‧第二後側絕緣層
66/66-1j/66-2j/66-3j/66-i1/66-i2/66-i3/66-51/66-61/66-62/128/128-1j/128-2j/128-3j/128-i1/128-i2/128-i3‧‧‧銲球墊
80/84/88/92/96/100/104/108/112/116/120/124‧‧‧絕緣層
136‧‧‧開口
132/134‧‧‧銲罩
202/204/206/222/224/226/228/230/242/244/246/248/250/252/254‧‧‧操作
P1‧‧‧第一間距
P2‧‧‧第二間距
P3‧‧‧第三間距
S1‧‧‧第一距離
S2‧‧‧第二距離
S3‧‧‧第三距離
S4‧‧‧第四距離
T1‧‧‧第一厚度
T2‧‧‧第二厚度
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
當結合隨附圖式閱讀時，自以下詳細描述將最佳地理解本揭露之態樣。應注意，根據工業中之標準實務，圖式中之各特徵並非按比例繪製。實際上，可出於論述清晰之目的任意增減所說明的特徵之尺寸。
〔圖1〕係根據一些實施例之封裝的剖視圖，且封裝係機械地附接及電性耦接至PCB。
〔圖2〕係根據一些實施例之封裝基材的部分之剖視圖。
〔圖3〕係根據一些實施例封裝基材之角落部分的布局視圖。
〔圖4〕係根據一些實施例之PCB的部分之剖視圖。
〔圖5〕、〔圖6〕及〔圖7〕係根據一些實施例之PCB的部分之布局視圖。
〔圖8〕係根據一些實施例之形成附接至PCB的封裝之流程圖。
〔圖9〕係根據一些實施例之形成封裝之流程圖。
〔圖10〕係根據一些實施例之形成PCB之流程圖。
須理解的是，以下揭露提供許多不同實施例或例示，以實施發明的不同特徵。以下敘述之成份和排列方式的特定例示是為了簡化本揭露。這些當然僅是做為例示，其目的不在構成限制。舉例而言，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接附接的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵沒有直接附接的實施例。再者，本揭露可重複使用元件標號/文字符號於不同的實施例中。該重複使用之目的在於簡化與明確敘述內容，而不具決定不同實施例中特定元件或組合的關係。
此外，空間相對性用語，例如「下方(beneath)」、「在...之下(below)」、「低於(lower)」、「在...之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的元素或特徵和其他元素或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本文所用的空間相對性描述也可以如此解讀。
一般來說，本揭露提供關於數個關於印刷電路板(printed circuit board，PCB)的實施例。PCB包含若干的絕緣層及設置在此些絕緣層的相鄰對之間的金屬層。一些絕緣層分別包含玻璃纖維基體，且此玻璃纖維基體提供結構強度予PCB，而其他絕緣層不包含玻璃纖維基體，且其可容許在此些絕緣層上所形成的金屬層內，形成較小寬度及較小間距之金屬線。在一些實施例中，具有玻璃纖維基體(例如預浸層)的絕緣層可具有相對大的表面粗糙度。由於大表面粗糙度可避免在絕緣層上之金屬(例如來自於金屬箔)的完全除去(例如藉由蝕刻)，以形成金屬線，故此大表面粗糙度可避免金屬線之間距的縮減。由於大表面粗糙度可導致金屬線的缺陷，以致於可實施較大的寬度，以確保金屬線的連續性，故此大表面粗糙度可避免金屬線之寬度的縮減。不具有玻璃纖維基體的絕緣層可不具這些挑戰，因此，在不具有玻璃纖維基體的絕緣層上，金屬線的間距及寬度可更小。較小寬度及較小間距的金屬線可增加 PCB內之金屬線的密度，透過PCB，其可增加可佈線之訊號的數量。其他益處可達成。
一些例示的方法及結構的變化係被揭露。在所屬領域中具通常知識者將輕易地理解其他可行的修飾是被考慮作為其他實施例的範圍內。雖方法實施例可以特別的順序做說明，各種其他的方法實施例可以任何邏輯順序進行，且相較於此處之說明，各種其他的方法實施例可包含較多或較少的步驟。在一些圖式中，此處所繪示的元件或特徵之一些符號說明可刪去，以避免模糊其他的元件或特徵，此係為了易於說明圖式。
圖1係繪示根據一些實施例之封裝20的剖視圖，且封裝20係機械地附接及電性耦接至PCB 22。封裝20包含封裝基材24及在封裝基材24上的一或多個晶粒26。藉由封裝材料28，如模塑料(molding compound)，此一或多個晶粒26係封裝在封裝基材24上。
封裝20可以是任何封裝。如圖所繪示，封裝20包含封裝基材24，但此封裝基材24可以在其他例示中省略，例如：像是在集成扇出型封裝(integrated fan-out package)內，當封裝係集成內連接時。藉由適合的技術，一或多個晶粒26可機械地附著及電性耦接至封裝基材24，其中此或此些晶粒26可包含任何合適的積體電路。舉例來說，藉由使用覆晶技術，一或多個晶粒26可機械地附接及電性耦接至封裝基材24。覆晶互連技術(controlled collapse chip connects，C4)可實施於一或多個晶粒26上且可用於附接一或多個晶粒26 至封裝基材24。在另一個例子中，藉由黏著劑，一或多個晶粒26可機械地附接至封裝基材24，此外，藉由打線接合，一或多個晶粒26可電性耦接至封裝基材24。可使用任何其他技術於機械附接及電性耦接一或多個晶粒26至封裝基材24。如一或多個晶粒26係包含於封裝20內，可實施任何技術的接合，如覆晶或打線接合等，以機械附接及電性耦接晶粒26至封裝基材24。
在一或多個晶粒26機械附接及電性耦接晶粒26至封裝基材24後，一或多個晶粒26係封裝在封裝基材24上。在一些實施例中，藉由封裝材料28，如使用壓縮成型、轉移成型或其他成型技術的模塑料，封裝一或多個晶粒26。
封裝基材24包含若干金屬層，這些金屬層包含佈線內連接的導通孔及線路。通過金屬層的導通孔及線路，封裝基材24可再分配及/或內互連各種訊號及/或組件。例示之封裝基材的額外細節如下所述。
藉由銲球30，封裝20係機械附接及電性耦接至PCB 22。銲球30係無鉛銲料，或者銲球30包含無鉛銲料。無鉛銲料如錫銀銅(Sn-Ag-Cu或SAC)銲料或其他銲料。例如藉由印刷、電鍍(plating)、蒸鍍(evaporation)或其他製程，銲料可以形成在封裝基材24的襯墊上。封裝20可置於PCB 22上，如此銲料對準PCB 22上各自的襯墊，且進行迴銲製程以迴銲銲料，藉此形成附接封裝20至PCB 22的銲球30。多個封裝可機械附接及電性耦接PCB。
PCB 22包含多個金屬層，每個金屬層包含線路，其中藉由通孔連接器，此些線路可在多層間內連接。藉由通孔連接器及/或線，PCB 22可再分配及/或內連接各種訊號及/或組件。具有各種封裝的PCB 22可實施系統或系統的部分，前述各種封裝係附接至PCB 22。例示PCB的額外細節如下所述。
圖2係繪示根據一些實施例之封裝基材24的部分之剖視圖。封裝基材24包含核心40。核心40為封裝基材24提供機械強度及剛性。在一些實施例中，核心40係預浸層，或者包含預浸層[預浸層例如為以環氧樹脂注射的玻璃纖維基體(例如FR-4)]。在相對側上，預浸層可具有金屬箔(例如銅箔)。通孔可被形成穿過預浸層，並以金屬(如銅)鍍覆，以形成通孔連接器42。在相對側上的金屬箔可使用微影及蝕刻製程蝕刻，以在相對側上形成金屬線。因此，核心40可包含通孔連接器42，且此通孔連接器42電性耦接至在核心40相對側上的各種金屬線44及46。
接著，形成多個層級的絕緣層及金屬層在核心40上。為了便於表示，「前側」在此係用以代表核心40被一或多個晶粒26附接之一側，而「後側」在此係用以代表相對於前側之核心40的一側。
如圖所示，第一前側絕緣層50係形成在核心40及金屬線44上。在一些實施例中，第一前側絕緣層50為味之素增層膜(Ajinomoto Build-up Film，ABF)或其他類似材料，且第一前側絕緣層50係塗覆(如藉由積層或其他製程) 在核心40及金屬線44上。舉例來說，使用雷射鑽孔，形成貫穿第一前側絕緣層50，並至其下方之金屬線44的導通孔開口。例如藉由物理氣相沈積(physical vapor deposition，PVD)，在第一前側絕緣層50上形成金屬晶種層，及在金屬晶種層上形成光阻並圖案化光阻。進行鍍覆製程(如無電電鍍或電鍍)，而形成金屬線52及導通孔(非逐個編號)，以連結金屬線52與其下方之金屬線44。接著，例如藉由使用濕式剝除製程，除去光阻，並如藉由使用濕式蝕刻製程，除去暴露的金屬晶種層。金屬晶種層可為(或包括)銅、鈦、其他金屬或前述材料之結合，而金屬線52及導通孔可為(或包含)銅、其他金屬或前述之結合。在第一前側絕緣層50及金屬線52上，形成第二前側絕緣層54及具有導通孔的晶粒連結襯墊56。使用相同於所述關於第一前側絕緣層50及具有導通孔的金屬線52之製程，可形成第二前側絕緣層54及具有導通孔的晶粒連結襯墊56。根據一或多個晶粒26係如何附接至封裝基材242，可配置及排列晶粒連結襯墊56。舉例來說，晶粒連結襯墊56可被配置及安排，以容納覆晶連接件、打線接合或其他連接件。
在核心40及金屬線46上，形成第一後側絕緣層60。形成金屬線62及導通孔(非逐個編號)，以連接金屬線62及其下方的金屬線46。使用相同於所述關於第一前側絕緣層50及具有導通孔的金屬線52之製程，可形成第一後側絕緣層60及具有導通孔的金屬線62。在第一後側絕緣層60及金屬線62上，形成第二後側絕緣層64及具有導通孔的銲球墊66。 使用如前所述與第一前側絕緣層50及具有導通孔的金屬線52之相同製程，可形成第二後側絕緣層64及具有導通孔的銲球墊66。根據球柵陣列(ball grid array，BGA)基體，可配置及排列銲球墊66，舉例來說，銲球可形成在球柵陣列上。
在形成封裝基材24之多個時間點，一或多個晶粒26可附接至封裝基材24。舉例來說，在進行後側製程(例如，形成第一後側絕緣層60及第二後側絕緣層64、金屬線62及銲球墊66)後，一或多個晶粒26可附接(如藉由覆晶連接、打線接合等)於封裝基材24的前側。在其他實施例中，在進行後側製程前，一或多個晶粒26可附接於封裝基材24的前側上。於此些例子中，在進行後側製程前，一或多個晶粒26可附接於封裝基材24的前側上且係藉由封裝材料28(如前所述)封裝。
封裝基材24僅是例示。任何數量的絕緣層與包含金屬線及導通孔之金屬層可在核心的前側及/或後側形成。在一些例示中，封裝基材可省略核心或任何相關的組件。根據任何技術，封裝基材可藉由任何製程形成。
圖3係繪示根據一些實施例封裝基材24之角落部分24a的布局視圖。在一些例示中，封裝基材24的布局是矩形的，如正方形或長方形。在此些例子中，角落部分24a代表封裝基材24的布局中之四個角落的每一者。在布局中，銲球墊66係以陣列排列。如圖繪示，鄰近於角落24c，角落部分24a係減少銲球墊66。舉例來說，圖3繪示兩列(row)的減少，然而，在其他例子中，可實施一列的減少或者三列或 更多列的減少。在其他例子中，不存在減少數量，且陣列的外側列及外側行(columns)形成矩形的形狀。再者，雖非必須說明，陣列可包含遍布陣列區域的銲球墊66，或可在一些位置省略銲球墊，例如在封裝基材24的布局之中央區域。
如圖所示，陣列包含多列(如此處所示，x數目的列)的銲球墊66，其中第一列包含銲球墊66-1j，第二列包含銲球墊66-2j，第三列包含銲球墊66-3j等(其中，依適當的數目，j係指1至y)。陣列包含多行(如此處所示，y數目的行)的銲球墊66，其中第一行包含銲球墊66-i1，第二行包含銲球墊66-i2，第三行包含銲球墊66-i3等(其中，依適當的數目，i係指1至x)。沿著列或沿著行的相鄰之銲球墊66間的第一間距P1可實質為200μm至1000μm的範圍，例如實質為1000μm。如圖3所示，第一間距P1係介於在一行內的銲球墊66-51及銲球墊66-61之間，且係介於在一列內的銲球墊66-61及銲球墊66-62之間。銲球墊66具有第一寬度W1(例如直徑)，且沿著列或沿著行，銲球墊66與相鄰銲球墊66之間具有第一距離S1。第一寬度W1加上第一距離S1等於第一間距P1。第一寬度W1可實質為100μm至600μm的範圍，例如實質為600μm，而第一距離S1可為實質為100μm至400μm的範圍，例如實質為400μm。雖圖式所示之銲球墊66為圓形，銲球墊66可為任何幾何形狀，例如任何多邊形。
圖4係繪示根據一些實施例之PCB 22的部分之剖視圖。PCB 22包含若干的絕緣層80、84、88、92、96、 100、104、108、112、116、120與124及若干的金屬層。如圖所示之各種金屬層包含金屬線82、86、90、94、98、102、106、110、114、118與122。在一些例子中，PCB 22包含10至30層具有金屬層的不同絕緣層，其中金屬層係設置於此些絕緣層之每一相鄰對的絕緣層之間。
在一些例子中，一些絕緣層包含玻璃纖維基體，而其他絕緣層不包含玻璃纖維基體，或者具有相較於包含玻璃纖維基體的絕緣層較少的玻璃纖維含量。包含玻璃纖維基體的絕緣層可提供PCB 22機械強度，而不包含玻璃纖維基體的絕緣層可容許合適間距之金屬線形成於此些絕緣層上。為了繪示的目的，以下說明或圖中所繪示之特定的絕緣層係作為包含或不包含玻璃纖維基體。然而，在各種例子中，任何數量的層及/或組合的層可包含或不包含玻璃纖維基體。
如圖4所示，PCB 22的每個絕緣層80、84、96、100、104、108、120及124係玻璃纖維基體，或者或包含玻璃纖維基體。舉例來說，每個絕緣層80、84、96、100、104、108、120及124係預浸層，或包含預浸層(預浸層可例如為注射環氧樹脂的玻璃纖維基體，如FR-4)。再者，PCB 22的每個絕緣層88、92、112及116不包含玻璃纖維基體。舉例來說，每個絕緣層88、92、112及116係樹脂層，或包含樹脂層，如ABF或類似的材料，其可進一步包含或不包含填充材料，如矽石(silica)或類似的材料。
當絕緣層80、84、96、100、104、108、120及124係預浸時，在一或兩相對側上，每個預浸層可初始地 具有金屬箔(如銅箔)。使用微影或蝕刻製程，每個金屬箔係被圖案化為相對應的金屬線82、94、98、102、106、110及122。在圖案化金屬箔，以形成對應金屬線後，一些預浸層(其將不具有無玻璃纖維基體的中介層)係結合在一起。這些預浸層是對準並擠壓在一起，以結合為絕緣層。在所繪示之例子中，具有對應金屬線94、98、102、106及110的絕緣層96、100、104、108係結合在一起，其中金屬線94、98、102、106及110係形成於絕緣層96、100、104及108上。
在結合此些預浸層後，於此些連接的預浸層的一邊上，形成樹脂層。樹脂層塗覆在連接的預浸之層的此邊上。舉例來說，使用雷射鑽孔，介層窗開口可形成穿過樹脂層，並至其下方的金屬線。例如使用無電電鍍(electroless plating)或類似的技術，形成金屬晶種層在樹脂層上，且在金屬晶種層上形成光阻並圖案化光阻。進行鍍覆製程(如無電電鍍或電鍍)，以形成金屬線，並可能地形成導通孔，其中導通開孔係形成來連接金屬線與其下方的金屬線。接著，如藉由濕式剝除製程去除光阻，而如藉由濕式蝕刻製程，去除暴露的金屬晶種層。金屬晶種層可為(或包含)銅、鈦、其他金屬或前述材料之結合，而金屬線及導通孔可為(或包含)銅、其他金屬或前述材料之結合。為於後續所形成之樹脂層及相關的金屬線與導通孔，此製程可被重複。
在形成樹脂層及相關的金屬線與導通孔，以及可能形成之導通孔後具有圖案化金屬線之一或多個預浸層可結合至外側之樹脂層，且此外側樹脂層係形成在先前所接合的預 浸層上。一或多個預浸層係對準並擠壓在一起於外側之樹脂層上，以連結絕緣層。此製程可重複任何數目的次數，以製造具有預浸層及樹脂層的任何配置之PCB。
繼續圖4中繪示的例子，絕緣層112係塗覆於絕緣層108及金屬線110上。利用如前所述的晶種層、微影及鍍覆，形成金屬線114，其中金屬線114具有或不具有貫通絕緣層112之導通孔。然後，絕緣層116係塗覆於絕緣層112及金屬線114上，並形成具有或不具有貫通絕緣層116之導通孔的金屬線118。接著，絕緣層120與124係對齊絕緣層96、100、104、108、112及116，並被擠壓，以與絕緣層96、100、104、108、112、116、120及124結合在一起，其中絕緣層120與124具有形成於其上之相對應的金屬線122。
之後，絕緣層92係塗覆於絕緣層96及金屬線94上。形成金屬線90，其中金屬線90具有或不具有貫通絕緣層92之導通孔。接著，絕緣層88係塗覆於絕緣層92及金屬線90上，並形成具有或不具有貫通絕緣層88之導通孔的金屬線86。之後，絕緣層80與84係對齊絕緣層88、92、96、100、104、108、112、116、120及124，並被擠壓，以與絕緣層80、84、88、92、96、100、104、108、112、116、120及124結合在一起，其中絕緣層80與84具有形成於其上之相對應的金屬線82。
在一些例子中，具有玻璃纖維基體之每個絕緣層的厚度大於不具有玻璃纖維基體之每個絕緣層的厚度。舉例來 說，在圖4中，絕緣層108(具有玻璃纖維基體)具有第一厚度T1，且絕緣層112(不具有玻璃纖維基體)具有第二厚度T2。在一些實施例中，第一厚度T1大於第二厚度T2。在一些實施例中，第一厚度T1的範圍實質為100μm至200μm，第二厚度T2的範圍實質為10μm至100μm。
在連接絕緣層後，形成貫通於絕緣層的通孔連接器126。舉例來說，使用鑽孔技術，形成通過連接的絕緣層之孔洞。在形成孔洞後，連接的絕緣層可以金屬(如銅及/或錫)鍍覆。鍍覆在孔洞內形成通孔連接器126，且亦可在連接的絕緣層之外表面上形成金屬層。圖案化外表面上的金屬層。在外表面上，圖案化具有金屬線的銲球墊128，其中金屬線連接銲球墊128至通孔連接器126。在另一外表面上，圖案化金屬線130或其他圖案。藉由微影與蝕刻製程，及/或微影製程與沉積金屬的鍍覆，可實施具有金屬線之銲球墊128及/或金屬線130的圖案化。前述之銲球墊128及/或金屬線130係在外表面上。
銲罩(Solder masks)[或銲阻(solder resists)]132及134形成於各自連接的絕緣層外表面上。可圖案化銲罩132及134，以暴露其下方的金屬圖案。舉例來說，如圖所繪示，使用微影製程圖案化銲罩132，以定義暴露銲球墊128的開口136。
圖5係繪示根據一些實施例之PCB 22的部分22a之布局視圖。此布局視圖為具玻璃纖維基體的絕緣層之布局的一例示，例如預浸層。圖5係繪示其上具有金屬線94的 絕緣層96作為一例示，前述之金屬線94係在絕緣層96上。每個金屬線94具有最小第二寬度W2。相鄰的金屬線94具有最小第二距離S2及最小第二間距P2。
圖6係繪示根據一些實施例之PCB 22的部分22b之布局示意圖。前述之布局為不具玻璃纖維基體的絕緣層92之布局的一例示，例如樹脂層。圖6係繪示具有金屬線90的絕緣層92作為一例示，前述之金屬線90係在絕緣層92上。每個金屬線90具有第三寬度W3。相鄰的金屬線90具有第三距離S3及第三間距P3。
相較於不包含玻璃纖維基體的絕緣層，包含玻璃纖維基體的絕緣層可具有更大表面粗糙度。舉例來說，預浸層的表面粗糙度之範圍可實質為自1μm均方根(root mean square，RMS)至10μm RMS，而ABF層的表面粗糙度之範圍可實質為0.05μm RMS至0.5μm RMS。為測量在絕緣層上所形成之金屬線的間距及寬度，具玻璃纖維基體的絕緣層之表面粗糙度可被限制。為助於確保具玻璃纖維基體的絕緣層上的金屬線之連續性與適當的電流，由於絕緣層的表面粗糙度可造成金屬線中的缺陷之緣故，金屬線的最小寬度(例如最小第二寬度W2)係相對地大的。類似地，由於具玻璃纖維基體的絕緣層之表面粗糙度，金屬的蝕刻更加困難，以由一些位置完全地去除金屬，故在金屬線間之最小距離(例如最小第二距離S2)係相對地大，以助於確定足夠的金屬係被去除，而避免金屬線之間的短路。
相反地，於在絕緣層上形成金屬線時，不包含玻璃纖維基體的絕緣層之表面粗糙度不產生此些相同的挑戰。因此，在不包含玻璃纖維基體的絕緣層上所形成的金屬線可具有較小之寬度，且於相鄰的金屬線間可具有較小的距離。如圖5及圖6所示，最小第二寬度W2實質為25μm，而第三寬度W3可實質為20μm或更小(例如：實質為10μm或更小)，像是範圍實質自10μm至20μm(或者在一些實施例中，大於20μm)。類似地，最小第二距離S2實質為25μm，而第三距離S3可實質為20μm或更小(例如：實質為10μm或更小)(或在一些實施例中，大於20μm)，像是範圍實質自10μm至20μm。因此，可提升於不包含玻璃纖維基體的絕緣層上之金屬線的密度。
在一些例子中，具玻璃纖維基體的絕緣層係作為PCB 22最外層的絕緣層(例如絕緣層80及124)。藉著具有含各自的玻璃纖維基體之最外層絕緣層，可在PCB 22的外部分提供機械強度。舉例來說，絕緣層可對附接至銲球的襯墊提供更多的機械強度。具玻璃纖維基體的絕緣層可具有低熱膨脹係數(coefficient of thermal expansion，CTE)。低CTE可減少在附接至封裝之銲球上的壓力。因此，銲球連接可靠度風險(joint reliability risk)可最小化。
在一些例子中，不具玻璃纖維基體的絕緣層可組成為在PCB 22中高達一半的絕緣層。舉例來說，如果PCB 22包含10層絕緣層，其中5層的絕緣層可包含玻璃纖維基體，而高達5層的絕緣層可省略玻璃纖維基體。類似地，舉例來 說，若PCB 22包含30層絕緣層，其中15層的絕緣層可包含玻璃纖維基體，而高達15層的絕緣層可省略玻璃纖維基體。在其他例子中，不具玻璃纖維基體的絕緣層可組成為在PCB 22中任何數目的絕緣層。
圖7係繪示根據一些實施例之PCB 22的部分22c之布局示意圖。在布局中，銲球墊128係配置在包含列(如此處所示，x數目的列)及行(如此處所示，y數目的行)的陣列中。銲球墊128的陣列與在封裝基材24上的銲球墊128之陣列相對應。如圖所示，對應於封裝20的角落部分為減數的銲球墊128。舉例來說，圖7係繪示兩列的減少，然而在其他例子中，可實施一列的減少或者兩或三列的減少。在其他例子中，無呈現減少，且陣列外側的列及行可形成為矩形。再者，雖非必須說明，陣列可包含遍布陣列區域的銲球墊128，或可在一些位置(如在陣列的布局之中央區域內)省略銲球墊。
如圖所示，陣列包含多列的銲球墊128，其中第一列包含銲球墊128-1j，第二列包含銲球墊128-2j，第三列包含銲球墊128-3j等(其中，依適當的數目，j係指1至y)。陣列包含多行的銲球墊128，其中第一行包含銲球墊128-i1，第二行包含銲球墊128-i2，第三行包含銲球墊128-i3等(其中，依適當的數目，i係指1至x)。每個銲球墊128透過各自的開口136被暴露出，其中開口136係穿過銲罩132。第一間距P1係介於沿者列或沿著行之相鄰的銲球墊128之間及/或相鄰的開口136之間。
銲球墊128具有第四寬度W4(如直徑)。開口136具有第五寬度W5(如直徑)。第五寬度W5較第四寬度W4大。在一些例子中，第四寬度W4之範圍實質為自90μm至550μm，例如實質為500μm，而第五寬度W5之範圍實質為自150μm至600μm，例如實質為575μm。雖圖繪示為圓形，銲球墊128及開口136可為任何幾何形狀，例如任何多邊形。
銲球墊128的邊緣及各自的開口136之側壁之間定義出間隙。在銲球墊128的邊緣及開口136的側壁之間，空隙具有第四距離S4。在一些例子中，第四距離S4之範圍實質為自25μm至60μm，例如實質為30μm。在其他例子中，遍布陣列的開口136可具有不同的直徑，及/或在開口136內形成的空隙之距離可為相等的或多樣化的。
如繪示及說明所示，銲球墊128為無銲罩定義的墊。如圖所示，開口136係大於銲球墊128的區域，且此形成空隙於銲球墊128的邊緣及開口136的側壁之間。在其他例子中，銲球墊可為銲罩定義的墊。在這些例子中，開口136定義銲球墊的區域，而銲球墊係形成於此區域上。
圖8係繪示根據一些實施例之形成附接至PCB的封裝之流程圖。在操作202中，形成封裝，例如後續參閱圖9的說明。在操作204中，形成PCB，例如參閱圖10後續的說明。在操作206中，附接封裝至PCB。舉例來說，在封裝及/或PCB上的銲球墊上可形成銲料。封裝可置於PCB上且係對齊的，故在封裝上的銲球墊對齊在PCB上之合適的銲球墊，且封裝係以設置於此些銲球墊之間的銲料來對齊。接著，回銲 銲料，以在封裝的銲球墊及PCB的銲球墊間形成更固定的機械與電性附接。
圖9係繪示根據一些實施例之形成封裝之流程圖。在操作222中，形成具有通孔連接器的核心。核心的形成可對應於圖2前述之內容。在操作224中，進行前側製程，以在核心的前側上形成具有一或多層金屬層的一或多層之絕緣層。對應於圖2前述之內容，在前側上可形成任何數目的絕緣層及金屬層。在操作226中，進行後側製程，以在核心的後側上形成具有一或多層金屬層的一或多層之絕緣層。對應於圖2前述之內容，在後側上可形成任何數目的絕緣層及金屬層。在前側或後側上的絕緣層、設置在絕緣層內的金屬層及核心形成封裝基材。在操作228中，附接一或多個晶粒於封裝基材的前側，如圖2之上述說明。在操作230中，一或多個晶粒係封裝在封裝基材的前側上。舉例來說，封裝材料(例如模製化合物)可用於封裝一或多個晶粒，譬如使用壓縮模製、轉移模製或其他模製之製程。
圖10係繪示根據一些實施例之形成PCB之流程圖。在操作242中，在包含玻璃纖維基體的絕緣層上形成金屬層。如圖4之上述說明，金屬層(例如具有圖案化的金屬線)可在包含玻璃纖維基體的絕緣層上形成。譬如絕緣層80、84、96、100、104、108、120與124及對應的金屬線82、94、98、102、106、110與122。
在操作244中，包含玻璃纖維基體的一些絕緣層(具有金屬層)可結合在一起，如圖4之上述說明，例如絕緣層 96、100、104與108及對應的金屬線94、98、102、106與110。在操作246中，形成不包含玻璃纖維基體的絕緣層，在操作246的第一例子中，在不包含玻璃纖維基體的絕緣層上，如圖4之上述說明，譬如絕緣層112。在操作248中，在不包含玻璃纖維基體的絕緣層上形成金屬層，如圖4之上述說明，如金屬線114絕緣層112上。可接著重複操作246及248，以依序形成額外的一或多層不具玻璃纖維基體的絕緣層，以及在先前所形成之不具玻璃纖維基體的絕緣層上之金屬層，對應於圖7前述之內容，譬如絕緣層116及金屬層118。
在操作250中，包含玻璃纖維基體的一或多層之絕緣層(具有金屬層)係與外側不包含玻璃纖維基體的絕緣層結合在一起，如圖4之上述說明，譬如絕緣層120及124與相對應的金屬線122。接著，可重複操作246、248及250(在操作246、248及250之重複中，操作246及248可被重複數次)。在圖4的說明內容中，重複操作246及248，以形成絕緣層92與88及金屬線90與86，並重複操作250，以結合絕緣層84與80。此些操作可重複任何數目的次數，以形成具有任何結構的PCB。
在操作252中，形成通孔連接器，且此通孔連接器穿透所結合之絕緣層，如圖4之上述說明。通孔連接器之形成更包含在結合之絕緣層的外表面上形成金屬層。在操作254中，在外表面上形成銲罩，且圖案化銲罩以暴露銲球墊。
一些實施例可達成多個優點。如說明所述，一些例子可使在PCB中較小間距及較小寬度的金屬線係可能的。 較小間距及較小寬度的金屬線可容許在PCB中較高密度的線路。較高的密度可容許更多的訊號(例如輸入/輸出訊號)被傳送通過PCB。此外，可實施對PCB具有足夠機械強度的一些例子。藉由實施具有前述的玻璃纖維基體之層，銲球連接可靠度的問題可被減少。
一些實施例是一種結構。前述結構包含印刷電路板(PCB)，PCB包括具有各自之複數個金屬層的複數個絕緣層，金屬層係配置在絕緣層之間，其中絕緣層的第一層包括第一玻璃纖維含量；以及絕緣層的第二層具有少於第一玻璃纖維含量的第二玻璃纖維含量。
在一實施例中，第二玻璃纖維含量係實質為零。在一實施例中，絕緣層的第二層係樹脂層。在一實施例中，絕緣層的第二層係味之素增層膜(Ajinomoto Build-up Film，ABF)。在一實施例中，絕緣層的第二層包含填充材料。在一實施例中，絕緣層的第二層係不具有填充材料。在一實施例中，絕緣層的第一層係預浸層。在一實施例中，金屬層的第一金屬層係配置在絕緣層的第一層之一層上，金屬層的第二金屬層係配置在絕緣層的第二層上，在第一金屬層內之金屬線的第一間距係大於第二金屬層內之金屬線的第二間距。
在一實施例中，金屬層的第一金屬層係配置在絕緣層的第一層之一層上，金屬層的第二金屬層係配置在絕緣層的第二層上，在第一金屬層內之金屬線的第一寬度係大於第二金屬層內之金屬線的第二寬度。在一實施例中，金屬層的第一金屬層係配置在絕緣層的第二層上。第一金屬層內的金屬線之 寬度係等於或小於10微米(μm)。第一金屬層內相鄰金屬線之間的距離係等於或小於10微米。在一實施例中，絕緣層的最外層分別包含玻璃纖維基體，絕緣層的第二層係配置在絕緣層的最外層之間。
另一實施例是一種結構。前述結構包含印刷電路板(PCB)，PCB包括第一外絕緣層、第一內絕緣層及第二外絕緣層，第一外絕緣層包括第一玻璃纖維基體，第一內絕緣層不具有一玻璃纖維基體，以及第二外絕緣層包括第二玻璃纖維基體。其中，第一內絕緣層係配置在第一外絕緣層及第二外絕緣層間。
在一實施例中，PCB更包含第二內絕緣層。第二內絕緣層包括第三玻璃纖維基體，第二內絕緣層配置在第一外絕緣層及第二外絕緣層間。在一實施例中，包含複數個第一金屬線的第一金屬層係在第一內絕緣層上，第一距離係在第一金屬線間。包含第二金屬線的第二金屬層係在第二內絕緣層上，第二距離係在第二金屬線間。以及，第一距離係小於第二距離。在一實施例中，第一距離係10微米或更小。在一實施例中，第一外絕緣層係第一預浸層。第一內絕緣層係味之素增層膜(ABF)層。以及，第二絕緣層係第二預浸層。在一實施例中，上述結構更包含封裝及銲球。封裝包含一或多個晶粒。銲球附接至封裝及印刷電路板。
再更進一步的實施例為一方法。前述方法包含形成印刷電路板(PCB)。形成PCB包括塗覆第二絕緣層在第一絕緣層上及在第一金屬層上，第一絕緣層包含玻璃纖維，第一 金屬層在第一絕緣層上，第二絕緣層為不具玻璃纖維的樹脂層。在塗覆第二絕緣層後，沉積第二金屬層在第二絕緣層上。以及，連接在第二絕緣層上的第三絕緣層及第二金屬層，第三絕緣層包含玻璃纖維。
在一實施例中，第一絕緣層及第三絕緣層係由預浸形成。第二絕緣層係由味之素增層膜(ABF)形成。在一實施例中，第一金屬層包含第一金屬線，第一距離及第一間距係在第一金屬線的相鄰對之間。以及，第二金屬層包含第二金屬線，第二距離及第二間距係在第二金屬線的相鄰對之間，第一距離大於第二距離，第一間距大於第二間距。
前述多個實施方式的特徵可使本技術領域中具有通常知識者更佳地理解本揭露之各個態樣。本技術領域中具有通常知識者應可瞭解，為了達到相同之目的及/或本揭露之實施方式之相同優點，其可利用本揭露為基礎，進一步設計或修飾其他製程及結構。在本技術領域中具有通常知識者亦應瞭解，這樣的均等結構並未背離本揭露之精神及範圍，而在不背離本揭露之精神及範圍下，本技術領域中具有通常知識者可在此進行各種改變、替換及修正。
22‧‧‧印刷電路板
80/84/88/92/96/100/104/108/112/116/120/124‧‧‧絕緣層
82/86/90/94/98/102/106/110/114/118/122/130‧‧‧金屬線
126‧‧‧通孔連接器
128‧‧‧銲球墊
132/134‧‧‧銲罩
136‧‧‧開口
T1‧‧‧第一厚度
T2‧‧‧第二厚度

Claims (20)

  1. 一種結構，包含：一印刷電路板，包括具有各自之複數個金屬層的複數個絕緣層，該些金屬層係配置在該些絕緣層之間，其中該些絕緣層的複數個第一層之每一者包括一第一玻璃纖維含量；以及該些絕緣層的一第二層具有少於該第一玻璃纖維含量的一第二玻璃纖維含量。
  2. 如申請專利範圍第1項所述之結構，其中該第二玻璃纖維含量係實質為零。
  3. 如申請專利範圍第1項所述之結構，其中該些絕緣層的該第二層係一樹脂層。
  4. 如申請專利範圍第1項所述之結構，其中該些絕緣層的該第二層係味之素增層膜(Ajinomoto Build-up Film，ABF)。
  5. 如申請專利範圍第1項所述之結構，其中該些絕緣層的該第二層包含一填充材料。
  6. 如申請專利範圍第1項所述之結構，其中該些絕緣層的該第二層係不具有一填充材料。
  7. 如申請專利範圍第1項所述之結構，其中該些絕緣層的該些第一層之每一者係一預浸層。
  8. 如申請專利範圍第1項所述之結構，其中該些金屬層的一第一金屬層係配置在該些絕緣層的該些第一層之一層上，該些金屬層的一第二金屬層係配置在該些絕緣層的該第二層上，在該第一金屬層內之複數個金屬線的一第一間距係大於該第二金屬層內之複數個金屬線的一第二間距。
  9. 如申請專利範圍第1項所述之結構，其中該些金屬層的一第一金屬層係配置在該些絕緣層的該些第一層之一層上，該些金屬層的一第二金屬層係配置在該些絕緣層的該第二層上，在該第一金屬層內之一金屬線的一第一寬度係大於該第二金屬層內之一金屬線的一第二寬度。
  10. 如申請專利範圍第1項所述之結構，其中該些金屬層的一第一金屬層係配置在該些絕緣層的該第二層上；該第一金屬層內的一金屬線之一寬度係等於或小於10微米(μm)；以及該第一金屬層內相鄰金屬線之間的一距離係等於或小於10微米。
  11. 如申請專利範圍第1項所述之結構，其中該些絕緣層的複數個最外層分別包含一玻璃纖維基體，該些絕緣 層的該第二層係配置在該些絕緣層的該些最外層之間。
  12. 一種結構，包含：一印刷電路板，包括：一第一外絕緣層，包括一第一玻璃纖維基體；一第一內絕緣層，不具有一玻璃纖維基體；以及一第二外絕緣層，包括一第二玻璃纖維基體，其中該第一內絕緣層係配置在該第一外絕緣層及該第二外絕緣層間。
  13. 如申請專利範圍第12項所述之結構，其中該印刷電路板更包含一第二內絕緣層，該第二內絕緣層包括一第三玻璃纖維基體，該第二內絕緣層配置在該第一外絕緣層及該第二外絕緣層間。
  14. 如申請專利範圍第13項所述之結構，其中包含複數個第一金屬線的一第一金屬層係在該第一內絕緣層上，一第一距離係在該些第一金屬線間；包含複數個第二金屬線的一第二金屬層係在該第二內絕緣層上，一第二距離係在該些第二金屬線間；以及該第一距離係小於該第二距離。
  15. 如申請專利範圍第14項所述之結構，其中該第一距離係10微米或更小。
  16. 如申請專利範圍第12項所述之結構，其中該第一外絕緣層係一第一預浸層；該第一內絕緣層係一味之素增層膜(ABF)層；以及該第二絕緣層係一第二預浸層。
  17. 如申請專利範圍第12項所述之結構，更包含：包含一或複數個晶粒的一封裝；以及附接至該封裝及該印刷電路板的複數個銲球。
  18. 一種方法，包含：形成一印刷電路板，包括：塗覆一第二絕緣層在一第一絕緣層上及在一第一金屬層上，該第一絕緣層包含玻璃纖維，該第一金屬層在該第一絕緣層上，該第二絕緣層為不具玻璃纖維的一樹脂層；在塗覆該第二絕緣層後，沉積一第二金屬層在該第二絕緣層上；以及連接在該第二絕緣層上的一第三絕緣層及該第二金屬層，該第三絕緣層包含玻璃纖維。
  19. 如申請專利範圍第18項所述之方法，其中該第一絕緣層及該第三絕緣層之每一者係由預浸形成；以及 該第二絕緣層係由該味之素增層膜(ABF)形成。
  20. 如申請專利範圍第18項所述之方法，其中該第一金屬層包含複數個第一金屬線，一第一距離及一第一間距係在該些第一金屬線的相鄰對之間；以及該第二金屬層包含複數個第二金屬線，一第二距離及一第二間距係在該些第二金屬線的相鄰對之間，該第一距離大於該第二距離，該第一間距大於該第二間距。
TW108112750A 2018-07-31 2019-04-11 印刷電路板結構及其製造方法 TWI708335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/051,127 2018-07-31
US16/051,127 US10506712B1 (en) 2018-07-31 2018-07-31 Printed circuit board

Publications (2)

Publication Number Publication Date
TW202008527A true TW202008527A (zh) 2020-02-16
TWI708335B TWI708335B (zh) 2020-10-21

Family

ID=68766258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112750A TWI708335B (zh) 2018-07-31 2019-04-11 印刷電路板結構及其製造方法

Country Status (3)

Country Link
US (2) US10506712B1 (zh)
CN (1) CN110784994B (zh)
TW (1) TWI708335B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476707B2 (en) * 2020-10-06 2022-10-18 Apple Inc. Wireless power system housing
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100475005C (zh) 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
US6323435B1 (en) * 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
DE60234281D1 (de) * 2001-03-14 2009-12-17 Ibiden Co Ltd Mehrschichtige Leiterplatte
KR20130036599A (ko) * 2011-10-04 2013-04-12 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
KR102054967B1 (ko) * 2012-12-28 2019-12-12 삼성전기주식회사 절연 재료, 이를 포함하는 절연층 조성물, 및 상기 절연층 조성물을 이용한 기판
JP2014232837A (ja) * 2013-05-30 2014-12-11 イビデン株式会社 配線板
KR20150047879A (ko) * 2013-10-25 2015-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
EP2940729A1 (en) * 2014-04-28 2015-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic assembly comprising a carrier structure made from a printed circuit board
KR20150135046A (ko) * 2014-05-23 2015-12-02 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP6298722B2 (ja) * 2014-06-10 2018-03-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9357640B2 (en) * 2014-09-22 2016-05-31 Oce'-Technologies B.V. Method of manufacturing a multi-layer printed circuit board
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
CN105307386B (zh) * 2015-09-15 2018-07-06 三星半导体(中国)研究开发有限公司 印刷电路板以及包括其的半导体封装件
JP6751910B2 (ja) * 2016-10-05 2020-09-09 パナソニックＩｐマネジメント株式会社 多層プリント配線板、多層プリント配線板の製造方法
JP2018090906A (ja) * 2016-12-06 2018-06-14 Ｊｘ金属株式会社 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Also Published As

Publication number Publication date
CN110784994B (zh) 2022-02-22
US10912194B2 (en) 2021-02-02
US10506712B1 (en) 2019-12-10
CN110784994A (zh) 2020-02-11
TWI708335B (zh) 2020-10-21
US20200077515A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2009194322A (ja) 半導体装置の製造方法、半導体装置及び配線基板
US20120302012A1 (en) Method for fabricating packaging substrate with embedded semiconductor component
JP2016207957A (ja) 配線基板及び配線基板の製造方法
KR20110073314A (ko) 공동 내의 솔더 상호접속 기술
US11610827B2 (en) Package and printed circuit board attachment
TWI713427B (zh) 封裝體的接著結構及其製造方法
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
JP2016063130A (ja) プリント配線板および半導体パッケージ
TWI693874B (zh) 線路載板結構及其製作方法
TWI708335B (zh) 印刷電路板結構及其製造方法
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
US10154594B2 (en) Printed circuit board
JP2017017215A (ja) 配線基板及びその製造方法
WO2019179145A1 (zh) 一种堆叠封装器件及其封装方法
KR20090130605A (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP5115241B2 (ja) 電子部品の実装方法
TWI594675B (zh) 電路板及其製作方法
TWI544846B (zh) 封裝載板及其製作方法
KR20160097799A (ko) 인쇄회로기판 및 그 제조방법
JP2011171404A (ja) 半導体装置用ｔａｂテープ及びその製造方法