TW202005284A - 自舉電路以及相關的類比數位轉換器 - Google Patents

自舉電路以及相關的類比數位轉換器 Download PDF

Info

Publication number
TW202005284A
TW202005284A TW108117654A TW108117654A TW202005284A TW 202005284 A TW202005284 A TW 202005284A TW 108117654 A TW108117654 A TW 108117654A TW 108117654 A TW108117654 A TW 108117654A TW 202005284 A TW202005284 A TW 202005284A
Authority
TW
Taiwan
Prior art keywords
circuit
signal
switch
transistor
coupled
Prior art date
Application number
TW108117654A
Other languages
English (en)
Other versions
TWI693797B (zh
Inventor
蔡偉浩
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202005284A publication Critical patent/TW202005284A/zh
Application granted granted Critical
Publication of TWI693797B publication Critical patent/TWI693797B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供一種自舉電路，該自舉電路包括接收電路，開關電容器模組和啟動電路。接收電路用於接收輸入信號，根據控制信號選擇性地輸出輸出信號；開關電容器模組用於根據所述輸入信號產生所述控制信號；啟動電路與所述接收電路耦接，用於當所述控制信號開始啟用所述接收電路時施加初始電壓到所述控制信號，以增加所述控制信號的電壓電平。

Description

自舉電路以及相關的類比數位轉換器
本發明總體涉及電路領域，特別涉及一種自舉電路。
在傳統的自舉電路中，提供開關電容器（switched capacitor）以基於輸入信號產生啟動電壓（booting voltage）。理想情況下，啟動電壓等於輸入信號和參考電壓（例如電源電壓）的總和，然而，由於開關電容器的輸出節點處的寄生電容，啟動電壓可能無法達到目標，並且後續電路的操作可能會受到影響。
因此，本發明的一個目的是提供一種自舉電路，其可以降低寄生電容的影響，以解決上述問題。
根據本發明的一個實施例，提供了一種自舉電路，該自舉電路包括接收電路，開關電容器模組和引導電路。 接收電路接收輸入信號，以根據控制信號選擇性地輸出輸出信號。開關電容器模組耦合輸入信號，用於根據輸入信號產生控制信號。啟動電路與接收電路耦接，並且被設置用於在控制信號開始啟用接收電路時施加初始電壓，以增加控制信號的電壓電平。
根據本發明的另一個實施例，提供了一種類比數位轉換電路，該類比數位轉換電路包括自舉電路和轉換電路，其中自舉電路包括接收電路，開關電容器模組和啟動電路。 接收電路接收輸入信號，根據控制信號選擇性地輸出輸出信號。 開關電容器模組耦合輸入信號，用以根據輸入信號產生控制信號。啟動電路與接收電路耦接，並且被設置用於在控制信號開始啟用電晶體時施加初始電壓，以增加控制信號的電壓電平。轉換電路與自舉電路耦接，並且被佈置用於對輸出信號執行類比至數位轉換操作以產生數位信號。
本發明實施例提供的自舉電路和類比數位轉換器，通過提供啟動電路以增加施加到接收電路的控制信號的電壓電平，以允許輸入信號通過接收電路以產生輸出信號。
在閱讀了在各個附圖和附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其他目的無疑將對所屬領域具有通常知識者變得顯而易見。
在整個以下描述和申請專利範圍中使用某些術語來指代特定系統組件。 如所屬領域具有通常知識者將理解的，製造商可以通過不同的名稱來指代組件。本申請無意區分名稱不同但功能相同的組件。在以下討論和申請專利範圍中，術語“包括”和“包含”以開放式的方式使用，因此應該被解釋為表示“包括但不限於......”。 術語“耦接”和“連接”旨在表示間接電連接或直接電連接。 因此，如果第一設備耦接/連接到第二設備，則該耦接/連接可以直接電連接，或通過經由其他設備和連接的間接電連接。
第1圖是根據本發明的一個實施例示出的自舉電路100的示意圖。如第1圖所示。自舉電路100包括接收電路（在該實施例中，電晶體110用於實現接收電路），開關電容器模組120和啟動電路130。在該實施例中，電晶體110由N型金屬氧化物半導體（N-type Metal-Oxide-Semiconductor，NMOS）實施，電晶體110被配置為在汲極處接收輸入信號Vin，以根據閘極處的調節後控制信號Vc'在源極處產生輸出信號Vout。開關電容器模組120包括複數個開關SW1-SW4和電容器C，其中開關SW1耦接在電容器C的第一端N1和輸入信號Vin之間，並且被配置為根據時鐘信號CK選擇性地向電容器的第一端N1提供輸入信號Vin;開關SW2耦接於電容器C的第一端N1與地電壓之間，用於根據反相時鐘信號(inverted clock signal) CKB選擇性地將地電壓耦接至電容器C的第一端N1;開關SW3耦接於電容器C的第二端N2與電源電壓VDD之間，用於根據反相時鐘信號CKB選擇性地將電源電壓VDD耦接至電容器C的第二端N2；開關SW4耦接在電容器C的第二端N2和電晶體110的閘極之間，用於根據時鐘信號CK，選擇性地將電容器C的第二端N2連接到電晶體100的閘極。啟動電路130包括耦接在電源電壓VDD和電晶體110的閘極之間的控制開關SW5，並且被配置為參考信號Vp以選擇性地連接電源電壓VDD以向電晶體110的閘極提供初始電壓Vib，以便調節由開關電容器模組120產生的控制信號Vc，以產生調節後的控制信號Vc'。
在自舉電路100的操作中，電晶體110參考調節後的控制信號Vc'，以基於輸入信號Vin選擇性地產生輸出信號Vout，即當時鐘信號處於低電壓電平時，由開關電容器模組120和啟動電路130產生的調節後的控制信號Vc'禁用電晶體110，自舉電路100不產生輸出信號Vout；當時鐘信號處於高電壓電平時，由開關電容器模組120和啟動電路130產生的調節後的控制信號Vc'啟用電晶體110，輸入信號Vin通過電晶體110以產生輸出信號Vout。此外，啟動電路130被配置為在控制信號Vc的上升沿（或時鐘信號CK的上升沿）產生初始電壓Vib，以增加控制信號Vc的電平以產生調節後的控制信號Vc'，如第2圖中的實線所示。在第2圖所示的實施例中，如果從自舉電路100移除啟動電路130，則虛線是控制信號Vc。通過使用啟動電路130將初始電壓Vib提供給電晶體110的閘極，電晶體110可以具有較低的阻抗，以及輸出信號Vout可以具有更好的線性度，使得信號品質得到改善並且更適合於後續的電路。
詳細地，當時鐘信號CK處於低電壓電平時，開關SW1和SW4被禁用，開關SW2和SW3被啟用，電容器C的第一端N1是地電壓，電容器C的第二端N2是電源電壓。此時，電晶體110的閘極可以通過使用另一電路（在該實施例中未示出）連接到地電壓，並且電晶體110被禁用，輸入信號Vin不通過電晶體110。當時鐘信號CK開始變高時，開關SW1和SW4被啟用，開關SW2和SW3被禁用，並且控制信號Vc從VDD升壓到（VDD+Vin）以啟用電晶體110，並且輸入信號Vin通過電晶體110以產生輸出信號Vout。然而，由於電晶體110的閘極處的寄生電容，控制信號Vc可能達不到期望的電平（VDD+Vin）。為了解決這個問題，啟動電路130提供初始電壓Vib以增加控制信號Vc的電平，以使調節後的控制信號Vc'具有接近（VDD + Vin）的電壓電平。
在該實施例中，由啟動電路130產生的初始電壓Vib是脈衝信號，即僅當控制信號Vc開始啟用電晶體110時（例如，在控制信號的上升沿，或在時鐘信號CK的上升沿），初始電壓Vib被提供給電晶體110的閘極。該設置可以在不引入其他副作用的情況下改善自舉電路100的性能。
需要注意的是，第1圖中的電晶體110僅僅是示例性說明目的。在其他實施例中，電晶體110可以由任何其他接收電路代替，該接收電路可以根據調節後的控制信號Vc'被啟用或禁用，以選擇性地產生輸出信號Vout到後續的電路。
第3圖是根據本發明第一實施例示出的開關電容器模組120和啟動電路130的示意圖。如第3圖所示，開關電容器模組120包括電晶體M1-M7，電容器C和反相器（inverter）210，並且啟動電路130包括脈衝產生器211和用作第1圖所示的控制開關SW5的控制電晶體M8，其中脈衝產生器211包括反相器212和反及閘（NAND gate）214，反及閘214的一輸入端與反相器212的輸入耦接，且接收時鐘信號CK，反及閘214的另一輸入端與反相器212的輸出耦接，反及閘214的輸出端與控制電晶體M8的閘極耦接。
在第3圖所示的實施例的操作中，當時鐘信號CK處於低電壓電平時，電晶體M6和M7被啟用以使調節後的控制信號Vc'為地電壓，並且第1圖所示的電晶體110被禁用，輸入信號Vin不會通過電晶體110。當時鐘信號CK開始變高時，電晶體M7被禁用，電晶體M1-M5和電容器C產生控制信號Vc，脈衝產生器211產生脈衝以啟用控制電晶體M8，以提供初始電壓Vib，並且初始電壓Vib通過電晶體M6以增加控制信號Vc的電壓電平以產生調節後的控制信號Vc'。其中，在一實施方式中，電晶體M1-M4的功能和連接關係可以分別與第1圖中開關SW1-SW4的功能和連接關係相同。
在第3圖所示的實施例中，因為初始電壓Vib通過電晶體M6提供給控制信號Vc，所以由啟動電路130引起的寄生電容不會嚴重影響調節後的控制信號Vc'。
第4圖是根據本發明第二實施例示出的開關電容器模組120和啟動電路130的示意圖。如第4圖所示，開關電容器模組120包括電晶體M9-M16，三個電容器C1-C3和反相器310，並且啟動電路130包括脈衝產生器311和用作第1圖所示的控制開關SW5的控制電晶體M17，其中，脈衝產生器311包括反相器312和反及閘314。
在第4圖所示的實施例的操作中，當時鐘信號CK處於低電壓電平時，電晶體M11被啟用以使調節後的控制信號Vc'為地電壓，並且第1圖所示的電晶體110被禁用，以及輸入信號Vin不會通過電晶體110。當時鐘信號CK開始變高時，電晶體M9-M16和電容器C1-C3產生控制信號Vc，脈衝產生器311產生脈衝以啟用控制電晶體M17，以提供初始電壓Vib來增加控制信號Vc的電壓電平，以產生調節後的控制信號Vc'。
需要注意的是，第3圖和第4圖所示出的實施例僅用於說明目的，而不是對本發明的限制。只要自舉電路包括用於在控制信號Vc的上升沿處提供初始電壓，以增加施加到第1圖所示的電晶體110的柵極的控制信號Vc的啟動電路（初始啟動電路），開關電容器模組120和啟動電路130可以具有其他電路結構，並且這些替代設計應當落入本發明的範圍內。
第1圖中所示的自舉電路100可適用於任何類比電路，尤其適用於具有高頻和高振幅的類比電路。例如，自舉電路100可以應用於類比數位轉換器（ADC）的輸入。第5圖是根據本發明一個實施例示出的ADC 500。如第5圖所示，ADC 500包括自舉電路510和類比數位轉換電路520，其中 類比數位轉換器520包括兩個電容器陣列CA1和CA2，兩個反相器522和524，一個運算放大器526和逐次逼近寄存器（successive approximation register，SAR）邏輯528。在第5圖所示的實施例中，自舉電路510可以由第1圖中所示的兩個自舉電路100實施。自舉電路510被配置為週期性地將輸入信號Vinp和Vinn傳遞到類比數位轉換電路520，並且類比數位轉換電路520將輸入信號Vinp和Vinn轉換為數位信號Dout。需要注意的是，類比數位轉換電路520僅示出了基本結構，因為所屬領域具有通常知識者應該理解ADC的操作，因此這裡省略了進一步的描述。
此外，第5圖中所示的SAR ADC僅用於說明目的，在其他實施例中，自舉電路100可以應用於流水線ADC（pipeline ADC），閃速ADC（flash ADC）或Σ-Δ調製器。
簡而言之，在本發明的自舉電路中，提供啟動電路以增加施加到電晶體的控制信號的電壓電平，以允許輸入信號通過以產生輸出信號。因此，可以改善自舉電路的線性度，並且輸出信號將更適合於後續的電路。
所屬領域具有通常知識者將容易地觀察到，可以在保留本發明的教導的同時對裝置和方法進行多種修改和更改。因此，上述公開內容應被解釋為僅受所附申請專利範圍的範圍和界限的限制。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧自舉電路 110‧‧‧電晶體 120‧‧‧開關電容器模組 130‧‧‧啟動電路 CK‧‧‧時鐘信號 CKB‧‧‧反相時鐘信號 SW1，SW2，SW3，SW4，SW5‧‧‧開關 Vp‧‧‧參考信號 Vc，Vc'‧‧‧控制信號 Vib‧‧‧初始電壓 C‧‧‧電容器 N1‧‧‧電容器的第一端 N2‧‧‧電容器的第二端 Vin‧‧‧輸入信號 Vout‧‧‧輸出信號 SW6，SW7‧‧‧開關 212‧‧‧反相器 214‧‧‧反及閘 211‧‧‧脈衝產生器 M1-M8‧‧‧電晶體 M9-M17‧‧‧電晶體 C1-C3‧‧‧電容器 310‧‧‧反相器 311‧‧‧脈衝產生器 312‧‧‧反相器 314‧‧‧反及閘 510‧‧‧自舉電路 520‧‧‧類比數位轉換電路 522，524‧‧‧反相器 526‧‧‧運算放大器 528‧‧‧SAR邏輯 CA1，CA2‧‧‧電容器陣列 Vinp，Vinn‧‧‧輸入信號 Dout‧‧‧數位信號
結合附圖閱讀下面的詳細描述，將更好地理解本發明的實施例。 第1圖是根據本發明的一個實施例示出的自舉電路的示意圖； 第2圖是根據本發明一個實施例示出的時鐘信號，用於控制控制開關的信號和調節後的控制信號的示意圖； 第3圖是根據本發明第一實施例示出的開關電容器模組和啟動電路的示意圖； 第4圖是根據本發明第二實施例示出的開關電容器模組和啟動電路的示意圖； 第5圖是根據本發明的一個實施例示出的ADC的示意圖。
100‧‧‧自舉電路
110‧‧‧電晶體
120‧‧‧開關電容器模組
130‧‧‧啟動電路
CK‧‧‧時鐘信號
CKB‧‧‧反相時鐘信號
SW1，SW2，SW3，SW4，SW5‧‧‧開關
Vp‧‧‧參考信號
Vc，Vc'‧‧‧控制信號
Vib‧‧‧初始電壓
C‧‧‧電容器
N1‧‧‧電容器的第一端
N2‧‧‧電容器的第二端
Vin‧‧‧輸入信號
Vout‧‧‧輸出信號

Claims (10)

  1. 一種自舉電路，包括： 接收電路，用於接收輸入信號，根據控制信號選擇性地輸出輸出信號； 開關電容器模組，用於根據所述輸入信號產生所述控制信號； 啟動電路，用於與所述接收電路耦接，用於當所述控制信號開始啟用所述接收電路時施加初始電壓，以增加所述控制信號的電壓電平。
  2. 根據申請專利範圍第1項所述之自舉電路，其中，所述接收電路是電晶體，所述電晶體包括閘極，第一電極和第二電極，所述電晶體在所述第一電極處接收所述輸入信號，並根據所述閘極處的所述控制信號在所述第二電極處產生所述輸出信號。
  3. 根據申請專利範圍第2項所述之自舉電路，其中，僅當所述控制信號開始啟用所述電晶體時，所述啟動電路將所述初始電壓施加到所述電晶體的所述閘極。
  4. 根據申請專利範圍第3項或者第1項所述之自舉電路，其中，所述初始電壓是脈衝信號。
  5. 根據申請專利範圍第1項所述之自舉電路，其中，通過使用時鐘信號和反相時鐘信號，所述開關電容器模組被控制，所述啟動電路根據所述時鐘信號或者所述反相時鐘信號產生所述初始電壓。
  6. 根據申請專利範圍第5項所述之自舉電路，其中，所述開關電容器模組包括： 電容器，具有第一端和第二端； 第一開關，耦接在所述電容器的所述第一端和所述輸入信號之間，用於根據所述時鐘信號選擇性的向所述電容器的所述第一端提供輸入信號； 第二開關，耦接在所述電容器的所述第一端和地電壓之間，用於根據所述反相時鐘信號選擇性的將所述地電壓耦接到所述電容器的所述第一端； 第三開關，耦接在所述電容器的所述第二端和電源電壓之間，用於根據所述反相時鐘信號選擇性的將所述電源電壓耦接到所述電容器的所述第二端； 第四開關，耦接在所述電容器的所述第二端和所述接收電路之間，用於根據所述時鐘信號選擇性的將所述電容器的所述第二端耦接到所述接收電路。
  7. 根據申請專利範圍第5項所述之自舉電路，其中，所述自舉電路還包括： 脈衝產生器，用於接收所述時鐘信號或者所述反相時鐘信號，以產生脈衝信號； 控制電晶體，包括閘極，第一電極和第二電極，其中所述控制電晶體的第一電極與所述電源電壓耦接，所述控制電晶體在所述閘極處接收所述脈衝信號以選擇性的將所述電源電壓耦接到所述第二電極，以產生所述初始電壓。
  8. 根據申請專利範圍第1項所述之自舉電路，其中，所述啟動電路用於當所述控制信號開始啟用所述接收電路時施加初始電壓到所述控制信號，以增加所述控制信號的電壓電平。
  9. 根據申請專利範圍第6項所述之自舉電路，還包括第六開關和第七開關，其中所述第四開關的一端與所述電容器的所述第二端耦接，所述第四開關的另一端與所述第六開關的一端耦接，所述第六開關的另一端與所述接收電路和所述第七開關的一端耦接，所述第七開關的另一端與地電壓耦接。
  10. 一種類比數位轉換器，包括：申請專利範圍第1-9項任一項所述的自舉電路和轉換電路， 所述轉換電路，專與所述自舉電路耦接，用於對所述輸出信號執行類比數位轉換操作，以產生數位信號。
TW108117654A 2018-05-23 2019-05-22 自舉電路以及相關的類比數位轉換器 TWI693797B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862675224P 2018-05-23 2018-05-23
US62/675,224 2018-05-23
US201862675791P 2018-05-24 2018-05-24
US62/675,791 2018-05-24
US16/398,199 2019-04-29
US16/398,199 US10601435B2 (en) 2018-05-23 2019-04-29 Initial booting bootstrap circuit and associated analog-to-digital converter

Publications (2)

Publication Number Publication Date
TW202005284A true TW202005284A (zh) 2020-01-16
TWI693797B TWI693797B (zh) 2020-05-11

Family

ID=66483831

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108117654A TWI693797B (zh) 2018-05-23 2019-05-22 自舉電路以及相關的類比數位轉換器

Country Status (4)

Country Link
US (1) US10601435B2 (zh)
EP (1) EP3573235B1 (zh)
CN (1) CN110535471B (zh)
TW (1) TWI693797B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211781B (zh) * 2020-02-10 2021-01-15 华南理工大学 一种基于薄膜晶体管的开关电容比较器、方法及芯片
US12047097B2 (en) 2022-08-10 2024-07-23 Cirrus Logic Inc. Beyond-the-rails switched-capacitor floating front end with over-voltage protection

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805973B2 (ja) * 1990-05-11 1998-09-30 日本電気株式会社 ブートストラップ回路
US6118326A (en) 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
FR2793970B1 (fr) 1999-05-20 2001-08-31 St Microelectronics Sa Procede de commande d'un commutateur d'un dispositif de capacite commutee, et dispositif de capacite commutee correspondant
US6172493B1 (en) * 1999-09-04 2001-01-09 Texas Instruments Incorporated Switch-mode power converter circuit
EP1168619A1 (en) 2000-06-19 2002-01-02 STMicroelectronics S.r.l. Boosted switch device for a sampler of an analogue/digital converter, and operating method thereof
DE60308346D1 (de) 2003-07-03 2006-10-26 St Microelectronics Srl Mit Spannungserhöhung betriebene Abtastschaltung und zugehöriges Ansteuerverfahren
ITMI20052055A1 (it) * 2005-10-27 2007-04-28 St Microelectronics Srl Dispositivo di controllo per un convertitore a commutazione e relativo convertitore a commutazione
US7737773B2 (en) * 2006-08-31 2010-06-15 Sharp Kabushiki Kaisha Semiconductor device, step-down chopper regulator, and electronic equipment
DE602006010884D1 (de) * 2006-10-30 2010-01-14 Infineon Technologies Austria Schaltungsanordnung und Verfahren zum Treiben einer spannungsseitigen Halbleiterschaltung
US7710164B1 (en) 2007-06-18 2010-05-04 Intersil Americas Inc. Highly linear bootstrapped switch with improved reliability
CN101540600B (zh) * 2009-04-09 2011-12-07 复旦大学 一种应用于开关电容电路的双自举开关
CN101977046B (zh) * 2010-09-25 2012-07-04 西安电子科技大学 自举采样开关电路和自举电路
KR101162946B1 (ko) 2010-11-16 2012-07-06 금오공과대학교 산학협력단 부트스트랩 회로
US8674863B2 (en) 2011-06-07 2014-03-18 Microchip Technology Incorporated Distributed bootstrap switch
TWI463798B (zh) * 2012-04-05 2014-12-01 Anpec Electronics Corp 責任週期產生器及電源轉換器
US9484758B2 (en) * 2013-02-05 2016-11-01 Apple Inc. Hybrid bootstrap capacitor refresh technique for charger/converter
WO2015138984A1 (en) * 2014-03-14 2015-09-17 The Regents Of The University Of California Bootstrapped and correlated double sampling (bcds) non-contact touch sensor for mobile devices
US10727828B2 (en) * 2016-09-12 2020-07-28 Analog Devices, Inc. Input buffer

Also Published As

Publication number Publication date
CN110535471B (zh) 2023-05-30
EP3573235A1 (en) 2019-11-27
TWI693797B (zh) 2020-05-11
CN110535471A (zh) 2019-12-03
US20190363725A1 (en) 2019-11-28
EP3573235B1 (en) 2022-08-10
US10601435B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
CN107819468B (zh) 自举开关电路
US6753801B2 (en) Fully differential reference driver for pipeline analog to digital converter
JP5940537B2 (ja) 調整可能な帯域幅を備えたトラックアンドホールドアーキテクチャ
TWI446139B (zh) 降低或消除參考偏壓之訊號相依調變之電路及方法
TWI693797B (zh) 自舉電路以及相關的類比數位轉換器
US7233193B2 (en) High voltage switching circuit of a NAND type flash memory device
US10063251B2 (en) Low-noise current-in class D amplifier with slew rate control mechanism
JP6210518B2 (ja) 入力バイアス電流低減のための装置および方法
JP2000152032A (ja) ディジタルカメラのアナログ信号処理装置
US7479811B2 (en) Sample/hold circuit module
US6891495B2 (en) Analog-to-digital converter
JPH06311732A (ja) 昇圧回路
WO2024169418A1 (zh) 电荷泵电路和电子设备
CN111614356A (zh) 栅压自举采样电路
JPWO2016203522A1 (ja) 逐次比較型ａ／ｄ変換装置
CN110690884A (zh) 一种采用cmos传输门的栅压自举开关电路
US7136003B1 (en) Clockless pulse shaping circuit for controlling a power amplified output
TW541528B (en) Bootstrap circuit
CN103762985B (zh) 采样保持电路
TWI488023B (zh) 電流電壓轉換器及其電子裝置
JP6215398B1 (ja) スイッチドキャパシタ回路及びａｄ変換装置
US20060203594A1 (en) Large voltage generation in semiconductor memory device
TWI792680B (zh) 驅動電路與訊號轉換電路
JPH10171548A (ja) 中間位相クロック生成回路
JP2001169538A (ja) 半導体集積回路およびフラッシュメモリ