TW202005001A - 半導體裝置以及其製作方法 - Google Patents

半導體裝置以及其製作方法 Download PDF

Info

Publication number
TW202005001A
TW202005001A TW107117816A TW107117816A TW202005001A TW 202005001 A TW202005001 A TW 202005001A TW 107117816 A TW107117816 A TW 107117816A TW 107117816 A TW107117816 A TW 107117816A TW 202005001 A TW202005001 A TW 202005001A
Authority
TW
Taiwan
Prior art keywords
memory structure
channel layer
disposed
semiconductor channel
layer
Prior art date
Application number
TW107117816A
Other languages
English (en)
Other versions
TWI742284B (zh
Inventor
志飈 周
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW107117816A priority Critical patent/TWI742284B/zh
Priority to US16/000,911 priority patent/US10504903B1/en
Publication of TW202005001A publication Critical patent/TW202005001A/zh
Application granted granted Critical
Publication of TWI742284B publication Critical patent/TWI742284B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

一種半導體裝置，包括一基底、一半導體通道層、一閘極以及一第一記憶結構。半導體通道層設置於基底上。閘極與第一記憶結構設置於半導體通道層上。第一記憶結構包括一第一底板、一第一上板以及一第一記憶元素層。第一上板設置於第一底板上。第一記憶元素層設置於第一底板與第一上板之間，且第一底板接觸半導體通道層。藉由整合電晶體與記憶結構可達到製程簡化或/及提升記憶密度的效果。

Description

半導體裝置以及其製作方法
本發明係關於一種半導體裝置以及其製作方法，尤指一種具有記憶結構的半導體裝置以及其製作方法。
動態隨機存取記憶體(dynamic random access memory，以下簡稱為DRAM)為一種揮發性(volatile)記憶體，是許多電子產品中不可或缺的關鍵元件。DRAM由數目龐大的記憶單元(memory cell)聚集形成一陣列區，用來儲存資料，而每一記憶單元可由一電晶體與一記憶結構(例如電容或電阻結構)相聯組成。一般的半導體製程可大略分為用以於晶圓上形成電晶體的前段(front end of line，FEOL)製程以及於電晶體上形成接觸結構、層間介電層、互連結構以及接觸墊等部件的後段(back end of line，BEOL)製程。若可於利用後段製程形成記憶單元，可對於整體積體電路的積集度提升上有正面幫助。然而，於後段製程形成記憶單元時，常面臨許多問題例如製程過於複雜而影響良率以及記憶單元密度無法有效提升等，需要於設計上研究出適合的改善方法。
本發明提供了一種半導體裝置以及其製作方法，將記憶結構與電晶體結構進行整合，藉此達到製程簡化或/及提升記憶密度的效果。
根據本發明之一實施例，本發明提供了一種半導體裝置，包括一基底、一半導體通道層、一閘極以及一第一記憶結構。半導體通道層設置於基底上。閘極與第一記憶結構設置於半導體通道層上。第一記憶結構包括一第一底板、一第一上板以及一第一記憶元素層。第一上板設置於第一底板上。第一記憶元素層設置於第一底板與第一上板之間，且第一底板接觸半導體通道層。
根據本發明之一實施例，本發明還提供了一種半導體裝置的製作方法，包括下列步驟。於一基底上形成一半導體通道層。於半導體通道層上形成一閘極。於半導體通道層上形成一第一記憶結構。第一記憶結構包括一第一底板、一第一上板以及一第一記憶元素層。第一上板設置於第一底板上。第一記憶元素層設置於第一底板與第一上板之間。第一底板接觸半導體通道層。
請參閱第1圖與第2圖。第1圖所繪示為本發明第一實施例之半導體裝置的示意圖，而第2圖所繪示為本實施例之半導體裝置的部分放大示意圖。如第1圖與第2圖所示，本實施例提供一種半導體裝置101，包括一基底10、一半導體通道層50、一閘極80以及一第一記憶結構S1。半導體通道層50設置於基底10上。閘極80與第一記憶結構S1設置於半導體通道層50上。第一記憶結構S1包括一第一底板BP1、一第一上板TP1以及一第一記憶元素層M1。第一上板TP1設置於第一底板BP1上。第一記憶元素層M1設置於第一底板BP1與第一上板TP1之間，且第一底板BP1接觸半導體通道層50。在一些實施例中，基底10可包括半導體基底或非半導體基底，半導體基底可包括例如矽基底、矽鍺半導體基底或矽覆絕緣(silicon-on-insulator, SOI)基底等，而非半導體基底可包括玻璃基底、塑膠基底或陶瓷基底等，但並不以此為限。舉例來說，當基底10為半導體基底時，基底10上可形成多個金氧半導體(metal oxide semiconductor，MOS)結構20例如矽基場效電晶體、層間介電層30以及設置於層間介電層30中的互連結構(例如第1圖中所示的第一互連結構41以及第二互連結構42)，而上述之半導體通道層50、閘極80以及第一記憶結構S1可被視為設置於互連結構(例如第二互連結構42)中，但並不以此為限。換句話說，在一些實施例中，半導體裝置101可更包括第一互連結構41、第二互連結構42以及金氧半導體結構20，第一互連結構41可設置於基底10與半導體通道層50之間，而金氧半導體結構20可設置於基底10與第一互連結構41之間，但並不以此為限。
如第1圖與第2圖所示，在一些實施例中，半導體裝置101可更包括一閘極介電層71以及一源極/汲極電極SD。源極/汲極電極SD設置於半導體通道層50上，閘極介電層71設置於半導體通道層50、第一記憶結構S1以及該源極/汲極電極SD上，而閘極80設置於閘極介電層71上。閘極80、閘極介電層71、半導體通道層50、源極/汲極電極SD以及第一底板BP1可形成一電晶體T。換句話說，第一記憶結構S1的第一底板BP1可為電晶體T中的另一個源極/汲極電極，而電晶體T中的一個源極/汲極電極可用來當作第一記憶結構S1的第一底板BP1，藉此整合電晶體T與第一記憶結構S1而達到結構與製程簡化的效果。此外，在一些實施例中，閘極80可於基底10的厚度方向Z上與部分之第一記憶結構S1以及部分之源極/汲極電極SD重疊，故部分之第一記憶結構S1(例如第一上板TP1的一部分、第一記憶元素層M1的一部分或/及第一下板BP1的一部分)可於基底10的厚度方向Z上設置於閘極80與半導體通道層50之間，但並不以此為限。此外，在一些實施例中，閘極80亦可視需要未與第一記憶結構S1或/及源極/汲極電極SD重疊。
在一些實施例中，閘極80、第一下板BP1、第一上板TP1、源極/汲極電極SD、第一互連結構41以及第二互連結構42可分別包括金屬導電材料例如鎢、鋁(aluminum，Al)、銅(copper，Cu)、鋁化鈦(titanium aluminide，TiAl)、鈦(titanium，Ti)、氮化鈦(titanium nitride，TiN)、鉭(tantalum，Ta)、氮化鉭(Tantalum nitride，TaN)、氧化鋁鈦(titanium aluminum oxide，TiAlO)等或其他適合之金屬或非金屬導電材料。閘極介電層71可包括氧化矽、氮氧化矽、高介電常數(high dielectric constant，high-k)材料或其他適合之介電材料。上述之高介電常數材料可包括例如氧化鉿(hafnium oxide, HfO2 )、矽酸鉿氧化合物(hafnium silicon oxide, HfSiO4 )、矽酸鉿氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化鋁(aluminum oxide, Al2 O3 )、氧化鉭(tantalum oxide, Ta2 O5 )、氧化鋯(zirconium oxide, ZrO2 )或其他適合之高介電常數材料。半導體通道層50可包括半導體材料例如氧化物半導體材料、多晶矽半導體材料、非晶矽半導體材料或其他適合的半導體材料。上述的氧化物半導體材料可包括II-VI族化合物(例如氧化鋅，ZnO)、II-VI族化合物摻雜鹼土金屬(例如氧化鋅鎂，ZnMgO)、II-VI族化合物摻雜IIIA族元素(例如氧化銦鎵鋅，IGZO)、II-VI族化合物摻雜VA族元素(例如氧化錫銻，SnSbO2)、II-VI族化合物摻雜VIA族元素(例如氧化硒化鋅，ZnSeO)、II-VI族化合物摻雜過渡金屬(例如氧化鋅鋯，ZnZrO)，或其他藉由以上提及之元素總類混合搭配形成之具有半導體特性之氧化物，但並不以此為限。此外，半導體通道層50可由上述之氧化物半導體材料所構成之單層或多層結構，且其結晶狀態亦不受限制，例如可為非晶氧化銦鎵鋅(a-IGZO)、結晶氧化銦鎵鋅(c-IGZO)或沿C軸結晶之氧化銦鎵鋅(CAAC-IGZO)。
此外，第一記憶結構S1可包括一電容結構、一隨機存取記憶體(random access memory，RAM)結構、一電阻式隨機存取記憶體(resistive RAM，RRAM)結構、一相變隨機存取記憶體(phase change RAM，PCRAM)結構、一磁阻式隨機存取記憶體(magnetoresistive RAM，MRAM)結構一鐵電隨機存取記憶體(ferroelectric RAM，FeRAM)結構或其他適合的記憶結構。於第一記憶結構S1中，第一下板BP1與第一上板TP1可分別被視為一下電極與一上電極，而夾設於第一下板BP1與第一上板TP1之間的第一記憶元素層M1則可視第一記憶結構S1的種類而具有不同的材料組成。因此，第一記憶結構S1中的第一記憶元素層M1可包括一介電材料、一可切換電阻材料、一相變材料、一磁穿隧接面(magnetic tunnel junction，MTJ)疊層、一鐵電材料或其他適合的記憶元素材料。上述的介電材料可包括高介電常數的介電材料；上述的可切換電阻材料可包括氧化物(例如氧化矽、氧化鉿、氧化鈦、氧化鉭、氧化鋁等)、鈣鈦礦(perovskite)材料、過渡金屬氧化物(transition metal oxide)、硫族化物(chalcogenide)、龐磁阻(colossal magnetoresistance，CMR)材料例如鐠鈣錳氧化物或其他適合的可切換電阻材料；上述的相變材料可包括鍺銻碲合金(Ge2 Sb2 Te5 ，GST)或其他適合的相變材料；上述的MTJ疊層可包括由金屬導電材料、鐵磁性材料(例如鐵或鈷鐵合金等)以及反鐵磁性材料(例如鐵錳合金或鈷/鉑複合層等)所形成的疊層或其他適合之材料所形成的MTJ疊層；上述的鐵電材料可包括鈣鈦礦(perovskite)氧化物材料例如鋯酸鉿(hafnium zirconium oxide，HfZrOx )、鈦酸鋇(barium titanate，BaTiO3 )、鈦酸鉛(lead titanate，PbTiO3 )、鋯鈦酸鉛(lead zirconate titanate, PbZrx Ti1-x O3 , PZT)與鈦酸鋇鍶(barium strontium titanate, Bax Sr1-x TiO3 , BST)等或其他適合之鐵電材料。
請參閱第2圖與第3圖。第3圖所繪示為本實施例之半導體裝置101的電路示意圖。如第2圖與第3圖所示，電晶體T的閘極80可與一字元線WL電性連接，而電晶體T的源極/汲極電極SD可與一位元線BL電性連接。當第一記憶結構S1為電阻式隨機存取記憶體結構時，第一記憶結構S1的一端(例如第一底板BP1)可與電晶體T相連，而第一記憶結構S1的另一端(例如第一上板TP1)可接地，但並不以此為限。在此狀況下，可藉由對第一記憶結構S1施加不同電場狀況而使第一記憶元素層M1具有不同的電阻狀態，進而可用以進行資料儲存。舉例來說，在未選擇具有電晶體T以及第一記憶結構S1的記憶單元(memory cell)時，位元線BL可未施加訊號至源極/汲極電極SD，而字元線WL可提供一低位準訊號至閘極80。在進行寫入操作時，字元線WL可提供一高位準訊號至閘極80，而位元線BL可施加一設定電壓(Vset )至源極/汲極電極SD。在進行讀取操作時，字元線WL可提供高位準訊號至閘極80，而可通過位元線BL進行阻值偵測。在進行重置(reset)操作時，字元線WL可提供一高位準訊號至閘極80，而位元線BL可施加一重置電壓(Vreset )至源極/汲極電極SD。值得說明的是，本實施例之半導體裝置101中的記憶單元的操作方式並不以上述狀況為限而可視設計需要或/及第一記憶結構S1的型態不同來調整操作方式。此外，在一些實施例中，半導體裝置101可更包括一背部閘極BG設置於半導體通道層50下方，而藉由背部閘極BG與閘極80之間的搭配，可降低進行上述各操作進行時可能受到的干擾，進而達到改善半導體裝置101操作表現的效果，但並不以此為限。
請參閱第4圖至第7圖以及第1圖與第2圖。第2圖以及第4圖至第7圖所繪示為本實施例之半導體裝置101的製作方法示意圖，其中第5圖繪示了第4圖之後的狀況示意圖，第6圖繪示了第5圖之後的狀況示意圖，第7圖繪示了第6圖之後的狀況示意圖。而第2圖可被視為繪示了第7圖之後的狀況示意圖。如第1圖與第2圖所示，本實施例之半導體裝置的製作方法可包括下列步驟。首先，於基底10上形成半導體通道層50。於半導體通道層50上形成閘極80。於半導體通道層50上形成第一記憶結構S1。第一記憶結構S1包括第一底板BP1、第一上板TP1以及第一記憶元素層M1。第一上板TP1設置於第一底板BP1上。第一記憶元素層M1設置於第一底板BP1與第一上板TP1之間，且第一底板BP1接觸半導體通道層50。
進一步說明，本實施例之半導體裝置101的製作方法可包括但並不限於下列步驟。如第2圖與第4圖所示，層間介電層30可包括一第一層間介電層31以及一第二層間介電層32。第一層間介電層31與第二層間介電層32可分別包括氧化矽、氮氧化矽、低介電常數材料或其他適合的絕緣材料。背部閘極BG可形成於第一層間介電層31中，半導體通道層50可形成於第一層間介電層31上，而第二層間介電層32可覆蓋電晶體T與第一記憶結構S1，但並不以此為限。在一些實施例中，背部閘極BG可為第二互連結構42的一部分或/及利用形成第二互連結構42的製程來形成背部閘極BG，背部閘極BG可向下連接至第一互連結構41，而背部閘極BG可包括金屬導電材料例如鎢、鋁、銅、鋁化鈦、鈦、氮化鈦、鉭、氮化鉭、氧化鋁鈦等或其他適合之金屬或非金屬導電材料，但並不以此為限。舉例來說，第一互連結構41與第二互連結構42可包括複數個金屬導電層以及複數個導電插塞於厚度方向Z上交替設置形成連接，而背部閘極BG則可由第二互連結構42中的其中一金屬導電層的製程一併形成，但並不以此為限。
如第4圖所示，可於第一層間介電層31上依序形成半導體通道層50、一第一導電層61、一記憶元素材料62以及一第二導電層63。換句話說，第一導電層61形成於半導體通道層50上，記憶元素材料62形成於第一導電層61上，而第二導電層63形成於記憶元素材料62上。然後，如第4圖至第5圖所示，對第二導電層63、記憶元素材料62以及第一導電層61進行圖案化，用以形成第一記憶結構S1與源極/汲極電極SD。在一些實施例中，至少部分的第一導電層61可被圖案化而成為互相分離的第一底板BP1與源極/汲極電極SD，至少部分的記憶元素材料62可被圖案化而成為互相分離的第一記憶元素層M1與一第二記憶元素層M2，而至少部分的第二導電層63可被圖案化而成為互相分離的第一上板TP1與一第二上板TP2。因此，第一底板BP1的材料可與源極/汲極電極SD的材料相同，第一記憶元素層M1的材料可與第二記憶元素層M2的材料相同，而第一上板TP1的材料可與第二上板TP2的材料相同，但並不以此為限。換句話說，第一底板BP1與源極/汲極電極SD係形成於同一平面上(例如半導體通道層50的上表面上)，且第一底板BP1與源極/汲極電極SD可由同一製程一併形成，但並不以此為限。此外，在一些實施例中，第一底板BP1與源極/汲極電極SD可分別物理上(physically)直接接觸半導體通道層50的上表面，而第一底板BP1可被視為另一個源極/汲極電極。第一底板BP1、第一記憶元素層M1以及第一上板TP1可於厚度方向Z上互相堆疊而構成第一記憶結構S1，而源極/汲極電極SD、第二記憶元素層M2以及第二上板TP2可於厚度方向Z上互相堆疊，但並不以此為限。
如第5圖與第6圖所示，在一些實施例中，可將源極/汲極電極SD上的第二記憶元素層M2以及第二上板TP2移除，並於第二記憶元素層M2以及第二上板TP2移除之後，形成一保護層70覆蓋半導體通道層50、第一記憶結構S1以及源極/汲極電極SD。在一些實施例中，保護層70可包括與半導體通道層50相似的氧化物半導體材料、與閘極介電層相似的材料或其他適合的材料。然後，如第7圖所示，對半導體通道層50進行圖案化而定義出電晶體中所需的半導體島狀結構。接著，如第2圖所示，於形成閘極80之前，於半導體通道層50以及第一記憶結構S1上形成閘極介電層71，而閘極80形成於閘極介電層71上。在一些實施例中，可於閘極80形成之後，形成第二層間介電層32覆蓋電晶體T，而當保護層70與閘極介電層71材料相同時，保護層70與閘極介電層71可一併被視為電晶體T中的閘極介電層。因此，閘極介電層71可覆蓋半導體通道層50、第一記憶結構S1以及源極/汲極電極SD，且閘極介電層71可覆蓋半導體通道層50的側壁、第一底板BP1的側壁、第一記憶元素層M1的側壁以及第一上板TP1的側壁，但並不以此為限。
值得說明的是，由於本發明可於互連結構的製程中形成電晶體T與第一記憶結構S1，並通過整合電晶體T與第一記憶結構S1而簡化記憶單元的結構，故可有助於在互連結構的不同階層中形成更多具有電晶體T與第一記憶結構S1的記憶單元，藉此達到提升記憶單元密度的效果。
下文將針對本發明的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本發明之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參閱第8圖與第9圖。第8圖所繪示為本發明第二實施例之半導體裝置102的示意圖，而第9圖所繪示為本實施例之半導體裝置102的部分放大示意圖。如第8圖與第9圖所示，與上述第一實施例不同的地方在於，半導體裝置102可更包括一第二記憶結構S2設置於半導體通道層50上，而第一記憶結構S1以及第二記憶結構S2分別設置於閘極80的兩相對側。第二記憶結構S2可包括一第二底板BP2、第二記憶元素層M2以及第二上板TP2。二上板TP2設置於第二底板BP2上，而第二記憶元素層M2設置於第二底板BP2與第二上板TP2之間，且第二底板BP2接觸半導體通道層50。在本實施例中，閘極介電層71可設置於半導體通道層50、第一記憶結構S1以及第二記憶結構S2上，而閘極80、閘極介電層71、半導體通道層50、第一底板BP1以及第二底板BP2形成電晶體T。換句話說，第一記憶結構S1的第一底板BP1可為電晶體T中的一個源極/汲極電極，而第二記憶結構S2的第二底板BP2可為電晶體T中的另一個源極/汲極電極，藉此整合電晶體T、第一記憶結構S1以及第二記憶結構S2而達到結構與製程簡化的效果。
在一些實施例中，閘極80可於基底10的厚度方向Z上與部分之第一記憶結構S1以及部分之第二記憶結構S2重疊，故部分之第一記憶結構S1(例如第一上板TP1的一部分、第一記憶元素層M1的一部分或/及第一下板BP1的一部分)可於基底10的厚度方向Z上設置於閘極80與半導體通道層50之間，且部分之第二記憶結構S2(例如第二上板TP2的一部分、第二記憶元素層M2的一部分或/及第二下板BP2的一部分)可於基底10的厚度方向Z上設置於閘極80與半導體通道層50之間，但並不以此為限。在一些實施例中，閘極80亦可視需要未與第一記憶結構S1或/及第二記憶結構S2重疊。此外，本實施例的閘極介電層71可形成於半導體通道層50、第一記憶結構S1以及第二記憶結構S2上，而閘極80可形成於閘極介電層71上。因此，閘極介電層71可覆蓋半導體通道層50、第一記憶結構S1以及第二記憶結構S2，且閘極介電層71可覆蓋半導體通道層50的側壁、第一底板BP1的側壁、第一記憶元素層M1的側壁、第一上板TP1的側壁、第二底板BP2的側壁、第二記憶元素層M2的側壁以及第二上板TP2的側壁，但並不以此為限。在一些實施例中，第二記憶結構S2亦可包括一隨機存取記憶體結構、一電阻式隨機存取記憶體結構、一相變隨機存取記憶體結構、一磁阻式隨機存取記憶體結構、一鐵電隨機存取記憶體結構或其他適合的記憶結構。第二記憶元素層M2的材料可與第一記憶材料層M1的材料相似，但並不以此為限。
請參閱第9圖與第10圖。第10圖所繪示為本實施例之半導體裝置102的電路示意圖。如第9圖與第10圖所示，電晶體T的閘極80可與字元線WL電性連接。當第一記憶結構S1與第二記憶結構S2分別為電阻式隨機存取記憶體結構時，第一記憶結構S1的一端(例如第一底板BP1)可與電晶體T相連，第一記憶結構S1的另一端(例如第一上板TP1)可接地，第二記憶結構S2的一端(例如第二底板BP2)可與電晶體T相連，而第二記憶結構S2的另一端(例如第二上板TP2)可與位元線BL電性連接，但並不以此為限。在此狀況下，可藉由對第一記憶結構S1或/及第二記憶結構S2施加不同電場狀況而使第一記憶元素層M1或/及第二記憶元素層M2具有不同的電阻狀態，進而可用以進行資料儲存。舉例來說，在未選擇具有電晶體T、第一記憶結構S1以及第二記憶結構S2的記憶單元時，位元線BL可未施加訊號至第二記憶結構S2，而字元線WL可提供一高位準訊號至閘極80。在進行寫入操作時，字元線WL可提供一低位準訊號至閘極80，而位元線BL可施加一設定電壓至第二記憶結構S2的第二上板TP2。在進行讀取操作時，字元線WL可提供低位準訊號至閘極80，而可通過位元線BL進行阻值偵測。在進行重置(reset)操作時，字元線WL可提供一低位準訊號至閘極80，而位元線BL可施加一重置電壓至第二記憶結構S2的第二上板TP2。值得說明的是，由於具有兩個電阻式隨機存取記憶體結構，故本實施例於寫入操作時使用的設定電壓可大於上述第一實施例所使用的設定電壓(例如可為第一實施例的設定電壓的兩倍)，而本實施例於重置操作時使用的重置電壓可大於上述第一實施例所使用的重置電壓(例如可為第一實施例的重置電壓的兩倍)，但並不以此為限。此外，由於具有兩個電阻式隨機存取記憶體結構，故本實施例的記憶單元可進行更多階的訊號操作。然而，本實施例之半導體裝置102中的記憶單元的操作方式並不以上述狀況為限而可視設計需要或/及第一記憶結構S1與第二記憶結構S2的型態不同來調整操作方式。
請參閱第5圖與第9圖。第9圖可被視為繪示了第5圖之後的狀況示意圖。如第5圖與第9圖所示，在本實施例的半導體裝置102的製作方法中，可對第二導電層63、記憶元素材料62以及第一導電層61進行圖案化，用以形成第一記憶結構S1與第二記憶結構S2。第一記憶結構S1與第二記憶結構S2形成於半導體通道層50上，且第一記憶結構S1以及第二記憶結構S2可分別形成於閘極80的兩相對側。換句話說，第一記憶結構S1以及第二記憶結構S2可由同一製程一併形成，但並不以此為限。在一些實施例中，至少部分的第一導電層61可被圖案化而成為互相分離的第一底板BP1與第二底板BP2，至少部分的記憶元素材料62可被圖案化而成為互相分離的第一記憶元素層M1與第二記憶元素層M2，而至少部分的第二導電層63可被圖案化而成為互相分離的第一上板TP1與第二上板TP2。第一底板BP1的材料可與第二底板BP2的材料相同，但並不以此為限。換句話說，第一底板BP1與第二底板BP2係形成於同一平面上(例如半導體通道層50的上表面上)，且第一底板BP1與第二底板BP2可由同一製程一併形成，但並不以此為限。此外，在一些實施例中，第一底板BP1與第二底板BP2可分別物理上(physically)直接接觸半導體通道層50的上表面。第一底板BP1、第一記憶元素層M1以及第一上板TP1可於厚度方向Z上互相堆疊而構成第一記憶結構S1，而第二底板BP2、第二記憶元素層M2以及第二上板TP2可於厚度方向Z上互相堆疊而構成第二記憶結構S2。
綜上所述，在本發明之半導體裝置以及其製作方法中，可將電晶體的至少一個源極/汲極電極與記憶結構的下板整合，藉此可簡化具有記憶結構以及電晶體的記憶單元的結構與製程，並進而達到提升記憶密度的效果。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧基底20‧‧‧金氧半導體結構30‧‧‧層間介電層31‧‧‧第一層間介電層32‧‧‧第二層間介電層41‧‧‧第一互連結構42‧‧‧第二互連結構50‧‧‧半導體通道層61‧‧‧第一導電層62‧‧‧記憶元素材料63‧‧‧第二導電層70‧‧‧保護層71‧‧‧閘極介電層80‧‧‧閘極101-102‧‧‧半導體裝置BG‧‧‧背部閘極BL‧‧‧位元線BP1‧‧‧第一底板BP2‧‧‧第二底板M1‧‧‧第一記憶元素層M2‧‧‧第二記憶元素層S1‧‧‧第一記憶結構S2‧‧‧第二記憶結構SD‧‧‧源極/汲極電極T‧‧‧電晶體TP1‧‧‧第一上板TP2‧‧‧第二上板WL‧‧‧字元線Z‧‧‧厚度方向
第1圖所繪示為本發明第一實施例之半導體裝置的示意圖。 第2圖所繪示為本發明第一實施例之半導體裝置的部分放大示意圖。 第3圖所繪示為本發明第一實施例之半導體裝置的電路示意圖。 第4圖至第7圖所繪示為本發明一實施例之半導體裝置的製作方法示意圖，其中 第5圖繪示了第4圖之後的狀況示意圖； 第6圖繪示了第5圖之後的狀況示意圖； 第7圖繪示了第6圖之後的狀況示意圖。 第8圖所繪示為本發明第二實施例之半導體裝置的示意圖。 第9圖所繪示為本發明第二實施例之半導體裝置的部分放大示意圖。 第10圖所繪示為本發明第二實施例之半導體裝置的電路示意圖。
10‧‧‧基底
20‧‧‧金氧半導體結構
30‧‧‧層間介電層
41‧‧‧第一互連結構
42‧‧‧第二互連結構
101‧‧‧半導體裝置
S1‧‧‧第一記憶結構
T‧‧‧電晶體
Z‧‧‧厚度方向

Claims (20)

  1. 一種半導體裝置，包括： 一基底； 一半導體通道層，設置於該基底上； 一閘極，設置於該半導體通道層上；以及 一第一記憶結構，設置於該半導體通道層上，其中該第一記憶結構包括： 一第一底板； 一第一上板，設置於該第一底板上；以及 一第一記憶元素層，設置於該第一底板與該第一上板之間，其中該第一底板接觸該半導體通道層。
  2. 如請求項1所述之半導體裝置，更包括： 一閘極介電層，設置於該半導體通道層以及該第一記憶結構上，其中該閘極設置於該閘極介電層上。
  3. 如請求項1所述之半導體裝置，其中該第一上板的一部分於該基底的厚度方向上設置於該閘極與該半導體通道層之間。
  4. 如請求項1所述之半導體裝置，其中該第一記憶結構包括一隨機存取記憶體(random access memory，RAM)結構、一電阻式隨機存取記憶體(resistive RAM，RRAM)結構、一相變隨機存取記憶體(phase change RAM，PCRAM)結構、一磁阻式隨機存取記憶體(magnetoresistive RAM，MRAM)結構或一鐵電隨機存取記憶體(ferroelectric RAM，FeRAM)結構。
  5. 如請求項1所述之半導體裝置，其中該第一記憶元素層包括一可切換電阻材料、一相變材料、一磁穿隧接面(magnetic tunnel junction，MTJ)疊層或一鐵電材料。
  6. 如請求項1所述之半導體裝置，更包括： 一源極/汲極電極，設置於該半導體通道層上；以及 一閘極介電層，設置於該半導體通道層、該第一記憶結構以及該源極/汲極電極上，其中該閘極、該閘極介電層、該半導體通道層、該源極/汲極電極以及該第一底板形成一電晶體。
  7. 如請求項1所述之半導體裝置，更包括： 一第二記憶結構，設置於該半導體通道層上，其中該第一記憶結構以及該第二記憶結構分別設置於該閘極的兩相對側，且該第二記憶結構包括： 一第二底板； 一第二上板，設置於該第二底板上；以及 一第二記憶元素層，設置於該第二底板與該第二上板之間，其中該第二底板接觸該半導體通道層。
  8. 如請求項7所述之半導體裝置，其中該第二上板的一部分於該基底的厚度方向上設置於該閘極與該半導體通道層之間。
  9. 如請求項7所述之半導體裝置，其中該第二記憶結構包括一隨機存取記憶體結構、一電阻式隨機存取記憶體結構、一相變隨機存取記憶體結構、一磁阻式隨機存取記憶體結構或一鐵電隨機存取記憶體結構。
  10. 如請求項7所述之半導體裝置，更包括： 一閘極介電層，設置於該半導體通道層、該第一記憶結構以及該第二記憶結構上，其中該閘極、該閘極介電層、該半導體通道層、該第一底板以及該第二底板形成一電晶體。
  11. 如請求項1所述之半導體裝置，更包括： 一互連結構，設置於該基底與該半導體通道層之間；以及 一金氧半導體(metal oxide semiconductor，MOS)結構，設置於該基底與該互連結構之間。
  12. 一種半導體裝置的製作方法，包括： 於一基底上形成一半導體通道層； 於該半導體通道層上形成一閘極；以及 於該半導體通道層上形成一第一記憶結構，其中該第一記憶結構包括： 一第一底板； 一第一上板，設置於該第一底板上；以及 一第一記憶元素層，設置於該第一底板與該第一上板之間，其中該第一底板接觸該半導體通道層。
  13. 如請求項12所述之半導體裝置的製作方法，更包括： 於形成該閘極之前，於該半導體通道層以及該第一記憶結構上形成一閘極介電層，其中該閘極形成於該閘極介電層上。
  14. 如請求項12所述之半導體裝置的製作方法，其中該第一上板的一部分於該基底的厚度方向上設置於該閘極與該半導體通道層之間。
  15. 如請求項12所述之半導體裝置的製作方法，更包括： 於該半導體通道層上形成一源極/汲極電極，其中該源極/汲極電極以及該第一底板是由同一製程一併形成。
  16. 如請求項12所述之半導體裝置的製作方法，更包括： 於該半導體通道層上形成一第二記憶結構，其中該第一記憶結構以及該第二記憶結構分別形成於該閘極的兩相對側，且該第二記憶結構包括： 一第二底板； 一第二上板，設置於該第二底板上；以及 一第二記憶元素層，設置於該第二底板與該第二上板之間，其中該第二底板接觸該半導體通道層。
  17. 如請求項16所述之半導體裝置的製作方法，其中該第二上板的一部分於該基底的厚度方向上設置於該閘極與該半導體通道層之間。
  18. 如請求項16所述之半導體裝置的製作方法，更包括： 於該半導體通道層、該第一記憶結構以及該第二記憶結構上形成一閘極介電層，其中該閘極形成於該閘極介電層上。
  19. 如請求項16所述之半導體裝置的製作方法，其中該第一記憶結構以及該第二記憶結構是由同一製程一併形成。
  20. 如請求項19所述之半導體裝置的製作方法，其中形成該第一記憶結構以及該第二記憶結構的步驟包括： 於該半導體通道層上形成一第一導電層； 於該第一導電層上形成一記憶元素材料； 於該記憶元素材料上形成一第二導電層；以及 對該第二導電層、該記憶元素材料以及該第一導電層進行圖案化，用以形成該第一記憶結構與該第二記憶結構。
TW107117816A 2018-05-24 2018-05-24 半導體裝置以及其製作方法 TWI742284B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107117816A TWI742284B (zh) 2018-05-24 2018-05-24 半導體裝置以及其製作方法
US16/000,911 US10504903B1 (en) 2018-05-24 2018-06-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107117816A TWI742284B (zh) 2018-05-24 2018-05-24 半導體裝置以及其製作方法

Publications (2)

Publication Number Publication Date
TW202005001A true TW202005001A (zh) 2020-01-16
TWI742284B TWI742284B (zh) 2021-10-11

Family

ID=68614020

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117816A TWI742284B (zh) 2018-05-24 2018-05-24 半導體裝置以及其製作方法

Country Status (2)

Country Link
US (1) US10504903B1 (zh)
TW (1) TWI742284B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11195999B2 (en) * 2019-11-13 2021-12-07 International Business Machines Corporation Phase change material with reduced reset state resistance drift
US11069742B2 (en) * 2019-11-23 2021-07-20 Tetramem Inc. Crossbar array circuit with parallel grounding lines
US11121140B2 (en) * 2020-01-08 2021-09-14 Sandisk Technologies Llc Ferroelectric tunnel junction memory device with integrated ovonic threshold switches
CN113809118A (zh) * 2020-06-11 2021-12-17 联华电子股份有限公司 一种磁阻式随机存取存储器
US20210391470A1 (en) * 2020-06-15 2021-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Layered structure, semiconductor device including the same, and manufacturing method thereof
EP4002471A1 (en) * 2020-11-12 2022-05-25 Commissariat à l'Energie Atomique et aux Energies Alternatives Hybrid resistive memory
US20220352148A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic three dimensional integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130056013A (ko) * 2011-11-21 2013-05-29 삼성전자주식회사 자기 메모리 소자
KR102132829B1 (ko) * 2013-09-27 2020-07-13 인텔 코포레이션 내장된 다이나믹 랜덤 액세스 메모리(edram)를 위한 낮은 누설 비평면 액세스 트랜지스터

Also Published As

Publication number Publication date
US10504903B1 (en) 2019-12-10
TWI742284B (zh) 2021-10-11
US20190363087A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
TWI742284B (zh) 半導體裝置以及其製作方法
Mikolajick et al. The past, the present, and the future of ferroelectric memories
US10707220B2 (en) Ferroelectric memory and methods of forming the same
KR102196658B1 (ko) 반강유전체를 이용한 비휘발성 메모리소자
US10043567B2 (en) Multilevel ferroelectric memory cell for an integrated circuit
US10424379B2 (en) Polarization-based configurable logic gate
US8004871B2 (en) Semiconductor memory device including FET memory elements
CN112002360A (zh) 铁电存储器和逻辑单元及操作方法
US10468495B2 (en) Integrated circuit including ferroelectric memory cells and methods for manufacturing
JP5190275B2 (ja) 半導体メモリセル及びそれを用いた半導体メモリアレイ
JP2008270313A (ja) 半導体記憶素子
JP5081069B2 (ja) 半導体記憶装置
WO2010131311A1 (ja) 半導体メモリセルおよびその製造方法
US20230361162A1 (en) Ferroelectric Tunnel Junction Devices with a Sparse Seed Layer and Methods for Forming the Same
JP2008263019A (ja) 半導体メモリセル及びその製造方法
US11716912B2 (en) Method of forming multi-bit resistive random access memory cell
US20230011305A1 (en) Anti-ferroelectric tunnel junction with asymmetrical metal electrodes
JP2009283877A (ja) 半導体記憶装置
US20230062750A1 (en) Memory chiplet having multiple arrays of memory devices and methods of forming the same
US20240057343A1 (en) Ferroelectric tunnel junction (ftj) structures
Saito et al. A Triple-Protection Structured COB FRAM with 1.2-V Operation and 1017-Cycle Endurance
JP2005101517A (ja) 容量素子及び半導体記憶装置