TW202001999A - 半導體生產期間之製程誘導位移表徵 - Google Patents

半導體生產期間之製程誘導位移表徵 Download PDF

Info

Publication number
TW202001999A
TW202001999A TW108113731A TW108113731A TW202001999A TW 202001999 A TW202001999 A TW 202001999A TW 108113731 A TW108113731 A TW 108113731A TW 108113731 A TW108113731 A TW 108113731A TW 202001999 A TW202001999 A TW 202001999A
Authority
TW
Taiwan
Prior art keywords
characterization
processes
additional
film deposition
discrete
Prior art date
Application number
TW108113731A
Other languages
English (en)
Inventor
佩拉迪 悟卡達拉
馬克 D 史密斯
艾迪 賴威
普萊薩納 迪吉
戴特 穆勒
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW202001999A publication Critical patent/TW202001999A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/41—Refractivity; Phase-affecting properties, e.g. optical path length
    • G01N21/45—Refractivity; Phase-affecting properties, e.g. optical path length using interferometric methods; using Schlieren methods
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一種控制器經組態以：在至少一個離散背側膜沈積製程之前對一半導體晶圓執行至少一第一表徵製程；在該至少一個離散背側膜沈積製程之後執行至少一額外表徵製程；基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者；及經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能。

Description

半導體生產期間之製程誘導位移表徵
本發明大體上係關於半導體裝置生產，且更特定言之係關於半導體生產期間之製程誘導位移表徵。
諸如邏輯及記憶體裝置之半導體裝置之製作通常包含使用大量製作製程及表徵製程處理一半導體裝置以形成半導體裝置之各種特徵及多個層。選擇製作製程利用光罩/倍縮光罩來印刷諸如一晶圓之一半導體裝置上之特徵。隨著半導體裝置在橫向上變得愈來愈小且垂直地延伸，發展出具有增加的靈敏度及處理量之經增強表徵製程變得至關重要。
一種半導體裝置製作技術包含經由沈積膜堆疊以在一或多個表面上形成層而製作半導體裝置。半導體裝置通常製作為滿足一組選定裝置形狀及/或大小要求(例如，晶圓平坦度或晶圓厚度)。經沈積膜之膜力/應力之變動可誘導可表徵為疊對誤差之半導體裝置之平面內位移/變形(IPD)。
監測及控制膜力/應力誘導之IPD之一個方式包含表徵晶圓幾何形狀之變化及應用板理論將表徵轉換為疊對誤差。傳統晶圓幾何製程包含對半導體裝置進行兩個表徵。第一表徵在一層開始時、在一第一製作製程(例如，微影)之前發生。第二表徵在該層結束時、在一第二製作製程(例如，微影)之前發生。運用此兩個表徵，可判定該層之晶圓幾何形狀之整體變化。
此傳統方法可用於僅誘導一前側膜上之膜力/應力變化之一組製作製程(例如，離散前側膜製程)。另外，該傳統方法可用於僅誘導一背側膜上之膜力/應力變化之一組製作製程(例如，離散背側膜製程)。然而，該傳統方法無法用於誘導一前側膜及一背側膜上之膜力/應力變化之一組製作製程(例如，並行前側膜製程及背側膜製程)，此係因為在判定疊對誤差(例如，殘餘背側膜改變為前側膜製程，或反之亦然)時，該方法無法將殘餘應力並行變化考慮在內。在此方面，疊對誤差估計之準確度顯著降低。
因此，提供一種解決上述缺點之系統及方法將為有利的。
揭示一種根據本發明之一或多項實施例之系統。在一項實施例中，該系統包含一控制器。在另一實施例中，該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體。在另一實施例中，該一或多個處理器經組態以執行該一或多個程式指令集。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能。在另一實施例中，至少該第一表徵製程或至少該額外表徵製程之至少一者包括一或多個膜性質表徵製程或一或多個強度譜表徵製程之至少一者。
揭示一種根據本發明之一或多項實施例之系統。在一項實施例中，該系統包含一表徵子系統。在另一實施例中，該系統包含一控制器。在另一實施例中，該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體。在另一實施例中，該一或多個處理器經組態以執行該一或多個程式指令集。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能。在另一實施例中，至少該第一表徵製程或至少該額外表徵製程之至少一者包括一或多個膜性質表徵製程或一或多個強度譜表徵製程之至少一者。
揭示一種根據本發明之一或多項實施例之方法。在一項實施例中，該方法可包含但不限於在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程。在另一實施例中，該方法可包含但不限於在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程。在另一實施例中，該方法可包含但不限於基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者。在另一實施例中，該方法可包含但不限於經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能。在另一實施例中，至少該第一表徵製程或至少該額外表徵製程之至少一者包括一或多個膜性質表徵製程或一或多個強度譜表徵製程之至少一者。
揭示一種根據本發明之一或多項實施例之系統。在一項實施例中，該系統包含一控制器。在另一實施例中，該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體。在另一實施例中，該一或多個處理器經組態以執行該一或多個程式指令集。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能。在另一實施例中，至少該第一表徵製程及至少該額外表徵製程包括一或多個晶圓幾何表徵製程。
揭示一種根據本發明之一或多項實施例之系統。在一項實施例中，該系統包含一表徵子系統。在另一實施例中，該系統包含一控制器。在另一實施例中，該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體。在另一實施例中，該一或多個處理器經組態以執行該一或多個程式指令集。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器在該至少一個離散背側膜沈積製程之後經由一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者。在另一實施例中，該一或多個程式指令集經組態以引起該一或多個處理器經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能。在另一實施例中，至少該第一表徵製程及至少該額外表徵製程包括一或多個晶圓幾何表徵製程。
揭示一種根據本發明之一或多項實施例之方法。在一項實施例中，該方法可包含但不限於在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程。在另一實施例中，該方法可包含但不限於在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程。在另一實施例中，該方法可包含但不限於基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者。在另一實施例中，該方法可包含但不限於經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能。在另一實施例中，至少該第一表徵製程及至少該額外表徵製程包括一或多個晶圓幾何表徵製程。
相關申請案之交叉參考
本申請案根據35 U.S.C. § 119(e)規定主張以下各者之權利：以Pradeep Vukkadala、Mark D. Smith、Ady Levy、Prasanna Dighe及Dieter Mueller為發明人之於2018年3月28日申請之標題為FILM FORCE AND DISPLACEMENT ESTIMATION DURING SEMICONDUCTOR WAFER PROCESSING USING A COMBINATION OF METROLOGY TECHNIQUES之美國臨時專利申請案序號62/649,443；及以Pradeep Vukkadala、Mark D. Smith、Ady Levy、Prasanna Dighe及Dieter Mueller為發明人之於2018年4月27日申請之標題為PROCESS-INDUCED DISPLACEMENT CHARACTERIZATION DURING SEMICONDUCTOR PRODUCTION之美國臨時專利申請案序號62/663,865，該等案之全文以引用的方式併入本文中。
現將詳細參考隨附圖式中繪示之所揭示標的物。
大體上參考圖1至圖11B，揭示一種根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵的系統及方法。
本發明之實施例係關於一種用於半導體生產期間之製程誘導位移表徵的系統及方法。本發明之實施例係關於經由半導體製作期間之晶圓幾何表徵製程、膜性質表徵製程及/或強度譜表徵製程之一或多者估計藉由膜製程誘導之平面內位移/變形(IPD)。本發明之實施例亦係關於經由在多個步驟處整合表徵技術且隨後消除表徵而改良循環時間，從而容許在一單一表徵製程中表徵多個膜堆疊。本發明之實施例亦係關於基於一經估計膜力及/或平面內位移控制製程工具及/或表徵工具。
圖1至圖3大體上繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵的一系統。
圖1繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵的一系統100之一簡化方塊圖。
在一項實施例中，系統100經組態以執行一半導體生產製程。在另一實施例中，半導體生產製程包含一或多個半導體製作製程。例如，一或多個半導體製作製程可包含但不限於一或多個微影製程，諸如基板製備、旋塗、預烘烤製程、曝光製程、曝光後烘烤製程、顯影製程、後烘烤製程或類似者。例如，一或多個微影製程可包含但不限於圖案化製程、蝕刻製程、剝離製程、退火製程、化學機械平坦化(CMP)製程或類似者。藉由另一實例，一或多個半導體製作製程可包含但不限於一或多個膜沈積製程。例如，一或多個膜沈積製程可包含但不限於化學氣相沈積(CVD)製程、物理氣相沈積(PVD)製程或類似者。
在另一實施例中，半導體生產製程包含一或多個半導體表徵製程。例如，一或多個半導體表徵製程可在一或多個半導體生產製程之前、之間及/或之後執行。
在另一實施例中，系統100包含經組態以執行一或多個半導體製作製程之一或多個製程工具102。在另一實施例中，一或多個製程工具102包含一或多個微影製程工具。例如，一或多個微影製程工具可包含但不限於圖案化工具、蝕刻工具、半導體摻雜工具或類似者。一般而言，一或多個微影製程工具可包含此項技術中已知之任何微影製程工具。因此，一或多個微影製程工具之描述並不意欲以任何方式限制本發明，且上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
在另一實施例中，一或多個製程工具102包含一或多個膜沈積工具。例如，一或多個膜沈積工具可沈積一或多個膜以在一樣本104上形成一或多層。例如，一層可包含藉由以圖案化一預期設計開始且緊接在圖案化下一層之下一設計之前結束之一組半導體生產製程製作的一或多個膜。在另一實施例中，一或多個膜基於一操作配方沈積。例如，一或多個膜可沈積於樣本104之一前側(例如，前側膜)、樣本104之一背側(例如，一背側膜)上及/或沈積於先前沈積於樣本104上之一層上。
在另一實施例中，樣本104包含適用於表徵(例如，檢視、成像疊對或類似者)之任何樣本。例如，樣本104可包含但不限於一光罩/倍縮光罩、半導體晶圓或類似者。如在本發明各處使用，術語「晶圓」指代由一半導體及/或一非半導體材料形成之一基板。例如，在一半導體材料之情況中，晶圓可由(但不限於)單晶矽、砷化鎵及/或磷化銦形成。因而，術語「晶圓」及術語「樣本」在本發明中可互換地使用。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
本文中應注意，許多不同類型之裝置可形成於一晶圓上，且如本文中使用之術語晶圓意欲涵蓋其上製作此項技術中已知之任何類型之裝置的一晶圓。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
在另一實施例中，經由一樣本載台固定樣本104。樣本載台可包含半導體表徵技術中已知之任何適當機械及/或機器人總成。例如，樣本載台可經組態以經由與樣本104之一前側表面及/或一背側表面之至少一部分接觸而固定樣本104。例如，樣本載台可包含但不限於一平台。藉由另一實例，樣本載台可經組態以經由與樣本104之一厚度表面及/或一邊緣接觸而固定樣本104。例如，樣本載台可包含但不限於一或多個點接觸裝置。
樣本載台可包含一可致動載台。例如，樣本載台可包含但不限於適於使樣本104沿一或多個線性方向(例如，x方向、y方向及/或z方向)選擇性地平移之一或多個平移載台。藉由另一實例，樣本載台可包含但不限於適於使樣本104沿一旋轉方向選擇性地旋轉之一或多個旋轉載台。藉由另一實例，樣本載台可包含但不限於適於使樣本104沿一線性方向選擇性地平移及/或使樣本104沿一旋轉方向選擇性地旋轉之一或多個旋轉載台及平移載台。藉由另一實例，樣本載台可經組態以使樣本104平移或旋轉以根據一選定表徵製程(例如，檢視、成像疊對或類似者)定位、聚焦及/或掃描(其中一些在此項技術中已知)。
在另一實施例中，系統100包含經組態以執行一或多個半導體表徵製程之一表徵子系統106。例如，表徵子系統106可包含但不限於一或多個干涉儀工具108。藉由另一實例，表徵子系統106可包含但不限於一或多個反射模式表徵工具110。
在另一實施例中，一或多個干涉儀工具108及一或多個反射模式表徵工具110係表徵子系統106之整合組件。在此方面，計量循環時間可被平行化且隨後減少。然而，本文中應注意，一或多個干涉儀工具108及一或多個反射模式表徵工具110可為表徵子系統106內之獨立組件。
一般而言，表徵子系統106可包含此項技術中已知之任何檢視工具、基於成像之疊對計量工具或類似工具。例如，系統100可包含但不限於一光學表徵子系統。例如，光學表徵子系統可包含能夠產生表示樣本104之電意圖之一或多個高解析度影像且能夠在對應於(但不限於)可見光、UV輻射、DUV輻射、VUV輻射、EUV輻射及/或X射線輻射之一波長下操作的一光學表徵子系統。另外，光學表徵子系統可包含一寬頻檢測子系統，包含但不限於一基於雷射持續電漿(LSP)之檢測子系統。此外，光學表徵子系統可包含一窄頻表徵子系統，諸如但不限於一雷射掃描檢測子系統。此外，光學表徵子系統可包含但不限於一亮場成像工具或一暗場成像工具。本文中應注意，系統100可包含經組態以收集及分析自樣本104之一表面反射、散射、繞射及/或輻射之照明的任何光學系統。在一般意義上，但此處未展示，系統100可包含適於檢測一或多個晶圓、倍縮光罩或光罩之任何表徵系統。因此，在本發明各處對表徵子系統106 (例如，一或多個干涉儀工具108及/或一或多個反射模式表徵工具110)之描述並不意欲以任何方式限制本發明，且上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
在另一實施例中，樣本104在半導體生產製程期間在一或多個製程工具102與表徵子系統106之間轉移。例如，表徵子系統106可在一或多個半導體製作製程之前、之間及/或之後執行一或多個半導體表徵製程。例如，可經由一或多個半導體表徵製程判定因樣本104歸因於樣本104之前側與背側之間之一應力不平衡的彎曲及/或翹曲而誘導之膜力/應力。另外，可自經誘導膜力/應力判定平面內位移。此外，可經由一或多個半導體表徵製程判定疊對誤差。
在另一實施例中，可(例如，在前饋迴路或回饋迴路中)在後續樣本104上之後續製作製程中補償及/或在相同樣本104上之後續製作製程中補償膜力/應力、平面內位移及/或疊對誤差。例如，可在一前饋迴路或一回饋迴路中基於膜力/應力、平面內位移及/或疊對誤差調整操作配方、一或多個製程工具102及/或表徵子系統106。
儘管本發明之實施例描述一或多個製程工具102及表徵子系統106作為系統100之組件，然本文中應注意，一或多個製程工具102及/或表徵子系統106可並非系統100之整合或所需組件。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
在一項實施例中，系統100包含一控制器112。例如，控制器112可通信地耦合至一或多個製程工具102 (例如，一或多個微影製程工具及/或一或多個膜沈積工具)。藉由另一實例，控制器112可通信地耦合至表徵子系統106之一或多個工具(例如，一或多個干涉儀工具108或一或多個反射模式表徵工具110)。
在另一實施例中，控制器112包含一或多個處理器114及記憶體116。在另一實施例中，記憶體116儲存一或多個程式指令118集。在另一實施例中，一或多個程式指令118集經組態以引起一或多個處理器114實行在本發明各處描述之一或多個製程之任一者。在另一實施例中，一使用者介面120通信地耦合至控制器112及/或與控制器112整合。
控制器112可經組態以經由可包含有線及/或無線部分之一傳輸媒體自其他系統或系統100之子系統(例如，來自一或多個製程工具102、表徵子系統106、使用者介面120或類似者之一或多個資訊集)接收及/或獲取資料或資訊。另外，控制器112可經組態以藉由可包含有線及/或無線部分之一傳輸媒體將資料或資訊(例如，本文中揭示之發明概念之一或多個程序之輸出)傳輸至一或多個系統或系統100之子系統(例如，一或多個製程工具102、表徵子系統106、使用者介面120或類似者)。在此方面，傳輸媒體可用作控制器112與系統100之其他子系統之間的一資料鏈路。另外，控制器112可經組態以經由一傳輸媒體(例如，網路連接)將資料發送至外部系統。
一或多個處理器114可包含此項技術中已知之任一或多個處理元件。在此意義上，一或多個處理器114可包含經組態以執行演算法及/或程式指令118之任何微處理器裝置。例如，一或多個處理器114可包括一桌上型電腦、主機電腦系統、工作站、影像電腦、平行處理器、手持式電腦(例如，平板電腦、智慧型電話或平板手機)或另一電腦系統(例如，網路電腦)。一般而言，術語「處理器」可廣義地定義為涵蓋具有一或多個處理元件之任何裝置，該一或多個處理元件執行來自一非暫時性記憶媒體(例如，記憶體116)之一個程式指令118或程式指令118集。此外，系統100之不同子系統(例如，一或多個製程工具102、表徵子系統106、使用者介面120或類似者)可包含適於實行在本發明各處描述之步驟之至少一部分的處理器或邏輯元件。因此，上文描述不應被解釋為對本發明之一限制，而是僅為一繪示。
記憶體116可包含此項技術中已知之適於儲存可藉由一或多個相關聯處理器114執行之一或多個程式指令118集的任何儲存媒體。例如，記憶體116可包含一非暫時性記憶媒體。例如，記憶體116可包含但不限於一唯讀記憶體、一隨機存取記憶體、一磁性或光學記憶體裝置(例如，磁碟)、一磁帶、一固態硬碟及類似者。記憶體116可經組態以提供顯示資訊至使用者介面120之一顯示裝置。另外，記憶體116可經組態以儲存來自使用者介面120之一使用者輸入裝置之使用者輸入資訊。記憶體116可與一或多個處理器114容置於一共同控制器112外殼中。替代地或另外，記憶體116可相對於處理器114及/或控制器112之空間位置遠端地定位。例如，一或多個處理器114及/或控制器112可存取可透過一網路(例如，網際網路、內部網路及類似者)存取之一遠端記憶體116 (例如，伺服器)。
在另一實施例中，控制器112經由一或多個處理器114執行來自儲存於記憶體116上之程式指令118的一或多個半導體製作製程、一或多個半導體表徵製程、一或多個模型化製程及/或一或多個系統分析製程。例如，一或多個半導體表徵製程可判定樣本104之膜力/應力及/或平面內位移。藉由另一實例，一或多個模型化製程可基於膜力/應力及/或平面內位移判定樣本104之一或多個空間特性及/或疊對誤差。藉由另一實例，一或多個系統分析製程可警示系統100之一或多個組件(例如，一或多個製程工具102、表徵子系統106及/或控制器112)關於一新背側膜之存在及/或一現有背側膜之修改。例如，該警示可在一前饋迴路或回饋迴路中觸發藉由系統100之一或多個組件(例如，一或多個製程工具102、表徵子系統106及/或控制器112)進行一或多個額外製作製程、表徵製程及/或模型化製程。
儘管本發明之實施例將控制器112繪示為獨立於一或多個製程工具102及/或表徵子系統106之一組件，然本文中應注意，可經由整合於一或多個製程工具102內及/或表徵子系統106之一或多個工具內之一控制器實施任何製作製程、表徵製程、模型化製程及/或系統分析製程以判定樣本104之空間特性。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
在另一實施例中，控制器112耦合至一使用者介面120。在另一實施例中，使用者介面120包含顯示器。在另一實施例中，使用者介面120包含使用者輸入裝置。在另一實施例中，顯示裝置耦合至使用者輸入裝置。例如，顯示裝置可藉由可包含有線及/或無線部分之一傳輸媒體耦合至使用者輸入裝置。
顯示裝置可包含此項技術中已知之任何顯示裝置。例如，顯示裝置可包含但不限於一液晶顯示器(LCD)。藉由另一實例，顯示裝置可包含但不限於一基於有機發光二極體(OLED)之顯示器。藉由另一實例，顯示裝置可包含但不限於一CRT顯示器。熟習此項技術者應認知，多種顯示裝置可適用於本發明中之實施方案，且顯示裝置之特定選擇可取決於多種因素，包含但不限於外觀尺寸、成本及類似者。在一般意義上，能夠與一使用者輸入裝置(例如，觸控螢幕、面板安裝(bezel mounted)介面、鍵盤、滑鼠、軌跡墊及類似者)整合之任何顯示裝置適用於本發明中之實施方案。
使用者輸入裝置可包含此項技術中已知之任何使用者輸入裝置。例如，使用者輸入裝置可包含但不限於：一鍵盤、一小鍵盤、一觸控螢幕、一控制桿、一旋鈕、一滾輪、一軌跡球、一開關、一撥盤、一滑桿、一捲軸、一滑件、一把手、一觸控墊、一踏板、一方向盤、一搖桿、一面板輸入裝置或類似者。在一觸控螢幕介面之情況中，熟習此項技術者應認知，大量觸控螢幕介面可適用於本發明中之實施方案。例如，顯示裝置可與一觸控螢幕介面(諸如但不限於，一電容式觸控螢幕、一電阻式觸控螢幕、一基於表面聲學之觸控螢幕、一基於紅外線之觸控螢幕或類似者)整合。在一般意義上，能夠與一顯示裝置之顯示部分整合之任何觸控螢幕介面適用於本發明中之實施方案。在另一實施例中，使用者輸入裝置可包含但不限於一面板安裝介面。
儘管本發明之實施例描述控制器112作為系統100之一組件，然本文中應注意，控制器112可並非系統100之一整合或所需組件。另外，雖然本發明之實施例描述使用者介面120作為系統100之一組件，但本文中應注意，使用者介面120可並非系統100之一整合或所需組件。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
圖2A至圖2C大體上繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵之系統100的一干涉儀工具108。
干涉儀工具108可經組態以量測表示樣本104之晶圓幾何形狀(WG)或經圖案化晶圓幾何形狀(PWG)之樣本104的一或多個空間特性。例如，一或多個空間特性可包含但不限於：前側高度、背側高度、厚度變動、平坦度及諸如形狀、形狀差異、奈米形貌或類似者之衍生特性。本文中應注意，樣本104之一或多個空間特性可與樣本104之晶圓幾何形狀有關。另外，本文中應注意，干涉儀工具108可經調適以表徵樣本104上之經圖案化晶圓幾何形狀，藉此藉由將樣本104之不同區域之量測結果拼接在一起而擴展藉由干涉儀工具108量測之樣本104斜坡(例如，晶圓斜坡)之動態範圍。
在另一實施例中，表示樣本104之晶圓幾何形狀或經圖案化晶圓幾何形狀之樣本104的一或多個空間特性包含平面內位移(IPD)。在另一實施例中，IPD包含因膜力/應力及/或晶圓形狀產生之位移，其中在一或多個製作製程(例如，微影製程、前側膜製程、背側膜製程或類似者)期間產生膜力之變化。
干涉儀工具108可包含此項技術中已知之任何干涉儀工具。一般而言，本文中應注意，本發明可擴展至經組態以利用一波長可調諧照明源用於相移之任何相移干涉量測系統。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
現參考圖2A，其揭示根據本發明之一或多項實施例之干涉儀工具108。在一項實施例中，干涉儀工具108包含一雙波長雙干涉儀。例如，雙波長雙干涉儀可包含但不限於一雙波長雙菲佐(Fizeau)干涉儀(DWDFI)。在另一實施例中，干涉儀工具108包含一干涉儀202a及一干涉儀202b。
一雙波長雙干涉儀之實例描述於以下各者中：於2005年1月25日發佈之美國專利第6,847,458號；於2014年10月2日發表之美國專利公開案第2014/0293291號；於2010年12月7日發佈之美國專利第7,847,954號；及於2011年11月29日發佈之美國專利第8,068,234號，其等之全文以引用的方式併入本文中。
在另一實施例中，干涉儀工具108包含一或多個照明源或照明器204。照明器204可包含此項技術中已知之任何照明源。例如，照明源可包含但不限於一窄頻輻射源。例如，窄頻輻射源可包含但不限於一雷射。
在另一實施例中，一或多個照明器204產生輻射(例如，一照明光束)且經由一第一輻射通道或一額外輻射通道將輻射引導至干涉儀202a或202b之一偏光光束分離器210a或210b，其中第一輻射通道或額外輻射通道包含一光纖206a或206b及一干涉儀輸入端208a或208b。在另一實施例中，偏光光束分離器210a、210b將經接收輻射之一部分引導至一個四分之一波片212a或212b。例如，行進穿過偏光光束分離器210a、210b且穿過四分之一波片212a、212b之輻射可經圓形偏光。在另一實施例中，輻射藉由四分之一波片212a、212b引導穿過一透鏡214a或214b。例如，透鏡214a、214b可經組態以將輻射準直成具有大於樣本104之一直徑之一直徑的光束。在另一實施例中，輻射藉由透鏡214a、214b引導穿過一參考平面(reference flat) 216a或216b。例如，參考平面216a、216b可實質上平行。在另一實施例中，參考平面216a、216b包含一表面218a或218b。
本文中應注意，干涉儀202a、202b可包含一或多個額外光學元件，包含此項技術中已知之適於聚焦、抑制、過濾、提取由照明器204產生之輻射及/或將該輻射引導朝向樣本104之任何光學元件。
在另一實施例中，樣本104定位於由表面218a、218b界定之一腔220內。在另一實施例中，輻射之一部分透射穿過參考平面216a、216b且引導至樣本104之一表面222a或222b上。在另一實施例中，輻射之一部分透射穿過參考平面216a、216b且引導至與透射參考平面216a、216b相對定位之參考平面216a、216b上。
現參考圖2B及圖2C，其等繪示根據本發明之一或多項實施例之干涉儀工具108之腔220。
在一項實施例中，腔220包含用以將樣本104固持於參考平面216a、216b之表面218a、218b之間的一或多個點接觸裝置。在另一實施例中，干涉儀工具108利用參考平面216a、216b作為干涉儀202a、202b之參考表面以分析與樣本104相關聯之一或多個參數及其與參考平面216a、216b之空間關係。
在另一實施例中，如圖2B中繪示，一或多個點接觸裝置將樣本104固持於參考平面216a、216b之表面218a、218b之間之腔220內的一實質上垂直位置中。在此方面，在獲得樣本104之一或多個量測值時可顯而易見樣本104之平面翹曲，此與在將樣本104夾持於一實質上水平位置中時(此可用於減小、移除及/或消除翹曲)相反。
在另一實施例中，如圖2C中繪示，一或多個點接觸裝置將樣本104固持於參考平面216a、216b之表面218a、218b之間之腔220內的一實質上水平位置中。在另一實施例中，樣本104若被固持於一實質上水平位置中則經歷重力下陷(gravitational sag)。例如，一裸樣本104在被固持於一實質上水平位置中而非一實質上垂直位置中時可經歷可量測之重力下陷。然而，本文中應注意，重力下陷對沈積及/或製作誤差之貢獻可遠小於因樣本104上之一經沈積層之膜力/應力引起之翹曲之貢獻。在此方面，在包含一或多個經沈積層之樣本104上量測之誤差可實質上不受樣本104在腔220內之定向影響。
儘管圖2A之實施例係關於如圖2B中繪示之垂直腔220，然本文中應注意，干涉儀工具108可包含形成圖2C中之實質上水平腔220所需之一或多個額外光學器件。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
再次參考圖2A，在一項實施例中，干涉儀工具108偵測樣本104之表面222a、222b上之一或多個缺陷。出於本發明之目的，一缺陷可被分類為一空隙、短路、顆粒、殘餘物、浮垢、疊對誤差、平面內位移/變形(IPD)、平面外位移/變形(OPD)或此項技術中已知之任何其他缺陷。
在另一實施例中，干涉儀工具108經由一偵測器226a或226b偵測樣本104上之一或多個缺陷。偵測器226a、226b可包含此項技術中已知之任何偵測器。例如，偵測器226a、226b可包含但不限於：一或多個光電倍增管(PMT)、一或多個電荷耦合裝置(CCD)、一或多個時間延遲積分(TDI)相機或類似者。
在另一實施例中，樣本104反射、散射及/或繞射來自一或多個照明器204之輻射(例如，一照明光束)。在另一實施例中，偵測器226a、226b偵測回應於由參考平面216a、216b引導之輻射而自樣本104之對應表面222a、222b反射、散射及/或繞射(例如，獲取)之輻射之部分。在另一實施例中，偵測器226a、226b偵測回應於自與透射參考平面216a、216b相對定位之參考平面216a、216b引導之經準直光束而透射穿過參考平面216a、216b之對應表面218a、218b之輻射之部分。
在另一實施例中，自樣本104之表面222a、222b反射之輻射及/或透射穿過參考平面216a、216b之對應表面218a、218b之輻射經由一透鏡224a或224b引導至偵測器226a、226b。例如，透鏡224a、224b可定位於透鏡214a、214b與偵測器226a、226b之間之距離透鏡214a、214b大於、小於或等於透鏡214a、214b之焦距的一距離處。
本文中應注意，干涉儀202a、202b可包含一或多個額外光學元件，包含此項技術中已知之適於聚焦、抑制、過濾、提取由照明器204產生之輻射及/或將該輻射引導朝向偵測器226a、226b之任何光學元件。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
圖3繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵之系統100的一反射模式表徵工具110。
在一項實施例中，反射模式表徵工具110經組態以量測樣本104之膜性質(TNK)。例如，膜性質可包含膜或膜堆疊之厚度(T)、折射率之實數分量(n)及折射率之複數分量(k)。在另一實施例中，反射模式表徵工具110經組態以量測樣本104之強度譜(IS)。強度譜可包含跨一膜或樣本104之在一廣波長譜內之反射輻射的強度變動。
在另一實施例中，反射模式表徵工具110包含一或多個照明源302。在另一實施例中，反射模式表徵工具110包含一或多個偵測器304。在另一實施例中，樣本104反射、散射及/或繞射自一或多個照明源302照射於樣本104上之輻射(例如，一照明光束)。在另一實施例中，一或多個偵測器304偵測自樣本104獲取之輻射之部分。
在另一實施例中，反射模式表徵工具110包含一或多組光學器件。例如，一或多組光學器件可包含此項技術中已知之適於聚焦、抑制、過濾、提取由照明器302產生之輻射及/或將該輻射引導朝向樣本104之表面的任何光學元件。藉由另一實例，一或多組光學器件可包含此項技術中已知之適於聚焦、抑制、過濾、提取由樣本104之表面獲取之輻射之部分及/或將輻射之該等部分引導朝向偵測器304的任何光學元件。
在另一實施例中，反射模式表徵工具110包含一或多個偏光器。例如，輻射可在照明樣本104之前行進穿過偏光器。藉由另一實例，由樣本104獲取之輻射之部分可在到達偵測器304之前行進穿過偏光器。
一或多個照明源302可包含此項技術中已知之任何照明源。例如，一或多個照明源302可包含但不限於一或多個寬頻照明源或一或多個窄頻源。
一般而言，反射模式表徵工具110可包含此項技術中已知之任何膜及/或晶圓表徵工具。例如，反射模式表徵工具110可包含但不限於一光譜橢圓偏光儀、一反射計或類似者。一反射模式表徵工具110之實例描述於以下各者中：於1998年9月9日發佈之美國專利第5,805,278號；於2003年9月16日發佈之美國專利第6,621,570號；於2006年8月8日發佈之美國專利第7,092,082號；於2014年8月13日申請之美國專利申請案第14/459,155號；於2015年3月24日申請之美國專利申請案第14/667,235號；於2017年8月2日申請之美國專利申請案第15/667,401號；及於2017年10月6日申請之美國專利申請案第15/727,212號，其等之全文以引用的方式併入本文中。一反射模式表徵工具110之一實例描述於在2018年6月26日申請之美國專利申請案第16/018,355號中，該案之全文以引用的方式併入本文中。
在另一實施例中，經由偵測器304獲得之量測值包含自樣本104獲取之輻射之部分的強度變動。在另一實施例中，將量測值擬合至參考資料及/或比較量測值與參考資料。例如，可模型化、模擬及/或以實驗方式獲得參考資料。
圖4A至圖11B大體上繪示根據本發明之一或多項實施例之半導體生產製程期間之製程誘導位移表徵。
在一項實施例中，一層經由一半導體生產製程(例如，半導體生產製程400、420、500、510、700、710、900、1000、1100、1110之任一者)形成於樣本104上。雖然本發明之實施例大體上集中於半導體生產製程400，然本文中應注意，出於本發明之目的，對半導體生產製程400之任何描述可擴展至半導體生產製程420、500、510、700、710、900、1000、1100、1110。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
在另一實施例中，半導體生產製程400包含一或多個微影製程402。例如，半導體生產製程400可包含但不限於兩個微影製程402。
在另一實施例中，半導體生產製程400包含一或多個前側膜製程404。例如，半導體生產製程400可包含高達N數目個前側膜製程404。在另一實施例中，半導體生產製程400包含一或多個背側膜製程406。例如，半導體生產製程400可包含高達N數目個背側膜製程406。
在另一實施例中，半導體生產製程400包含一或多組前側膜製程404。例如，半導體生產製程400可包含高達N數目組前側膜製程404。在另一實施例中，半導體生產製程400包含一或多組背側膜製程406。例如，半導體生產製程400可包含高達N數目組背側膜製程406。
在另一實施例中，半導體生產製程400包含介於兩組或更多組前側膜製程404之間之一或多組背側膜製程406。然而，本文中應注意，半導體生產製程400可包含介於兩組或更多組背側膜製程406之間之一或多組前側膜製程404。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
在另一實施例中，一或多個膜沈積製程包含獨立於一或多個前側膜製程404處理(例如，沈積、蝕刻或類似者)且基於膜力/應力及所得IPD之估計分類的一或多個離散背側膜製程406。本文中應注意，出於應力工程設計、翹曲控制或其他半導體測試、半導體量測或半導體調整用途之目的，可有意地處理一或多個離散背側膜製程406。
在一項實施例中，半導體生產製程400包含一或多個半導體表徵製程。在另一實施例中，半導體表徵製程包含監測及控制膜力/應力誘導之平面內位移的一組一或多個半導體表徵製程。例如，半導體表徵製程可量測以下各者之變化：晶圓幾何形狀(WG)/經圖案化晶圓幾何形狀(PWG)；膜性質(TNK)，包含厚度(t)、折射率之實數分量(n)及折射率之複數分量(k)；及/或強度譜(IS)。
在另一實施例中，在層生產開始時、在第一微影製程402之前執行一第一表徵製程。在另一實施例中，在層生產結束時、在額外微影製程402之前執行一額外表徵製程。
在另一實施例中，在半導體生產製程400包含一或多個中間膜沈積製程(例如，一或多個背側膜製程406及/或一或多個前側膜製程404)之情況下，半導體生產製程包含用以判定由一或多個膜沈積製程誘導之膜力/應力變化之一組一或多個半導體表徵製程。
方程式1中繪示所監測及/或控制之藉由一特定製程在層內誘導之形狀(
Figure 02_image001
)之總變化。方程式2中繪示方程式1之使用之一個實例，其中半導體生產製程400包含三個膜沈積製程。
Figure 02_image003
方程式1
Figure 02_image005
方程式2
方程式3中繪示估計在存在軸對稱應力場之情況下藉由一或多個前側膜製程404誘導之IPD。方程式4中繪示估計在存在軸對稱應力場之情況下藉由一或多個背側膜製程406誘導之IPD。在方程式3及方程式4中，
Figure 02_image007
係樣本104之標稱厚度。
Figure 02_image009
方程式3
Figure 02_image011
方程式4
可經由疊加判定包含一或多個前側膜製程404及一或多個背側膜製程406兩者之該系列膜製程之累積效應。在方程式5中繪示將方程式3及方程式4應用於方程式2，其中進一步定義三個膜沈積製程以在兩個前側膜製程404之間包含一背側膜製程406，方程式5可如方程式6中繪示般重新配置。
Figure 02_image013
方程式5
Figure 02_image015
方程式6
本文中應注意，儘管方程式6針對一簡單軸對稱情況導出，然其仍同樣適用於先進模型，包含但不限於先進IPD、有限元素模型(FEM)或類似者。
在另一實施例中，半導體生產製程包含一或多個疊對誤差製程408。例如，一或多個疊對誤差製程408可藉由將板理論應用於晶圓幾何表徵量測而判定疊對誤差。藉由另一實例，一或多個疊對誤差製程408可在一或多個微影製程402、一或多個前側膜製程404及/或一或多個背側膜製程406之後。
在另一實施例中，可經由一前饋迴路或一回饋迴路基於膜力/應力、平面內位移及/或疊對誤差調整操作配方、一或多個製程工具102及/或表徵子系統106之一或多個工具之一或多者。
對使用晶圓幾何度量及應用板理論用於疊對誤差判定及半導體製程控制之一描述可見於K. T. Turner等人之Predicting Displacements and Overlay Errors Due to Wafer Deformation During Chucking on Lithography Scanners (2010年之Journal of Micro/Nanolithography, MEMS, and MOEMS (JM3), 8(4), p. 043015)中，其之全文以引用的方式併入本文中。另外，對使用晶圓幾何度量及應用板理論用於疊對誤差判定及半導體製程控制之一描述可見於T. A. Brunner等人之Characterization of Wafer Geometry and Overlay Error on Silicon Wafers with Nonuniform Stress (2013年之Journal of Micro/Nanolithography, MEMS, and MOEMS (JM3) 0001, 12(4):043002-043002)中，其之全文以引用的方式併入本文中。此外，對使用晶圓幾何度量及應用板理論用於疊對誤差判定及半導體製程控制之一描述可見於D. Owen之Stress Inspection for Overlay Characterization (2013年之Proceedings of SPIE，第8681卷，p. 86812T)中，其之全文以引用的方式併入本文中。
對估計藉由膜製程誘導之膜力及對應IPD之方法之一描述可見於J. Gong等人之Determining Local Residual Stresses from High Resolution Wafer Geometry Measurements (2013年之Journal of Vacuum Science & Technology B (JVST B) 31，050205)中，其之全文以引用的方式併入本文中。另外，對估計藉由膜製程誘導之膜力及對應IPD之方法之一描述可見於在2016年5月31日發佈之美國專利第9,354,526號，其之全文以引用的方式併入本文中。
對經由先進IPD及/或FEM估計藉由膜製程誘導之膜力及對應IPD之方法之一描述可見於K. T. Turner等人之Monitoring Process-Induced Overlay Errors Through High Resolution Wafer Geometry Measurements (2014年之Proceedings of SPIE，第9050卷，p. 905013)中，其之全文以引用的方式併入本文中。另外，對經由先進IPD及/或FEM估計藉由膜製程誘導之膜力及對應IPD之方法之一描述可見於T. A. Brunner等人之Patterned wafer Geometry (PWG) Metrology for Improving Process-Induced Overlay and Focus Problems (2016年之Proceedings of SPIE，第9780卷，p. 97800W)中，其之全文以引用的方式併入本文中。
大體上參考圖4A至圖9，半導體生產製程包含一或多個晶圓幾何表徵製程。在一項實施例中，在層生產開始時、在一第一微影製程402之前完成一組一或多個晶圓幾何表徵製程410。在另一實施例中，在層生產結束時、在一額外微影製程402之前完成一組一或多個晶圓幾何表徵製程412。
現參考圖4A，半導體生產製程400包含一或多個中間晶圓幾何表徵製程。例如，半導體生產製程400可經由干涉儀工具108執行。在一項實施例中，半導體生產製程400包含在一或多個離散背側膜製程406之前之一組一或多個晶圓幾何表徵製程414。在另一實施例中，半導體生產製程400包含在一或多個離散背側膜製程406之後之一組一或多個晶圓幾何表徵製程416。在此方面，一或多個晶圓幾何表徵製程414、416可在一單一表徵製程中表徵一或多個離散背側膜製程406對樣本104之膜力/應力之總效應。
現參考圖4B，半導體生產製程420包含一或多個中間晶圓幾何表徵製程。例如，半導體生產製程420可經由干涉儀工具108執行。在一項實施例中，半導體生產製程420包含在一或多個離散背側膜製程406之前之一組一或多個晶圓幾何表徵製程422。在另一實施例中，半導體生產製程420包含在一或多個離散背側膜製程406之各離散背側膜製程406之後之一組一或多個晶圓幾何表徵製程424。在此方面，一或多個晶圓幾何表徵製程422、424可歸因於晶圓幾何表徵製程之數目增加而以循環時間為代價表徵一或多個離散背側膜製程406之各離散背側膜製程406分別對樣本104之膜力/膜應力之效應。
現參考圖5A，除了一或多個晶圓幾何表徵製程410、412之外，半導體生產製程500亦包含一或多個中間膜性質(TNK)表徵製程。例如，一或多個晶圓幾何表徵製程410、412可經由干涉儀工具108執行，而一或多個TNK表徵製程可經由反射模式表徵工具110執行。在一項實施例中，半導體生產製程500包含在一或多個離散背側膜製程406之前之一組一或多個TNK表徵製程502。在另一實施例中，半導體生產製程500包含在一或多個離散背側膜製程406之後之一組一或多個TNK表徵製程504。在此方面，一或多個TNK表徵製程502、504可在一單一TNK表徵製程中表徵該組一或多個離散背側膜製程406對樣本104之膜力/應力之總效應。
現參考圖5B，除了一或多個晶圓幾何表徵製程410、412之外，半導體生產製程510亦包含一或多個中間TNK表徵製程。例如，一或多個晶圓幾何表徵製程410、412可經由干涉儀工具108執行，而一或多個TNK表徵製程可經由反射模式表徵工具110執行。在一項實施例中，半導體生產製程510包含在一或多個離散背側膜製程406之前之一組一或多個TNK表徵製程512。在另一實施例中，半導體生產製程510包含在一或多個離散背側膜製程406之各離散背側膜製程406之後之一組一或多個TNK表徵製程514。在此方面，一或多個TNK表徵製程512、514可歸因於TNK表徵製程之數目增加而以循環時間為代價表徵一或多個離散背側膜製程406之各離散背側膜製程分別對樣本104之膜力/應力之效應。
本文中應注意，膜力可定義為膜厚度(t)與膜應力之乘積。另外，本文中應注意，跨一樣本104之膜應力之變動與跨樣本104之膜中之折射率之實數分量(n)及折射率之複數分量(k)的變動係直接相關的。圖6A至圖6C大體上經由數個測試案例之圖集繪示該直接關係。
圖6A繪示一第一測試案例，其中膜應力集中於一樣本之左下方。在第一測試案例中，在圖600中繪示自參考資料模擬之膜力，而在圖610中繪示自表徵估計之膜力。第一測試案例中之模擬膜力與估計膜力具有在圖620中繪示之大約0.90之一相關性R2 。
圖6B繪示一第二測試案例，其中膜應力集中於一樣本之右上方。在第二測試案例中，在圖630中繪示自參考資料模擬之膜力，而在圖640中繪示自表徵估計之膜力。第二測試案例中之模擬膜力與估計膜力具有在圖650中繪示之大約0.84之一相關性R2 。
圖6C繪示一第三測試案例，其中膜應力集中於一樣本之左上方。在第三測試案例中，在圖660中繪示自參考資料模擬之膜力，而在圖670中繪示自表徵估計之膜力。第三測試案例中之模擬膜力與估計膜力具有在圖680中繪示之大約0.82之一相關性R2 。
因而，可針對對於一校準樣本集獲得之參考資料校準一樣本104之折射率，且可利用經由反射模式表徵工具110獲得之折射率之實數分量(n)及折射率之複數分量(k)表徵來估計膜應力。另外，可自從折射率之實數分量(n)及折射率之複數分量(k)估計之膜應力與膜厚度(t)之乘積判定樣本104之膜力。在此方面，可使用自TNK量測值判定之經估計膜力來估計IPD (例如，經由有限元素分析模型(FEM)或類似者)。
對經由FEM自膜力估計IPD之一描述可見於K. T. Turner等人之Monitoring Process-Induced Overlay Errors Through High Resolution Wafer Geometry Measurements (2014年之Proceedings of SPIE，第9050卷，p. 905013)中，其之全文先前以引用的方式併入本文中。另外，對經由FEM自膜力估計IPD之一描述可見於K. T. Turner等人之Models to Relate Wafer Geometry Measurements to In-Plane Distortion of Wafers (2016年之Journal of Micro/Nanolithography, MEMS, and MOEMS (JM3), 15(2), p. 021404)中，其之全文以引用的方式併入本文中。
現參考圖7A，除了一或多個晶圓幾何表徵製程410、412之外，半導體生產製程700亦包含一或多個中間強度譜(IS)表徵製程。例如，一或多個晶圓幾何表徵製程410、412可經由干涉儀工具108執行，而一或多個IS表徵製程可經由反射模式表徵工具110執行。在一項實施例中，半導體生產製程700包含在一或多個離散背側膜製程406之前之一組一或多個IS表徵製程702。在另一實施例中，半導體生產製程700包含在一或多個離散背側膜製程406之後之一組一或多個IS表徵製程704。在此方面，一或多個IS表徵製程702、704可在一單一IS表徵製程中表徵一或多個離散背側膜製程406對樣本104之膜力/應力之總效應。
現參考圖7B，除了一或多個晶圓幾何表徵製程410、412之外，半導體生產製程710亦包含一或多個中間IS表徵製程。例如，一或多個晶圓幾何表徵製程410、412可經由干涉儀工具108執行，而一或多個IS表徵製程可經由反射模式表徵工具110執行。在一項實施例中，半導體生產製程710包含在一或多個離散背側膜製程406之前之一組一或多個IS表徵製程712。在另一實施例中，半導體生產製程710包含在一或多個離散背側膜製程406之各離散背側膜製程406之後之一組一或多個IS表徵製程714。在此方面，一或多個IS表徵製程712、714可歸因於IS表徵製程之數目增加而以循環時間為代價表徵一或多個離散背側膜製程406之各離散背側膜製程分別對樣本104之膜力/應力之效應。
本文中應注意，IS表徵包含估計一樣本104之膜厚度(t)、折射率之實數分量(n)及折射率之複數分量(k)所需之資訊。在此方面，IS表徵製程可導致估計膜力所需之資訊，類似於TNK表徵製程。
圖8A及圖8B大體上繪示用於本發明之目的之一基於學習之製程之階段。在一項實施例中，可實施基於學習之製程(例如，線性迴歸、神經網路、深度神經網路或類似者)以基於IS表徵預測膜力。
在一訓練階段800中，如圖8A中繪示，將IS表徵及膜力參考資料輸入至一學習演算法中。例如，IS表徵及/或膜力參考資料可包含多種類型之膜及/或樣本之資料。學習演算法基於經輸入IS表徵及膜力參考資料產生一學習模型。
在一測試/生產階段810中，如圖8B中繪示，將IS表徵輸入至學習模型中。學習模型基於經輸入IS表徵產生一估計膜力，估計膜力隨後可用於估計IPD。
對基於學習之製程之一描述可見於D. C. Montgomery等人之Introduction to Linear Regression Analysis (2001年之New York: Wiley)中，其之全文以引用的方式併入本文中。另外，對基於學習之製程之一描述可見於I. Goodfellow等人之Deep Learning (2016年之The MIT Press)中，其之全文以引用的方式併入本文中。
現參考圖9，除了一或多個晶圓幾何表徵製程410、412之外，半導體生產製程900亦包含一或多個中間TNK表徵製程及/或一或多個IS表徵製程。例如，一或多個晶圓幾何表徵製程410、412可經由干涉儀工具108執行，而一或多個TNK表徵製程及/或一或多個IS表徵製程可經由反射模式表徵工具110執行。在一項實施例中，半導體生產製程900包含在層生產結束時、在額外微影製程402之前且與一或多個晶圓幾何表徵製程412同時之一組一或多個TNK表徵製程及/或一或多個IS表徵製程902。在另一實施例中，半導體生產製程900包含在層生產開始時、在第一微影製程402之前且與一或多個晶圓幾何表徵製程410同時之一組一或多個TNK表徵製程及/或一或多個IS表徵製程904。本文中應注意，可除了一或多個TNK表徵製程及/或一或多個IS表徵製程902之外亦執行一或多個TNK表徵製程及/或一或多個IS表徵製程904，或可執行一或多個TNK表徵製程及/或一或多個IS表徵製程904作為一或多個TNK表徵製程及/或一或多個IS表徵製程902之一替代。
本文中應注意，一反射模式表徵製程(例如，反射量測、光譜橢圓偏光量測或類似者)之操作原理容許經由一單一表徵製程獲得多個膜堆疊(例如，離散前側膜、離散背側膜或類似者)之膜性質。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
現參考圖10，半導體生產製程1000包含一或多個TNK表徵製程及/或一或多個IS表徵製程來代替一或多個晶圓幾何表徵製程410、412。例如，一或多個TNK表徵製程及/或一或多個IS表徵製程可經由反射模式表徵工具110執行。在一項實施例中，半導體生產製程1000包含在層生產開始時、在第一微影製程402之前之一組一或多個TNK表徵製程及/或一或多個IS表徵製程1002。在另一實施例中，半導體生產製程1000包含在層生產結束時、在額外微影製程402之前之一組一或多個TNK表徵製程及/或一或多個IS表徵製程1004。
本文中應注意，半導體生產製程1000包含經執行以獲得用於校準(舉例而言，如用於半導體生產製程500、510、700、710中)及/或模型訓練(舉例而言，如用於半導體生產製程900中)之參考資料的一或多個晶圓幾何表徵製程。在此方面，除任何校準製程及/或模型訓練製程以外，僅經由一或多個TNK表徵及/或一或多個IS表徵1002、1004獲得樣本之膜力表徵而不具有晶圓幾何表徵製程。
儘管本發明之實施例係關於如圖10中繪示之半導體生產製程1000，然本文中應注意，半導體生產製程400、420、500、510、700、710、900之任一者可經修改及/或經調整以除了一或多個晶圓幾何表徵製程410、412之外亦包含一或多個TNK表徵製程及/或一或多個IS表徵製程1002、1004，或包含一或多個TNK表徵製程及/或一或多個IS表徵製程1002、1004來代替一或多個晶圓幾何表徵製程410、412。因此，上文描述不應被解釋為對本發明之範疇之一限制，而是僅為一繪示。
儘管本發明之實施例係關於一或多個前側膜製程404及一或多個背側膜製程406，其中一或多個背側膜製程406係離散背側膜製程，然一或多個膜沈積製程可包含同時或實質上同時處理之一或多個並行背側膜製程及前側膜製程。本文中應注意，一或多個並行背側膜製程可無意間處理而作為前側膜製程之一副產物(例如，一熔爐中之熱生長等)。
大體上參考圖11A及圖11B，其等繪示根據本發明之一或多項實施例之半導體生產製程期間之製程誘導位移表徵。
在一項實施例中，半導體生產製程包含一或多個並行膜製程1102。例如，半導體生產製程1100可包含高達N數目個並行膜製程1102。在另一實施例中，半導體生產製程包含一或多個半導體表徵製程。在另一實施例中，半導體表徵製程包含監測及控制膜力/應力誘導之平面內位移之一或多個半導體表徵製程。例如，半導體表徵製程可量測以下各者之變化：晶圓幾何形狀(WG)/經圖案化晶圓幾何形狀(PWG)；膜性質(TNK)，包含厚度(t)、折射率之實數分量(n)及折射率之複數分量(k)；及/或強度譜(IS)。
現參考圖11A，半導體生產製程1100包含一或多個中間表徵製程。例如，半導體生產製程1100可經由干涉儀工具108及/或反射模式表徵工具110執行。在一項實施例中，半導體生產製程1100包含在一或多個並行膜製程1102之前之一組一或多個表徵製程1104。在另一實施例中，半導體生產製程1100包含在一或多個並行膜製程1102之後之一組一或多個表徵製程1106。在此方面，一或多個表徵製程1104、1106可在一單一IS表徵製程中表徵一或多個並行膜製程1102對樣本104之膜力/應力之總效應。
現參考圖11B，半導體生產製程1110包含一或多個中間表徵製程。例如，半導體生產製程1110可經由干涉儀工具108及/或反射模式表徵工具110執行。在一項實施例中，半導體生產製程1110包含在一或多個並行膜製程1102之前之一組一或多個表徵製程1112。在另一實施例中，半導體生產製程1110包含在一或多個並行膜製程1102之各並行膜製程1102之後之一組一或多個表徵製程1114。在此方面，一或多個表徵製程1112、1114可歸因於表徵製程之數目增加而以循環時間為代價表徵一或多個並行膜製程1102之各並行膜製程1102分別對樣本104之膜力/膜應力之效應。
本發明之優點包含一種用於半導體生產期間之製程誘導位移表徵之系統及方法。本發明之優點亦包含經由半導體製作期間之晶圓幾何表徵製程、膜性質表徵製程及/或強度譜表徵製程之一或多者來估計由膜製程誘導之IPD。本發明之優點亦包含經由在多個步驟處整合表徵技術且隨後消除表徵而改良循環時間，從而容許經由一單一表徵製程表徵多個膜堆疊。本發明之優點亦包含基於一經估計膜力及/或平面內位移控制製程工具及/或表徵工具。
熟習此項技術者將認知，最先進技術已進展至系統之態樣之硬體、軟體及/或韌體實施方案之間幾乎沒有區別之地步；硬體、軟體及/或韌體之使用一般(但非始終，因為在某些內容背景中，硬體與軟體之間之選擇可能變得重要)為表示成本對效率權衡之一設計選擇。熟習此項技術者將瞭解，存在可藉由其實現本文中描述之製程及/或系統及/或其他技術之多種工具(例如，硬體、軟體及/或韌體)，且較佳工具將隨著部署製程及/或系統及/或其他技術之內容背景而變化。例如，若一實施者判定速度及準確度係最重要的，則實施者可選取一主要硬體及/或韌體工具；或者，若靈活性係最重要的，則實施者可選取一主要軟體實施方案；或又或者，實施者可選取硬體、軟體及/或韌體之某一組合。因此，存在可藉由其實現本文中描述之製程及/或裝置及/或其他技術之數種可能工具，其中無一者本質上優於其他工具，此係因為待利用之任何工具係取決於其中將部署工具之內容背景及實施者之特定關注(例如，速度、靈活性或可預測性) (其等之任一者可變化)的一選擇。熟習此項技術者將認知，實施方案之光學態樣通常將採用光學定向硬體、軟體及/或韌體。
在本文中描述之一些實施方案中，邏輯及類似實施方案可包含軟體或其他控制結構。例如，電子電路可具有經構造且經配置以實施如本文中描述之各種功能之一或多個電流路徑。在一些實施方案中，一或多個媒體可經組態以在此等媒體保存或傳輸可操作以如本文中描述般執行之裝置可偵測指令時承載一裝置可偵測實施方案。例如，在一些變體中，實施方案可包含諸如藉由執行與本文中描述之一或多個操作有關之一或多個指令之一接收或一傳輸而更新或修改現有軟體或韌體、或閘陣列或可程式化硬體。替代地或另外，在一些變體中，一實施方案可包含專用硬體、軟體、韌體組件及/或執行或以其他方式調用專用組件之通用組件。可藉由如本文中描述之有形傳輸媒體之一或多個例項視需要藉由封包傳輸或以其他方式在不同時間透過分佈式媒體傳遞而傳輸規範或其他實施方案。
替代地或另外，實施方案可包含執行一專用指令序列或調用電路以啟用、觸發、協調、請求或以其他方式引起本文中描述之實際上任何功能操作之一或多次發生。在一些變體中，可將本文中之操作或其他邏輯描述表達為原始程式碼且將其編譯或以其他方式調用為一可執行指令序列。在一些內容背景中，例如，實施方案可完全或部分藉由原始程式碼(諸如C++)或其他程式碼序列提供。在其他實施方案中，可將使用市售技術及/或此項技術中之技術之原始程式碼或其他程式碼實施方案編譯/實施/轉譯/轉換成一高階描述符語言(例如，最初以C、C++、python、Ruby on Rails、Java、PHP、.NET或Node.js程式設計語言實施所描述技術，且此後將程式設計語言實施方案轉換成一可邏輯合成語言實施方案、一硬體描述語言實施方案、一硬體設計模擬實施方案及/或(若干)其他此等類似表達模式)。例如，一邏輯表達(例如，電腦程式設計語言實施方案)之一些或全部可表現為一Verilog類型硬體描述(例如，經由硬體描述語言(HDL)及/或極高速積體電路硬體描述符語言(VHDL))或表現為接著可用於產生具有硬體之一實體實施方案之其他電路模型(例如，一特定應用積體電路)。鑒於此等教示，熟習此項技術者將認知如何獲得、組態及最佳化適合傳輸或運算元素、材料供應、致動器或其他結構。
前述詳細描述已經由使用方塊圖、流程圖及/或實例闡述裝置及/或製程之各項實施例。只要此等方塊圖、流程圖及/或實例含有一或多個功能及/或操作，此項技術者便將瞭解，可藉由廣範圍之硬體、軟體、韌體或其等之實際上任何組合個別地及/或共同地實施此等方塊圖、流程圖或實例內之各功能及/或操作。在一項實施例中，本文中描述之標的物之數個部分可經由特定應用積體電路(ASIC)、場可程式化閘陣列(FPGA)、數位信號處理器(DSP)或其他整合格式實施。然而，熟習此項技術者將認知，本文中揭示之實施例之一些態樣可完全或部分在積體電路中等效地實施為運行於一或多個電腦上之一或多個電腦程式(例如，作為運行於一或多個電腦系統上之一或多個程式)、作為運行於一或多個處理器上之一或多個程式(例如，作為運行於一或多個微處理器上之一或多個程式)、作為韌體或作為其等之實際上任何組合，且將認知，鑒於本發明，設計電路及/或寫入用於軟體及/或韌體之程式碼將完全在熟習此項技術者之技能範疇內。另外，熟習此項技術者將瞭解，本文中描述之標的物之機制能夠以多種形式分佈為一程式產品，且本文中描述之標的物之一闡釋性實施例適用而於用於實際上實行分佈之信號承載媒體之特定類型無關。一信號承載媒體之實例包含但不限於以下各者：一可記錄類型媒體，諸如一軟碟、一硬碟機、一光碟(CD)、一數位視訊磁碟(DVD)、一數位磁帶、一電腦記憶體等；及一傳輸類型媒體，諸如一數位及/或一類比通信媒體(例如，一光纖纜線、一波導、一有線通信鏈路、一無線通信鏈路(例如，傳輸器、接收器、傳輸邏輯、接收邏輯等)等)。
在一般意義上，熟習此項技術者將認知，可藉由各種類型之機電系統個別地及/或共同地實施本文中描述之各項實施例，該等機電系統具有：廣範圍之電組件(諸如硬體、軟體、韌體及/或其等之實際上任何組合)；及可賦予機械力或運動之廣範圍之組件(諸如剛性體、彈簧或扭轉體、液壓裝置、電磁致動裝置及/或其等之實際上任何組合)。因此，如本文中所使用，「機電系統」包含但不限於：與一環能器(例如，一致動器、一馬達、一壓電晶體、一微機電系統(MEMS)等)可操作地耦合之電路；具有至少一個離散電路之電路；具有至少一個積體電路之電路；具有至少一個特定應用積體電路之電路；形成藉由一電腦程式組態之一通用運算裝置(例如，藉由至少部分實行本文中描述之製程及/或裝置之一電腦程式組態的一通用電腦，或藉由至少部分實行本文中描述之製程及/或裝置之一電腦程式組態的一微處理器)之電路；形成一記憶體裝置(例如，記憶體形式(例如，隨機存取、快閃、唯讀等))之電路；形成一通信裝置(例如，一數據機、通信開關、光電設備等)之電路；及/或任何非電氣類似物(諸如光學或其他類似物)。熟習此項技術者亦將瞭解，機電系統之實例包含但不限於多種消費性電子系統、醫療裝置以及其他系統，諸如機動運輸系統、工廠自動化系統、安全系統及/或通信/運算系統。熟習此項技術者將認知，除非上下文可另有指示，否則如本文中使用之機電系統不一定限於具有電致動及機械致動兩者之一系統。
在一般意義上，熟習此項技術者將認知，本文中描述之可藉由廣範圍之硬體、軟體、韌體及/或其等之任何組合個別及/或共同實施的各項態樣可被視為由各種類型之「電路」組成。因此，如本文中所使用，「電路」包含但不限於：具有至少一個離散電路之電路；具有至少一個積體電路之電路；具有至少一個特定應用積體電路之電路；形成藉由一電腦程式組態之一通用運算裝置(例如，藉由至少部分實行本文中描述之製程及/或裝置之一電腦程式組態的一通用電腦，或藉由至少部分實行本文中描述之製程及/或裝置之一電腦程式組態的一微處理器)之電路；形成一記憶體裝置(例如，記憶體形式(例如，隨機存取、快閃、唯讀等))之電路；及/或形成一通信裝置(例如，一數據機、通信開關、光電設備等)之電路。熟習此項技術者將認知，可以一類比或數位方式或其等之某一組合實施本文中描述之標的物。
熟習此項技術者將認知，本文中描述之裝置及/或製程之至少一部分可整合至一資料處理系統中。熟習此項技術者將認知，一資料處理系統一般包含以下之一或多者：一系統單元外殼、一視訊顯示裝置、記憶體(諸如揮發性或非揮發性記憶體)、處理器(諸如微處理器或數位信號處理器)、運算實體(諸如作業系統、驅動程式、圖形使用者介面及應用程式)、一或多個互動裝置(例如，一觸控墊、一觸控螢幕、一天線等)，及/或包含回饋迴路及控制馬達(例如，用於感測位置及/或速度之回饋；用於移動及/或調整組件及/或數量之控制馬達)之控制系統。一資料處理系統可利用適合市售組件(諸如通常在資料運算/通信及/或網路運算/通信系統中找到之組件)實施。
熟習此項技術者將認知，為概念上清楚起見，本文中描述之組件(例如，操作)、裝置、物件及伴隨其等之論述係用作實例，且預期各種組態修改。因此，如本文中所使用，所闡述之特定範例及隨附論述意欲表示其等之更一般類別。一般而言，使用任何特定範例意欲表示其類別，且不包含特定組件(例如，操作)、裝置及物件不應被視為限制性。
儘管本文中將一使用者描述為一單一人物，然熟習此項技術者將瞭解，除非上下文另有指示，否則使用者可表示一人類使用者、一機器人使用者(例如，運算實體)及/或其等之實質上任何組合(例如，一使用者可由一或多個機器人代理輔助)。熟習此項技術者將瞭解，一般而言，除非上下文另有指示，否則使用者可被稱為「發送者」及/或其他實體定向之術語，如此等術語在本文中使用般。
關於本文中之實質上任何複數及/或單數術語之使用，熟習此項技術者可在適於上下文及/或應用時自複數轉變為單數及/或自單數轉變為複數。為清楚起見，本文中未明確闡述各種單數/複數置換。
本文中描述之標的物有時繪示含於不同其他組件內或與不同其他組件連接之不同組件。應瞭解，此等所描繪架構僅為例示性的，且事實上可實施達成相同功能性之許多其他架構。在概念意義上，用於達成相同功能性之任何組件配置經有效「相關聯」使得達成所要功能性。因此，在本文中經組合以達成一特定功能性之任兩個組件可被視為彼此「相關聯」使得達成所要功能性，而不管架構或中間組件為何。同樣地，如此相關聯之任兩個組件亦可被視為彼此「可操作地連接」或「可操作地耦合」以達成所要功能性，且能夠如此相關聯之任兩個組件亦可被視為彼此「可操作地耦合」以達成所要功能性。可操作地耦合之特定實例包含但不限於可實體配合及/或實體互動之組件、及/或可無線互動及/或無線互動之組件、及/或邏輯互動及/或可邏輯互動之組件。
在一些例項中，一或多個組件在本文中可被稱為「經組態以」、「可組態以」、「可操作(operable/operative)以」、「經調適/可調適」、「能夠」、「可符合/符合」等。熟習此項技術者將認知，除非上下文另有要求，否則此等術語(例如，「經組態以」)一般可涵蓋作用中狀態組件及/或非作用狀態組件及/或備用狀態組件。
雖然已展示及描述本文中描述之本發明標的物之特定態樣，但熟習此項技術者將瞭解，基於本文中之教示，可作出改變及修改而不脫離本文中描述之標的物及其較廣態樣，且因此，隨附發明申請專利範圍欲將如在本文中描述之標的物之真實精神及範疇內之全部此等改變及修改涵蓋於其等之範疇內。此項技術者將瞭解，一般而言，在本文中及尤其隨附發明申請專利範圍(例如，隨附發明申請專利範圍之主體)中使用之術語一般意欲作為「開放式」術語(例如，術語「包含(including)」應被解釋為「包含但不限於」，術語「具有」應被解釋為「至少具有」，術語「包含(includes)」應解釋為「包含但不限於」，等等)。此項技術者進一步將瞭解，若預期一引入請求項敘述之特定數目，則將在該請求項中明確敘述此一意圖，且在缺乏此敘述之情況下不存在此意圖。例如，為幫助理解，以下隨附發明申請專利範圍可含有引入性片語「至少一個」及「一或多個」之使用以引入請求項敘述。然而，即使在相同請求項包含引入性片語「一或多個」或「至少一個」及諸如「一」或「一個」之不定冠詞(例如，「一」及/或「一個」通常應被解釋為意謂「至少一個」或「一或多個」)時，仍不應將此等片語之使用理解為暗示藉由不定冠詞「一」或「一個」引入之一請求項敘述將含有此引入請求項敘述之任何特定請求項限於僅含有一個此敘述之請求項；此對於用於引入請求項敘述之定冠詞的使用同樣適用。另外，即使明確敘述一引入請求項敘述之特定數目，熟習此項技術者仍將認知，此敘述通常應被解釋為意謂至少所敘述數目個(例如，裸露敘述「兩個敘述」而無其他修飾語通常意謂至少兩個敘述，或兩個或更多個敘述)。此外，在使用類似於「A、B及C之至少一者等」之一慣例的該等例項中，一般在熟習此項技術者將理解該慣例之意義上預期此一構造(例如，「具有A、B及C之至少一者之一系統」將包含但不限於僅具有A、僅具有B、僅具有C、同時具有A及B、同時具有A及C、同時具有B及C及/或同時具有A、B及C等等之系統)。在使用類似於「A、B或C之至少一者等」之慣例的該等例項中，一般在熟習此項技術者將理解該慣例之意義上預期此一構造(例如，「具有A、B或C之至少一者之一系統」將包含但不限於僅具有A、僅具有B、僅具有C、同時具有A及B、同時具有A及C、同時具有B及C，及/或同時具有A、B及C等等之系統)。此項技術者進一步將瞭解，通常，無論是在描述、申請專利範圍還是圖式中，呈現兩個或更多個替代項之轉折詞及/或片語應被理解為考量包含其中一項、任一項或兩項之可能性，除非上下文另有指示。例如，片語「A或B」通常將理解為包含「A」或「B」或「A及B」之可能性。
關於隨附發明申請專利範圍，熟習此項技術者將瞭解其中所敘述之操作一般可以任何順序執行。再者，儘管以一(若干)序列呈現各種操作流程，然應瞭解，可以除所繪示之順序之外之其他順序執行各種操作或可同時執行各種操作。除非上下文另有指示，否則此等替代排序之實例可包含重疊、交錯、間斷、重新排序、增量、預備、補充、同時、反向或其他變體排序。此外，除非上下文另有指示，否則如「回應於」、「與…有關」或其他過去式形容詞之術語一般並不意欲排除此等變體。
儘管已繪示本發明之特定實施例，然應明白，熟習此項技術者可在不脫離前述揭示內容之範疇及精神及情況下進行本發明之各種修改及實施例。據信，藉由前文描述將理解本發明及其許多伴隨優點，且將明白，可在不脫離所揭示標的物或不犧牲全部其材料優點之情況下作出組件之形式、構造及配置上之各種改變。所描述之形式僅為說明性的且以下發明申請專利範圍意欲涵蓋及包含此等改變。因此，本發明之範疇應僅受隨附於其之發明申請專利範圍限制。
100‧‧‧系統 102‧‧‧製程工具 104‧‧‧樣本 106‧‧‧表徵子系統 108‧‧‧干涉儀工具 110‧‧‧反射模式表徵工具 112‧‧‧控制器 114‧‧‧處理器 116‧‧‧記憶體 118‧‧‧程式指令 120‧‧‧使用者介面 202a‧‧‧干涉儀 202b‧‧‧干涉儀 204‧‧‧照明源/照明器 206a‧‧‧光纖 206b‧‧‧光纖 208a‧‧‧干涉儀輸入端 208b‧‧‧干涉儀輸入端 210a‧‧‧偏光光束分離器 210b‧‧‧偏光光束分離器 212a‧‧‧四分之一波片 212b‧‧‧四分之一波片 214a‧‧‧透鏡 214b‧‧‧透鏡 216a‧‧‧參考平面 216b‧‧‧參考平面 218a‧‧‧參考平面之表面 218b‧‧‧參考平面之表面 220‧‧‧腔 222a‧‧‧樣本之表面 222b‧‧‧樣本之表面 224a‧‧‧透鏡 224b‧‧‧透鏡 226a‧‧‧偵測器 226b‧‧‧偵測器 302‧‧‧照明源/照明器 304‧‧‧偵測器 400‧‧‧半導體生產製程 402‧‧‧微影製程 404‧‧‧前側膜製程 406‧‧‧背側膜製程 408‧‧‧疊對誤差製程 410‧‧‧晶圓幾何表徵製程 412‧‧‧晶圓幾何表徵製程 414‧‧‧晶圓幾何表徵製程 416‧‧‧晶圓幾何表徵製程 420‧‧‧半導體生產製程 422‧‧‧晶圓幾何表徵製程 424‧‧‧晶圓幾何表徵製程 500‧‧‧半導體生產製程 502‧‧‧膜性質(TNK)表徵製程 504‧‧‧膜性質(TNK)表徵製程 510‧‧‧半導體生產製程 512‧‧‧膜性質(TNK)表徵製程 514‧‧‧膜性質(TNK)表徵製程 600‧‧‧圖 610‧‧‧圖 620‧‧‧圖 630‧‧‧圖 640‧‧‧圖 650‧‧‧圖 660‧‧‧圖 670‧‧‧圖 680‧‧‧圖 700‧‧‧半導體生產製程 702‧‧‧強度譜(IS)表徵製程 704‧‧‧強度譜(IS)表徵製程 710‧‧‧半導體生產製程 712‧‧‧強度譜(IS)表徵製程 714‧‧‧強度譜(IS)表徵製程 800‧‧‧訓練階段 810‧‧‧測試/生產階段 900‧‧‧半導體生產製程 902‧‧‧膜性質(TNK)表徵製程及/或強度譜(IS)表徵製程 904‧‧‧膜性質(TNK)表徵製程及/或強度譜(IS)表徵製程 1000‧‧‧半導體生產製程 1002‧‧‧膜性質(TNK)表徵製程及/或強度譜(IS)表徵製程/膜性質(TNK)表徵及/或強度譜(IS)表徵 1004‧‧‧膜性質(TNK)表徵製程及/或強度譜(IS)表徵製程/膜性質(TNK)表徵及/或強度譜(IS)表徵 1100‧‧‧半導體生產製程 1102‧‧‧並行膜製程 1104‧‧‧表徵製程 1106‧‧‧表徵製程 1110‧‧‧半導體生產製程 1112‧‧‧表徵製程 1114‧‧‧表徵製程
熟習此項技術者藉由參考附圖可更佳理解本發明之許多優點，其中： 圖1繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵的一系統之一簡化方塊圖； 圖2A繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵之一系統的一干涉儀工具之一簡化示意圖； 圖2B繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵之一系統之一干涉儀工具的一腔之一簡化示意圖； 圖2C繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵之一系統之一干涉儀工具的一腔之一簡化示意圖； 圖3繪示根據本發明之一或多項實施例之用於半導體生產期間之製程誘導位移表徵之一系統的一反射模式表徵工具之一簡化示意圖； 圖4A繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖4B繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖5A繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖5B繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖6A繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵的一測試案例之一圖集； 圖6B繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵的一測試案例之一圖集； 圖6C繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵的一測試案例之一圖集； 圖7A繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖7B繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖8A繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵的一訓練階段之一簡化方塊圖； 圖8B繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵的一測試/生產階段之一簡化方塊圖； 圖9繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖10繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖； 圖11A繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖；及 圖11B繪示根據本發明之一或多項實施例之半導體生產期間之製程誘導位移表徵之一簡化方塊圖。
100‧‧‧系統
102‧‧‧製程工具
104‧‧‧樣本
106‧‧‧表徵子系統
108‧‧‧干涉儀工具
110‧‧‧反射模式表徵工具
112‧‧‧控制器
114‧‧‧處理器
116‧‧‧記憶體
118‧‧‧程式指令
120‧‧‧使用者介面

Claims (40)

  1. 一種系統，其包括： 一控制器，其中該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體，其中該一或多個處理器經組態以執行該一或多個程式指令集，其中該一或多個程式指令集經組態以引起該一或多個處理器： 在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程； 在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程； 基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者；及 經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能， 其中至少該第一表徵製程或至少該額外表徵製程之至少一者包括一或多個膜性質表徵製程或一或多個強度譜表徵製程之至少一者。
  2. 如請求項1之系統，其中該一或多個膜性質表徵製程經組態以表徵經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之該至少一個離散背側膜之一厚度、一折射率之一實數分量或該折射率之一複數分量之至少一者。
  3. 如請求項1之系統，其中該一或多個表徵子系統包括經組態對該半導體晶圓執行該一或多個膜性質表徵製程或該一或多個強度譜表徵製程之至少一者的至少一個反射模式表徵工具。
  4. 如請求項3之系統，其中至少該第一表徵製程及至少該額外表徵製程進一步包括該半導體晶圓上之一或多個晶圓幾何表徵製程。
  5. 如請求項4之系統，其中該一或多個表徵子系統包括經組態以對該半導體晶圓執行該一或多個晶圓幾何表徵製程之至少一個干涉儀工具。
  6. 如請求項5之系統，其中該至少一個反射模式表徵工具及該至少一個干涉儀工具係該表徵子系統內之整合表徵工具。
  7. 如請求項5之系統，其中該至少一個反射模式表徵工具及該至少一個干涉儀工具係該表徵子系統內之獨立表徵工具。
  8. 如請求項4之系統，其中該至少一個製程工具經組態以對該半導體晶圓執行該一或多個製作製程。
  9. 如請求項8之系統，其中該至少一個製程工具包括經組態以對該半導體晶圓執行一或多個離散前側膜沈積製程之至少一個膜沈積工具。
  10. 如請求項8之系統，其中該至少一個製程工具包括經組態以對該半導體晶圓執行一或多個離散背側膜沈積製程之至少一個膜沈積工具。
  11. 如請求項8之系統，其中該至少一個製程工具包括經組態以對該半導體晶圓執行一或多個微影製程之至少一個微影工具。
  12. 如請求項11之系統，其中該一或多個程式指令集進一步經組態以引起該一或多個處理器： 經由該前饋迴路或該回饋迴路之至少一者將該該膜力或該一或多個平面內位移之至少一者提供至該一或多個表徵子系統以改良至少該第一表徵製程或至少該額外表徵製程之效能。
  13. 如請求項11之系統，其中該一或多個程式指令集經組態以引起該一或多個處理器： 執行至少該第一表徵製程，包含： 在該一或多個微影製程之至少一者之前執行該一或多個晶圓幾何表徵製程之至少一者；及 在該一或多個微影製程之該至少一者之後且在該至少一個離散背側膜沈積製程之前執行該一或多個膜性質表徵製程之至少一者；及 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後且在該一或多個微影製程之至少一額外微影製程之前執行該一或多個膜性質表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之後且在該一或多個微影製程之至少該額外微影製程之前執行一額外晶圓幾何表徵製程。
  14. 如請求項11之系統，其中該一或多個程式指令集經組態以引起該一或多個處理器： 執行至少該第一表徵製程，包含： 在該一或多個微影製程之至少一者之前執行該一或多個晶圓幾何表徵製程之至少一者；及 在該一或多個微影製程之該至少一者之後且在該至少一個離散背側膜沈積製程之前執行該一或多個強度譜表徵製程之至少一者；及 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後且在該一或多個微影製程之至少一額外微影製程之前執行該一或多個強度譜表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之後且在該一或多個微影製程之至少該額外微影製程之前執行一額外晶圓幾何表徵製程。
  15. 如請求項11之系統，其中該一或多個程式指令集經組態以引起該一或多個處理器： 執行至少該第一表徵製程，包含： 在該一或多個微影製程之至少一者之前執行該一或多個晶圓幾何表徵製程之至少一者；及 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後且在該一或多個微影製程之至少一額外微影製程之前執行該一或多個膜性質表徵製程或該一或多個強度譜表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之後且在該一或多個微影製程之至少該額外微影製程之前執行一額外晶圓幾何表徵製程。
  16. 如請求項1之系統，其中該一或多個程式指令集經組態以引起該一或多個處理器： 執行至少該第一表徵製程，包含： 在該一或多個微影製程之至少一者之後且在該至少一個離散背側膜沈積製程之前執行該一或多個膜性質表徵製程或該一或多個強度譜表徵製程之至少一者；及 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後且在該一或多個微影製程之至少一額外微影製程之前執行該一或多個膜性質表徵製程或該一或多個強度譜表徵製程之至少一者。
  17. 一種系統，其包括： 一表徵子系統；及 一控制器，其中該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體，其中該一或多個處理器經組態以執行該一或多個程式指令集，其中該一或多個程式指令集經組態以引起該一或多個處理器： 在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程； 在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程； 基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者；及 經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能， 其中至少該第一表徵製程或至少該額外表徵製程之至少一者包括一或多個膜性質表徵製程或一或多個強度譜表徵製程之至少一者。
  18. 如請求項17之系統，其中該一或多個程式指令集進一步經組態以引起該一或多個處理器： 經由該前饋迴路或該回饋迴路之至少一者將該該膜力或該一或多個平面內位移之至少一者提供至該一或多個表徵子系統以改良至少該第一表徵製程或至少該額外表徵製程之效能。
  19. 一種方法，其包括： 在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程； 在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程； 基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者；及 經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能， 其中至少該第一表徵製程或至少該額外表徵製程之至少一者包括一或多個膜性質表徵製程或一或多個強度譜表徵製程之至少一者。
  20. 如請求項19之方法，其中該一或多個膜性質表徵製程經組態以表徵經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之該至少一個離散背側膜之一厚度、一折射率之一實數分量或該折射率之一複數分量之至少一者。
  21. 如請求項19之方法，其中至少該第一表徵製程包含在該至少一個離散背側膜沈積製程之前對該半導體晶圓執行之一或多個半導體表徵製程，其中至少該額外表徵製程包含在該至少一個離散背側膜沈積製程之後對該半導體晶圓執行之一或多個半導體表徵製程。
  22. 如請求項19之方法，其中至少該第一表徵製程包含在該至少一個離散背側膜沈積製程之前對該半導體晶圓執行之一或多個半導體表徵製程，其中至少該額外表徵製程包含在該至少一個離散背側膜沈積製程之各離散背側膜沈積製程之後對該半導體晶圓執行之一或多個半導體表徵製程。
  23. 如請求項19之方法，其中該半導體製程進一步包含該半導體晶圓上之至少一個離散前側膜沈積製程。
  24. 如請求項23之方法，其中該至少一個離散前側膜沈積製程包含在該半導體晶圓上之該至少一個離散背側膜製程之前之一或多個離散前側膜沈積製程。
  25. 如請求項23之方法，其中該至少一個離散前側膜沈積製程包含在該半導體晶圓上之該至少一個離散背側膜製程之後之一或多個離散前側膜沈積製程。
  26. 如請求項19之方法，其中至少該第一表徵製程及至少該額外表徵製程包括該半導體晶圓上之一或多個晶圓幾何表徵製程。
  27. 如請求項26之方法，其中該半導體生產製程進一步包含該半導體晶圓上之一或多個微影製程。
  28. 如請求項27之方法，其中該一或多個微影製程包含在該半導體晶圓上之該至少一個離散背側膜製程之前之一第一微影製程。
  29. 如請求項28之方法，其中該第一表徵製程包含在該半導體晶圓上之該第一微影製程之前之一或多個半導體表徵製程。
  30. 如請求項29之方法，其中該一或多個微影製程包含在該半導體晶圓上之該至少一個離散背側膜製程之後之一額外微影製程。
  31. 如請求項30之方法，其中該額外表徵製程包含在該半導體晶圓上之該額外微影製程之前之一或多個半導體表徵製程。
  32. 如請求項31之方法，其進一步包括： 執行至少該第一表徵製程，包含： 在該第一微影製程之前執行該一或多個晶圓幾何表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之前執行該一或多個膜性質表徵製程之至少一者；及 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後執行該一或多個膜性質表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之後且在該額外微影製程之前執行該一或多個晶圓幾何表徵製程之至少一者。
  33. 如請求項31之方法，其進一步包括： 執行至少該第一表徵製程，包含： 在該第一微影製程之前執行該一或多個晶圓幾何表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之前執行該一或多個強度譜表徵製程之至少一者；及 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後執行該一或多個強度譜表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之後且在該額外微影製程之前執行該一或多個晶圓幾何表徵製程之至少一者。
  34. 如請求項31之方法，其進一步包括： 執行至少該第一表徵製程，包含： 在該第一微影製程之前執行該一或多個晶圓幾何表徵製程之至少一者；及 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後執行該一或多個膜性質表徵製程或該一或多個強度譜表徵製程之至少一者；及 在該至少一個離散背側膜沈積製程之後且在該額外微影製程之前執行該一或多個晶圓幾何表徵製程之至少一者。
  35. 如請求項31之方法，其進一步包括： 執行至少該第一表徵製程，包含： 在該第一微影製程之前執行該一或多個膜性質表徵製程或該一或多個強度譜表徵製程之至少一者， 執行至少該額外表徵製程，包含： 在該至少一個離散背側膜沈積製程之後且在該額外微影製程之前執行該一或多個膜性質表徵製程或該一或多個強度譜表徵製程之至少一者。
  36. 如請求項27之方法，其中該至少一個離散前側膜沈積製程、該至少一個離散背側膜沈積製程或該至少一個微影製程之該一或多者係經由該至少一個製程工具執行。
  37. 如請求項19之方法，其進一步包括： 經由該前饋迴路或該回饋迴路之至少一者將該該膜力或該一或多個平面內位移之至少一者提供至該一或多個表徵子系統以改良至少該第一表徵製程或至少該額外表徵製程之效能。
  38. 一種系統，其包括： 一控制器，其中該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體，其中該一或多個處理器經組態以執行該一或多個程式指令集，其中該一或多個程式指令集經組態以引起該一或多個處理器： 在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程； 在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程； 基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者；及 經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能， 其中至少該第一表徵製程及至少該額外表徵製程包括一或多個晶圓幾何表徵製程。
  39. 一種系統，其包括： 一表徵子系統；及 一控制器，其中該控制器包含一或多個處理器及經組態以儲存一或多個程式指令集之記憶體，其中該一或多個處理器經組態以執行該一或多個程式指令集，其中該一或多個程式指令集經組態以引起該一或多個處理器： 在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程； 在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程； 基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者；及 經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能， 其中至少該第一表徵製程及至少該額外表徵製程包括一或多個晶圓幾何表徵製程。
  40. 一種方法，其包括： 在至少一個離散背側膜沈積製程之前經由一或多個表徵子系統對一半導體晶圓執行至少一第一表徵製程； 在該至少一個離散背側膜沈積製程之後經由該一或多個表徵子系統對該半導體晶圓執行至少一額外表徵製程； 基於至少該第一表徵製程及至少該額外表徵製程判定經由該至少一個離散背側膜沈積製程沈積於該半導體晶圓上之至少一個離散背側膜之一膜力或一或多個平面內位移之至少一者；及 經由一前饋迴路或一回饋迴路之至少一者將該膜力或該一或多個平面內位移之至少一者提供至至少一個製程工具以改良一或多個製作製程之效能， 其中至少該第一表徵製程及至少該額外表徵製程包括一或多個晶圓幾何表徵製程。
TW108113731A 2018-04-27 2019-04-19 半導體生產期間之製程誘導位移表徵 TW202001999A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862663865P 2018-04-27 2018-04-27
US62/663,865 2018-04-27
US16/019,341 2018-06-26
US16/019,341 US11164768B2 (en) 2018-04-27 2018-06-26 Process-induced displacement characterization during semiconductor production

Publications (1)

Publication Number Publication Date
TW202001999A true TW202001999A (zh) 2020-01-01

Family

ID=68291431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108113731A TW202001999A (zh) 2018-04-27 2019-04-19 半導體生產期間之製程誘導位移表徵

Country Status (6)

Country Link
US (2) US11164768B2 (zh)
KR (1) KR102687904B1 (zh)
CN (2) CN112041975B (zh)
SG (1) SG11202010083TA (zh)
TW (1) TW202001999A (zh)
WO (1) WO2019209384A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
US20230128335A1 (en) * 2021-10-22 2023-04-27 Nanya Technology Corporation Manufacturing and measuring system for semiconductor structures
KR102649602B1 (ko) * 2022-11-29 2024-03-20 (주)힉스컴퍼니 투과형 간섭계에서의 간섭 패턴 품질 향상 장치 및 방법
US20240185058A1 (en) * 2022-12-05 2024-06-06 Applied Materials, Inc. Semiconductor film thickness prediction using machine-learning

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3802841A1 (de) * 1988-02-01 1989-08-03 Standard Elektrik Lorenz Ag Verfahren zur charakterisierung optischer eigenschaften von halbleiter-lasern und vorrichtung zur durchfuehrung des verfahrens
TW295677B (zh) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
US5805278A (en) 1995-02-09 1998-09-08 Inspex, Inc. Particle detection method and apparatus
US6031611A (en) * 1997-06-03 2000-02-29 California Institute Of Technology Coherent gradient sensing method and system for measuring surface curvature
US5963315A (en) * 1997-08-18 1999-10-05 Motorola, Inc. Method and apparatus for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection
US6621570B1 (en) 1999-03-04 2003-09-16 Inspex Incorporated Method and apparatus for inspecting a patterned semiconductor wafer
US6643557B1 (en) * 2000-06-09 2003-11-04 Advanced Micro Devices, Inc. Method and apparatus for using scatterometry to perform feedback and feed-forward control
US6724476B1 (en) 2002-10-01 2004-04-20 Advanced Micro Devices, Inc. Low defect metrology approach on clean track using integrated metrology
JP2006516737A (ja) * 2003-01-28 2006-07-06 オラキシオン パネル、基板、およびウエハーの表面特性の全領域光計測
US6847458B2 (en) 2003-03-20 2005-01-25 Phase Shift Technology, Inc. Method and apparatus for measuring the shape and thickness variation of polished opaque plates
US20050052197A1 (en) * 2003-07-14 2005-03-10 Cory Watkins Multi-tool manager
US7092082B1 (en) 2003-11-26 2006-08-15 Kla-Tencor Technologies Corp. Method and apparatus for inspecting a semiconductor wafer
AU2003300005A1 (en) * 2003-12-19 2005-08-03 International Business Machines Corporation Differential critical dimension and overlay metrology apparatus and measurement method
US7259850B2 (en) * 2004-01-14 2007-08-21 Taiwan Semiconductor Manufacturing Company Approach to improve ellipsometer modeling accuracy for solving material optical constants N & K
US7966135B2 (en) * 2004-06-01 2011-06-21 California Institute Of Technology Characterizing curvatures and stresses in thin-film structures on substrates having spatially non-uniform variations
US7566900B2 (en) * 2005-08-31 2009-07-28 Applied Materials, Inc. Integrated metrology tools for monitoring and controlling large area substrate processing chambers
US7580129B2 (en) * 2007-02-23 2009-08-25 Taiwan Semiconductor Manufacturing Company Method and system for improving accuracy of critical dimension metrology
US7930113B1 (en) * 2007-04-17 2011-04-19 California Institute Of Technology Measuring stresses in multi-layer thin film systems with variable film thickness
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
WO2008151083A1 (en) * 2007-05-30 2008-12-11 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
TWI416096B (zh) * 2007-07-11 2013-11-21 Nova Measuring Instr Ltd 用於監控圖案化結構的性質之方法及系統
US7847954B2 (en) 2008-05-15 2010-12-07 Kla-Tencor Corporation Measuring the shape and thickness variation of a wafer with high slopes
US8068234B2 (en) 2009-02-18 2011-11-29 Kla-Tencor Corporation Method and apparatus for measuring shape or thickness information of a substrate
US8450688B2 (en) * 2009-11-05 2013-05-28 The Aerospace Corporation Refraction assisted illumination for imaging
US20120120379A1 (en) * 2009-12-21 2012-05-17 Phillips Alton H System and method for controlling the distortion of a reticle
US8193007B1 (en) * 2011-02-17 2012-06-05 Tokyo Electron Limited Etch process control using optical metrology and sensor devices
ES2819190T3 (es) 2011-02-28 2021-04-15 Flender Gmbh Máquina eléctrica, en particular un generador eléctrico
US9354926B2 (en) 2011-03-22 2016-05-31 International Business Machines Corporation Processor management via thread status
KR101256923B1 (ko) 2011-06-07 2013-04-19 삼성코닝정밀소재 주식회사 증착막의 인-시튜 휨 측정이 가능한 반응기 및 그 측정방법
US9360858B2 (en) * 2011-08-08 2016-06-07 Globalfoundries Inc. Alignment data based process control system
US9354526B2 (en) 2011-10-11 2016-05-31 Kla-Tencor Corporation Overlay and semiconductor process control using a wafer geometry metric
US8982358B2 (en) * 2012-01-17 2015-03-17 Kla-Tencor Corporation Apparatus and method of measuring roughness and other parameters of a structure
TW201350839A (zh) * 2012-05-08 2013-12-16 Kla Tencor Corp 具有組合ｘ光及光學散射計之計量工具
US10013518B2 (en) * 2012-07-10 2018-07-03 Kla-Tencor Corporation Model building and analysis engine for combined X-ray and optical metrology
CN103904003B (zh) * 2012-12-24 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种混合反馈式先进过程控制系统
US20140293291A1 (en) 2013-04-01 2014-10-02 Kla-Tencor Corporation Wafer Shape and Thickness Measurement System Utilizing Shearing Interferometers
US9558858B2 (en) 2013-08-14 2017-01-31 Kla-Tencor Corporation System and method for imaging a sample with a laser sustained plasma illumination output
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US9941655B2 (en) 2014-03-25 2018-04-10 Kla-Tencor Corporation High power broadband light source
US9311443B2 (en) 2014-06-17 2016-04-12 Globalfoundries Inc. Correcting for stress induced pattern shifts in semiconductor manufacturing
WO2016003575A2 (en) 2014-07-02 2016-01-07 Applied Materials, Inc. Localized stress modulation for overlay and epe
US9601391B2 (en) 2015-03-12 2017-03-21 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Mechanical stress measurement during thin-film fabrication
US9779202B2 (en) 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
NL2017860B1 (en) * 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
US10563973B2 (en) * 2016-03-28 2020-02-18 Kla-Tencor Corporation All surface film metrology system
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
US10475712B2 (en) * 2016-09-30 2019-11-12 Kla-Tencor Corporation System and method for process-induced distortion prediction during wafer deposition
WO2018075808A1 (en) * 2016-10-20 2018-04-26 Kla-Tencor Corporation Hybrid metrology for patterned wafer characterization
US10481111B2 (en) * 2016-10-21 2019-11-19 Kla-Tencor Corporation Calibration of a small angle X-ray scatterometry based metrology system
JP2020509431A (ja) * 2017-02-22 2020-03-26 エーエスエムエル ネザーランズ ビー．ブイ． コンピュータによる計測
US10551827B2 (en) 2017-07-25 2020-02-04 Kla-Tencor Corporation Hybrid inspection system for efficient process window discovery
US10401738B2 (en) 2017-08-02 2019-09-03 Kla-Tencor Corporation Overlay metrology using multiple parameter configurations
US11164768B2 (en) * 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
US11441893B2 (en) 2018-04-27 2022-09-13 Kla Corporation Multi-spot analysis system with multiple optical probes

Also Published As

Publication number Publication date
CN112041975B (zh) 2024-04-12
US11164768B2 (en) 2021-11-02
KR20200137033A (ko) 2020-12-08
US20220005714A1 (en) 2022-01-06
US20190333794A1 (en) 2019-10-31
KR102687904B1 (ko) 2024-07-23
SG11202010083TA (en) 2020-11-27
CN112041975A (zh) 2020-12-04
WO2019209384A1 (en) 2019-10-31
CN118315306A (zh) 2024-07-09
US11682570B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
TW202001999A (zh) 半導體生產期間之製程誘導位移表徵
TWI736681B (zh) 用於在晶圓沉積期間製程引起之變形預測之系統及方法
TWI588442B (zh) 用於控制兩物件間之距離之方法與檢測裝置及方法
JP5389235B2 (ja) オーバーレイエラーを判定するための方法及び装置
TWI706127B (zh) 計量系統、自動可量測性排名工具、以及計量方法
TW201828382A (zh) 用於製程控制之量測系統及方法
TWI661175B (zh) 用於判定在基板中之平面內扭曲之方法及系統
JP7114630B2 (ja) 基板及び膜厚分布計測システム及び方法
KR20220097543A (ko) 다중 패턴화 파라미터의 측정
CN111226172B (zh) 散射仪以及使用声学辐射的散射测量方法
TW201525412A (zh) 用於量測基板上結構的方法及裝置、誤差修正的模型、用於實施上述方法及裝置的電腦程式產品
IL223965A (en) Layer error process and device
IL265262B2 (en) Method and device for receiving corrections, method and device for determining a feature of a structure, method of manufacturing a device
WO2015101459A1 (en) Method and apparatus for design of a metrology target
JP4875685B2 (ja) ターゲットパターンのパラメータを割り出す方法、ライブラリを生成する方法、検査装置、リソグラフィ装置、リソグラフィセル、及びコンピュータプログラム
TW202249134A (zh) 自校準疊對計量
TWI761414B (zh) 基於超出規格點之減少之用於對準量測的取樣圖之判定
TWI797271B (zh) 用於處理半導體裝置之系統及方法
TW202040280A (zh) 用於估計基板形狀之方法及裝置
KR20240025497A (ko) 스큐 트레이닝 샘플을 사용하는 자가 교정 오버레이 계측
TW201931019A (zh) 在度量衡中的資料之估計