TW201947563A - 半導體結構及畫素結構 - Google Patents
半導體結構及畫素結構 Download PDFInfo
- Publication number
- TW201947563A TW201947563A TW107114948A TW107114948A TW201947563A TW 201947563 A TW201947563 A TW 201947563A TW 107114948 A TW107114948 A TW 107114948A TW 107114948 A TW107114948 A TW 107114948A TW 201947563 A TW201947563 A TW 201947563A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- insulating layer
- metal
- active element
- electrically connected
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims description 8
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 description 12
- 239000011810 insulating material Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種半導體結構及畫素結構，半導體結構位於一基板上，包括一金屬線、一第一電極、一第一絕緣層、一第二絕緣層、一共用接觸窗及一共用連接電極。第一電極位於金屬線之上。第一絕緣層位於第一電極及金屬線之上。第二絕緣層位於第一絕緣層上，其中於基板之一垂直方向上，第二絕緣層位於第一電極與金屬線的交界處，且第二絕緣層係與第一電極及金屬線重疊。共用接觸窗對應設置於第一電極、金屬線及第二絕緣層上。共用連接電極位於共用接觸窗中，其設置於第一電極、第二絕緣層及金屬線之上，以透過共用接觸窗電性連接第一電極及金屬線。
Description
本發明是有關於一種半導體結構及畫素結構，且特別是有關於一種位於不同層之兩導電層之間產生一連續不間斷的導電路徑的半導體結構及畫素結構。
在半導體結構中，為了電性連接位於不同層之兩導電層，通常係各自形成一接觸窗於兩導電層上，再以一導體填入此兩個接觸窗中以電性連接此兩導電層。然而，在一些半導體結構中，在形成此種接觸窗時，容易於兩導電層之間造成底切(undercut)的現象，進而影響後續導體之覆蓋效果。
本發明係有關於一種半導體結構及畫素結構，可使位於不同層之兩導電層之間產生一連續不間斷的導電路徑。
根據本發明之一方面，提出一種畫素結構。畫素結構位於一基板上，包括一掃描線、一資料線、一金屬線、一第一主動元件、一第二主動元件、一第三主動元件、一第一畫素電極、一第二畫素電極、一第一絕緣層、一第二絕緣層、一共用接觸窗以及一共用連接電極。金屬線係電性連接至一共用電壓。第一主動元件電性連接掃描線及資料線。第二主動元件電性連接掃描線。第三主動元件電性連接第二主動元件。第一畫素電極電性連接第一主動元件。第二畫素電極電性連接第二主動元件。第一絕緣層位於第三主動元件及金屬線之上。第二絕緣層位於第一絕緣層上，其中於基板的一垂直方向上，第二絕緣層位於第三主動元件的一第一電極與金屬線的一交界處，且第二絕緣層係與第三主動元件的第一電極和金屬線重疊。共用接觸窗對應設置於第三主動元件之第一電極、金屬線及第二絕緣層上。共用連接電極位於共用接觸窗中，其中共用連接電極設置於第三主動元件的第一電極、第二絕緣層及金屬線之上，以透過共用接觸窗電性連接第三主動元件的第一電極及金屬線。
根據本發明之另一方面，提出一種半導體結構。半導體結構位於一基板上，包括一金屬線、一第一電極、一第一絕緣層、一第二絕緣層、一共用接觸窗以及一共用連接電極。第一電極位於金屬線之上。第一絕緣層位於第一電極及金屬線之上。第二絕緣層位於第一絕緣層上，其中於基板的一垂直方向上，第二絕緣層位於第一電極與金屬線的一交界處，且第二絕緣層係與第一電極及金屬線重疊。共用接觸窗對應設置於第一電極、金屬線及第二絕緣層上。共用連接電極位於共用接觸窗中，其中共用連接電極設置於第一電極、第二絕緣層及金屬線之上，以透過共用接觸窗電性連接第一電極及金屬線。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
以下係提出各種實施例進行詳細說明，本發明並非顯示出所有可能的實施例，未於本發明提出的其它實施態樣也可以應用。再者，圖式上的尺寸比例並非按照實際產品等比例繪製。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本發明保護範圍之用。此外，實施例中之圖式係省略部分元件，以清楚顯示本發明之技術特點。以下是以相同/類似的符號表示相同/類似的元件或步驟做說明。
第1圖繪示根據本揭露一實施例之半導體結構10的上視圖，第2A圖係以第1圖中沿切線2-2’之剖面視角，繪示根據本揭露一實施例之半導體結構10的剖視圖。
請同時參照第1圖及第2A圖，半導體結構10位於一基板100上。半導體結構10包括一金屬線110、一第一電極120、一絕緣層130。第一電極120形成於金屬線110之上。金屬線110及第一電極120可經由絕緣層130而電性隔絕。
半導體結構10更包括一第一絕緣層131及一第二絕緣層132。第一絕緣層131位於第一電極120及金屬線110之上。進一步地說，第一絕緣層131可覆蓋於第一電極120及絕緣層130上方。第二絕緣層132位於第一絕緣層131上。並且，於基板100之一垂直方向Z(即Z軸方向)上，第二絕緣層132更位於第一電極120與金屬線110的一交界處IS，且第二絕緣層132與第一電極120及金屬線110重疊。亦即，於垂直方向Z(即Z軸方向)上，第二絕緣層132係位於第一電極120與金屬線110的垂直投影的一交界處IS，使得第二絕緣層132與第一電極120及金屬線110重疊。
半導體結構10更包括一共用接觸窗140及一共用連接電極150。共用接觸窗140對應設置於第一電極120、金屬線110及第二絕緣層132上。在此，於基板100之垂直方向Z(即Z軸方向)上，第二絕緣層132應至少形成於共用接觸窗140內之第一電極120與金屬線110的所有交界處IS。共用連接電極150位於共用接觸窗140中，其中共用連接電極150設置於第一電極120、第二絕緣層132及金屬線110之上，以透過共用接觸窗140電性連接第一電極120及金屬線110。換言之，位於共用接觸窗140中的共用連接電極150更形成於第二絕緣層132上，以跨接於第一電極120及金屬線110之間，從而在第一電極120與金屬線110之間產生一連續不間斷的導電路徑。
在一實施例中，於基板100的垂直方向Z上，位於共用接觸窗140中之第二絕緣層132與第一絕緣層131可具有一平滑漸增的邊界B延伸至金屬線110。同時，位於第一電極120和第一絕緣層131下方之絕緣層130亦順著此邊界B。因此，共用連接電極150可沿著此邊界B連續地延伸至金屬線110，從而在第一電極120與金屬線110之間產生一連續不間斷的導電路徑。
在一實施例中，共用接觸窗140可透過蝕刻的方式形成。當蝕刻步驟完成後，於基板100的垂直方向Z上，可見第一電極120、第二絕緣層132及金屬線110露出於共用接觸窗140中。特別地，藉由使第二絕緣層132設置於第一電極120與金屬線110於基板100之垂直方向Z上的交界處IS，在蝕刻過程中，可避免第一絕緣層131及絕緣層130因過度蝕刻(例如是進一步往負X軸之方向的側蝕)而造成底切現象的發生，進而影響到後續之共用連接電極150的覆蓋效果，導致形成不連續的導電路徑。
在進行共用接觸窗140的蝕刻前，整層的絕緣材料層(未繪示)係形成於金屬線110上方，且圖案化之第一電極120已形成於此絕緣材料層上方。接著，於第一電極120與整層的絕緣材料層上方形成整層的無機材料層(未繪示)，無機材料層之材料例如是氮化矽(SiNx)。接著，再於無機材料層上方形成整層的有機材料層(未繪示)。之後，以一光罩對有機材料層進行曝光顯影製程，以形成部分有機材料層於第一電極120與金屬線110於基板100之垂直方向Z上的交界處IS。接著，再以此部分有機材料層作為遮罩，進行蝕刻製程。蝕刻過程中將逐漸定義出共用接觸窗140之形狀。詳細地說，無機材料層及絕緣材料層逐漸被蝕刻，且部分有機材料層、無機材料層及絕緣材料層的側邊亦逐漸側蝕出一邊界B，藉此形成共用接觸窗140。並且，蝕刻完成後的部分有機材料層形成第二絕緣層132，蝕刻完成後的部分無機材料層形成第一絕緣層131，蝕刻完成後的部分絕緣材料層形成絕緣層130。
請參照第2B圖，其係以第1圖中沿切線2-2’之剖面視角，繪示根據本揭露另一實施例之半導體結構10’的剖視圖。在一實施例中，半導體結構10’更包括一半導體層160。半導體層160位於絕緣層130與第一電極120之間，且第一絕緣層131及第二絕緣層132更覆蓋於半導體層160上方。藉由第二絕緣層132的設置，在進行上述側蝕出邊界B的步驟時，可保護半導體層160免於遭受蝕刻影響。
請參照第3圖，其繪示根據本揭露又一實施例之半導體結構30的上視圖。第3圖之實施例及其沿切線2-2’之剖視圖亦可參照第2A圖和第2B圖所繪製的剖視圖。此實施例與第1圖之實施例不同之處在於第二絕緣層132之形狀，第二絕緣層132之形狀可配合設計上之考量作調整。在一實施例中，舉例而言，若半導體結構30係應用於畫素結構，為了配合開口率之設計，第二絕緣層132可形成L字型，並設置於第一電極120與金屬線110於基板100之垂直方向Z上的交界處IS。亦即，於垂直方向Z上，第二絕緣層132係位於第一電極120與金屬線110的垂直投影的一交界處IS。尤其，於基板100之垂直方向Z上，第二絕緣層132應至少形成於共用接觸窗140內之第一電極120與金屬線110的所有交界處IS。
第4圖繪示根據本揭露再一實施例之半導體結構40的上視圖，第5圖係以第4圖中沿切線5-5’之剖面視角，繪示根據本揭露再一實施例之半導體結構40的剖視圖。
請同時參照第4圖及第5圖，此實施例與第1圖之實施例不同之處在於第二絕緣層132之形狀。在一實施例中，第二絕緣層132可形成「口」字型，並設置於第一電極120與金屬線110於基板100之垂直方向Z上的交界處IS。詳細地說，於基板100之垂直方向Z上，第二絕緣層132封閉式地圍繞第一電極120與金屬線110的交界處IS。尤其，於基板100之垂直方向Z上，第二絕緣層132應至少形成於共用接觸窗140內之第一電極120與金屬線110的所有交界處IS。
請參照第6圖，其繪示根據本揭露一實施例之陣列基板2的上視圖。陣列基板2包括基板200及多個以陣列形式排列的畫素結構P，畫素結構P形成於基板200上。於此，係以1×3個畫素結構P為例，但不用以侷限本發明。
請參照第7A圖，其繪示根據本揭露一實施例之畫素結構P的上視圖。為了清楚地顯現出一些結構的細節，於第7A圖中係省略了一些層(例如絕緣層、主動層等)的繪製。畫素結構P包括掃描線211及金屬線212、213。金屬線212、213可電性連接至一共用電壓。也就是說，金屬線212、213可作為一共用電壓線使用。在一實施例中，一第一金屬層210係形成於基板200上方。掃描線211及金屬線212、213係由第一金屬層210經圖案化而形成。
畫素結構P更包括資料線221、第一主動元件T1、第二主動元件T2、第一畫素電極251及第二畫素電極252。資料線221係與掃描線211交叉設置，在本實施例中例如呈正交地配置。第一主動元件T1電性連接掃描線211及資料線221。第二主動元件T2電性連接掃描線211。第一畫素電極251電性連接第一主動元件T1。第二畫素電極252電性連接第二主動元件T2。
第一主動元件T1包括第一閘極G1、第一通道層CH1、第一源極S1及第一汲極D1。第二主動元件T2包括第二閘極G2、第二通道層CH2、第二源極S2及第二汲極D2。在一實施例中，一第二金屬層220係形成於第一金屬層210之上。第一源極S1、第一汲極D1、第二源極S2、第二汲極D2及資料線221係由第二金屬層220經圖案化而形成。
在一實施例中，第一閘極G1可與掃描線211電性連接。舉例而言，第一閘極G1可屬於掃描線211之一部分。第一源極S1可與資料線221電性連接，第一汲極D1可與第一畫素電極251電性連接。
在一些實施例中，第二主動元件T2可與第一主動元件T1電性連接於同一條資料線221，或電性連接於不同條資料線221。在一實施例中，第二閘極G2可與掃描線211電性連接。舉例而言，第二閘極G2可屬於掃描線211之一部分。第二源極S2可與第一源極S1電性連接，第二汲極D2可與第二畫素電極252電性連接。
在一實施例中，一第三金屬層250係形成於第二金屬層220之上，但本揭露並不限於此。第一畫素電極251及第二畫素電極252係由第三金屬層250經圖案化而形成。在此情況下，第一畫素電極251可透過第一接觸窗C1與第一汲極D1電性連接，第二畫素電極252可透過第二接觸窗C2與第二汲極D2電性連接。
此外，畫素結構P更包括第三主動元件T3。第三主動元件T3包括第三閘極G3、第三閘通道層CH3、第一電極D3及第二電極S3。在一實施例中，第一電極D3可作為第三主動元件T3之汲極使用，第二電極S3可作為第三主動元件T3之源極使用。在一實施例中， 第一電極D3及第二電極S3可同樣由第二金屬層220經圖案化而形成。
第三主動元件T3電性連接第二主動元件T2。在一實施例中，第三主動元件T3更電性連接掃描線。舉例而言，第三主動元件T3可透過第三閘極G3而與掃描線211電性連接，第三閘極G3可例如是屬於掃描線211之一部分。第二電極S3可與第二主動元件T2電性連接，例如是與第二主動元件T2之第二汲極D2電性連接。此外，第二電極S3可與第二畫素電極252電性連接，第二畫素電極252例如是透過第二接觸窗C2與第二電極S3電性連接。
在一實施例中，第三主動元件T3之第一電極D3可與金屬線212電性連接。由於金屬線212電性連接至一共用電壓，故第三主動元件T3與金屬線212為等電位。藉此，第一畫素電極251及第二畫素電極252可獲得不同電壓，進而改善色偏現象。
上述使第三主動元件T3之第一電極D3與金屬線212電性連接之設計可透過如第1圖所述之技術來達成。請參照第7B圖及第8圖，第7B圖繪示第7A圖中一區域R的放大圖，第8圖係以第7B圖中沿切線8-8’之剖面視角，繪示根據本揭露一實施例之畫素結構20的剖視圖。如第7B圖及第8圖所示，金屬線212係位於基板200上方。畫素結構20可包括閘極絕緣層230、半導體層260、第三主動元件T3之第一電極D3、第一絕緣層231、第二絕緣層232、共用接觸窗240及共用連接電極253。在此，閘極絕緣層230可類似於第2B圖之絕緣層130，半導體層260可類似於第2B圖之半導體層160，第一電極D3可類似於第2B圖之第一電極120，第一絕緣層231可類似於第2B圖之第一絕緣層131，第二絕緣層232可類似於第2B圖之第二絕緣層132，共用接觸窗240可類似於第2B圖之共用接觸窗140，共用連接電極253可類似於第2B圖之共用連接電極150，於此不再重複說明。
透過使第二絕緣層232設置於第一電極D3與金屬線212於基板200之垂直方向Z上的交界處IS。亦即，第二絕緣層232係位於第一電極D3與金屬線212的垂直投影的一交界處IS，可使位於共用接觸窗240中之第二絕緣層232、第一絕緣層231與閘極絕緣層230具有一平滑漸增的邊界B延伸至金屬線212。共用連接電極253可覆蓋於第三主動元件T3之第一電極D3、第二絕緣層232、邊界B及金屬線212上方，從而在第一電極D3與金屬線212之間產生一連續不間斷的導電路徑。藉此，使第三主動元件T3與金屬線212為等電位。
在一實施例中，上述技術亦可搭配在基板200上製作彩色濾光層之技術(Color filter On Array, COA)來製作。在此情況下，第二絕緣層232可為色彩轉換材料或光阻材料。
請再參照第7A圖，在一實施例中，共用連接電極253可與第一畫素電極251和第二畫素電極252同樣由第三金屬層250經圖案化而形成。並且，共用連接電極253更與另一資料線221重疊，此另一資料線221例如是用以驅動位於此畫素結構P右側之另一畫素結構的資料線。藉此，可進一步遮蔽資料線221上的電場，減低雜散電容所產生的效應。
上述提供之半導體結構及畫素結構，於基板之垂直方向上，第二絕緣層係位於一共用接觸窗內之第一電極與金屬線的交界處，使後續形成之共用連接電極可透過共用接觸窗電性連接第一電極及金屬線。並且，共用連接電極可於第一電極與金屬線之間產生一連續不間斷的導電路徑。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
2‧‧‧陣列基板
10、10’、20、30、40‧‧‧半導體結構
100、200‧‧‧基板
110、212、213‧‧‧金屬線
120、D3‧‧‧第一電極
130‧‧‧絕緣層
131、231‧‧‧第一絕緣層
132、232‧‧‧第二絕緣層
140、240‧‧‧共用接觸窗
150、253‧‧‧共用連接電極
160、260‧‧‧半導體層
210‧‧‧第一金屬層
211‧‧‧掃描線
220‧‧‧第二金屬層
221‧‧‧資料線
230‧‧‧閘極絕緣層
250‧‧‧第三金屬層
251‧‧‧第一畫素電極
252‧‧‧第二畫素電極
B‧‧‧邊界
P‧‧‧畫素結構
R‧‧‧區域
C1‧‧‧第一接觸窗
C2‧‧‧第二接觸窗
CH1‧‧‧第一通道層
CH2‧‧‧第二通道層
CH3‧‧‧第三閘通道層
D1‧‧‧第一汲極
G1‧‧‧第一閘極
S1‧‧‧第一源極
T1‧‧‧第一主動元件
D2‧‧‧第二汲極
G2‧‧‧第二閘極
S2‧‧‧第二源極
T2‧‧‧第二主動元件
G3‧‧‧第三閘極
S3‧‧‧第二電極
T3‧‧‧第三主動元件
IS‧‧‧交界處
第1圖繪示根據本揭露一實施例之半導體結構的上視圖。 第2A圖係根據第1圖的切線2-2’之剖面視角，繪示根據本揭露一實施例之半導體結構的剖視圖。 第2B圖係根據第1圖的切線2-2’之剖面視角，繪示根據本揭露另一實施例之半導體結構的剖視圖。 第3圖繪示根據本揭露又一實施例之半導體結構的上視圖。 第4圖繪示根據本揭露再一實施例之半導體結構的上視圖。 第5圖係根據第4圖的切線5-5’之剖面視角，繪示根據本揭露再一實施例之半導體結構的剖視圖。 第6圖繪示根據本揭露一實施例之陣列基板的上視圖。 第7A圖繪示根據本揭露一實施例之畫素結構的上視圖。 第7B圖繪示第7A圖中一區域的放大圖。 第8圖係根據第7B圖的切線8-8’之剖面視角，繪示根據本揭露一實施例之畫素結構的剖視圖。
Claims (10)
- 一種畫素結構，位於一基板上，包括： 一掃描線、一資料線及一金屬線，該金屬線係電性連接至一共用電壓； 一第一主動元件，電性連接該掃描線及該資料線； 一第二主動元件，電性連接該掃描線； 一第三主動元件，電性連接該第二主動元件； 一第一畫素電極，電性連接該第一主動元件； 一第二畫素電極，電性連接該第二主動元件； 一第一絕緣層，位於該第三主動元件及該金屬線之上； 一第二絕緣層，位於該第一絕緣層上，其中於該基板的一垂直方向上，該第二絕緣層位於該第三主動元件之一第一電極與該金屬線的一交界處，且該第二絕緣層係與該第三主動元件的該第一電極和該金屬線重疊； 一共用接觸窗，對應設置於該第三主動元件的該第一電極、該金屬線及該第二絕緣層上；以及 一共用連接電極，位於該共用接觸窗中，其中該共用連接電極設置於該第三主動元件的該第一電極、該第二絕緣層及該金屬線之上，以透過該共用接觸窗電性連接該第三主動元件的該第一電極及該金屬線。
- 如申請專利範圍第1項所述之畫素結構，其中於該基板的該垂直方向上，位於該共用接觸窗中的該第二絕緣層與該第一絕緣層具有一平滑漸增的邊界延伸至該金屬線。
- 如申請專利範圍第1項所述之畫素結構，其中該第二主動元件電性連接該資料線，且該第三主動元件電性連接該掃描線與該金屬線。
- 如申請專利範圍第1項所述之畫素結構，其中該第一絕緣層為無機材料，該第二絕緣層為有機材料。
- 如申請專利範圍第1項所述之畫素結構，更包括一另一資料線，其中該共用連接電極更與該另一資料線重疊。
- 如申請專利範圍第1項所述之畫素結構，其中該第三主動元件包括一閘極、該第一電極與一第二電極，該閘極與該掃描線電性連接，該第二電極與該第二主動元件和該第二畫素電極電性連接，且該第一電極與該金屬線電性連接。
- 如申請專利範圍第1項所述之畫素結構，其中該掃描線及該金屬線係由一第一金屬層圖案化而形成。
- 如申請專利範圍第7項所述之畫素結構，其中該資料線及該第一電極係由一第二金屬層圖案化而形成，該第二金屬層係位於該第一金屬層之上。
- 如申請專利範圍第8項所述之畫素結構，其中該第一畫素電極、該第二畫素電極及該共用連接電極係由一第三金屬層圖案化而形成。
- 一種半導體結構，位於一基板上，包括： 一金屬線； 一第一電極，位於該金屬線之上； 一第一絕緣層，位於該第一電極及該金屬線之上； 一第二絕緣層，位於該第一絕緣層上，其中於該基板的一垂直方向上，該第二絕緣層位於該第一電極與該金屬線的一交界處，且該第二絕緣層係與該第一電極及該金屬線重疊； 一共用接觸窗，對應設置於該第一電極、該金屬線及該第二絕緣層上；以及 一共用連接電極，位於共用接觸窗中，其中該共用連接電極設置於該第一電極、該第二絕緣層及該金屬線之上，以透過該共用接觸窗電性連接該第一電極及該金屬線。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107114948A TWI662526B (zh) | 2018-05-02 | 2018-05-02 | 半導體結構及畫素結構 |
| CN201810782917.XA CN108962920B (zh) | 2018-05-02 | 2018-07-17 | 半导体结构及像素结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107114948A TWI662526B (zh) | 2018-05-02 | 2018-05-02 | 半導體結構及畫素結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI662526B TWI662526B (zh) | 2019-06-11 |
| TW201947563A true TW201947563A (zh) | 2019-12-16 |
Family
ID=64481514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107114948A TWI662526B (zh) | 2018-05-02 | 2018-05-02 | 半導體結構及畫素結構 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108962920B (zh) |
| TW (1) | TWI662526B (zh) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685427B1 (ko) * | 2004-11-26 | 2007-02-22 | 삼성에스디아이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN100514168C (zh) * | 2007-04-05 | 2009-07-15 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| TWI409556B (zh) * | 2008-01-09 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 畫素結構與主動元件陣列基板 |
| TWI366726B (en) * | 2008-09-22 | 2012-06-21 | Au Optronics Corp | Pixel structure, display panel, electrical device and manufacturing method thereof |
| CN101706637B (zh) * | 2009-04-03 | 2011-07-13 | 深超光电（深圳）有限公司 | 高显示质量的画素电极结构 |
| TWI451179B (zh) * | 2011-11-17 | 2014-09-01 | Au Optronics Corp | 畫素結構及其製造方法 |
| TWI499849B (zh) * | 2013-03-12 | 2015-09-11 | E Ink Holdings Inc | 畫素結構 |
| KR102178196B1 (ko) * | 2013-11-29 | 2020-11-12 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN103943564B (zh) * | 2014-02-24 | 2017-02-08 | 上海中航光电子有限公司 | 一种tft阵列基板及其制作方法、显示面板 |
| CN105070684B (zh) * | 2015-07-17 | 2018-01-05 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| KR20180023097A (ko) * | 2016-08-23 | 2018-03-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI605284B (zh) * | 2016-12-30 | 2017-11-11 | 友達光電股份有限公司 | 畫素結構 |
| CN107068691B (zh) * | 2017-03-28 | 2020-10-23 | 上海天马微电子有限公司 | 阵列基板和阵列基板的制作方法 |
-
2018
- 2018-05-02 TW TW107114948A patent/TWI662526B/zh active
- 2018-07-17 CN CN201810782917.XA patent/CN108962920B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962920A (zh) | 2018-12-07 |
| TWI662526B (zh) | 2019-06-11 |
| CN108962920B (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210399079A1 (en) | Display Substrate and Display Device | |
| TWI753513B (zh) | 顯示基板及顯示裝置 | |
| TWI453516B (zh) | 畫素結構及其製作方法 | |
| CN106932990B (zh) | 显示面板、显示装置及显示面板的制作方法 | |
| CN108428704B (zh) | 显示装置 | |
| WO2020015071A1 (zh) | 阵列基板及其制作方法 | |
| JP5418421B2 (ja) | 液晶表示素子 | |
| US8089068B2 (en) | Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same | |
| TWI564644B (zh) | 顯示裝置 | |
| TW201445231A (zh) | 畫素結構、顯示面板與畫素結構的製作方法 | |
| WO2017177734A1 (zh) | 阵列基板、制造方法以及显示面板和电子装置 | |
| US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| WO2020177209A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| JPWO2021088576A5 (zh) | ||
| CN110854175B (zh) | 阵列基板及其制备方法、显示面板 | |
| KR102019191B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| US20120135555A1 (en) | Method for manufacturing thin film transistor array panel | |
| TWI570872B (zh) | 半導體裝置 | |
| TWI662526B (zh) | 半導體結構及畫素結構 | |
| US8519393B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| TW202004715A (zh) | 畫素結構及其製造方法 | |
| TW200528812A (en) | Interconnect structure for TFT-array substrate and method for fabricating the same | |
| TWI471672B (zh) | 顯示面板的畫素結構及其製造方法 | |
| WO2017166398A1 (zh) | 阵列基板及其制造方法、显示装置 |