TW201942686A - 半導體結構的製造方法 - Google Patents

Abstract

一種半導體結構的製造方法，包括以下步驟。提供基底。在基底上具有介電層結構。在介電層結構中具有第一導體層。在介電層結構中形成暴露出第一導體層的第一開口。在第一開口中的第一導體層上形成保護層。在介電層結構上形成光阻層，且光阻層填入第一開口中。依序對光阻層進行第一曝光製程與第一顯影製程，而在光阻層中形成暴露出第一開口與部分介電層結構的第二開口，且部分光阻層殘留在第一開口中。依序對殘留在第一開口中的光阻層進行第二曝光製程與第二顯影製程，以移除殘留在第一開口中的光阻層，而暴露出保護層。

Description

半導體結構的製造方法

本發明是有關於一種半導體製程，且特別是有關於一種半導體結構的製造方法。

在半導體製程中，當光阻層殘留在深介層窗(deep via)中時，位在晶圓中央(wafer center)位置的殘留光阻層厚度會大於位在晶圓邊緣(wafer edge)位置的殘留光阻層厚度。

一般而言，在藉由蝕刻製程移除殘留光阻層時，可藉由調整蝕刻製程條件來克服蝕刻負載效應(etch loading effect)的問題。然而，在深介層窗的深度太深的情況下，將無法藉由調整蝕刻製程條件來克服蝕刻負載效應的問題。

本發明提出一種半導體結構的製造方法，其可有效地移除殘留在開口中的光阻層。

本發明提供一種半導體結構的製造方法，包括以下步驟。提供基底。在基底上具有介電層結構。在介電層結構中具有第一導體層。在介電層結構中形成暴露出第一導體層的第一開口。在第一開口中的第一導體層上形成保護層。保護層的頂部低於第一開口的頂部。在介電層結構上形成光阻層，且光阻層填入第一開口中。依序對光阻層進行第一曝光製程與第一顯影製程，而在光阻層中形成暴露出第一開口與部分介電層結構的第二開口，且部分光阻層殘留在第一開口中。依序對殘留在第一開口中的光阻層進行第二曝光製程與第二顯影製程，以移除殘留在第一開口中的光阻層，而暴露出保護層。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，保護層例如是底部抗反射塗層(BARC)。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，第一開口例如是介層窗開口(via opening)或接觸窗開口(contact opening)。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，第二曝光製程所使用的光罩與用於形成第一開口的光罩可為相同光罩。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，在介電層結構中更可具有第二導體層，且第一導體層比第二導體層更接近基底。半導體結構的製造方法更包括使用光阻層作為罩幕，移除第二開口所暴露出的部分介電層結構，而在介電層結構中形成暴露出第二導體層的第三開口。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，第三開口例如是溝渠。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，在形成所述第三開口之後，更包括移除光阻層與保護層。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，可先移除光阻層，再移除保護層。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，可先移除保護層，再移除光阻層。

依照本發明的一實施例所述，在上述半導體結構的製造方法中，更包括在第三開口與第一開口中形成第三導體層。第三導體層將第一導體層與第二導體層電性連接。

基於上述，在本發明所提出的半導體結構的製造方法中，不論是在晶圓中央位置或晶圓邊緣位置，都可藉由第二曝光製程與第二顯影製程有效地移除殘留在第一開口中的光阻層。此外，由於殘留在第一開口中的光阻層是藉由第二曝光製程與第二顯影製程進行移除，而非藉由蝕刻製程進行移除，因此可避免產生蝕刻負載效應的問題。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G為本發明一實施例的半導體結構的製造流程剖面圖。圖2為本發明另一實施例的半導體結構的剖面圖。圖3為本發明另一實施例的半導體結構的剖面圖。

請參照圖1A，提供基底100，且更可提供基底102。基底100與基底102分別可為半導體基底，如矽基底。基底100與基底102可屬於不同晶圓。舉例來說，基底100可屬於邏輯晶圓(logic wafer)LW，且基底102可屬於畫素晶圓(pixel wafer)PW，但本發明並不以此為限。

邏輯晶圓LW可包括基底100、介電層104與導體層106。介電層104位在基底100上。導體層106位在介電層104中。介電層104可為單層結構或多層結構。介電層104的材料例如是氧化矽、氮化矽或其組合。導體層106的材料例如是銅、鋁或鎢等金屬材料。

畫素晶圓PW可包括基底102、介電層108與導體層110。介電層108位在基底102上。導體層110位在介電層108中，且導體層106比導體層110更接近基底100。此外，基底102可具有暴露出部分介電層108的開口112。開口112的形成方法例如是對基底102進行微影製程與蝕刻製程。介電層108可為單層結構或多層結構。介電層108的材料例如是氧化矽、氮化矽或其組合。導體層110的材料例如是銅、鋁或鎢等金屬材料。

邏輯晶圓LW與畫素晶圓PW的堆疊方式例如是將畫素晶圓PW的介電層108設置在邏輯晶圓LW的介電層104上。邏輯晶圓LW與畫素晶圓PW可藉由氧化物接合(oxide bonding)等晶圓接合技術進行接合。

在基底100上具有介電層結構DS。介電層結構DS可為單層結構或多層結構。在此實施例中，介電層結構DS是以多層結構為例來進行說明。舉例來說，介電層結構DS可包括介電層104與介電層108。在介電層結構DS中具有導體層106，且更可具有導體層110。

接著，在介電層結構DS中形成暴露出導體層106的開口114。開口114例如是介層窗開口或接觸窗開口。開口114的深度例如是40微米至50微米，如45微米，且開口114的寬度例如是1.5微米至2.5微米，如2微米。開口114的形成方法例如是對介電層結構DS進行微影製程與蝕刻製程。

然後，請參照圖1B，在開口114中的導體層106上形成保護層116。保護層116的頂部低於開口114的頂部。保護層116例如是底部抗反射塗層。保護層116的形成方法例如是先形成填滿開口114的保護材料層(未示出)，再對保護材料層進行回蝕刻製程。

接下來，在介電層結構DS上形成光阻層118，且光阻層118填入開口114中。光阻層118的材料例如是正光阻材料。光阻層118的形成方法例如是旋轉塗佈法。

之後，請參照圖1C，對光阻層118進行第一曝光製程120。舉例來說，可使用光罩M1作為罩幕，對光阻層118進行第一曝光製程120。

再者，請參照圖1D，對光阻層118進行第一顯影製程，而在光阻層118中形成暴露出開口114與部分介電層結構DS的開口122，且部分光阻層118殘留在開口114中。舉例來說，在第一顯影製程中，可藉由顯影液移除光阻層118經曝光的部分。

隨後，對殘留在開口114中的光阻層118進行第二曝光製程124。舉例來說，可藉由光罩M2作為罩幕，對光阻層118進行第二曝光製程124。第二曝光製程124所使用的光罩M2與用於形成開口114的光罩可為相同光罩。

接著，請參照圖1E，對殘留在開口114中的光阻層118進行第二顯影製程，以移除殘留在開口114中的光阻層118，而暴露出保護層116。舉例來說，在第二顯影製程中，可藉由顯影液移除光阻層118經曝光的部分。

然後，請參照圖1F，可使用光阻層118作為罩幕，移除開口122所暴露出的部分介電層結構DS，而在介電層結構DS中形成暴露出導體層110的開口126。開口126例如是溝渠。部分介電層結構DS的移除方法例如是乾式蝕刻法。

接下來，可移除光阻層118與保護層116。舉例來說，可先移除光阻層118，再移除保護層116。在另一實施例中，亦可先移除保護層116，再移除光阻層118。光阻層118的移除方法例如是乾式去光阻法。保護層116的移除方法例如是乾式蝕刻法。

之後，請參照圖1G，可在開口112、開口126與開口114中形成導體層128。導體層128將導體層106與導體層110電性連接。導體層128的材料例如是銅、鋁或鎢等金屬材料。導體層128的形成方法例如是先形成填滿開口112、開口126與開口114的導體材料層(未示出)，再移除開口112、開口126與開口114以外的導體材料層。導體材料層的移除方法例如是化學機械研磨法或乾式蝕刻法，使導體層128的表面與基底102的表面大致齊平。

在另一實施例中，可以進一步利用化學機械研磨法，同時移除圖1G中的一部分導體層128與一部分基底102，達到薄化畫素晶圓PW的效果。更甚者，如圖2所示，依需求，基底102可以被完全移除，且可同時移除開口126與開口114以外的導體層128。在另一實施例中，如圖3所示，可以進一步利用乾式蝕刻法，移除圖1G中的開口126與開口114以外的導體層128。

基於上述實施例可知，在上述半導體結構的製造方法中，不論是在晶圓中央位置或晶圓邊緣位置，都可藉由第二曝光製程124與第二顯影製程有效地移除殘留在開口114中的光阻層118。此外，由於殘留在開口114中的光阻層118是藉由第二曝光製程124與第二顯影製程進行移除，而非藉由蝕刻製程進行移除，因此可避免產生蝕刻負載效應的問題。

綜上所述，上述實施例的半導體結構的製造方法可藉由第二曝光製程與第二顯影製程有效地移除殘留在開口中的光阻層，且可避免產生蝕刻負載效應的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、102‧‧‧基底

104、108‧‧‧介電層

106、110、128‧‧‧導體層

112、114、122、126‧‧‧開口

116‧‧‧保護層

118‧‧‧光阻層

120‧‧‧第一曝光製程

124‧‧‧第二曝光製程

DS‧‧‧介電層結構

LW‧‧‧邏輯晶圓

M1、M2‧‧‧光罩

PW‧‧‧畫素晶圓

圖1A至圖1G為本發明一實施例的半導體結構的製造流程剖面圖。 圖2為本發明另一實施例的半導體結構的剖面圖。 圖3為本發明另一實施例的半導體結構的剖面圖。

Claims (10)

1. 一種半導體結構的製造方法，包括： 提供基底，其中在所述基底上具有介電層結構，且在所述介電層結構中具有第一導體層； 在所述介電層結構中形成暴露出所述第一導體層的第一開口； 在所述第一開口中的所述第一導體層上形成保護層，其中所述保護層的頂部低於所述第一開口的頂部； 在所述介電層結構上形成光阻層，且所述光阻層填入所述第一開口中； 依序對所述光阻層進行第一曝光製程與第一顯影製程，而在所述光阻層中形成暴露出所述第一開口與部分所述介電層結構的第二開口，且部分所述光阻層殘留在所述第一開口中；以及 依序對殘留在所述第一開口中的所述光阻層進行第二曝光製程與第二顯影製程，以移除殘留在所述第一開口中的所述光阻層，而暴露出所述保護層。
2. 如申請專利範圍第1項所述的半導體結構的製造方法，其中所述保護層包括底部抗反射塗層。
3. 如申請專利範圍第1項所述的半導體結構的製造方法，其中所述第一開口包括介層窗開口或接觸窗開口。
4. 如申請專利範圍第1項所述的半導體結構的製造方法，其中所述第二曝光製程所使用的光罩與用於形成所述第一開口的光罩為相同光罩。
5. 如申請專利範圍第1項所述的半導體結構的製造方法，其中在所述介電層結構中更具有第二導體層，所述第一導體層比所述第二導體層更接近所述基底，且所述半導體結構的製造方法更包括： 使用所述光阻層作為罩幕，移除所述第二開口所暴露出的部分所述介電層結構，而在所述介電層結構中形成暴露出所述第二導體層的第三開口。
6. 如申請專利範圍第5項所述的半導體結構的製造方法，其中所述第三開口包括溝渠。
7. 如申請專利範圍第5項所述的半導體結構的製造方法，其中所述在形成所述第三開口之後，更包括移除所述光阻層與所述保護層。
8. 如申請專利範圍第7項所述的半導體結構的製造方法，其中先移除所述光阻層，再移除所述保護層。
9. 如申請專利範圍第7項所述的半導體結構的製造方法，其中先移除所述保護層，再移除所述光阻層。
10. 如申請專利範圍第5項所述的半導體結構的製造方法，更包括： 在所述第三開口與所述第一開口中形成第三導體層，其中所述第三導體層將所述第一導體層與所述第二導體層電性連接。