TW201935855A - 位準偏移器電路、閘極驅動器電路及方法 - Google Patents

位準偏移器電路、閘極驅動器電路及方法 Download PDF

Info

Publication number
TW201935855A
TW201935855A TW107147338A TW107147338A TW201935855A TW 201935855 A TW201935855 A TW 201935855A TW 107147338 A TW107147338 A TW 107147338A TW 107147338 A TW107147338 A TW 107147338A TW 201935855 A TW201935855 A TW 201935855A
Authority
TW
Taiwan
Prior art keywords
resistor
voltage
transistor
gate driver
level shifter
Prior art date
Application number
TW107147338A
Other languages
English (en)
Other versions
TWI688210B (zh
Inventor
陳建宏
陳昆龍
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201935855A publication Critical patent/TW201935855A/zh
Application granted granted Critical
Publication of TWI688210B publication Critical patent/TWI688210B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本揭露的各種實施例是關於具有溫度補償的位準偏移器。在一些實施例中，位準偏移器包括電晶體、第一電阻器以及第二電阻器。第一電阻器自電晶體的第一源極/汲極電性耦接至供應節點，且第二電阻器自電晶體的第二源極/汲極電性耦接至參考節點。此外，第一電阻器及第二電阻器具有實質上相同的溫度係數且包括III-V族半導體材料。藉由具有第一電阻器及第二電阻器兩者，用電阻器的電阻比定義位準偏移器的輸出電壓。再者，由於第一電阻器及第二電阻器具有相同的溫度係數，因此溫度引起的電阻變化在電阻比中會大大地被消除，且輸出電壓比單獨的第一電阻器及第二電阻器更不易受溫度引起的變化的影響。

Description

位準偏移器電路、閘極驅動器電路及方法
超高電壓半導體元件是可在數百伏特的電壓（諸如約600伏特的電壓）下維持操作的半導體元件。此外，超高電壓半導體元件用於位準偏移器。此位準偏移器將在第一電壓域下的輸入信號轉換成在第二電壓域下的輸出信號，以解決分別於第一電壓域及第二電壓域下操作的元件之間的不相容性。位準偏移器應用於（除其他以外）功率轉換、射頻（radiofrequency，RF）功率放大器以及RF開關
本揭露內容提供用於實施本揭露的不同特徵的多個不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，此等組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或在第二特徵上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵及第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡化及清楚的目的，且自身並不指示所論述的各種實施例及/或組態之間的關係。
此外，本文中為了易於描述，可使用諸如「在...下方」、「下方」、「下部」、「上方」、「上部」以及類似術語的空間相對術語來描述如在圖式中所示的一個構件或特徵與另一構件或特徵的關係。除圖式中所描繪的定向以外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
高電壓位準偏移器可包括p型金屬氧化物半導體場效應電晶體（metal-oxide-semiconductor field-effect transistor，MOSFET）及n型MOSFET。p型MOSFET及n型MOSFET在第一電壓域中藉由輸入信號閘控，且p型MOSFET的汲極及n型MOSFET的汲極彼此電性耦接於輸出節點處。此外，n型MOSFET的源極電性耦接至參考節點（例如地面），且p型MOSFET的源極電性耦接至第二電壓域的電源。歸因於p型MOSFET及n型MOSFET的組態，在n型MOSFET處於OFF狀態時，p型MOSFET處於ON狀態，反之亦然。此外，第二電壓域中的輸出信號產生於輸出節點處。輸出信號下拉至參考節點或上拉至電源取決於n型MOSFET及p型MOSFET中的哪一個處於ON狀態。高電壓位準偏移器的難題在於它的尺寸大且寄生閘極電容較高，後者限制了性能（例如切換速度）。
相較於p型MOSFET及n型MOSFET，高電子遷移率電晶體（High-electron-mobility transistor，HEMT）具有更小的外觀尺寸及更低的寄生閘極電容。因此，克服上述難題的一種方法可以是分別使用p型HEMT及n型HEMT替代p型MOSFET及n型MOSFET。p型HEMT是沿二維電洞氣（two-dimensional hole gas，2DHG）選擇性地導電的HEMT，而n型HEMT是沿二維電子氣（two-dimensional electron gas，2DEG）選擇性地導電的HEMT。然而，歸因於（除了其他以外）低p型（亦即電洞）遷移率以及2DHG頻帶結構，通常不適合使用p型HEMT。克服上述難題的另一方法可以是分別使用電阻器及n型HEMT替代p型MOSFET及n型MOSFET。然而，n型HEMT的形成製程通常不與多晶矽及金屬電阻器的形成製程相容。因此，電阻器通常形成為2DEG電阻器，其具有高溫度係數且使高電壓位準偏移器的輸出端具有高變化。另外，當n型HEMT處於ON狀態時，存在自電源至參考節點的靜態電流，此降低了高電壓位準偏移器的功率效率。可增大電阻器的電阻以減小靜態電流。然而，增大電阻器的電阻使得高電壓位準偏移器的輸出端的RC時間常數增大且使得輸出端的切換速度減小。此抵消與n型HEMT的低寄生電容相關聯的益處（與n型MOSFET相比），使得具有n型HEMT的高電壓位準偏移器可具有與具有n型MOSFET的高電壓位準偏移器的切換速度差不多的切換速度。
本揭露的各種實施例是關於具有溫度補償的位準偏移器。在一些實施例中，位準偏移器包括電晶體、第一電阻器以及第二電阻器。第一電阻器自電晶體的第一源極/汲極電性耦接至供應節點，且第二電阻器自電晶體的第二源極/汲極電性耦接至參考節點。此外，第一電阻器及第二電阻器具有實質上相同的溫度係數以及包括III-V族半導體材料，後者可導致高溫度係數。
藉由具有第一電阻器及第二電阻器兩者，用電阻器的電阻比定義位準偏移器的輸出電壓。此外，由於第一電阻器及第二電阻器具有實質上相同的溫度係數，因此第一電阻器及第二電阻器的電阻隨著溫度的改變而變化大約相同的百分比。因此，溫度引起的電阻變化在電阻比中會大大地被消除，且位準偏移器的輸出電壓比單獨的第一電阻器及第二電阻器更不易受溫度引起的變化的影響。同樣，藉由具有第一電阻器及第二電阻器兩者，可在無實質上影響位準偏移器的輸出處的切換速度的情況下減小靜態電流。第二電阻器可具有較大電阻以減小靜態電流。第一電阻器可具有較小電阻，如此位準偏移器的輸出處的RC時間常數較小。較小的RC時間常數因而允許較快的切換速度。
參考圖1，提供具有溫度補償的位準偏移器102的一些實施例的電路圖100。位準偏移器102用以將在第一電壓域下的輸入信號104轉換為在第二電壓域下的輸出信號106，所述第二電壓域比第一電壓域高。舉例而言，第一電壓域可為約6伏特或小於6伏特，而第二電壓域可為數百伏特或更大。然而，對於第一電壓域及第二電壓域，其他電壓是容易控制的。位準偏移器102包括上拉電阻器108、電晶體110以及下拉電阻器112。
上拉電阻器108將電晶體110的第一源極/汲極電性耦接至供應端114，且下拉電阻器112將電晶體110的第二源極/汲極電性耦接至返回端116。舉例而言，第一源極/汲極及第二源極/汲極可分別是汲極及源極，反之亦然。第二電壓域的電源（未示出）自供應末端114電性耦接至返回端116。返回端116作為位準偏移器102的參考，且在一些實施例中，所述返回端電性耦接至地面。電晶體110的閘極電性耦接至輸入端118，且電晶體110的主體電性耦接至返回端116。此外，輸出端120電性耦接在電晶體110與上拉電阻器108之間。
在使用位準偏移器102期間，輸入信號104在高狀態與低狀態之間切換。高狀態可例如與第一電壓域的電源電壓相對應，而低狀態可例如與零伏特相對應。輸入信號104的切換使電晶體110在ON狀態與OFF狀態之間切換。舉例而言，電晶體110可在輸入信號104處於高狀態及低狀態時分別處於ON狀態以及OFF狀態，反之亦然。
在電晶體110處於OFF狀態時，輸出端120處的電壓經由上拉電阻器108上拉至供應端114處的電壓。假設輸出端120電性耦接至高阻抗輸入，則輸出端120處的電壓等於或約等於供應端114處的電壓，且若不是不存在，則靜態電流是可以忽略的。應注意，由於假設簡化論述且由於假設通常將是（但未必總是）正確的，假設輸出端120電性耦接至高阻抗輸入。
在電晶體110處於ON狀態時，輸出端120處的電壓經由下拉電阻器112下拉至返回端116處的電壓。假設輸出端120電性耦接至高阻抗輸入，則位準偏移器102可設計為分壓器。假設簡化論述且通常將是（但未必總是）正確的。在將位準偏移器102設計為分壓器時，輸出端120處的電壓可等於或約等於(R_pd+R_on)/(R_pd+R_on+R_pu ) V_ps，其中Rpd是下拉電阻器112的電阻，Ron是電晶體110的導通電阻（ON resistance），Rpu是上拉電阻器108的電阻，且Vps是供應端114處的電壓。藉由調整上拉電阻器108的電阻與下拉電阻器112的電阻之間的比率，可控制輸出端120處的電壓。此外，可在不實質上減小輸出端120處的切換速度的情況下減小沿導電路徑122自供應端114流動至返回端116的靜態電流。
藉由增大自供應端114至返回端116的電阻可減小沿導電路徑122自供應端114至返回端116的靜態電流。先前位準偏移器並不具有下拉電阻器112且因此藉由增大上拉電阻器108的電阻來實現此目的。然而，增大上拉電阻器108的電阻使得輸出端120處的RC時間常數較大。RC時間常數的電阻包含上拉電阻器108的電阻，且RC時間常數的電容包含電晶體110的寄生電容以及輸出端120處的其他寄生電容。較大RC時間常數繼而導致輸出端120處的切換速度不佳，此在電晶體110在ON狀態與OFF狀態之間切換時藉由輸出端120處的較大電壓擺動加劇。藉由包含下拉電阻器112，在不實質上增大輸出端120處的RC時間常數的情況下，可藉助於下拉電阻器112來增大自供應端114至返回端116的電阻。此繼而允許靜態電流減小同時保持高切換速度。
在一些實施例中，上拉電阻器108及下拉電阻器112具有高溫度係數。具有高溫度係數的電阻器可例如是每攝氏溫度變化電阻改變超過1%、2%、5%或一些其他適當百分比的電阻器。在一些實施例中，上拉電阻器108及下拉電阻器112具有相同或實質上相同的溫度係數。若每一溫度係數在另一溫度係數的1%、2%、5%或一些其他適當百分比內，則溫度係數可例如「實質上」相同。在一些實施例中，上拉電阻器108以及下拉電阻器112藉由相同製程同時形成，以便具有相同或實質上相同的溫度係數。
這裡的上拉電阻器108及下拉電阻器112具有相同或實質上相同的高溫度係數，上拉電阻器108及下拉電阻器112的組合提供溫度補償。先前位準偏移器並不具有下拉電阻器112，當電晶體110處於ON狀態時，從而藉由上拉電阻器112的電阻來控制輸出端120處的電壓。因此，輸出端120處的電壓隨著上拉電阻器108的電阻隨溫度變化而大幅度地變化。藉由包含下拉電阻器112，輸出端120處的電壓藉由上拉電阻器108與下拉電阻器112的比率來控制。參看上方關於將位準偏移器102設計為分壓器的論述。由於上拉電阻器108及下拉電阻器112的電阻隨溫度改變相同或實質上相同的百分比，因此上拉電阻器108的電阻與下拉電阻器112的電阻之間的比率更不易受溫度變化的影響。因此，輸出端120處的電壓更不易受溫度變化的影響。
在一些實施例中，上拉電阻器108及下拉電阻器112具有相同結構，但尺寸方面有差異。在其他實施例中，上拉電阻器108及下拉電阻器112具有不同結構。在一些實施例中，上拉電阻器108及下拉電阻器112具有不含閘極的空乏模HEMT的結構及/或不含閘極的空乏模金屬絕緣半導體場效應電晶體（metal insulation semiconductor field-effect transistor；MISFET）的結構。在一些實施例中，上拉電阻器108及下拉電阻器112包括單獨2DEG（未示出）或單獨2DHG（未示出）。在上拉電阻器108及下拉電阻器112包括單獨二維載體氣體（亦即2DEG或2DHG）的實施例中，上拉電阻器108及下拉電阻器112包括單獨異質接面，二維載體氣體沿所述異質接面形成。異質接面可例如是以下或包括以下：氮化鎵（gallium nitride，GaN）、砷化鎵、一些其他適當III-V族材料或前述內容的任何組合。
在一些實施例中，電晶體110是HEMT、MISFET或一些其他適當電晶體。在一些實施例中，電晶體110操作於增強模式。在其他實施例中，電晶體110操作於空乏模式。在一些實施例中，電晶體110具有與添加有閘極結構的上拉電阻器108及/或下拉電阻器112相同的結構。在一些實施例中，電晶體110包括2DEG（未示出）且沿所述2DEG選擇性地傳導，由此電晶體110是n型的。在其他實施例中，電晶體110包括2DHG（未示出）且沿所述2DHG選擇性地傳導，由此電晶體110是p型的。在電晶體110包括二維載體氣體（亦即2DEG或2DHG）的實施例中，電晶體110包括異質接面，二維載體氣體沿所述異質接面形成。異質接面可例如是以下或包括以下：氮化鎵、氮化鋁鎵、砷化鎵、一些其他適當III-V族材料或前述內容的任何組合。
在一些實施例中，上拉電阻器108及下拉電阻器112是2DEG電阻器，且電晶體110是n型HEMT。此外，在一些這樣的實施例中，上拉電阻器108及下拉電阻器112的2DEG以及n型HEMT的2DEG藉由異質結構形成，所述異質結構包括III-V族材料，諸如GaN或一些其他適當材料。藉由對上拉電阻器108及下拉電阻器112以及電晶體110使用III-V族材料，上拉電阻器108及下拉電阻器112以及電晶體110與其矽基對應物相比，可在高電壓下操作，具有小佔據面積。此外，與電晶體110的矽基對應物相比，電晶體110的寄生電容可更低，從而允許快速切換。
參考圖2，提供圖1的位準偏移器電路102的一些實施例的截面圖200。位準偏移器電路102形成在基底202上。基板202可例如是以下或包括以下：單晶矽、碳化矽或一些其他半導體材料，及/或可例如具有（111）的結晶順向或一些其他結晶順向。此外，基底202可例如是主體半導體基底及/或可例如是半導體晶圓（例如300毫米或450毫米半導體晶圓）。
緩衝結構204上覆於基底202，且異質接面結構206上覆於緩衝結構204。緩衝結構204可例如用以補償基底202與異質接面結構206之間的晶格常數、晶體結構、熱膨脹係數或前述內容的任何組合中的差。緩衝結構204可例如是以下或包括以下氮化鋁（aluminum nitride；AlN）、GaN、一些其他適當III-V族材料或前述內容的任何組合。異質接面結構206包括通道層208，且更包括上覆通道層208的障壁層210。
極化障壁層210以使得正電荷朝著障壁層210的下部表面或底部表面偏移，且負電荷朝著障壁層210的上部表面或頂部表面偏移。極化可例如由自發極化效應及/或壓電極化效應引起。障壁層210可以是以下或包括以下：例如AlN、氮化鋁鎵（aluminum gallium nitride；AlGaN）、一些其他III族氮化物、一些其他III-V族材料或前述內容的任何組合。通道層208直接接觸障壁層210，且是具有能帶隙的半導體材料，所述半導體材料的能帶隙不等於障壁層210的能帶隙。歸因於不等帶隙，通道層208及障壁層210限定界面處的異質接面212，通道層208及障壁層210在所述界面處直接接觸。此外，由於障壁層210極化，因此2DEG 214形成在通道層208中。2DEG 214沿著異質接面212延伸且具有高濃度的遷移電子，使得2DEG 214是導電的。通道層208可例如是以下或包括以下未經摻雜的GaN、一些其他III族氮化物或一些其他III-V族材料。在一些實施例中，通道層208是未經摻雜的GaN，然而障壁層210是未經摻雜的AlGaN或包括未經摻雜的AlGaN。
上拉電阻器108、電晶體110以及下拉電阻器112在異質接面結構206的相應部分上。異質接面結構206的部分之間的電隔離可例如藉由檯面隔離、溝渠隔離或一些其他適當隔離來達成。上拉電阻器108、電晶體110以及下拉電阻器112各自包括一對電極216，且電晶體110更包括閘極結構218。在一些實施例中，電極216穿過障壁層210延伸至通道層208。在其他實施例中，電極216上覆於障壁層210。閘極結構218上覆於異質接面結構206，與電晶體110的對應電極216側向地間隔開且側向地在電晶體110的對應電極216之間。在一些實施例中，閘極結構218直接接觸異質接面結構206。在其他實施例中，閘極結構218藉由閘極介電層（未示出）與異質接面結構206分離。電極216及閘極結構218是導電的，且可以是以下或包括以下：例如鋁銅、鎢、銅、一些其他金屬、摻雜多晶矽、一些其他導電材料或前述內容的任何組合。
儘管未示出，但上拉電阻器108、電晶體110與下拉電阻器112之間電性耦接可例如藉由上覆電極216及閘極結構218的後段製程（back-end-of-line，BEOL）內連線結構來達成。BEOL內連線結構可例如包括交替地堆疊的多個導線及多個通孔以限定使如圖1中所示之上拉電阻器108、電晶體110以及下拉電阻器112互連的導電路徑。
參考圖3A，提供閘極驅動器電路的一些實施例的電路圖300A，所述閘極驅動器電路中應用圖1的位準偏移器102。閘極驅動器電路包括高壓側閘極驅動器302及低壓側閘極驅動器304。高壓側閘極驅動器302在高壓側電壓域處操作，且藉由動態電源經由高壓側供應節點306及高壓側返回節點308供電。如下文所論述，動態電源至少部分地由自舉電路310及高電壓電源（未示出）限定。低壓側閘極驅動器304在低壓側電壓域處操作，且藉由低電壓電源（未示出）經由低壓側供應端312及低壓側返回端314供電。低壓側返回端314充當閘極驅動器電路的參考且可例如接地。為易於說明，低壓側供應端312及低壓側返回端314各自出現多次。然而，低壓側供應端312的多個實例是相同端，且低壓側返回端314的多個實例是相同端。
高電壓電源供應相對於低電壓電源的高電壓。舉例而言，高電壓電源可供應650伏特或大於650伏特，而低電壓電源可供應6伏特或小於6伏特。然而，其他電壓為適合的。此外，高電壓電源及低電壓電源可例如是DC電源或一些其他適當電源。
高壓側閘極驅動器302閘控高壓側功率電晶體316，且低壓側閘極驅動器304閘控低壓側功率電晶體318。高壓側功率電晶體316的第一源極/汲極電性耦接至高電壓供應端320，而高壓側功率電晶體316的第二源極/汲極電性耦接至高壓側返回節點308。高電壓電源自高電壓供應端320電性耦接至低壓側返回端314，以用高電壓偏置高電壓供應端320。低壓側功率電晶體318的第一源極/汲極電性耦接至高壓側返回節點308，且低壓側功率電晶體318的第二端電性耦接至低壓側返回端314。高壓側功率電晶體316及低壓側功率電晶體318可例如是功率MOSFET、絕緣閘雙極電晶體（insulated-gate bipolar transistor，IGBT），或能夠在高電壓電源的高電壓下維持操作的一些其他適當功率電晶體。
另外，高壓側閘極驅動器302受高壓側輸入端322處的高壓側輸入信號控制，且低壓側閘極驅動器304受低壓側輸入端324處的低壓側輸入信號控制。高壓側輸入信號及低壓側輸入信號兩者均處於低壓側電壓域且在低狀態與高狀態之間切換。低狀態可例如與低壓側返回端314處的電壓相對應，且高狀態可例如與低壓側供應端312處的電壓相對應。取決於高壓側輸入信號處於高狀態或是低狀態，高壓側閘極驅動器302啟用或停用高壓側功率電晶體316。類似地，取決於低壓側輸入信號處於高狀態或是低狀態，低壓側閘極驅動器304啟用或停用低壓側功率電晶體318。此外，產生高壓側輸入信號及低壓側輸入信號，如此在低壓側功率電晶體318處於OFF狀態時高壓側功率電晶體316僅處於ON狀態，反之亦然。
由於高壓側輸入信號處於低壓側電壓域且高壓側閘極驅動器302在高壓側電壓域處操作，高壓側輸入信號與高壓側閘極驅動器302不相容。因此，位準偏移器102用於將輸入信號自低壓側電壓域轉換至高壓側電壓域。位準偏移器102的操作如圖1中所描述，但高壓側輸入端322與圖1的輸入端118相對應，低壓側返回端314與圖1的返回端116相對應，且高壓側供應節點306與圖1的供應端114相對應。此外，在一些實施例中，選擇上拉電阻器108與下拉電阻器112之間的電阻比，如此在上拉電阻器108上的電壓約等於在高壓側處於ON狀態時低壓側供應端312處的電壓。
整形器326重新整形位準偏移器102的輸出信號以改良輸出信號的轉換速率。藉由改良轉換速率，整形器326實現高壓側在ON狀態與OFF狀態之間的更快切換。整形器326藉由動態電源供電且包括整形器電晶體328以及整形器電阻器330。整形器電晶體328的第一源極/汲極經由整形器電阻器330電性耦接至高壓側供應節點306，且整形器電晶體328的第二源極/汲極電性耦接至高壓側返回節點308。此外，整形器326的閘極電性耦接至位準偏移器102的輸出332，因此應瞭解，輸出332電性耦接至高阻抗輸入。位準偏移器102的輸出332可例如與圖1的輸出端120相對應。在一些實施例中，整形器電阻器330作為相對於圖1描述的位準偏移器102的上拉電阻器108及下拉電阻器112，及/或是III-V族2DEG電阻器。在一些實施例中，整形器電晶體328作為相對於圖1描述的位準偏移器102的電晶體110，及/或是III-V族2DEG電晶體。
整形器326類似於位準偏移器102操作，在所述整形器中，整形器取決於整形器電晶體328處於ON狀態或是OFF狀態來選擇性地將整形器輸出334處的電壓上拉或下拉。舉例而言，在整形器電晶體328處於OFF狀態時，整形器輸出334處的電壓上拉至高壓側供應節點306的電壓，且在整形器電晶體328處於ON狀態時，整形器輸出334處的電壓下拉至高壓側返回節點308處的電壓。此外，整形器電晶體328處於ON狀態或OFF狀態是取決於位準偏移器102的輸出332處於高狀態或是低狀態。因此，整形器輸出334重新產生位準偏移器102的輸出332。在一些實施例中，整形器輸出334相對於位準偏移器102的輸出332反相。
鎖存器336鎖存整形器輸出334以過濾整形器輸出334處的噪音。藉由過濾噪音，鎖存器336實現高壓側在ON狀態與OFF狀態之間的更快切換。鎖存器336藉由動態電源供電，且包括一對鎖存電晶體338以及一對鎖存電阻器340。鎖存電晶體338中的每一個具有藉由鎖存電阻器340中的相應一個電性耦接至高壓側供應節點306的第一源極/汲極，且更具有電性耦接至高壓側返回節點308的第二源極/汲極。此外，鎖存電晶體338中的第一者的閘極電性耦接至整形器輸出334以及鎖存電晶體338中的第二者的第一源極/汲極，同時鎖存電晶體338中的第二者的閘極電性耦接至鎖存電晶體338中的第一者的第一源極/汲極以及鎖存器輸出342。在一些實施例中，鎖存電阻器340作為相對於圖1描述的位準偏移器102的上拉電阻器108及下拉電阻器112，及/或是III-V族2DEG電阻器。在一些實施例中，鎖存電晶體338作為相對於圖1描述的位準偏移器102的電晶體110，及/或是III-V族2DEG電晶體。
連接鎖存電晶體338以便產生回饋迴路。舉例而言，鎖存電晶體338中的第一者的輸出回饋至鎖存電晶體338中的第二者的閘極，反之亦然。在整形器輸出334處於第一狀態（例如高狀態）時，回饋迴路使鎖存器輸出342朝著第一穩態移動。類似地，在整形器輸出334處於第二狀態時，回饋迴路使鎖存器輸出342朝著第二穩態移動。假設整形器輸出334在狀態下持續最少時間，則回饋迴路達至第一穩態或第二穩態。在穩態下，鎖存器336阻止變化且持續處於穩態直至整形器輸出334針對最少時間發生變化為止。電阻變化允許鎖存器336過濾噪音。
如上文所提及，為整形器326、鎖存器336以及高壓側閘極驅動器302供電的動態電源部分地由自舉電路310及高電壓電源（未示出）限定。自舉電路310包括自舉電容器344及自舉二極體346。自舉電容器344的第一端電性耦接至高壓側供應節點306，且自舉電容器344的第二端電性耦接至高壓側返回節點308。自舉二極體346的陽極電性耦接至低壓側供應端312，且自舉二極體346的陰極電性耦接至高壓側供應節點306。
在使用閘極驅動器電路期間，負載（未示出）經由負載端348自高壓側返回節點308電性耦接至低壓側返回端314。在一些（但非所有）實施例中，負載是電感負載及/或電動馬達。此外，產生高壓側輸入端322處的高壓側輸入信號以及低壓側輸入端324處的低壓側輸入信號，如此在低壓側功率電晶體318處於OFF狀態時，高壓側功率電晶體316僅處於ON狀態，反之亦然。
在低壓側功率電晶體318處於ON狀態且高壓側功率電晶體316處於OFF狀態時，高壓側返回節點308經由低壓側功率電晶體318電性耦接至低壓側返回端314。因此，低壓側返回端314及高壓側返回節點308處於約相同的電壓。由於低壓側返回端314是閘極驅動器電路的參考，因此低壓側返回端314及高壓側返回節點308處於約零伏特。此外，由於負載（未示出）自高壓側返回節點308電性耦接至低壓側返回端314，因此在負載上的電壓為約零且停用所述負載。
同樣，在低壓側功率電晶體318處於ON狀態且高壓側功率電晶體316處於OFF狀態時，為自舉電容器344充電且低壓側供應端312處的電壓高於高壓側供應節點306處的電壓。因此，自舉二極體346處於非阻斷狀態。此外，電路徑自低壓側供應端312經由自舉電容器344延伸至高壓側返回節點308（或等於在即時狀態下至低壓側返回端314），以使得自舉電容器344充電至大約低壓側供應端312處的電壓。舉例而言，可將自舉電容器344充電至約6伏特或一些其他適當電壓。隨著充電自舉電容器344，高壓側供應節點306處的電壓增大至約低壓側供應端312處的電壓。
在低壓側功率電晶體318處於OFF狀態且高壓側功率電晶體316處於ON狀態時，高電壓供應端320經由高壓側功率電晶體316電性耦接至高壓側返回節點308。因此，高電壓供應端320及高壓側返回節點308是大約相同電壓。此外，高壓側供應節點306處的電壓等於或約等於高壓側返回節點308處的電壓加上在自舉電容器344上的電壓。舉例而言，高壓側返回節點308處的電壓可例如為約650伏特，且高壓側供應節點306處的電壓可例如為約656伏特。然而，其他電壓為適合的。由於負載（未示出）自高壓側返回節點308電性耦接至低壓側返回端314，因此在負載上的電壓為約高電壓供應端320的電壓且啟用所述負載。
同樣，在低壓側功率電晶體318處於OFF狀態且高壓側功率電晶體316處於ON狀態時，低壓側供應端312處的電壓低於高壓側供應節點306處的電壓。因此，自舉二極體346處於阻斷狀態，所述阻斷狀態使低壓側供應端312與高電壓供應端320電性隔離。缺乏此隔離，會分別對於電性耦接至低壓側供應端312及高電壓供應端320的電源造成損害。
如上所示，高壓側供應節點306處的電壓及高壓側返回節點308處的電壓根據動態電源而變化。藉由使用動態電源，及/或藉由調整上拉電阻器108與下拉電阻器112之間的電阻比，可使在上拉電阻器108上的電壓減小。此可例如提高位準偏移器102的輸出332處的切換速度。此外，藉由使用動態電源，即使在高壓側供應節點306及高壓側返回節點308處於高電壓時，高壓側供應節點306與高壓側返回節點308之間的電壓差較小。舉例而言，高壓側供應節點306處的電壓及高壓側返回節點308處的電壓可分別為約656伏特及650伏特，使得電壓差為約6伏特。然而，其他電壓為適合的。歸因於較小電壓差，可針對在低電壓下操作而設計高壓側處的組件。此類組件包含例如整形器326、鎖存器336以及高壓側閘極驅動器302。由於可針對在低電壓下操作而設計高壓側處的組件，因此可放寬設計限制。此外，可減小所述組件的大小。
參考圖3B，提供圖3A的閘極驅動器電路的一些替代性實施例的截面圖300B，其中使用自舉電晶體350替代圖3A的自舉二極體346。在此等實施例中，控制器（未示出）經由自舉端352電性耦接至自舉電晶體350的閘極。在低壓側功率電晶體318處於ON狀態且高壓側功率電晶體316處於OFF狀態時，控制器啟用自舉電晶體350以對自舉電容器344充電。此外，在低壓側功率電晶體318處於OFF狀態且高壓側功率電晶體316處於ON狀態時，控制器停用自舉電晶體350以使低壓側供應端312與高壓側供應節點306電性分離。與將可能具有自舉二極體346的情況相比，使用控制器及自舉電晶體350替代自舉二極體346以允許低壓側供應端312更快地電性耦接至高壓側供應節點306且與所述高壓側供應節點306電性分離。此繼而允許高壓側功率電晶體316及低壓側功率電晶體318在高狀態與低狀態之間更快地切換。在一些實施例中，自舉電晶體350作為相對於圖1描述的電晶體110。此外，在一些實施例中，自舉電晶體350是III-V族2DEG電晶體。
參考圖3C，提供圖3B的閘極驅動器電路的一些替代性實施例的截面圖300C，其中自舉電晶體350是二極體連接的。在二極體連接組態中，自舉電晶體350的閘極電性耦接至自舉電晶體350的汲極，所述汲極電性耦接至低壓側供應端312。此外，在二極體連接配置中，自舉電晶體350充當相對於圖3A描述的自舉二極體346。
參考圖3D，提供圖3A的閘極驅動器電路的一些替代性實施例的截面圖300D，其中省略了圖3A的鎖存器336。因此，整形器326的整形器輸出334饋入至高壓側閘極驅動器302中以控制高壓側閘極驅動器302。
參考圖3E，提供圖3A的閘極驅動器電路的一些替代性實施例的截面圖300E，其中省略了圖3A的整形器326以及圖3A的鎖存器336。因此，位準偏移器102的輸出332饋入至高壓側閘極驅動器302中以控制高壓側閘極驅動器302。
參考圖3F，提供圖3A的閘極驅動器電路的一些替代性實施例的截面圖300F，其中使用正反器354替代圖3A的鎖存器336。正反器354允許高壓側輸入端322處的高壓側輸入信號356發生脈衝或交替耦合（alternating coupled；AC）耦合，此有助於消除閘極驅動器電路的位準偏移器102處的靜態電流。為容納正反器354，高壓側輸入端322電性耦接至邊緣脈衝產生器358。邊緣脈衝產生器358自高壓側輸入信號356產生上升邊緣信號360及下降邊緣信號362。上升邊緣信號360包括高壓側輸入信號356的每一上升邊緣處的脈衝，且下降邊緣信號362包括高壓側輸入信號356的每一下降邊緣處的脈衝。
兩個位準偏移器102分別接收上升邊緣信號360及下降邊緣信號362作為輸入。位準偏移器102各自如相對於圖1所描述，例如像是每一個位準偏移器102包括上拉電阻器108、電晶體110以及下拉電阻器112。為易於說明，僅針對位準偏移器102中的一個標註上拉電阻器108，僅針對位準偏移器102中的一個標註電晶體110，且僅針對位準偏移器102中的一個標註下拉電阻器112。位準偏移器102的輸出332分別控制整形器326。為易於說明，僅將位準偏移器102的輸出332中的一個標註為332。
整形器326分組至第一整形器級364及第二整形器級366中，每一整形器級包含兩個整形器326。整形器326是各自如相對於圖3A所描述，從而整形器326中的每一個包括整形器電阻器330及整形器電晶體328。為易於說明，僅針對整形器326中的一些標註整形器電阻器330，且僅針對整形器326中的一些標註整形器電晶體328。第一整形器級364的兩個整形器326分別接收位準偏移器102的輸出332，且第二整形器級366的兩個整形器326分別接收第一整形器級364的整形器輸出334。第二整形器級366的整形器輸出334控制正反器354。為易於說明僅將整形器輸出334中的一些標註為334。
正反器354藉由動態電源供電且包括一對儲存電晶體368、一對正反器電阻器370、設置電晶體372以及重設電晶體374。為易於說明，僅將儲存電晶體368中的一個標註為368，且僅將正反器電阻器370中的一個標註為370。儲存電晶體368中的每一個具有藉由正反器電阻器370中的相應一個電性耦接至高壓側供應節點306的第一源極/汲極，且更具有藉由設置電晶體372以及重設電晶體374中的相應一個選擇性地電性耦接至高壓側返回節點308的第二源極/汲極。儲存電晶體368中的第一者的閘極電性耦接至儲存電晶體368中的第二者的第一源極/汲極，同時儲存電晶體368中的第二者的閘極電性耦接至儲存電晶體368中的第一者的第一源極/汲極以及正反器輸出376。設置電晶體372及重設電晶體374的閘極分別電性耦接至第二整形器級366的整形器輸出334。在一些實施例中，正反器電阻器370作為相對於圖1描述的位準偏移器102的上拉電阻器108及下拉電阻器112，及/或是III-V族2DEG電阻器。在一些實施例中，儲存電晶體368、設置電晶體372、重設電晶體374或前述內容的任何組合作為相對於圖1描述的位準偏移器102的電晶體110，及/或是III-V族2DEG電晶體。
連接儲存電晶體368以便產生回饋迴路。舉例而言，儲存電晶體368中的第一者的輸出回饋至儲存電晶體368中的第二者的閘極，反之亦然。基於來自設置電晶體372及重設電晶體374的刺激，回饋迴路於正反器輸出376處在穩定狀態之間切換。在啟用設置電晶體372時，回饋迴路使正反器輸出376移動至第一穩態。在啟用重設電晶體374時，回饋迴路使正反器輸出376移動至第二穩態。
在圖3D至圖3F示出為使用自舉二極體346時，可由圖3B中的自舉電晶體350替代圖3D至圖3F中的任一者中的自舉二極體346。在圖3D至圖3F示出為使用自舉二極體346時，可由圖3C中的自舉電晶體350替代圖3D至圖3F中的任一者中的自舉二極體346。在圖3F示出為具有兩個整形器級364、整形器級366時，更多個或更少個整形器級為適合的。在圖3A至圖3D示出為具有一個整形器級時，更多個整形器級為適合的。
參考圖4，提供圖3A的閘極驅動器電路的一些實施例的佈局400。位準偏移器102、低壓側閘極驅動器304、整形器326、鎖存器336以及高壓側閘極驅動器302一起整合至共同積體電路（integrated circuit，IC）晶片402中。由於整形器326、鎖存器336以及高壓側閘極驅動器302藉由在與位準偏移器102以及低壓側閘極驅動器304不同的電壓域處操作的動態電源供電，因此可例如採用隔離區404。隔離區404劃分IC晶片402的高壓側區域406，在所述高壓側區域內定位有整形器326、鎖存器336以及高壓側閘極驅動器302，且進一步劃分IC晶片402的低壓側區域408，在所述低壓側區域內定位有位準偏移器102以及低壓側閘極驅動器304。隔離區404可例如是以下或包括以下：溝渠隔離區、檯面隔離區或一些其他適當隔離區。
控制器410在IC晶片402外部，且產生高壓側輸入信號412及低壓側輸入信號414。高壓側輸入信號412經由位準偏移器102、整形器326、鎖存器336以及高壓側閘極驅動器302間接地控制高壓側功率電晶體316，而低壓側輸入信號414經由低壓側閘極驅動器304間接地控制低壓側功率電晶體318。類似於控制器410，高壓側功率電晶體316及低壓側功率電晶體318可例如在IC晶片402外部。採用高壓側功率電晶體316及低壓側功率電晶體318來選擇性地啟用負載416。
儘管圖4示出為使用圖3A中的閘極驅動器電路的實施例，但應瞭解，亦可使用圖3B至圖3F中的任一者中的閘極驅動器電路的實施例。舉例而言，在使用圖3D中的閘極驅動器電路的實施例的情況下，自高壓側區域406省略鎖存器336。作為另一實例，在使用圖3F中的閘極驅動器電路的實施例的情況下，用正反器及另外整形器替代鎖存器336。作為又一實例，在使用圖3E中的閘極驅動器電路的實施例的情況下，自高壓側區域406省略鎖存器336及整形器326。
參考圖5A及圖5B，提供使用非限制性實例電壓的在各種狀態下的圖3A的閘極驅動器電路的一些實施例的電路圖500A、電路圖500B。圖5A示出處於OFF狀態的閘極驅動器電路，而圖5B示出處於ON狀態的閘極驅動器電路。藉由閘極驅動器電路的OFF狀態，意謂由閘極驅動器電路驅動的負載（未示出）處於OFF狀態。類似地，藉由閘極驅動器電路的ON狀態，意謂由閘極驅動器電路驅動的負載處於ON狀態。如上文所論述，負載自負載端348電性耦接至低壓側返回端314。
具體參考圖5A的電路圖500A，高電壓供應端320藉由高電壓電源（未示出）偏置為約650伏特，且低壓側供應端312藉由低電壓電源（未示出）偏置為約6伏特。此外，高壓側輸入端322處的高壓側輸入信號及低壓側輸入端324處的低壓側輸入信號在約0伏特。
高壓側輸入信號及低壓側輸入信號分別控制高壓側功率電晶體316及低壓側功率電晶體318，以啟用或停用負載（未示出）。高壓側輸入信號及低壓側輸入信號於由低電壓電源（未示出）限定的低壓側電壓域處產生，使得高壓側輸入信號及低壓側輸入信號取決於閘極驅動器電路的狀態而在約0伏特至約6伏特之間變化。此外，產生高壓側輸入信號及低壓側輸入信號，如此在低壓側功率電晶體318處於ON狀態時高壓側功率電晶體316處於OFF狀態，反之亦然。為具有同時處於ON狀態的高壓側功率電晶體316及低壓側功率電晶體318引起自高電壓供應端320至低壓側返回端314的低阻抗路徑，且可損害高電壓電源（未示出）。
假設低壓側閘極驅動器304為反相的，則低壓側輸入端324處的約0伏特觸發低壓側閘極驅動器304，以輸出約6伏特至低壓側功率電晶體的閘極。在其他實施例中，低壓側閘極驅動器304是非反相的。低壓側閘極驅動器304的輸出處的約6伏特繼而啟用低壓側功率電晶體318。因此，於高壓側返回節點308及低壓側返回端314處各自的電壓大約是相同的。此繼而由於在負載上的電壓為約0伏特而因此停用負載（未示出）。此外，由於低壓側返回端314是閘極驅動器電路的參考，因此於高壓側返回節點308及低壓側返回端314各自的電壓為約0伏特。
於高壓側輸入端322處的約0伏特停用位準偏移器102的電晶體110。因此，下拉電阻器112藉由位準偏移器102的電晶體110來與位準偏移器102的輸出332電隔離。此外，位準偏移器102的輸出332處的電壓藉由上拉電阻器108上拉至高壓側供應節點306處的電壓。由於位準偏移器102的輸出332電性耦接至整形器326的閘極，所述閘極為高阻抗輸入，因此位準偏移器102的輸出332處的電壓約與高壓側供應節點306處的電壓相同。如所示出，高壓側供應節點306及位準偏移器102的輸出332處的電壓分別為約6伏特。然而，在第一次於高壓側輸入端322處轉換為約0伏特時，高壓側供應節點306及位準偏移器102的輸出332處的電壓分別小於約6伏特。
高壓側供應節點306及位準偏移器102的輸出332處的電壓分別由在自舉電容器344上的電壓限定，此時由於高壓側返回節點308為約0伏特。此外，在於高壓側輸入端322處第一次轉換為約0伏特時預先放電自舉電容器344。因此，在於高壓側輸入端322處第一次轉換為0伏特時，高壓側供應節點306處的電壓小於約6伏特。高壓側供應節點306及位準偏移器102的輸出332處的電壓在完全地為自舉電容器344充電之後分別達至約6伏特。沿自低壓側供應端312經由自舉二極體346、自舉電容器344以及低壓側功率電晶體318延伸至低壓側返回端314的導電路徑502充電自舉電容器344。由於在於高壓側輸入端322處第一次轉換為0伏特時高壓側供應節點306處的電壓小於低壓側供應端312處的電壓（例如3伏特對比6伏特），因此自舉二極體346處於允許為自舉電容器344充電的非阻斷狀態。
位準偏移器102的輸出332處的約6伏特閘控整形器326的整形器電晶體328。此啟用整形器電晶體328，其將整形器326的整形器輸出334處的電壓下拉至高壓側返回節點308處的約0伏特。整形器輸出334處的約0伏特閘控鎖存電晶體338中的第一者，由此將鎖存電晶體338中的第一者設置為OFF狀態。由於鎖存電晶體338中的第一者處於OFF狀態，因此鎖存電阻器340中的對應一者將鎖存器輸出342拉至高壓側供應節點306處的電壓。此外，由於鎖存器輸出342電性耦接至高阻抗輸入，因此鎖存器輸出342處的電壓為高壓側供應節點306處的約6伏特。此等高阻抗輸入包含高壓側閘極驅動器302的輸入及鎖存器電晶體338中的第二者的閘極。
鎖存電晶體338中的第二者的閘極處的約6伏特啟用鎖存電晶體338中的第二者，其將整形器輸出334電性耦接至低壓側返回節點308。另外，假設高壓側閘極驅動器302為反相的，則高壓側閘極驅動器302的輸入處的約6伏特觸發高壓側閘極驅動器302，以向高壓側功率電晶體316的閘極輸出約0伏特。在其他實施例中，高壓側閘極驅動器302是非反相的。高壓側閘極驅動器302的輸出處的約0伏特繼而停用高壓側功率電晶體316。此外，由於高壓側功率電晶體316停用，因此高壓側功率電晶體316使高電壓供應端320與高壓側返回節點308電分離。
具體參考圖5B的電路圖500B，高電壓供應端320仍藉由高電壓電源（未示出）偏置為約650伏特，且低壓側供應端312仍藉由低電壓電源（未示出）偏置為約6伏特。然而，相比於圖5B的電路圖500B，高壓側輸入端322處的高壓側輸入信號及低壓側輸入端324處的低壓側輸入信號為約6伏特。
假設低壓側閘極驅動器304為反相的，則低壓側輸入端324處的約6伏特觸發低壓側閘極驅動器304，以向低壓側功率電晶體318的閘極輸出約0伏特。在其他實施例中，低壓側閘極驅動器304是非反相的。低壓側閘極驅動器304的輸出處的約0伏特繼而停用低壓側功率電晶體318。因此，高壓側返回節點308及低壓側返回端314由低壓側功率電晶體318電分離。
在於高壓側輸入端322處第一次轉換為約6伏特時，高壓側功率電晶體316及低壓側功率電晶體318處於OFF狀態。因此，假設負載端348處的負載（未示出）具有高輸入阻抗，則高壓側返回節點308基本上是浮動的。此外，高壓側供應節點306處的電壓是在自舉電容器344上的約6伏特加上高壓側返回節點308處的電壓。因此，高壓側供應節點306處的電壓至少為約6伏特。隨著時間推移，高壓側返回節點308處的電壓趨向於向上浮動，由此高壓側供應節點306處的電壓趨向於向上浮動。因此，高壓側供應節點306處的電壓趨向於大於低壓側供應端312處的電壓。此外，自舉二極體346進入阻斷狀態，所述阻斷狀態使低壓側供應端312與高壓側供應節點306電性分離。
高壓側輸入端322處的約6伏特引起經由位準偏移器102、整形器326、鎖存器336以及高壓側閘極驅動器302的級聯效應，所述級聯效應最終使用自舉電容器344作為電源使高壓側功率電晶體316轉至ON狀態。在高壓側功率電晶體316轉至ON狀態時，高壓側返回節點308處的電壓不再浮動，且變得約與高電壓供應端320的約650電壓相同。此繼而啟用負載（未示出），所述負載自負載端348電性耦接至低壓側返回端314。另外，在高壓側功率電晶體316轉至ON狀態時，高壓側供應節點306處的電壓成為高壓側返回節點308處的電壓加上在自舉電容器344上的電壓。舉例而言，在高壓側返回節點308處的電壓為約650伏特時，高壓側供應節點306為約656伏特。
藉由高壓側輸入端322處的約6伏特觸發的級聯效應藉由啟用位準偏移器102的電晶體110開始。因此，靜態電流可沿自高壓側供應節點306延伸至低壓側返回端314的導電路徑504流動。此外，位準偏移器102的輸出332處的電壓藉由下拉電阻器112下拉至低壓側返回端314處的電壓。
由於位準偏移器102的輸出332電性耦接至整形器326的閘極，所述閘極是高阻抗輸入，因此位準偏移器102可建模為分壓器。因此，位準偏移器102的輸出332處的電壓可等於或約等於(R_pd+R_on)/(R_pd+R_on+R_pu ) V_ps，其中Rpd是下拉電阻器112的電阻，Ron是電晶體110的導通電阻，Rpu是上拉電阻器108的電阻，且Vps是高壓側供應節點306處的至少6伏特。選擇上拉電阻器108與下拉電阻器112的比率，如此相對於高壓側返回節點308，位準偏移器102的輸出332處的電壓小於整形器電晶體328的臨限電壓。舉例而言，在高壓側供應節點306及高壓側返回節點308處的電壓分別為656伏特及650伏特的情況下，上拉電阻器108與下拉電阻器112的電阻比可以是使得在上拉電阻器108上的電壓為約6伏特且位準偏移器的輸出332處的電壓為約650伏特。
由於位準偏移器102的輸出332在比整形器電晶體328的臨限電壓更小的電壓下，因此整形器電晶體328處於OFF狀態且整形器電晶體328的整形器輸出334上拉至高壓側供應節點306處的電壓。藉由上拉整形器輸出334，整形器輸出334處的電壓可例如為約656伏特。鎖存器336鎖存整形器輸出334，且鎖存器輸出342控制高壓側閘極驅動器302。此外，高壓側閘極驅動器302的輸出控制高壓側功率電晶體316。如在圖5A中，假設鎖存器336及高壓側閘極驅動器302為反相的，由此在整形器輸出334為約656伏特時鎖存器輸出342可例如為約650伏特，且在鎖存器輸出342為約650伏特時高壓側閘極驅動器302的輸出可為約656伏特。
儘管圖5A及圖5B用於使用圖3A中的閘極驅動器電路的實施例描述閘極驅動器電路的操作，但應瞭解，描述通常適用於圖3B至圖3F中的任一者中的閘極驅動器電路的實施例。在論述單獨實施例時強調圖3B至圖3F中的閘極驅動器電路的各種實施例的操作中的差異。
參考圖6，提供使用位準偏移器及圖3A的閘極驅動器電路的方法的一些實施例的流程圖600。
在步驟602處，提供包括上拉電阻器、下拉電阻器以及電晶體的位準偏移器，其中上拉電阻器及下拉電阻器分別處於電晶體的源極端/汲極端且具有大致相同的高溫度係數。位準偏移器通常可建模為分壓器，其中藉由上拉電阻器與下拉電阻器的電阻比來控制輸出電壓。由於上拉電阻器及下拉電阻器具有大致相同的高溫度係數，因此比率中溫度引起的電阻變化在很大程度上抵消，且所述比率甚少受溫度變化影響。因此，位準偏移器的電壓輸出並不易於造成較大溫度引起的電壓擺動。
在步驟604處，提供位準偏移器包括選擇上拉電阻器與下拉電阻器的電阻比，使得在電晶體處於ON狀態時，與在下拉電阻器上的電壓降相比，在上拉電阻器上的電壓降較小。因此，與上拉電阻器的電阻相比，下拉電阻器的電阻較大。在電晶體處於ON狀態時，下拉電阻器的電阻可較大以減小靜態電流。上拉電阻器的電阻可較小以減小位準偏移器的輸出處的RC時間常數，由此允許位準偏移器的輸出處的快速切換速度。因此，上拉電阻器及下拉電阻器的組合允許位準偏移器的輸出處的快速切換同時亦減小靜態電流。
在步驟606處，動態供應電壓應用於位準偏移器上，其中動態供應電壓使用自舉電路而產生且處於在低電壓域與高電壓域之間交替的動態電壓域。低電壓域可例如為約0伏特至約6伏特，而高電壓域可例如為約650伏特至約656伏特。然而，其他電壓為適合的。自舉電路可例如與如圖5A及圖5B所示出且相對於圖5A及圖5B描述的高壓側閘極驅動器及低壓側閘極驅動器結合使用。
在步驟608處，輸入信號應用於位準偏移器以在動態電壓域中產生輸出信號，其中輸入信號處於低電壓域。
在步驟610處，整形輸出信號以產生具有快速轉換速率的經整形輸出信號。經整形輸出信號可例如處於動態電壓域。
在步驟612處，鎖存經整形輸出信號以產生經鎖存輸出信號。在一些實施例中，藉由正反器完成所述鎖存，以允許脈衝或AC耦合輸入。此繼而使位準偏移器處的靜態電流減小或消除位準偏移器處的靜態電流。經鎖存輸出信號可例如處於動態電壓域。
在步驟614處，用經鎖存輸出信號控制閘極驅動器電路。
儘管本文中將圖600的流程圖600示出且描述為一系列動作或事件，但應瞭解，不應以限制性意義來解釋此等動作或事件的所示出次序。舉例而言，除本文中所示出及/或所描述的動作或事件之外，一些動作可與其它動作或事件以不同次序及/或同時出現。此外，並非可需要所有所示出的動作來實施本文中描述的一或多個態樣或實施例，且本文中所描繪的動作中的一或多者可在一或多個單獨動作及/或階段中進行。
在一些實施例中，本揭露提供一種位準偏移器電路，位準偏移器電路包含電晶體、第一電阻器以及第二電阻器。第一電阻器自電晶體的第一源極/汲極電性耦接至電源節點；第二電阻器自電晶體的第二源極/汲極電性耦接至參考節點；其中第一電阻器及第二電阻器具有實質上相同的溫度係數且包含III-V族半導體材料。在一些實施例中，第一電阻器及第二電阻器的溫度係數較高，使得溫度係數每攝氏度溫度變化改變超過例如1%。在一些實施例中，電晶體是HEMT。在一些實施例中，第一電阻器及第二電阻器是2DEG電阻器。在一些實施例中，第二電阻器比第一電阻器具有更大的電阻。在一些實施例中，位準偏移器電路更包含閘極驅動器，閘極驅動器包含輸入端，輸入端電性耦接第一電阻器與第一源極/汲極電性耦接的共同節點。
在一些實施例中，本揭露提供一種閘極驅動器電路，閘極驅動器電路包含位準偏移器以及高壓側閘極驅動器。位準偏移器包含電晶體、第一電阻器以及第二電阻器，其中第一電阻器自電晶體的第一源極/汲極電性耦接至動態電源節點，且其中第二電阻器自電晶體的第二源極/汲極電性耦接至參考節點；高壓側閘極驅動器包含分別電性耦接至動態供應節點及動態返回節點的電源端，其中高壓側閘極驅動器經組態以藉由位準偏移器的輸出來控制。在一些實施例中，電晶體、第一電阻器以及第二電阻器各自包含III-V族異質接面結構的一部分。在一些實施例中，閘極驅動器電路更包含自舉電路，自舉電路包含自舉開關及自舉電容器，其中自舉電容器自動態供應節點電性耦接至動態返回節點，且其中自舉開關電性耦接至動態供應節點。在一些實施例中，自舉開關包含自舉二極體，其中自舉二極體的陰極電性耦接至動態供應節點。在一些實施例中，自舉開關包含自舉電晶體，其中自舉電晶體的源極電性耦接至動態供應節點。在一些實施例中，閘極驅動器電路更包含低壓側閘極驅動器，低壓側閘極驅動包含分別電性耦接至低壓側供應節點及參考節點的電源端。在一些實施例中，閘極驅動器電路更包含第一功率電晶體以及第二功率電晶體。第一功率電晶體包含電性耦接至高電壓節點的第一源極/汲極、電性耦接至動態返回節點的第二源極/汲極以及電性耦接至高壓側閘極驅動器的輸出的閘極；第二功率電晶體包含電性耦接至動態返回節點的第一源極/汲極、電性耦接至參考節點的第二源極/汲極以及電性耦接至低壓側閘極驅動器的輸出的閘極。在一些實施例中，閘極驅動器電路更包含整形器以及鎖存器。整形器在位準偏移器的輸出與閘極驅動器之間，其中整形器的輸入電性耦接至位準偏移器的輸出；以及鎖存器，在整形器與閘極驅動器之間，其中鎖存器的輸入電性耦接至整形器的輸出，且其中鎖存器的輸出電性耦接至高壓側閘極驅動器的輸入。在一些實施例中，閘極驅動器電路更包含第二位準移位器以及正反器；正反器電性耦接至高壓側閘極驅動器的輸入，其中正反器經組態以藉由位準偏移器的輸出來設置，且其中正反器經組態以藉由第二位準移位器的輸出重設。
在一些實施例中，本揭露提供一種閘極驅動方法，包含：提供位準偏移器，所述位準偏移器包含第一電阻器、第二電阻器以及電晶體，其中第一電阻器及第二電阻器分別在電晶體的源極端/汲極端處；施加動態供應電壓於橫跨自第一電阻器的末端至第二電阻器的末端的位準偏移器上施加動態供應電壓，其中產生動態供應電壓以使用自舉電路且動態供應電壓處於動態電壓域，所述動態電壓域在低電壓域與高電壓域之間交替；施加輸入信號至電晶體的閘極，其中輸入信號處於低電壓域；以及自輸入信號產生輸出信號，其中輸出信號產生於第一電阻器及電晶體的節點共同處，且其中輸出信號處於動態電壓域。在一些實施例中，第一電阻器及第二電阻器是2DEG電阻器且電晶體是n型HEMT。在一些實施例中，方法更包括：將輸出信號重新整形為比輸出信號具有更快轉換速率的經整形信號；以及使用經整形信號控制高壓側閘極驅動器。在一些實施例中，方法更包括：藉由鎖存器鎖存經整形信號，其中藉由鎖存器的經鎖存信號來控制高壓側閘極驅動器。在一些實施例中，使用自舉電容器產生動態電壓，方法更包括：在動態電壓域處於低電壓域時對自舉電容器充電；以及在動態電壓域處於高電壓域時對自舉電容器放電。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、300A、500A、500B‧‧‧電路圖
102‧‧‧位準偏移器
104‧‧‧輸入信號
106‧‧‧輸出信號
108‧‧‧上拉電阻器
110‧‧‧電晶體
112‧‧‧下拉電阻器
114‧‧‧供應端
116‧‧‧返回端
118‧‧‧輸入端
120‧‧‧輸出端
122、502、504‧‧‧導電路徑
200、300B、300C、300D、300E、300F‧‧‧截面圖
202‧‧‧基底
204‧‧‧緩衝結構
206‧‧‧異質接面結構
208‧‧‧通道層
210‧‧‧障壁層
214‧‧‧2DEG
216‧‧‧電極
218‧‧‧閘極結構
212‧‧‧異質接面
302‧‧‧高壓側閘極驅動器
304‧‧‧低壓側閘極驅動器
306‧‧‧高壓側供應節點
308‧‧‧高壓側返回節點
310‧‧‧自舉電路
312‧‧‧低壓側供應端
314‧‧‧低壓側返回端
316‧‧‧高壓側功率電晶體
318‧‧‧低壓側功率電晶體
320‧‧‧高電壓供應端
322‧‧‧高壓側輸入端
324‧‧‧低壓側輸入端
326‧‧‧整形器
328‧‧‧整形器電晶體
330‧‧‧整形器電阻器
332‧‧‧輸出
334‧‧‧整形器輸出
336‧‧‧鎖存器
338‧‧‧鎖存電晶體
340‧‧‧鎖存電阻器
342‧‧‧鎖存器輸出
344‧‧‧自舉電容器
346‧‧‧自舉二極體
348‧‧‧負載端
350‧‧‧自舉電晶體
352‧‧‧自舉端
354‧‧‧正反器
356‧‧‧高壓側輸入信號
358‧‧‧邊緣脈衝產生器
360‧‧‧上升邊緣信號
362‧‧‧下降邊緣信號
364、366‧‧‧整形器級
368‧‧‧儲存電晶體
370‧‧‧正反器電阻器
372‧‧‧設置電晶體
374‧‧‧重設電晶體
376‧‧‧正反器輸出
400‧‧‧佈局
402‧‧‧積體電路晶片
404‧‧‧隔離區
406‧‧‧高壓側區域
408‧‧‧低壓側區域
410‧‧‧控制器
412‧‧‧高壓側輸入信號
414‧‧‧低壓側輸入信號
416‧‧‧負載
600‧‧‧方塊圖
602、604、606、608、610、602、614‧‧‧步驟
結合附圖閱讀以下詳細說明，會最佳地理解本發明的各方面。應注意，根據業內標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出具有溫度補償的位準偏移器的一些實施例的電路圖。
圖2示出圖1的位準偏移器的一些實施例的截面圖。
圖3A至圖3F示出應用有圖1的位準偏移器的閘極驅動器電路的各種實施例的電路圖。
圖4示出圖3A的閘極驅動器電路的一些實施例的佈局。
圖5A及圖5B示出圖3A的閘極驅動器電路使用非限制性實例電壓在各種狀態下的電路圖。
圖6示出使用具有溫度補償的位準偏移器的方法的一些實施例的流程圖。

Claims (20)

  1. 一種位準偏移器電路，包括： 電晶體； 第一電阻器，所述第一電阻器自所述電晶體的第一源極/汲極電性耦接至電源節點；以及 第二電阻器，所述第二電阻器自所述電晶體的第二源極/汲極電性耦接至參考節點； 其中所述第一電阻器及所述第二電阻器具有實質上相同的溫度係數且包括III-V族半導體材料。
  2. 如申請專利範圍第1項所述的位準偏移器電路，其中所述第一電阻器及所述第二電阻器的溫度係數較高，使得所述溫度係數每攝氏度溫度變化改變超過1%。
  3. 如申請專利範圍第1項所述的位準偏移器電路，其中所述電晶體是高電子遷移率電晶體（HEMT）。
  4. 如申請專利範圍第1項所述的位準偏移器電路，其中所述第一電阻器及所述第二電阻器是二維電子氣（two-dimensional electron gas，2DEG）電阻器。
  5. 如申請專利範圍第1項所述的位準偏移器電路，其中所述第二電阻器比所述第一電阻器具有更大的電阻。
  6. 如申請專利範圍第1項所述的位準偏移器電路，更包括： 閘極驅動器，所述閘極驅動器包括輸入端，所述輸入端電性耦接至所述第一電阻器與所述第一源極/汲極電性耦接的共同節點。
  7. 一種閘極驅動器電路，包括： 位準偏移器，所述位準偏移器包括電晶體、第一電阻器以及第二電阻器，其中所述第一電阻器自所述電晶體的第一源極/汲極電性耦接至動態電源節點，且其中所述第二電阻器自所述電晶體的第二源極/汲極電性耦接至參考節點；以及 高壓側閘極驅動器，所述高壓側閘極驅動器包括分別電性耦接至所述動態供應節點及動態返回節點的電源端，其中所述高壓側閘極驅動器經組態以藉由所述位準偏移器的輸出來控制。
  8. 如申請專利範圍第7項所述的閘極驅動器電路，其中所述電晶體、所述第一電阻器以及所述第二電阻器各自包括III-V族異質接面結構的一部分。
  9. 如申請專利範圍第7項所述的閘極驅動器電路，更包括： 自舉電路，所述自舉電路包括自舉開關及自舉電容器，其中所述自舉電容器自所述動態供應節點電性耦接至所述動態返回節點，且其中所述自舉開關電性耦接至所述動態供應節點。
  10. 如申請專利範圍第9項所述的閘極驅動器電路，其中所述自舉開關包括自舉二極體，且其中所述自舉二極體的陰極電性耦接至所述動態供應節點。
  11. 如申請專利範圍第9項所述的閘極驅動器電路，其中所述自舉開關包括自舉電晶體，且其中所述自舉電晶體的源極電性耦接至所述動態供應節點。
  12. 如申請專利範圍第7項所述的閘極驅動器電路，更包括： 低壓側閘極驅動器，所述低壓側閘極驅動器包括分別電性耦接至低壓側供應節點及所述參考節點的電源端。
  13. 如申請專利範圍第12項所述的閘極驅動器電路，更包括： 第一功率電晶體，所述第一功率電晶體包括電性耦接至高電壓節點的第一源極/汲極、電性耦接至所述動態返回節點的第二源極/汲極以及電性耦接至所述高壓側閘極驅動器的輸出端的閘極；以及 第二功率電晶體，所述第二功率電晶體包括電性耦接至所述動態返回節點的第一源極/汲極、電性耦接至所述參考節點的第二源極/汲極以及電性耦接至所述低壓側閘極驅動器的輸出的閘極。
  14. 如申請專利範圍第7項所述的閘極驅動器電路，更包括： 整形器，所述整形器在所述位準偏移器的所述輸出與所述閘極驅動器之間，其中所述整形器的輸入端電性耦接至所述位準偏移器的所述輸出；以及 鎖存器，所述鎖存器在所述整形器與所述閘極驅動器之間，其中所述鎖存器的輸入端電性耦接至所述整形器的輸出，且其中所述鎖存器的輸出端電性耦接至所述高壓側閘極驅動器的輸入。
  15. 如申請專利範圍第7項所述的閘極驅動器電路，更包括： 第二位準偏移器；以及 正反器，所述正反器電性耦接至所述高壓側閘極驅動器的輸入，其中所述正反器經組態以藉由所述位準偏移器的所述輸出來設置，且其中所述正反器經組態以藉由所述第二位準偏移器的輸出重設。
  16. 一種閘極驅動方法，包括： 提供位準偏移器，所述位準偏移器包括第一電阻器、第二電阻器以及電晶體，其中所述第一電阻器及所述第二電阻器分別在所述電晶體的源極端/汲極端處； 施加動態供應電壓於橫跨自所述第一電阻器的末端至所述第二電阻器的末端的所述位準偏移器上，其中產生所述動態供應電壓以使用自舉電路且所述動態供應電壓處於動態電壓域，所述動態電壓域在低電壓域與高電壓域之間交替； 施加輸入信號至電晶體的閘極，其中所述輸入信號處於所述低電壓域；以及 自所述輸入信號產生輸出信號，其中所述輸出信號產生於所述第一電阻器及所述電晶體的共同節點處，且其中所述輸出信號處於所述動態電壓域。
  17. 如申請專利範圍第16項所述的閘極驅動方法，其中所述第一電阻器及所述第二電阻器是二維電子氣電阻器，且其中所述電晶體是n型高電子遷移率電晶體（n-type high-electron-mobility transistor，HEMT）。
  18. 如申請專利範圍第16項所述的閘極驅動方法，更包括： 將所述輸出信號重新整形為比所述輸出信號具有更快轉換速率的經整形信號；以及 使用所述經整形信號控制高壓側閘極驅動器。
  19. 如申請專利範圍第18項所述的閘極驅動方法，更包括： 藉由鎖存器鎖存所述經整形信號，其中藉由所述鎖存器的經鎖存信號來控制所述高壓側閘極驅動器。
  20. 如申請專利範圍第16項所述的閘極驅動方法，其中使用自舉電容器產生所述動態電壓，其中所述方法更包括： 在所述動態電壓域處於所述低電壓域時對所述自舉電容器充電；以及 在所述動態電壓域處於所述高電壓域時對所述自舉電容器放電。
TW107147338A 2018-01-31 2018-12-27 位準偏移器電路、閘極驅動器電路及方法 TWI688210B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862624499P 2018-01-31 2018-01-31
US62/624,499 2018-01-31
US16/140,982 US10523183B2 (en) 2018-01-31 2018-09-25 Dynamic high voltage (HV) level shifter with temperature compensation for high-side gate driver
US16/140,982 2018-09-25

Publications (2)

Publication Number Publication Date
TW201935855A true TW201935855A (zh) 2019-09-01
TWI688210B TWI688210B (zh) 2020-03-11

Family

ID=67393761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147338A TWI688210B (zh) 2018-01-31 2018-12-27 位準偏移器電路、閘極驅動器電路及方法

Country Status (3)

Country Link
US (4) US10523183B2 (zh)
CN (1) CN110098823B (zh)
TW (1) TWI688210B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737560B (zh) * 2020-04-12 2021-08-21 湛積股份有限公司 可動態控制最小工作週期之方法和相關半橋式自舉電路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101796B2 (en) 2020-01-06 2021-08-24 Diodes Incorporated Gate drive apparatus and control method
CN113078888B (zh) * 2020-01-06 2024-04-19 达尔科技股份有限公司 栅极驱动设备和控制方法
US11489441B2 (en) * 2020-06-02 2022-11-01 Texas Instruments Incorporated Reference voltage generation circuits and related methods
CN111490763B (zh) * 2020-06-24 2021-03-02 浙江铖昌科技股份有限公司 耐功率的场效应管开关、开关限幅芯片及射频前端系统
CN112994679A (zh) * 2021-04-20 2021-06-18 深圳市拓尔微电子有限责任公司 驱动电路及控制芯片
CN113551649B (zh) * 2021-08-17 2023-07-21 谭淋耘 一种危岩体倾斜角度的实时自动化测量装置及其测量方法
US11799491B1 (en) 2022-06-08 2023-10-24 Apple Inc. Bootstrap circuit with boosted impedance
TW202401962A (zh) * 2022-06-29 2024-01-01 美商高效電源轉換公司 通用功率場效電晶體(fet)驅動器積體電路(ic)架構

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240691B2 (ja) * 1999-11-01 2009-03-18 株式会社デンソー 定電流回路
CN100395805C (zh) * 2002-12-28 2008-06-18 鸿富锦精密工业（深圳）有限公司 发光二极管驱动装置
US7176723B2 (en) * 2005-02-18 2007-02-13 Semiconductor Components Industries Llc Translator circuit and method therefor
JP4970200B2 (ja) * 2007-09-04 2012-07-04 新日本無線株式会社 電圧検出回路
JP5712483B2 (ja) * 2008-12-12 2015-05-07 日産自動車株式会社 過電流検出装置
KR101606400B1 (ko) 2008-12-30 2016-03-25 주식회사 동부하이텍 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버
US7982525B2 (en) * 2009-02-20 2011-07-19 Conexant Systems, Inc. Systems and methods for driving high power stages using lower voltage processes
US7893754B1 (en) * 2009-10-02 2011-02-22 Power Integrations, Inc. Temperature independent reference circuit
US8004339B2 (en) * 2009-11-19 2011-08-23 Integrated Device Technology, Inc. Apparatuses and methods for a level shifter with reduced shoot-through current
JP5018866B2 (ja) * 2009-11-19 2012-09-05 サンケン電気株式会社 レベルシフト回路及びスイッチング電源装置
US8405422B2 (en) * 2010-09-30 2013-03-26 Fuji Electric Co., Ltd. Level shift circuit
CN201846321U (zh) * 2010-11-16 2011-05-25 深圳市富满电子有限公司南山分公司 一种分段温度补偿基准电路
JP6094032B2 (ja) 2011-08-26 2017-03-15 サンケン電気株式会社 レベルシフト回路
JP5880225B2 (ja) * 2012-04-02 2016-03-08 富士電機株式会社 半導体装置
US8791723B2 (en) * 2012-08-17 2014-07-29 Alpha And Omega Semiconductor Incorporated Three-dimensional high voltage gate driver integrated circuit
TWI590035B (zh) * 2012-08-28 2017-07-01 茂達電子股份有限公司 電源啟動重置電路
JP2015073261A (ja) * 2013-09-03 2015-04-16 ルネサスエレクトロニクス株式会社 半導体装置
JP6320875B2 (ja) * 2014-08-25 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム
JP2016058956A (ja) * 2014-09-11 2016-04-21 株式会社東芝 パワー用半導体装置、およびゲートドライバ回路
US9401612B2 (en) * 2014-09-16 2016-07-26 Navitas Semiconductor Inc. Pulsed level shift and inverter circuits for GaN devices
US20170092640A1 (en) * 2015-09-25 2017-03-30 Sanken Electric Co., Ltd. Temperature Compensation of Fabricated Semiconductors
EP3157153B1 (en) * 2015-10-15 2021-12-22 Nxp B.V. Dc-dc converters having a half-bridge node, controllers therefor and methods of controlling the same
US10778219B2 (en) * 2017-11-15 2020-09-15 Navitas Semiconductor, Inc. Level shifting in a GaN half bridge circuit
US10630285B1 (en) * 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737560B (zh) * 2020-04-12 2021-08-21 湛積股份有限公司 可動態控制最小工作週期之方法和相關半橋式自舉電路

Also Published As

Publication number Publication date
CN110098823B (zh) 2023-10-10
US11522526B2 (en) 2022-12-06
TWI688210B (zh) 2020-03-11
US20190238119A1 (en) 2019-08-01
US11005453B2 (en) 2021-05-11
US20230076455A1 (en) 2023-03-09
US10523183B2 (en) 2019-12-31
US20200091895A1 (en) 2020-03-19
CN110098823A (zh) 2019-08-06
US20210226611A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
TWI688210B (zh) 位準偏移器電路、閘極驅動器電路及方法
US9991884B2 (en) Switching circuits having ferrite beads
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
JP5848171B2 (ja) アクティブ発振防止付き複合半導体デバイス
JP5130906B2 (ja) スイッチ装置
TWI531060B (zh) 具有提昇之可靠性的高功率半導體電子元件
US8624662B2 (en) Semiconductor electronic components and circuits
CN112019200A (zh) 包括故障安全下拉电路的功率器件和电子开关器件
US11336279B2 (en) Power semiconductor device with a series connection of two devices
US11955478B2 (en) Power semiconductor device with an auxiliary gate structure
US11257811B2 (en) Power semiconductor device with an auxiliary gate structure
US11088688B2 (en) Configurations of composite devices comprising of a normally-on FET and a normally-off FET
JP5526174B2 (ja) ターンオン防止付き複合半導体デバイス
US10340252B2 (en) High voltage device with multi-electrode control
US9236376B2 (en) Power semiconductor device with oscillation prevention
WO2021140889A1 (ja) 同期整流回路、電源装置、及び電子機器
US20230131602A1 (en) Power semiconductor device with an auxiliary gate structure
Prakash et al. Performance evaluation of Cascode GaN HEMT
JP2024017099A (ja) 窒化物半導体モジュール