TW201929427A - 接收電路和使用該接收電路的積體電路系統 - Google Patents

接收電路和使用該接收電路的積體電路系統 Download PDF

Info

Publication number
TW201929427A
TW201929427A TW107128360A TW107128360A TW201929427A TW 201929427 A TW201929427 A TW 201929427A TW 107128360 A TW107128360 A TW 107128360A TW 107128360 A TW107128360 A TW 107128360A TW 201929427 A TW201929427 A TW 201929427A
Authority
TW
Taiwan
Prior art keywords
signal
transistor
output node
input terminal
receiving circuit
Prior art date
Application number
TW107128360A
Other languages
English (en)
Other versions
TWI772490B (zh
Inventor
李賢培
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201929427A publication Critical patent/TW201929427A/zh
Application granted granted Critical
Publication of TWI772490B publication Critical patent/TWI772490B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Abstract

本申請公開了一種接收電路和利用接收電路的積體電路系統。接收電路包括第一放大電路和第二放大電路。第一放大電路可以透過將第一信號和第二信號不對稱地和差分地放大來產生第一輸出信號。第二放大電路可以透過將第二信號和第一信號不對稱地和差分地放大來產生第二輸出信號。

Description

接收電路和使用該接收電路的積體電路系統
各種實施例總體而言涉及一種積體電路技術，更具體地，涉及一種接收電路和一種使用該接收電路的積體電路系統。
電子設備可以由大量電子元件構成。例如，一個電腦系統可以由許多用半導體構成的積體電路組成。積體電路可以透過交換信號彼此通信。發送的信號可以是差分信號或單端信號。一些積體電路可以包括接收電路，以接收由其他積體電路傳輸的信號。一般類型的接收電路是差分放大器。差分放大器可以透過將兩個輸入信號之差差分放大來產生輸出信號。
單端接收電路接收由在一條線上的變化電壓表示的輸入信號，並將其與在另一條線上接收的參考電壓進行比較。利用差分放大器使用參考電壓具有必須既產生又過濾參考電壓的缺點，這需要額外的元件，其產生有害的熱量、消耗功率、導致更大的電路佔用面積以及增加製造成本。
本專利申請請求於2017年12月21日向韓國智慧財產權局提交的申請號為10-2017-0176623的韓國專利申請的優先權，其全部內容透過引用合併於此。
根據一個實施例，接收電路可以包括第一放大電路，所述第一放大電路透過第一正輸入端子接收第一信號，以及透過第一負輸入端子接收第二信號，藉此透過將所述第一信號和第二信號差分放大來產生第一輸出信號。所述接收電路還可以包括第二放大電路，所述第二放大電路透過第二正輸入端子接收所述第二信號，以及透過第二負輸入端子接收所述第一信號，藉此透過將所述第二信號和所述第一信號差分放大來產生第二輸出信號。此外，所述第一正輸入端子與所述第一負輸入端子彼此不對稱，以及所述第二正輸入端子與所述第二負輸入端子彼此不對稱。
還根據一個實施例，接收電路可以包括第一放大電路，其被配置為將第一信號和第二信號差分放大以產生第一輸出信號。所述第一放大電路可以包括：第一PMOS電晶體，其被配置為基於所述第一信號改變第一負輸出節點的電壓位準；第二PMOS電晶體，其被配置為基於所述第二信號改變第一正輸出節點的電壓位準；第一NMOS電晶體，其被配置為基於所述第一信號改變第二負輸出節點的電壓位準；以及第二NMOS電晶體，其被配置為基於所述第二信號改變所述第一正輸出節點的電壓位準。所述第一輸出信號從所述第一正輸出節點輸出。此外，所述第一PMOS電晶體與所述第二PMOS電晶體彼此不對稱，以及所述第一NMOS電晶體與所述第二NMOS電晶體彼此不對稱。
此外，根據一個實施例，接收電路可以包括第一放大電路，所述第一放大電路被配置為將第一信號和第二信號不對稱地和差分地放大，以及產生與所述第一信號的電壓位準相對應的第一輸出信號，而不使用用於確定所述第一信號的電壓位準的參考電壓。所述接收電路還可以包括第二放大電路，其被配置為將所述第二信號和所述第一信號不對稱地差分放大，以及產生與所述第二信號的電壓位準相對應的第二輸出信號，而不使用用於確定所述第二信號的電壓位準參考電壓。
以下，參考所附圖式描述接收電路和使用其的積體電路系統的實施例。
圖1示出了根據傳統技術的接收電路10的配置的示意圖。在圖1中，接收電路10可以包括第一放大器11和第二放大器12。第一放大器11可以包括正輸入端子P和負輸入端子N。正輸入端子P可以接收第一信號IN1，而負輸入端子N可以接收參考電壓VREF。第一放大器11可以將第一信號IN1和參考電壓VREF差分放大，並產生第一輸出信號OUT1。第二放大器12可以包括正輸入端子P和負輸入端子N。正輸入端子P可以接收第二信號IN2，而負輸入端子N可以接收參考電壓VREF。第二放大器12可以將第二信號IN2和參考電壓VREF差分放大，並產生第二輸出信號OUT2。用於允許第一放大器11和第二放大器12將第一信號IN1和第二信號IN2放大的參考電壓VREF可以具有與例如第一信號IN1和第二信號IN2的擺動寬度的一半相對應的電壓位準。例如，當第一信號IN1和第二信號IN2是在第一位準和第二位準之間擺動的信號時，參考電壓VREF可以具有與第一位準和第二位準的總和的一半相對應的電壓位準。
第一放大器11可以為對稱差分放大器，以將第一信號IN1和參考電壓VREF對稱地和差分地放大，並產生第一輸出信號OUT1。第二放大器12可以是對稱差分放大器，以將第二信號IN2和參考電壓VREF對稱地和差分地放大，並產生第二輸出信號OUT2。例如，當第一信號IN1的電壓位準高於參考電壓VREF的位準時，第一放大器11可以輸出具有高位準的第一輸出信號OUT1，以及當第一信號IN1的電壓位準低於參考電壓VREF的位準時，第一放大器11可以輸出具有低位準的第一輸出信號OUT1。當第二信號IN2的電壓位準高於參考電壓VREF的位準時，第二放大器12可以輸出具有高位準的第二輸出信號OUT2，以及當第二信號IN2的電壓位準低於參考電壓VREF的位準時，第二放大器12可以輸出具有低位準的第二輸出信號OUT2。
如上所述，接收電路10使用參考電壓VREF。參考電壓VREF可以由外部設備提供，或者可以在包括接收電路10的積體電路內部產生。根據傳統技術的接收電路10可能具有以下問題。首先，傳統技術使用參考電壓VREF作為第三信號來接收第一信號IN1和第二信號IN2。因此，在發生抖動或雜訊的情況下，難以接收準確的信號。在高速運行和低功率運行的環境中，抖動或雜訊的可能性增大。其次，由於接收電路10接收參考電壓VREF，所以需要用於產生或提供參考電壓的額外的佈線以及元件。此外，為了穩定參考電壓VREF的位準，通常使用去耦電容器13。去耦電容器13可以與參考電壓VREF被輸入的節點耦接。在使用去耦電容器13的情況下，可以穩定參考電壓VREF的位準。然而，因為隨著使用參考電壓VREF的放大器的數量增多應當使用數量增多的電容器或尺寸更大的電容器，所以缺點是電路面積增大。此外，額外的雜訊可以透過去耦電容器13被引入到接收電路10中。
圖2示出了說明根據本教示的一個實施例的接收電路2的示意圖。接收電路2可以從輸入信號IN1和IN2產生輸出信號OUT1和OUT2，而不使用參考電壓，例如圖1所示的參考電壓VREF。接收電路2可以包括兩個放大電路，並且可以從兩個輸入信號產生兩個輸出信號。在圖2中，接收電路2可以包括第一放大電路210和第二放大電路220。第一放大電路210可以接收第一信號IN1和第二信號IN2，將第一信號IN1和第二信號IN2差分放大，並產生第一輸出信號OUT1。第二放大電路220可以接收第二信號IN2和第一信號IN1，將第二信號IN2和第一信號IN1差分放大，並且產生第二輸出信號OUT2。第一放大電路210可以是不對稱差分放大器，用於將第一信號IN1和第二信號IN2不對稱地和差分地放大並產生第一輸出信號OUT1。第一放大電路210可以將第一信號IN1和第二信號IN2不對稱地和差分地放大，並產生與第一信號IN1的邏輯位準相對應的第一輸出信號OUT1。第二放大電路220可以是不對稱差分放大器，用於將第二信號IN2和第一信號IN1不對稱地和差分地放大並產生第二輸出信號OUT2。第二放大電路220可以將第二信號IN2和第一信號IN1不對稱地和差分地放大，並產生與第二信號IN2的邏輯位準相對應的第二輸出信號OUT2。
第一放大電路210可以包括第一正輸入端子P1和第一負輸入端子N1。對於一些實施例，正輸入端子對應於非反相端子，而負輸入端子對應於反相端子。第一信號IN1可以被輸入到第一正輸入端子P1，而第二信號IN2可以被輸入到第一負輸入端子N1。第一正輸入端P1與第一負輸入端N1可以彼此不對稱。例如，第一正輸入端子P1的負載可以小於第一負輸入端子N1的負載。第一正輸入端子P1的阻抗可以小於第一負輸入端子N1的阻抗。由於第一正輸入端子P1與第一負輸入端子N1彼此不對稱，所以第一放大電路210可以將第一信號IN1和第二信號IN2不對稱地和差分地放大。
第二放大電路220可以包括第二正輸入端子P2和第二負輸入端子N2。第二信號IN2可以被輸入到第二正輸入端子P2，以及第一信號IN1可以被輸入到第二負輸入端子N2。例如，信號IN1和IN2中的每一個被輸入到兩個放大電路210和220之一的正輸入端子，並且被輸入到兩個放大電路210和220之中另一個的負輸入端子。第二正輸入端子P2和第二負輸入端子N2可以彼此不對稱。例如，第二正輸入端子P2的負載可以小於第二負輸入端子N2的負載。第二正輸入端子P2的阻抗可以小於第二負輸入端N2的阻抗。由於第二正輸入端子P2與第二負輸入端子N2彼此不對稱，所以第二放大電路220可以將第二信號IN2和第一信號IN1不對稱地和差分地放大。第一放大電路210和第二放大電路220對於某些實施例可以具有相同的配置，而對於其他實施例可以具有不同的配置。由於第一放大電路210和第二放大電路220將兩個接收信號不對稱地和差分地放大，因此可以從兩個接收信號產生兩個輸出信號，而不使用參考電壓，例如圖1所示的參考電壓VREF。因此，根據一個實施例，接收電路2不需要包括用於產生參考電壓VREF的電路和用於穩定參考電壓VREF的位準的元件，例如去耦電容器。
根據一個實施例，圖3示出了說明接收電路3的詳細配置的示意圖。接收電路3可以包括第一放大電路310和第二放大電路320。第一放大電路310和第二放大電路320中的每一個都可以執行不對稱差分放大操作。第一放大電路310和第二放大電路320可以分別用作圖2所示的第一放大電路210和第二放大電路220。在圖3中，第一放大電路310可以包括第一正輸入端子和第一負輸入端子。例如，第一正輸入端子接收第一信號IN1，第二負輸入端子接收第二信號IN2。第一放大電路310可以包括P型放大器310P和N型放大器310N。P型放大器310P可以將第一信號IN1和第二信號IN2差分放大，並透過第一正輸出節點PO1輸出具有低位準的第一輸出信號OUT1。P型放大器310P可以是不對稱差分放大器。N型放大器310N可以將第一信號IN1和第二信號IN2差分放大，並透過第一正輸出節點PO1輸出具有高位準的第一輸出信號OUT1。N型放大器310N可以是不對稱差分放大器。
對於一些實施例，第一信號IN1和第二信號IN2是彼此獨立的單端信號。在多個實施例中，當一個信號不是另一個信號的函數時，兩個信號是獨立的，具體地說，在功能上是獨立的。例如，主信號S1的反相或互補信號S2不獨立於主信號S1，因為反相信號S2是主信號的函數，即：S2＝-S1。
P型放大器310P可以包括第一輸入電晶體311和第二輸入電晶體312。第一輸入電晶體311和第二輸入電晶體312中的每一個可以是PMOS電晶體。第一輸入電晶體311可以基於第一信號IN1改變第一負輸出節點NO11的電壓位準。第二輸入電晶體312可以基於第二信號IN2改變第一正輸出節點PO1的電壓位準。對於一些實施例，第一輸入電晶體311可以是圖2所示的第一正輸入端子P1的一部分，而第二輸入電晶體312可以是圖2所示的第一負輸入端子N1的一部分。
第一輸入電晶體311可以接收第一信號IN1，並且可以耦接在第一負輸出節點NO11與第一公共節點CN11之間。第一輸入電晶體311可以具有接收第一信號IN1的閘極、與第一公共節點CN11耦接的源極以及與第一負輸出節點NO11耦接的汲極。第二輸入電晶體312可以接收第二信號IN2，並且可以耦接在第一正輸出節點PO1與第一公共節點CN11之間。第二輸入電晶體312可以具有接收第二信號IN2的閘極、與第一公共節點CN11耦接的源極以及與第一正輸出節點PO1耦接的汲極。第一輸出信號OUT1可以從第一正輸出節點PO1輸出。第一公共節點CN11可以接收第一電源電壓VH。第一正輸出節點PO1和第一負輸出節點NO11可以接收第二電源電壓VL。第一電源電壓VH可以是高電壓。例如，第一電源電壓VH可以是包括接收電路3的積體電路的電源電壓。第二電源電壓VL可以是具有比第一電源電壓VH低的位準的低電壓。例如，第二電源電壓VL可以是接地電壓。P型放大器310P還可以包括無源負載313，其向第一正輸出節點PO1和第一負輸出節點NO11提供第二電源電壓VL。無源負載313可以包括電阻器，其將第一正輸出節點PO1和第一負輸出節點NO11與第二電源電壓VL的端子耦接。第一公共節點CN11可以透過電流源314而與第一電源電壓VH的端子耦接。
第一輸入電晶體311與第二輸入電晶體312可以彼此不對稱。例如，第一輸入電晶體311的尺寸可以大於第二輸入電晶體312的尺寸。第一輸入電晶體311的驅動力可以大於第二輸入電晶體312的驅動力。第一輸入電晶體311的導通電阻值可以小於第二輸入電晶體312的導通電阻值。因此，當具有相同位準的電壓被施加到第一輸入電晶體311的閘極和第二輸入電晶體312的閘極時，第一輸入電晶體311的電流驅動力可以大於第二輸入電晶體312的電流驅動力。
對於一些實施例，電晶體的尺寸是指電晶體的閘極長度。在其它實施例中，電晶體的尺寸指的是電晶體的溝道長度、寬度和/或橫截面積。在某些情況下，具有不同尺寸的電晶體意味著電晶體彼此具有不同的操作特性。
N型放大器310N可以包括第三輸入電晶體315和第四輸入電晶體316。第三輸入電晶體315和第四輸入電晶體316中的每一個可以是NMOS電晶體。第三輸入電晶體315可以基於第一信號IN1改變第二負輸出節點NO12的電壓位準。第四輸入電晶體316可以基於第二信號IN2改變第一正輸出節點PO1的電壓位準。對於一個實施例，第三輸入電晶體315可以是圖2所示的第一正輸入端子P1的一部分，而第四輸入電晶體316可以是圖2所示的第一負輸入端子N1的一部分。
第三輸入電晶體315可以接收第一信號IN1，並且可以耦接在第二負輸出節點NO12與第二公共節點CN12之間。第三輸入電晶體315可以具有接收第一信號IN1的閘極、與第二負輸出節點NO12耦接的汲極以及與第二公共節點CN12耦接的源極。第四輸入電晶體316可以接收第二信號IN2，並且可以耦接在第一正輸出節點PO1與第二公共節點CN12之間。第四輸入電晶體316可以具有接收第二信號IN2的閘極、與第一正輸出節點PO1耦接的汲極以及與第二公共節點CN12耦接的源極。第二公共節點CN12可以接收第二電源電壓VL。第一正輸出節點PO1和第二負輸出節點NO12可以接收第一電源電壓VH。N型放大器310N還可以包括無源負載317，其向第一正輸出節點PO1和第二負輸出節點NO12提供第一電源電壓VH。無源負載317可以包括電阻器，其將第一正輸出節點PO1和第二負輸出節點NO12與第一電源電壓VH的端子耦接。第二公共節點CN12可以透過電流源318而與第二電源電壓VL的端子耦接。
第三輸入電晶體315與第四輸入電晶體316可以彼此不對稱。例如，第三輸入電晶體315的尺寸可以大於第四輸入電晶體316的尺寸。第三輸入電晶體315的驅動力可以大於第四輸入電晶體316的驅動力。第三輸入電晶體315的導通電阻值可以小於第四輸入電晶體316的導通電阻值。因此，當具有相同位準的電壓被施加到第三輸入電晶體315的閘極和第四輸入電晶體316的閘極時，第三輸入電晶體315的電流驅動力可以大於第四輸入電晶體316的電流驅動力。在一實施例中，第三輸入電晶體315和第四輸入電晶體316的比可以與第一輸入電晶體311和第二輸入電晶體312的比相同。例如，第三輸入電晶體315和第四輸入電晶體316的尺寸比可以與第一輸入電晶體311和第二輸入電晶體312的尺寸比相同。
在圖3中，第二放大電路320可以具有與第一放大電路310實質相同的配置。第二放大電路320可以包括第二正輸入端子和第二負輸入端子。例如，第二正輸入端子接收第二信號IN2，以及第二負輸入端子接收第一信號IN1。第二放大電路320可以包括P型放大器320P和N型放大器320N。P型放大器320P可以將第二信號IN2和第一信號IN1差分放大，並透過第二正輸出節點PO2輸出具有低位準的第二輸出信號OUT2。P型放大器320P可以是不對稱差分放大器。N型放大器320N可以將第二信號IN2和第一信號IN1差分放大，並透過第二正輸出節點PO2輸出具有高位準的第二輸出信號OUT2。N型放大器320N可以是不對稱差分放大器。
P型放大器320P可以包括第一輸入電晶體321和第二輸入電晶體322。第一輸入電晶體321和第二輸入電晶體322中的每一個可以是PMOS電晶體。第一輸入電晶體321可以基於第二信號IN2改變第一負輸出節點NO21的電壓位準。第二輸入電晶體322可以基於第一信號IN1改變第二正輸出節點PO2的電壓位準。第一輸入電晶體321可以是圖2所示的第二正輸入端子P2的一部分，以及第二輸入電晶體322可以是圖2所示的第二負輸入端子N2的一部分。
第一輸入電晶體321可以接收第二信號IN2，並且可以耦接在第一負輸出節點NO21與第一公共節點CN21之間。第一輸入電晶體321可以具有接收第二信號IN2的閘極、與第一公共節點CN21耦接的源極以及與第一負輸出節點NO21耦接的汲極。第二輸入電晶體322可以接收第一信號IN1，並且可以耦接在第二正輸出節點PO2與第一公共節點CN21之間。第二輸入電晶體322可以具有接收第一信號IN1的閘極、與第一公共節點CN21耦接的源極以及與第二正輸出節點PO2耦接的汲極。第二輸出信號OUT2可以從第二正輸出節點PO2輸出。第一公共節點CN21可以接收第一電源電壓VH。第二正輸出節點PO2和第一負輸出節點NO21可以分別接收第二電源電壓VL。P型放大器320P還可以包括無源負載323，該無源負載323向第二正輸出節點PO2和第一負輸出節點NO21提供第二電源電壓VL。無源負載323可以包括電阻器，其將第二正輸出節點PO2和第一負輸出節點NO21與第二電源電壓VL的端子耦接。第一公共節點CN21可以透過電流源324而與第一電源電壓VH的端子耦接。
第一輸入電晶體321與第二輸入電晶體322可以彼此不對稱。例如，第一輸入電晶體321的尺寸可以大於第二輸入電晶體322的尺寸。第一輸入電晶體321的驅動力可以大於第二輸入電晶體322的驅動力。第一輸入電晶體321的導通電阻值可以小於第二輸入電晶體322的導通電阻值。因此，當具有相同位準的電壓被施加到第一輸入電晶體321的閘極和第二輸入電晶體322的閘極時，第一輸入電晶體321的電流驅動力可以大於第二輸入電晶體322的電流驅動力。
N型放大器320N可以包括第三輸入電晶體325和第四輸入電晶體326。第三輸入電晶體325和第四輸入電晶體326中的每一個可以是NMOS電晶體。第三輸入電晶體325可以基於第二信號IN2改變第二負輸出節點NO22的電壓位準。第四輸入電晶體326可以基於第一信號IN1改變第二正輸出節點PO2的電壓位準。第三輸入電晶體325可以是圖2所示的第二正輸入端子P2的一部分，第四輸入電晶體326可以是圖2所示的第二負輸入端子N2的一部分。
第三輸入電晶體325可以接收第二信號IN2，並且可以耦接在第二負輸出節點NO22與第二公共節點CN22之間。第三輸入電晶體325可以具有接收第二信號IN2的閘極、與第二負輸出節點NO22耦接的汲極以及與第二公共節點CN22耦接的源極。第四輸入電晶體326可以接收第一信號IN1，並且可以耦接在第二正輸出節點PO2與第二公共節點CN22之間。第四輸入電晶體326可以具有接收第一信號IN1的閘極、與第二正輸出節點PO2耦接的汲極以及與第二公共節點CN22耦接的源極。第二公共節點CN22可以接收第二電源電壓VL。第二正輸出節點PO2和第二負輸出節點NO22可以接收第一電源電壓VH。N型放大器320N還可以包括無源負載327，該無源負載327向第二正輸出節點PO2和第二負輸出節點NO22提供第一電源電壓VH。無源負載327可以包括電阻器，其將第二正輸出節點PO2和第二負輸出節點NO22與第一電源電壓VH的端子耦接。第二公共節點CN22可以透過電流源328而與第二電源電壓VL的端子耦接。
第三輸入電晶體325與第四輸入電晶體326可以彼此不對稱。例如，第三輸入電晶體325的尺寸可以大於第四輸入電晶體326的尺寸。第三輸入電晶體325的驅動力可以大於第四輸入電晶體326的驅動力。第三輸入電晶體325的導通電阻值可以小於第四輸入電晶體326的導通電阻值。因此，當具有相同位準的電壓被施加到第三輸入電晶體325的閘極和第四輸入電晶體326的閘極時，第三輸入電晶體325的電流驅動力可以大於第四輸入電晶體326的電流驅動力。在一個實施例中，第三輸入電晶體325和第四輸入電晶體326的比可以與第一輸入電晶體321和第二輸入電晶體322的比相同。例如，第三輸入電晶體325和第四輸入電晶體326的尺寸比可以與第一輸入電晶體321和第二輸入電晶體322的尺寸比相同。
在一個實施例中，第一放大電路310的第一輸入電晶體311和第二輸入電晶體312可以與第二放大電路320的第一輸入電晶體321和第二輸入電晶體322分別具有相同的尺寸。此外，第一放大電路310的第三輸入電晶體315和第四輸入電晶體316可以與第二放大電路320的第三輸入電晶體325和第四輸入電晶體326分別具有相同的尺寸。在一個實施例中，第一放大電路310的第一輸入電晶體311和第二輸入電晶體312可以與第二放大電路320的第一輸入電晶體321和第二輸入電晶體322分別具有相同的驅動力。此外，第一放大電路310的第三輸入電晶體315和第四輸入電晶體316可以與第二放大電路320的第三輸入電晶體325和第四輸入電晶體326分別具有相同的驅動力。在一個實施例中，第一放大電路310的第一輸入電晶體311和第二輸入電晶體312可以與第二放大電路320的第一輸入電晶體321和第二輸入電晶體322分別具有相同的導通電阻值。此外，第一放大電路310的第三輸入電晶體315和第四輸入電晶體316可以與第二放大電路320的第三輸入電晶體325和第四輸入電晶體326分別具有相同的導通電阻值。
根據另一實施例，圖4示出了說明接收電路4的詳細配置的示意圖。接收電路4可以包括第一放大電路410和第二放大電路420。第一放大電路410和第二放大電路420可以分別用作圖2所示的第一放大電路210和第二放大電路220。在圖4中，第一放大電路410和第二放大電路420中的每一個可以執行不對稱差分放大操作。第一放大電路410與第二放大電路420可以具有實質相同的配置，除了輸入其中的信號和從其輸出的信號不同。第一放大電路410和第二放大電路420可以與圖3所示的第一放大電路310和第二放大電路320分別具有類似的配置。
第一放大電路410可以包括P型放大器410P和N型放大器410N。P型放大器410P可以包括第一輸入電晶體411和第二輸入電晶體412。第一輸入電晶體411可以具有接收第一信號IN1的閘極、與第一公共節點CN31耦接的源極以及與第一負輸出節點NO31耦接的汲極。第二輸入電晶體412可以具有接收第二信號IN2的閘極、與第一公共節點CN31耦接的源極以及與第一正輸出節點PO3耦接的汲極。第一輸出信號OUT1可以從第一正輸出節點PO3輸出。P型放大器410P還可以包括有源負載413。P型放大器410P可以透過有源負載413將第二電源電壓VL施加到第一正輸出節點PO3和第一負輸出節點NO31。有源負載413可以是替代圖3所示的無源負載313的元件。例如，有源負載413可以是電流鏡。第一公共節點CN31可以透過電流源414而與第一電源電壓VH的端子耦接。
N型放大器410N可以包括第三輸入電晶體415和第四輸入電晶體416。第三輸入電晶體415可以具有接收第一信號IN1的閘極、與第二負輸出節點NO32耦接的汲極以及與第二公共節點CN32耦接的源極。第四輸入電晶體416可以具有接收第二信號IN2的閘極、與第一正輸出節點PO3耦接的汲極以及與第二公共節點CN32耦接的源極。第一輸出信號OUT1可以從第一正輸出節點PO3輸出。N型放大器410N還可以包括有源負載417。N型放大器410N可以透過有源負載417將第一電源電壓VH施加到第一正輸出節點PO3和第二負輸出節點NO32。有源負載417可以是替代圖3所示的無源負載317的元件。例如，有源負載417可以是電流鏡。第二公共節點CN32可以透過電流源418而與第二電源電壓VL的端子耦接。
第二放大電路420可以包括P型放大器420P和N型放大器420N。P型放大器420P可以包括第一輸入電晶體421和第二輸入電晶體422。第一輸入電晶體421可以具有接收第二信號IN2的閘極、與第一公共節點CN41耦接的源極以及與第一負輸出節點NO41耦接的汲極。第二輸入電晶體422可以具有接收第一信號IN1的閘極、與第一公共節點CN41耦接的源極以及與第二正輸出節點PO4耦接的汲極。第二輸出信號OUT2可以從第二正輸出節點PO4輸出。P型放大器420P還可以包括有源負載423。P型放大器420P可以透過有源負載423將第二電源電壓VL施加到第二正輸出節點PO4和第一負輸出節點NO41。有源負載423可以是替代圖3所示的無源負載323的元件。例如，有源負載423可以是電流鏡。第一公共節點CN41可以透過電流源424而與第一電源電壓VH的端子耦接。
N型放大器420N可以包括第三輸入電晶體425和第四輸入電晶體426。第三輸入電晶體425可以具有接收第二信號IN2的閘極、與第二負輸出節點NO42耦接的汲極以及與第二公共節點CN42耦接的源極。第四輸入電晶體426可以具有接收第一信號IN1的閘極、與第二正輸出節點PO4耦接的汲極以及與第二公共節點CN42耦接的源極。第二輸出信號OUT2可以從第二正輸出節點PO4輸出。N型放大器420N還可以包括有源負載427。N型放大器420N可以透過有源負載427將第一電源電壓VH施加到第二正輸出節點PO4和第二負輸出節點NO42。有源負載427可以是替代圖3所示的無源負載327的元件。例如，有源負載427可以是電流鏡。第二公共節點CN42可以透過電流源428而與第二電源電壓VL的端子耦接。
根據一個實施例，圖5示出了幫助解釋圖3的接收電路3的操作的表500。下面參考圖3和圖5來描述根據實施例的接收電路3的操作。根據表500的第一列，當第一信號IN1處於低位準以及第二信號IN2處於低位準時，第一放大電路310和第二放大電路320的N型放大器310N和320N分別不執行放大操作，而第一放大電路310和第二放大電路320的P型放大器310P和320P分別可以執行放大操作。P型放大器310P的第一輸入電晶體311和第二輸入電晶體312可以分別基於第一信號IN1和第二信號IN2而被導通，以及此外P型放大器320P的第一輸入電晶體321和第二輸入電晶體322可以分別基於第二信號IN1和第一信號IN2而被導通。由於第一輸入電晶體311和321的尺寸大於第二輸入電晶體312和322的尺寸，流過第一輸入電晶體311和321的電流的量可以大於流過第二輸入電晶體312和322的電流量。因此，第一正輸出節點PO1可以具有比第一負輸出節點NO11相對更低的位準，以及可以透過第一正輸出節點PO1產生具有低位準的第一輸出信號OUT1。類似地，第二正輸出節點PO2可以具有比第一負輸出節點NO21相對更低的位準，以及可以透過第二正輸出節點PO2產生具有低位準的第二輸出信號OUT2。
根據表500的第二列，當第一信號IN1處於低位準而第二信號IN2為高位準時，P型放大器310P的第一輸入電晶體311和N型放大器310N的第四輸入電晶體316可以被導通。P型放大器310P的第二輸入電晶體312和N型放大器310N的第三輸入電晶體315可以被關斷。因此，可以透過第一正輸出節點PO1產生具有低位準的第一輸出信號OUT1。此外，P型放大器320P的第二輸入電晶體322和N型放大器320N的第三電晶體325可以被導通，以及P型放大器320P的第一輸入電晶體321和N型放大器320N的第四輸入電晶體326可以被關斷。因此，可以透過第二正輸出節點PO2產生具有高位準的第二輸出信號OUT2。
根據表500的第三列，當第一信號IN1為高位準而第二信號IN2為低位準時，P型放大器310P的第二輸入電晶體312和N型放大器310N的第三輸入電晶體315可以被導通。P型放大器310P的第一輸入電晶體311和N型放大器310N的第四輸入電晶體316可以被關斷。因此，可以透過第一正輸出節點PO1產生具有高位準的第一輸出信號OUT1。此外，P型放大器320P的第一輸入電晶體321和N型放大器320N的第四輸入電晶體326可以被導通，以及P型放大器320P的第二輸入電晶體322和N型放大器320N的第三輸入電晶體325可以被關斷。因此，可以透過第二正輸出節點PO2產生具有低位準的第二輸出信號OUT2。
根據表500的第四列，當第一信號IN1和第二信號IN2都為高位準時，第一放大電路310和第二放大電路320的P型放大器310P和320P不執行放大操作，而第一放大電路310和第二放大電路320的N型放大器310N和320N可以執行放大操作。N型放大器310N的第三輸入電晶體315和第四輸入電晶體316可以基於第一信號IN1和第二信號IN2而被導通，以及N型放大器320N的第三輸入電晶體325和第四輸入電晶體326可以基於第二信號IN2和第一信號IN1而被導通。由於第三輸入電晶體315和325的尺寸和/或驅動力大於第四輸入電晶體316和326的尺寸和/或驅動力，流過第三輸入電晶體315和325的電流的量可能大於流過第四輸入電晶體316和326電流的量。因此，第一正輸出節點PO1可以具有比第二負輸出節點NO12的位準相對更高的位準，以及可以透過第一正輸出節點PO1產生具有高位準的第一輸出信號OUT1。類似地，第二正輸出節點PO2可以具有比第二負輸出節點NO22的位準相對更高的位準，以及可以透過第二正輸出節點PO2產生具有高位準的第二輸出信號OUT2。從上面的描述可以明顯看出，在根據本實施例的接收電路中，由於兩個輸入端子是不對稱的，並且執行不對稱差分放大操作，所以即使沒有使用參考電壓也可以產生與接收到的兩個信號的電壓位準相對應的兩個輸出信號。
根據一個實施例，圖6示出了說明積體電路系統1000的配置的示意圖。對於一個實施例，積體電路系統1000可以是半導體系統。積體電路系統1000可以包括例如第一半導體裝置1100和第二半導體裝置1200。第一半導體裝置1100可以提供用在第二半導體裝置1200的操作中的各種控制信號。在不同的實施例中，第一半導體裝置1100可以是各種裝置。例如，第一半導體裝置1100可以是：主機裝置，例如中央處理單元(central processing unit, CPU)、圖形處理單元(graphic processing unit, GPU)、多媒體處理器(multimedia processor, MMP)、數位訊號處理器、應用處理器(application processor, AP)或記憶體控制器。第一半導體裝置1100也可以是用於測試第二半導體裝置1200的測試裝置或測試設備。第二半導體裝置1200可以是例如存儲裝置，並且存儲裝置可以包括揮發性記憶體或非揮發性記憶體。揮發性記憶體可以包括SRAM（靜態RAM）、DRAM（動態RAM）或SDRAM（同步DRAM）。非揮發性記憶體可以包括ROM(唯讀記憶體)、PROM(可編程ROM)、EEPROM(電可擦除和可編程ROM)、EPROM(電可編程ROM)、快閃記憶體、PRAM(相變RAM)、MRAM(磁性RAM)、RRAM(阻變RAM)或FRAM(鐵電RAM)。
積體電路系統1000可以包括多個匯流排，並且第一半導體裝置1100和第二半導體裝置1200可以透過多個匯流排彼此耦接。多個匯流排可以包括單向匯流排和雙向匯流排。多個信號可以透過多個匯流排傳輸。單向匯流排可以包括時脈匯流排、命令匯流排和位址匯流排，其中時脈信號、命令信號和位址信號經由單向匯流排傳輸。雙向匯流排可以包括資料匯流排和資料選通匯流排，其中資料和資料選通信號經由雙向匯流排傳輸。
在圖6中，積體電路系統1000可以包括第一單向匯流排1311和第二單向匯流排1312。第一半導體裝置1100可以經由第一單向匯流排1311和第二單向匯流排1312向第二半導體裝置1200傳輸信號，以及第二半導體裝置1200可以接收經由第一單向匯流排1311和第二單向匯流排1312傳輸的信號。第一半導體裝置1100可以包括用於分別向第一單向匯流排1311和第二單向匯流排1312發送信號的發射器1111和1113，以及第二半導體裝置1200可以包括用於分別接收經由第一單向匯流排1311和第二單向匯流排1312傳輸的信號的接收器1212和1214。單端信號可以經由第一單向匯流排1311和第二單向匯流排1312傳輸。圖2、圖3和圖4中所示的接收電路2、接收電路 3和接收電路4分別可以用作接收器1212和1214。接收器1212可以將經由第一單向匯流排1311和第二單向匯流排1312傳輸的信號不對稱地和差分地放大，以及接收器1214可以將經由第二單向匯流排1312和第一單向匯流排1311傳輸的信號不對稱地和差分地放大。
積體電路系統1000可以包括第一雙向匯流排至第三雙向匯流排1321、1322和1323。第一半導體裝置1100可以包括發射器1121、1123和1125以及接收器1122、1124和1126，它們分別與第一雙向匯流排至第三雙向匯流排1321、1322和1323耦接。第二半導體裝置1200可以包括發射器1221、1223和1225以及接收器1222、1224和1226，它們分別與第一雙向匯流排至第三雙向匯流排1321、1322和1323耦接。單端信號可以經由第一雙向匯流排至第三雙向匯流排1321, 1322和1323傳輸。圖2、圖3和圖4中所示的接收電路2、接收電路3和接收電路4分別可以用作與第一雙向匯流排1321耦接的接收器1222和與第二雙向匯流排1322耦接的接收器1224。接收器1222可以將經由第一雙向匯流排1321和第二雙向匯流排1322傳輸的信號不對稱地和差分地放大，以及接收器1224可以將經由第二雙向匯流排1322和第一雙向匯流排1321傳輸的信號不對稱地和差分地放大。圖2、圖3和圖4中所示的接收電路2，接收電路3和接收電路4分別可以以多種方式應用於積體電路系統1000。例如，接收電路2、3和4可以被用作與第二雙向匯流排1322和第三雙向匯流排1323耦接的第二半導體裝置1200的接收器1224和1226，以及可以被用作與第一雙向匯流排1321和第二雙向匯流排1322耦接的第一半導體裝置1100的接收器1122和1124。
雖然本文描述了各種實施例，但是本發明所屬技術領域中具有通常知識者將理解，根據所提供的申請專利範圍的範圍和精神，所描述的實施例僅是示例並且，僅表示可能實施例的子集。因此，不應基於所描述的實施例來限制使用本文中所描述的接收電路和使用其的積體電路系統。
2‧‧‧接收電路
4‧‧‧接收電路
10‧‧‧接收電路
11‧‧‧第一放大器
12‧‧‧第二放大器
13‧‧‧去耦電容器
210‧‧‧第一放大電路
220‧‧‧第二放大電路
310‧‧‧第一放大電路
311‧‧‧第一輸入電晶體
312‧‧‧第二輸入電晶體
313‧‧‧無源負載
314‧‧‧電流源
315‧‧‧第三輸入電晶體
316‧‧‧第四輸入電晶體
317‧‧‧無源負載
318‧‧‧電流源
320‧‧‧第二放大電路
321‧‧‧第一輸入電晶體
322‧‧‧第二輸入電晶體
323‧‧‧無源負載
324‧‧‧電流源
325‧‧‧第三輸入電晶體
326‧‧‧第四輸入電晶體
327‧‧‧無源負載
328‧‧‧電流源
410‧‧‧第一放大電路
411‧‧‧第一輸入電晶體
412‧‧‧第二輸入電晶體
413‧‧‧有源負載
414‧‧‧電流源
415‧‧‧第三輸入電晶體
416‧‧‧第四輸入電晶體
417‧‧‧有源負載
418‧‧‧電流源
420‧‧‧第二放大電路
421‧‧‧第一輸入電晶體
422‧‧‧第二輸入電晶體
423‧‧‧有源負載
425‧‧‧第三輸入電晶體
426‧‧‧第四輸入電晶體
427‧‧‧有源負載
428‧‧‧電流源
500‧‧‧表
1000‧‧‧積體電路系統
1100‧‧‧第一半導體裝置
1111‧‧‧發射器
1113‧‧‧發射器
1121‧‧‧發射器
1122‧‧‧接收器
1123‧‧‧發射器
1124‧‧‧接收器
1125‧‧‧發射器
1126‧‧‧接收器
1200‧‧‧第二半導體裝置
1212‧‧‧接收器
1214‧‧‧接收器
1221‧‧‧發射器
1222‧‧‧接收器
1223‧‧‧發射器
1224‧‧‧接收器
1225‧‧‧發射器
1226‧‧‧接收器
1311‧‧‧第一單向匯流排
1312‧‧‧第二單向匯流排
1321‧‧‧第一雙向匯流排
1322‧‧‧第二雙向匯流排
1323‧‧‧第三雙向匯流排
310N‧‧‧N型放大器
310P‧‧‧P型放大器
320N‧‧‧N型放大器
320P‧‧‧P型放大器
410N‧‧‧N型放大器
410P‧‧‧P型放大器
420N‧‧‧N型放大器
420P‧‧‧P型放大器
CN11‧‧‧第一公共節點
CN12‧‧‧第二公共節點
CN21‧‧‧第一公共節點
CN22‧‧‧第二公共節點
CN31‧‧‧第一公共節點
CN32‧‧‧第二公共節點
CN41‧‧‧第一公共節點
CN42‧‧‧第二公共節點
IN1‧‧‧第一信號
IN2‧‧‧第二信號
N‧‧‧負輸入端子
N1‧‧‧第一負輸入端子
N2‧‧‧第二負輸入端子
NO11‧‧‧第一負輸出節點
NO12‧‧‧第二負輸出節點
NO21‧‧‧第一負輸出節點
NO22‧‧‧第二負輸出節點
NO31‧‧‧第一負輸出節點
NO32‧‧‧第二負輸出節點
NO41‧‧‧第一負輸出節點
NO42‧‧‧第二負輸出節點
OUT1‧‧‧第一輸出信號
OUT2‧‧‧第二輸出信號
P‧‧‧正輸入端子
P1‧‧‧第一正輸入端
PO1‧‧‧第一正輸出節點
PO2‧‧‧第二正輸出節點
PO3‧‧‧第一正輸出節點
PO4‧‧‧第二正輸出節點
VH‧‧‧第一電源電壓
VL‧‧‧第二電源電壓
VREF‧‧‧參考電壓
所附圖式與下面的詳細描述一起併入說明書中並構成說明書的一部分，並且用於進一步說明包括所要求保護的新穎性的構思的實施例，並解釋這些實施例的各種原理和優點，其中相同的元件符號貫穿各個圖式代表相同或功能相似的元件。 ［圖1］示出了說明根據傳統技術的接收電路的配置的示意圖。 ［圖2］示出了說明根據本教示的一個實施例的接收電路的配置的示意圖。 ［圖3］示出了說明根據本教示的一個實施例的接收電路的詳細配置的示意圖。 ［圖4］示出了說明根據本教示的一個實施例的接收電路的詳細配置的示意圖。 ［圖5］示出了用於幫助說明根據該實施例的接收電路的操作的表。 ［圖6］示出了說明根據本教示的一個實施例的積體電路系統的配置的示意圖。

Claims (22)

  1. 一種接收電路，包括： 第一放大電路，其被配置為：透過所述第一放大電路的第一正輸入端子接收第一信號，透過所述第一放大電路的第一負輸入端子接收第二信號，以及透過將所述第一信號和第二信號差分放大來產生第一輸出信號；以及 第二放大電路，其被配置為：透過所述第二放大電路的第二正輸入端子接收所述第二信號，透過所述第二放大電路的第二負輸入端子接收所述第一信號，以及透過將所述第二信號和所述第一信號差分放大來產生第二輸出信號， 其中，所述第一正輸入端子與所述第一負輸入端子彼此不對稱，以及所述第二正輸入端子與所述第二負輸入端子彼此不對稱。
  2. 如請求項1所述的接收電路，其中： 所述第一負輸入端子的負載大於所述第一正輸入端子的負載，以及所述第二負輸入端子的負載大於所述第二正輸入端子的負載；或者 所述第一正輸入端子的負載大於所述第一負輸入端子的負載，以及所述第二正輸入端子的負載大於所述第二負輸入端子的負載。
  3. 如請求項1所述的接收電路，其中，所述第一放大電路包括： P型放大器，其被配置為：將所述第一信號和所述第二信號放大，以及透過第一正輸出節點輸出具有低位準的所述第一輸出信號； N型放大器，其被配置為：將所述第一信號和所述第二信號差分放大，以及透過所述第一正輸出節點輸出具有高位準的所述第一輸出信號。
  4. 如請求項3所述的接收電路，其中，所述P型放大器包括： 第一輸入電晶體，其被配置為接收所述第一信號以及改變第一負輸出節點的電壓位準；以及 第二輸入電晶體，其被配置為接收所述第二信號以及改變所述第一正輸出節點的電壓位準， 其中，所述第一輸入電晶體的尺寸大於所述第二輸入電晶體的尺寸。
  5. 如請求項3所述的接收電路，其中，所述N型放大器包括： 第三輸入電晶體，其被配置為接收所述第一信號以及改變第二負輸出節點的電壓位準；以及 第四輸入電晶體，其被配置為接收所述第二信號以及改變所述第一正輸出節點的電壓位準， 其中，所述第三輸入電晶體的尺寸大於所述第四輸入電晶體的尺寸。
  6. 如請求項1所述的接收電路，其中，所述第二放大電路包括： P型放大器，其被配置為：將所述第二信號和所述第一信號放大，以及透過第二正輸出節點輸出具有低位準的所述第二輸出信號；以及 N型放大器，其被配置為：將所述第二信號和所述第一信號放大，以及透過所述第二正輸出節點輸出具有高位準的所述第二輸出信號。
  7. 如請求項6所述的接收電路，其中，所述P型放大器包括： 第一輸入電晶體，其被配置為基於所述第二信號改變第一負輸出節點的電壓位準；以及 第二輸入電晶體，其被配置為基於所述第一信號改變所述第二正輸出節點的電壓位準， 其中，所述第一輸入電晶體的尺寸大於所述第二輸入電晶體的尺寸。
  8. 如請求項6所述的接收電路，其中，所述N型放大器包括： 第三輸入電晶體，其被配置為基於所述第二信號改變第二負輸出節點的電壓位準；以及 第四輸入電晶體，其被配置為基於所述第一信號改變所述第二正輸出節點的電壓位準， 其中，所述第三輸入電晶體的尺寸大於所述第四輸入電晶體的尺寸。
  9. 如請求項1所述的接收電路，其中，所述第一信號和第二信號是彼此獨立的單端信號。
  10. 一種接收電路，包括： 第一放大電路，其被配置為：將第一信號和第二信號差分放大，以及產生第一輸出信號，所述第一放大電路包括： 第一PMOS電晶體，其被配置為基於所述第一信號改變第一負輸出節點的電壓位準； 第二PMOS電晶體，其被配置為基於所述第二信號改變第一正輸出節點的電壓位準； 第一NMOS電晶體，其被配置為基於所述第一信號改變第二負輸出節點的電壓位準；以及 第二NMOS電晶體，其被配置為基於所述第二信號改變所述第一正輸出節點的電壓位準， 其中，所述第一輸出信號從所述第一正輸出節點輸出，所述第一PMOS電晶體與所述第二PMOS電晶體彼此不對稱，以及所述第一NMOS電晶體與所述第二NMOS電晶體彼此不對稱。
  11. 如請求項10所述的接收電路，其中，所述第一PMOS電晶體的導通電阻值小於所述第二PMOS電晶體的導通電阻值，以及所述第一NMOS電晶體的導通電阻值小於所述第二NMOS電晶體的導通電阻值。
  12. 如請求項10所述的接收電路，其中，所述第一PMOS電晶體的尺寸大於所述第二PMOS電晶體的尺寸，以及所述第一NMOS電晶體的尺寸大於所述第二NMOS電晶體的尺寸。
  13. 如請求項10所述的接收電路，其中，所述第一PMOS電晶體的驅動力大於所述第二PMOS電晶體的驅動力，以及所述第一NMOS電晶體的驅動力大於所述第二NMOS電晶體的驅動力。
  14. 如請求項10所述的接收電路，還包括： 第二放大電路，其被配置為：將所述第二信號和所述第一信號差分放大以及產生第二輸出信號，所述第二放大電路包括： 第三PMOS電晶體，其被配置為基於所述第二信號改變第三負輸出節點的電壓位準； 第四PMOS電晶體，其被配置為基於所述第一信號改變第二正輸出節點的電壓位準； 第三NMOS電晶體，其被配置為基於所述第二信號改變第四負輸出節點的電壓位準； 第四NMOS電晶體，其被配置為基於所述第一信號改變所述第二正輸出節點的電壓位準， 其中，所述第二輸出信號從所述第二正輸出節點輸出，所述第三PMOS電晶體與所述第四PMOS電晶體彼此不對稱，以及所述第三NMOS電晶體與所述第四NMOS電晶體彼此不對稱。
  15. 如請求項14所述的接收電路，其中，所述第三PMOS電晶體的導通電阻值小於所述第四PMOS電晶體的導通電阻值，以及所述第三NMOS電晶體的導通電阻值小於所述第四NMOS電晶體的導通電阻值。
  16. 如請求項14所述的接收電路，其中，所述第三PMOS電晶體的尺寸大於所述第四PMOS電晶體的尺寸，以及所述第三NMOS電晶體的尺寸大於所述第四NMOS電晶體的尺寸。
  17. 如請求項14所述的接收電路，其中，所述第三PMOS電晶體的驅動力大於所述第四PMOS電晶體的驅動力，以及所述第三NMOS電晶體的驅動力大於所述第四NMOS電晶體的驅動力。
  18. 一種接收電路，包括： 第一放大電路，其被配置為：將第一信號和第二信號不對稱地和差分地放大，以及產生第一輸出信號；以及 第二放大電路，其被配置為：將所述第二信號和所述第一信號不對稱地和差分地放大，以及產生第二輸出信號， 其中，所述第一信號和所述第二信號是彼此獨立的單端信號。
  19. 如請求項18所述的接收電路，其中，所述第一放大電路產生與所述第一信號的電壓位準相對應的所述第一輸出信號，而不使用用於確定所述第一信號的電壓位準的參考電壓； 其中，所述第二放大電路產生與所述第二信號的電壓位準相對應的所述第二輸出信號，而不使用用於確定所述第二信號的電壓位準的所述參考電壓。
  20. 如請求項18所述的接收電路， 其中，所述第一信號被輸入到所述第一放大電路的非反相輸入端子和所述第二放大電路的反相輸入端子，以及 其中，所述第二信號被輸入到所述第一放大電路的反相輸入端子和所述第二放大電路的非反相輸入端子，以及其中所述第一信號與所述第二信號彼此不同。
  21. 如請求項20所述的接收電路，其中，所述第一放大電路的非反相輸入端子的負載小於所述第一放大電路的反相輸入端子的負載。
  22. 如請求項20所述的接收電路，其中，所述第二放大電路的非反相輸入端子的負載小於所述第二放大電路的反相輸入端子的負載。
TW107128360A 2017-12-21 2018-08-14 接收電路和使用該接收電路的積體電路系統 TWI772490B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0176623 2017-12-21
KR1020170176623A KR102409877B1 (ko) 2017-12-21 2017-12-21 수신 회로 및 이를 이용하는 집적 회로 시스템
KR10-2017-0176623 2017-12-21

Publications (2)

Publication Number Publication Date
TW201929427A true TW201929427A (zh) 2019-07-16
TWI772490B TWI772490B (zh) 2022-08-01

Family

ID=66636458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107128360A TWI772490B (zh) 2017-12-21 2018-08-14 接收電路和使用該接收電路的積體電路系統

Country Status (4)

Country Link
US (1) US10305483B1 (zh)
KR (1) KR102409877B1 (zh)
CN (1) CN109951184B (zh)
TW (1) TWI772490B (zh)

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034551A (en) * 1997-04-18 2000-03-07 Adaptec, Inc. Low voltage differential dual receiver
KR19990066545A (ko) * 1998-01-30 1999-08-16 윤종용 반도체 장치의 비대칭 입력 버퍼 회로
JP2000031810A (ja) 1998-07-10 2000-01-28 Fujitsu Ltd ドライバ回路
KR100272167B1 (ko) 1998-07-13 2000-11-15 윤종용 동기식 반도체 메모리 장치의 기준 신호 발생 회로
EP1067691B1 (en) * 1999-06-30 2006-01-25 STMicroelectronics N.V. LVDS receiver using differential amplifiers
EP1152530B1 (en) * 2000-11-24 2003-04-02 Agilent Technologies, Inc. (a Delaware corporation) Circuit for providing a logical output signal in accordance with crossing points of differential signals
US6573764B1 (en) * 2001-09-24 2003-06-03 Intel Corporation Method and apparatus for voltage-mode differential simultaneous bi-directional signaling
US6894536B2 (en) * 2001-12-10 2005-05-17 Intel Corporation Low power NRZ interconnect for pulsed signaling
DE10161656A1 (de) * 2001-12-14 2003-06-26 Bosch Gmbh Robert Verfahren und Vorrichtung zum bidrektionalen Übertragen von Daten
US6847582B2 (en) 2003-03-11 2005-01-25 Micron Technology, Inc. Low skew clock input buffer and method
US7019550B2 (en) * 2004-06-29 2006-03-28 Intel Corporation Leakage testing for differential signal transceiver
FR2875623A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation d'un identifiant d'un circuit integre
JP4816152B2 (ja) * 2005-05-02 2011-11-16 セイコーエプソン株式会社 受信回路、差動信号受信回路、インターフェース回路及び電子機器
US7414462B2 (en) * 2005-05-31 2008-08-19 Freescale Semiconductor, Inc. Differential receiver circuit
US7453283B2 (en) * 2005-11-04 2008-11-18 Texas Instruments Incorporated LVDS input circuit with connection to input of output driver
KR100718044B1 (ko) * 2006-05-26 2007-05-14 주식회사 하이닉스반도체 반도체 장치의 입력회로
KR100833624B1 (ko) 2007-03-26 2008-05-30 삼성전자주식회사 싱글 엔디드 2단 증폭기를 이용한 ａｂ급 전차동 증폭기 및증폭 방법
ATE545091T1 (de) 2007-12-19 2012-02-15 Rambus Inc Asymmetrische kommunikation bei gemeinsamen verbindungen
TW201134088A (en) * 2010-03-31 2011-10-01 Sunplus Technology Co Ltd Differential offset calibration circuit
US8237497B2 (en) * 2010-04-06 2012-08-07 Mediatek Inc. Amplifier for processing differential input using amplifier circuits with different driving capabilities and/or different frequency compensation characteristics
JP5764885B2 (ja) * 2010-08-17 2015-08-19 セイコーエプソン株式会社 集積回路装置及び電子機器
US8350598B2 (en) * 2011-04-20 2013-01-08 Nanya Technology Corp. Multi-stage receiver
KR20130072789A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 신호 증폭 회로
US9680430B2 (en) * 2013-04-22 2017-06-13 Samsung Display Co., Ltd. Mismatched differential circuit
JP6133709B2 (ja) * 2013-06-25 2017-05-24 ローム株式会社 差動レシーバ、それを用いた電子機器、産業機器ならびに差動信号の受信方法
CN105993151B (zh) * 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
KR20160105085A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
JP6700854B2 (ja) * 2016-02-26 2020-05-27 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
KR20190075206A (ko) 2019-07-01
CN109951184A (zh) 2019-06-28
TWI772490B (zh) 2022-08-01
CN109951184B (zh) 2023-03-24
KR102409877B1 (ko) 2022-06-20
US10305483B1 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
US9331646B2 (en) Input buffer apparatuses and methods
US8891318B2 (en) Semiconductor device having level shift circuit
US8879335B2 (en) Input circuit
TWI751389B (zh) 放大器及使用該放大器的接收電路、半導體裝置和系統
US9362867B2 (en) Amplification circuit adjusting duty cycle of output signal
US10778163B2 (en) Amplification circuit, and receiving circuit, semiconductor apparatus and semiconductor system using the amplification circuit
TWI772490B (zh) 接收電路和使用該接收電路的積體電路系統
US9590625B2 (en) Interface circuit including buffer circuit for high speed communication, semiconductor apparatus and system including the same
US20120133402A1 (en) Semiconductor device having multiplexer
TW202023208A (zh) 接收電路、包括該接收電路的半導體裝置和半導體系統
US11482973B2 (en) Receiving circuit, and semiconductor apparatus and semiconductor system using the same
KR102618526B1 (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
CN110166042B (zh) 缓冲电路、时钟分频电路和半导体器件
TWI539454B (zh) 半導體裝置
US20180375544A1 (en) Receiving device, transmitting device, and semiconductor device and system using the same
TWI810306B (zh) 放大器電路以及使用其的半導體裝置和半導體系統
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
US9438190B1 (en) Amplification circuit adjusting duty cycle of output signal and receiver including the same
CN113676158A (zh) 时钟锁存电路和使用该时钟锁存电路的时钟生成电路