CN113676158A - 时钟锁存电路和使用该时钟锁存电路的时钟生成电路 - Google Patents

Abstract

时钟锁存电路和使用该时钟锁存电路的时钟生成电路。时钟锁存电路包括放大电路、锁存电路、第一电流源和第二电流源。放大电路基于时钟信号、第一输入信号和第二输入信号来改变第一输出信号和第二输出信号的电压电平。锁存电路基于时钟信号的互补信号来维持第一输出信号和第二输出信号的电压电平。第一电流源允许第一电流流动以激活放大电路。第二电流源允许与第一电流不同的第二电流流动以激活锁存电路。

Description

时钟锁存电路和使用该时钟锁存电路的时钟生成电路

技术领域

各种实施方式涉及一种集成电路，更具体地，涉及一种时钟锁存电路(clockedlatch circuit)和使用该时钟锁存电路的时钟生成电路。

背景技术

电子装置包括许多电子元件，并且计算机系统包括许多半导体设备，每个半导体设备包括半导体。配置计算机系统的半导体设备可以通过接收和发送数据以及时钟信号来彼此进行通信。半导体设备可以包括时钟锁存电路，以便于放大输入信号并锁存放大后的信号。与时钟信号同步，时钟锁存电路可以放大输入信号以生成输出信号，并且可以维持输出信号的电压电平。例如，当时钟信号具有逻辑高电平时，时钟锁存电路可以放大输入信号以改变输出信号的电压电平。例如，当时钟信号具有逻辑低电平时，时钟锁存电路可以维持输出信号的电压电平。

随着计算机系统的操作速度的增大，时钟信号的频率增大，并且时钟信号的幅度(amplitude)变小。同样，输入信号的摆动宽度(swing width)变小。当输入信号和时钟信号的幅度变小时，应调整时钟锁存电路内晶体管的尺寸，以使时钟锁存电路精确地放大输入信号。然而，当调整晶体管的尺寸时，可能存在时钟锁存电路的工作频率范围受到限制的风险。

发明内容

在一个实施方式中，时钟锁存电路可以包括放大电路、锁存电路、第一电流源和第二电流源。放大电路可以联接到第一输出节点、第二输出节点和第一节点。放大电路可以基于时钟信号、第一输入信号和第二输入信号来改变第一输出节点和第二输出节点的电压电平。第一输出节点和第二输出节点可以联接到被提供有第一电源电压的节点。锁存电路可以联接到第一输出节点、第二输出节点和第二节点。锁存电路可以基于时钟信号的互补信号来维持第一输出节点和第二输出节点的电压电平。第一电流源可以输出第一电流以使第一电流从第一节点流到被提供有第二电源电压的节点。第二电流源可以输出第二电流以使第二电流从第二节点流到被提供有第二电源电压的节点。第二电流可以不同于第一电流。

在一个实施方式中，时钟锁存电路可以包括放大电路、锁存电路、第一激活电路和第二激活电路。放大电路可以联接在第一公共节点和被提供有第一电源电压的节点之间。放大电路可以基于第一输入信号和第二输入信号来改变第一输出节点和第二输出节点的电压电平。锁存电路可以联接在第二公共节点与被提供有第一电源电压的节点之间。锁存电路可以基于第一输出节点和第二输出节点的电压电平来维持第一输出节点和第二输出节点的电压电平。第一激活电路可以基于时钟信号输出第一电流以使第一电流从第一公共节点流到被提供有第二电源电压的节点。第二激活电路可以基于时钟信号输出第二电流以使第二电流从第二公共节点流到被提供有第二电源电压的节点。第二电流可以不同于第一电流。

在一个实施方式中，时钟生成电路可以包括第一放大电路、第一锁存电路、第二放大电路、第二锁存电路、第一电流源和第二电流源。第一放大电路可以联接在第一节点与被提供有第一电源电压的节点之间。第一放大电路可以基于第一控制时钟信号、第一时钟信号和第三时钟信号通过第一输出节点和第二输出节点输出第二时钟信号和第四时钟信号。第一锁存电路可以联接在第二节点与被提供有第一电源电压的节点之间。第一锁存电路可以基于第二控制时钟信号来维持第一输出节点和第二输出节点的电压电平。第二放大电路可以联接在第一节点和被提供有第一电源电压的节点之间。第二放大电路可以基于第二控制时钟信号、第二时钟信号和第四时钟信号通过第三输出节点和第四输出节点输出第一时钟信号和第三时钟信号。第二锁存电路可以联接在第二节点和被提供有第一电源电压的节点之间。第二锁存电路可以基于第一控制时钟信号来维持第三输出节点和第四输出节点的电压电平。第一电流源可以输出第一电流以使第一电流从第一节点流到被提供有第二电源电压的节点。第二电流源可以输出第二电流以使第二电流从第二节点流到被提供有第二电源电压的节点。第二电流可以不同于第一电流。

在一种实施方式中，时钟生成电路可以包括第一放大电路、第一锁存电路、第二放大电路、第二锁存电路、第一激活电路和第二激活电路。第一放大电路可以联接在第一公共节点与被提供有第一电源电压的节点之间。第一放大电路可以基于第一时钟信号和第三时钟信号通过第一输出节点和第二输出节点输出第二时钟信号和第四时钟信号。第一锁存电路可以联接在第二公共节点和被提供有第一电源电压的节点之间。第一锁存电路可以维持第一输出节点和第二输出节点的电压电平。第二放大电路可以联接在第三公共节点与被提供有第一电源电压的节点之间。第二放大电路可以基于第二时钟信号和第四时钟信号通过第三输出节点和第四输出节点输出第一时钟信号和第三时钟信号。第二锁存电路可以联接在第四公共节点与被提供有第一电源电压的节点之间。第二锁存电路可以维持第三输出节点和第四输出节点的电压电平。第一激活电路可以基于第一控制时钟信号输出第一电流以使第一电流从第一公共节点流到被提供有第二电源电压的节点，并且可以基于第二控制时钟信号输出第一电流以使第一电流从第三公共节点流到被提供有第二电源电压的节点。第二激活电路可以基于第二控制时钟信号输出第二电流以使第二电流从第二公共节点流到被提供有第二电源电压的节点，并且可以基于第一控制时钟信号输出第二电流以使第二电流从第四公共节点流到被提供有第二电源电压的节点。

附图说明

图1是示出根据实施方式的时钟锁存电路的配置的图。

图2是示出根据实施方式的时钟锁存电路的配置的图。

图3A和图3B是示出根据实施方式的复位电路的配置的图。

图4是示出了从根据实施方式的时钟锁存电路生成的输出信号和从传统时钟锁存电路生成的输出信号的波形的定时图。

图5是示出了从根据实施方式的时钟锁存电路生成的输出信号和从传统时钟锁存电路生成的输出信号的波形的定时图。

图6是示出了从根据实施方式的时钟锁存电路生成的输出信号和从传统时钟锁存电路生成的输出信号的波形的定时图。

图7是示出根据实施方式的时钟生成电路的配置的图。

图8是示出根据实施方式的时钟生成电路的配置的图。

图9是示出了根据实施方式的时钟生成电路的操作的定时图。

图10是示出了从根据实施方式的时钟生成电路生成的输出信号和从传统时钟生成电路生成的输出信号的波形的定时图。

图11是示出根据实施方式的半导体系统的配置的图。

具体实施方式

下面参照附图描述所公开技术的各种示例和实施方式。

将理解的是，尽管术语“第一”、“第二”、“第三”等在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件和另一个元件。因此，在一些实施方式中的第一元件可以在其他实施方式中被称为第二元件，而不背离本公开的教导。

此外，将理解的是，当一个元件被称为“连接”或“联接”到另一元件时，其可以直接连接或联接到该另一元件，或者可以存在中间元件。相对的，当一个元件被称为“直接连接”或“直接联接”到另一元件时，则不存在中间元件。

图1是示出根据实施方式的时钟锁存电路100的配置的图。参照图1，时钟锁存电路100可以接收时钟信号CLK、第一输入信号IN1和第二输入信号IN2以生成第一输出信号OUT和第二输出信号OUTB。时钟锁存电路100可以基于时钟信号CLK依次执行放大操作和锁存操作。基于时钟信号CLK，时钟锁存电路100可以差分(differentially)放大第一输入信号IN1和第二输入信号IN2，以改变第一输出信号OUT和第二输出信号OUTB的电压电平。基于时钟信号CLK的互补信号(complementary signal)CLKB，时钟锁存电路100可以维持第一输出信号OUT和第二输出信号OUTB的电压电平。在一个实施方式中，第一输入信号IN1和第二输入信号IN2可以是一对差分信号。第二输入信号IN2可以是具有第一输入信号IN1的互补电压电平的互补信号。在一个实施方式中，第一输入信号IN1可以是单端信号(single-endedsignal)，并且第二输入信号IN2可以具有参考电压。参考电压可以具有对应于第一输入信号IN1的摆动范围的中间的电压电平。

时钟锁存电路100可以包括放大电路110、锁存电路120、第一电流源130和第二电流源140。基于第一输入信号IN1和第二输入信号IN2，放大电路110可以改变第一输出信号OUT和第二输出信号OUTB的电压电平。基于第一输入信号IN1，放大电路110可以改变第二输出信号OUTB的电压电平。基于第二输入信号IN2，放大电路110可以改变第一输出信号OUT的电压电平。放大电路110可以联接到第一输出节点ON1、第二输出节点ON2和第一节点N1。第一输出节点ON1和第二输出节点ON2可以是被提供有第一电源电压V1的节点101。第一输出信号OUT可以从第一输出节点ON1输出，并且第二输出信号OUTB可以从第二输出节点ON2输出。可以基于时钟信号CLK来激活放大电路110。与时钟信号CLK同步，放大电路110可以放大第一输入信号IN1和第二输入信号IN2以改变第一输出节点ON1和第二输出节点ON2的电压电平。当时钟信号CLK具有逻辑高电平时，放大电路110可以基于第一输入信号IN1的电压电平来改变第二输出节点ON2的电压电平，并且可以基于第二输入信号IN2的电压电平来改变第一输出节点ON1的电压电平。当时钟信号CLK具有逻辑低电平时，放大电路110可以被停用。

时钟锁存电路100还可以包括第一负载电阻器R1和第二负载电阻器R2。第二输出节点ON2可以通过第一负载电阻器R1联接到被提供有第一电源电压V1的节点101。第一输出节点ON1可以通过第二负载电阻器R2联接到被提供有第一电源电压V1的节点101。第一负载电阻器R1和第二负载电阻器R2可以具有相同的电阻值。在一个实施方式中，第二负载电阻器R2可以具有与第一负载电阻器R1不同的电阻值。

可以基于时钟信号CLK的互补信号CLKB来激活锁存电路120。与时钟信号CLK的互补信号CLKB同步，锁存电路120可以维持第一输出信号OUT和第二输出信号OUTB的电压电平。当时钟信号CLK的互补信号CLKB具有逻辑高电平时，锁存电路120可以维持第一输出信号OUT和第二输出信号OUTB的电压电平。锁存电路120可以基于第一输出信号OUT的电压电平来维持第二输出信号OUTB的电压电平。锁存电路120可以基于第二输出信号OUTB的电压电平来维持第一输出信号OUT的电压电平。锁存电路120可以联接到第一输出节点ON1、第二输出节点ON2和第二节点N2。与时钟信号CLK的互补信号CLKB同步，锁存电路120可以维持第一输出节点ON1和第二输出节点ON2的电压电平。锁存电路120可以基于第一输出节点ON1的电压电平来维持第二输出节点ON2的电压电平。锁存电路120可以基于第二输出节点ON2的电压电平来维持第一输出节点ON1的电压电平。

第一电流源130可以允许第一电流ISEN从放大电路110流出，以便于激活放大电路110。第一电流源130可以允许第一电流ISEN流过第一节点N1。第一电流源130可以联接在第一节点N1和被提供有第二电源电压V2的节点102之间。第一电流源130可以允许第一电流ISEN从第一节点N1流到被提供有第二电源电压V2的节点102。第二电源电压V2可以具有比第一电源电压V1低的电压电平。

第二电流源140可以允许第二电流ILAT从锁存电路120流出，以便于激活锁存电路120。第二电流源140可以允许第二电流ILAT流过第二节点N2。第二电流源140可以联接在第二节点N2和被提供有第二电源电压V2的节点102之间。第二电流源140可以允许第二电流ILAT从第二节点N2流到被提供有第二电源电压V2的节点102。第二电流ILAT可以不同于第一电流ISEN。在一个实施方式中，第二电流ILAT可以大于第一电流ISEN。

第一电流源130可以进一步接收第一电流控制信号CON1。第一电流源130可以是被配置为基于第一电流控制信号CON1来改变第一电流ISEN的量的可变电流源。第二电流源140可以进一步接收第二电流控制信号CON2。第二电流源140可以是被配置为基于第二电流控制信号CON2来改变第二电流ILAT的量的可变电流源。第一电流控制信号CON1和第二电流控制信号CON2可以是各自具有多个位的数字编码信号(digital code signal)。第一电流控制信号CON1和第二电流控制信号CON2可以是具有各种电压电平的模拟电压信号。

放大电路110可以包括第一输入晶体管TI1、第二输入晶体管TI2和第一使能晶体管TE1。第一输入晶体管TI1、第二输入晶体管TI2和第一使能晶体管TE1中的每一个可以是N沟道MOS晶体管。第一输入晶体管TI1可以基于第一输入信号IN1将第二输出节点ON2联接到第一公共节点CN1。第一输入晶体管TI1可以在其漏极和源极处分别联接到第二输出节点ON2和第一公共节点CN1，并且可以在其栅极处接收第一输入信号IN1。当第一输入信号IN1具有逻辑高电平时，第一输入晶体管TI1可以将第二输出节点ON2联接到第一公共节点CN1。当第一输入信号IN1具有逻辑低电平时，第一输入晶体管TI1可以将第二输出节点ON2与第一公共节点CN1电隔离。第二输入晶体管TI2可以基于第二输入信号IN2将第一输出节点ON1联接到第一公共节点CN1。第二输入晶体管TI2可以在其漏极和源极处分别联接到第一输出节点ON1和第一公共节点CN1，并且可以在其栅极处接收第二输入信号IN2。当第二输入信号IN2具有逻辑高电平时，第二输入晶体管TI2可以将第一输出节点ON1联接到第一公共节点CN1。当第二输入信号IN2具有逻辑低电平时，第二输入晶体管TI2可以将第一输出节点ON1与第一公共节点CN1电隔离。第一使能晶体管TE1可以基于时钟信号CLK将第一公共节点CN1联接到第一节点N1。第一使能晶体管TE1可以在其漏极和源极处分别联接到第一公共节点CN1和第一节点N1，并且可以在其栅极处接收时钟信号CLK。当时钟信号CLK具有逻辑高电平时，第一使能晶体管TE1可以将第一公共节点CN1联接到第一节点N1。当时钟信号CLK具有逻辑低电平时，第一使能晶体管TE1可以将第一公共节点CN1与第一节点N1电隔离。

锁存电路120可以包括第一锁存晶体管TL1、第二锁存晶体管TL2和第二使能晶体管TE2。第一锁存晶体管TL1、第二锁存晶体管TL2和第二使能晶体管TE2中的每一个可以是N沟道MOS晶体管。第一锁存晶体管TL1可以基于第一输出节点ON1和/或第一输出信号OUT的电压电平将第二输出节点ON2联接到第二公共节点CN2。第一锁存晶体管TL1可以在其漏极和源极处分别联接到第二输出节点ON2和第二公共节点CN2，并且可以在其栅极处联接到第一输出节点ON1以接收第一输出信号OUT。当第一输出节点ON1和/或第一输出信号OUT的电压电平具有逻辑高电平时，第一锁存晶体管TL1可以将第二输出节点ON2联接到第二公共节点CN2。当第一输出节点ON1和/或第一输出信号OUT的电压电平具有逻辑低电平时，第一锁存晶体管TL1可以将第二输出节点ON2与第二公共节点CN2电隔离。第二锁存晶体管TL2可以基于第二输出节点ON2和/或第二输出信号OUTB的电压电平将第一输出节点ON1联接到第二公共节点CN2。第二锁存晶体管TL2可以在其漏极和源极处分别联接到第一输出节点ON1和第二公共节点CN2，并且可以在其栅极处联接到第二输出节点ON2以接收第二输出信号OUTB。当第二输出节点ON2和/或第二输出信号OUTB的电压电平具有逻辑高电平时，第二锁存晶体管TL2可以将第一输出节点ON1联接到第二公共节点CN2。当第二输出节点ON2和/或第二输出信号OUTB的电压电平具有逻辑低电平时，第二锁存晶体管TL2可以将第一输出节点ON1与第二公共节点CN2电隔离。第二使能晶体管TE2可以基于时钟信号CLK的互补信号CLKB将第二公共节点CN2联接到第二节点N2。第二使能晶体管TE2可以在其漏极和源极处分别联接到第二公共节点CN2和第二节点N2，并且可以在其栅极处接收时钟信号CLK的互补信号CLKB。当时钟信号CLK的互补信号CLKB具有逻辑高电平时，第二使能晶体管TE2可以将第二公共节点CN2联接到第二节点N2。当时钟信号CLK的互补信号CLKB具有逻辑低电平时，第二使能晶体管TE2可以将第二公共节点CN2与第二节点N2电隔离。

在一个实施方式中，放大电路110可以由第一输入晶体管TI1和第二输入晶体管TI2配置。第一使能晶体管TE1和第一电流源130可以组合以配置第一激活电路。因此，放大电路110可以被修改为联接到第一输出节点ON1、第二输出节点ON2和第一公共节点CN1。第一激活电路可以基于时钟信号CLK允许第一电流ISEN从第一公共节点CN1流到被提供有第二电源电压V2的节点102，以激活放大电路110。在一个实施方式中，锁存电路120可以由第一锁存晶体管TL1和第二锁存晶体管TL2配置。第二使能晶体管TE2和第二电流源140可以组合以配置第二激活电路。因此，锁存电路120可以被修改为联接到第一输出节点ON1、第二输出节点ON2和第二公共节点CN2。第二激活电路可以基于时钟信号CLK的互补信号CLKB允许第二电流ILAT从第二公共节点CN2流到被提供有第二电源电压V2的节点102，以激活锁存电路120。

下面将描述根据一个实施方式的时钟锁存电路100的操作。假设第一输入信号IN1具有逻辑高电平，并且第二输入信号IN2具有逻辑低电平。当时钟信号CLK具有逻辑高电平时，时钟信号CLK的互补信号CLKB可以具有逻辑低电平。因此，放大电路110可以被激活并且锁存电路120可以被停用。基于具有逻辑高电平的第一输入信号IN1，放大电路110可以将第二输出节点ON2联接到第一节点N1，并且可以将第二输出节点ON2的电压电平改变为逻辑低电平。基于具有逻辑低电平的第二输入信号IN2，放大电路110可以将第一输出节点ON1与第一节点N1电隔离，并且第一输出节点ON1的电压电平可以变为逻辑高电平。因此，可以从第一输出节点ON1输出具有逻辑高电平的第一输出信号OUT，并且可以从第二输出节点ON2输出具有逻辑低电平的第二输出信号OUTB。

当时钟信号CLK从逻辑高电平转变为逻辑低电平时，时钟信号CLK的互补信号CLKB可以从逻辑低电平转变为逻辑高电平。因此，放大电路110可以被停用，并且锁存电路120可以被激活。基于具有逻辑高电平的第一输出信号OUT，锁存电路120可以将第二输出节点ON2联接到第二节点N2，并且可以将第二输出节点ON2的电压电平保持在逻辑低电平。基于具有逻辑低电平的第二输出信号OUTB，锁存电路120可以将第一输出节点ON1与第二节点N2电隔离，并且可以将第一输出节点ON1的电压电平保持在逻辑高电平。因此，第一输出信号OUT可以在时钟信号CLK的单个周期内具有逻辑高电平，并且第二输出信号OUTB可以在时钟信号CLK的单个周期内具有逻辑低电平。当时钟信号CLK从逻辑低电平转变为逻辑高电平时，放大电路110可以被激活。放大电路110可以基于第一输入信号IN1和第二输入信号IN2的逻辑电平来改变第一输出信号OUT和第二输出信号OUTB的电压电平。每当时钟信号CLK翻转(toggle)时，放大电路110和锁存电路120可以交替地被激活，并且时钟锁存电路100可以交替地执行放大操作和锁存操作。

图2是示出根据实施方式的时钟锁存电路200的配置的图。参照图2，时钟锁存电路200可以具有与图1所示的时钟锁存电路100相同的配置，并且还可以包括复位电路210。时钟锁存电路200和时钟锁存电路100之间的相同元件的附图标记未在图2中示出，并且省略了对相同元件的描述。复位电路210可以接收时钟信号CLK、时钟信号CLK的互补信号CLKB和复位信号RST。复位电路210可以基于时钟信号CLK、时钟信号CLK的互补信号CLKB和复位信号RST来改变第一输出节点ON1和第二输出节点ON2的电压电平。复位电路210可以改变第一输出节点ON1和第二输出节点ON2的电压电平以设置第一输出节点ON1和第二输出节点ON2的初始电压电平。当复位信号RST被启用时，复位电路210可以基于时钟信号CLK来改变第二输出节点ON2和/或第二输出信号OUTB的电压电平。当复位信号RST被启用时，复位电路210可以基于时钟信号CLK的互补信号CLKB来改变第一输出节点ON1和/或第一输出信号OUT的电压电平。在第一输出节点ON1的电压电平被设置为逻辑低电平的情况下，第二输出节点ON2的电压电平被设置为逻辑高电平。在第一输出节点ON1的电压电平被设置为逻辑高电平的情况下，第二输出节点ON2的电压电平被设置为逻辑低电平。当时钟锁存电路200不工作时(即，当时钟信号CLK不翻转时)，第一输出节点ON1和第二输出节点ON2的电压电平可能没有被限定。当时钟信号CLK和时钟信号CLK的互补信号CLKB开始翻转，并且因此，时钟锁存电路200开始工作时，如果未限定第一输出节点ON1和第二输出节点ON2的电压电平，则时钟锁存电路200可能不会基于第一输入信号IN1和第二输入信号IN2的电压电平而精确地生成第一输出信号OUT和第二输出信号OUTB。例如，第一输出信号OUT和第二输出信号OUTB可能处于亚稳定(meta-stable)状态，并且因此可能不在第一电源电压V1和第二电源电压V2的电压电平之间摆动，而是可能具有较小的摆动宽度。此外，在最坏的情况下，第一输出信号OUT和第二输出信号OUTB的电压电平可能对调。复位电路210可以基于时钟信号CLK、时钟信号CLK的互补信号CLKB和复位信号RST来设置第一输出节点ON1和第二输出节点ON2的初始电压电平。当设置了第一输出节点ON1和第二输出节点ON2的初始电压电平时，即使在操作的初始阶段，时钟锁存电路200也可以精确地生成与第一输入信号IN1和第二输入信号IN2的逻辑电平相对应的第一输出信号OUT和第二输出信号OUTB。

图3A和图3B是示出根据实施方式的复位电路的配置的图。图3A和图3B所示的复位电路300A和复位电路300B可以用作图2所示的复位电路210。参照图3A，复位电路300A可以包括第一晶体管T11、第二晶体管T12和第三晶体管T13。第一晶体管T11、第二晶体管T12和第三晶体管T13中的每一个可以是N沟道MOS晶体管。第一晶体管T11可以在其源极处联接到被提供有第二电源电压V2的节点，并且可以在其栅极处接收复位信号RST。第二晶体管T12可以在其漏极处联接到第二输出节点ON2，可以在其源极处联接到第一晶体管T11的漏极，并且可以在其栅极处接收时钟信号CLK。第三晶体管T13可以在其漏极处联接到第一输出节点ON1，可以在其源极处联接到第一晶体管T11的漏极，并且可以在其栅极处接收时钟信号CLK的互补信号CLKB。当复位信号RST被启用时，第一晶体管T11可以将第二晶体管T12和第三晶体管T13的源极联接到被提供有第二电源电压V2的节点102。当时钟信号CLK具有逻辑高电平时，第二晶体管T12可以将第二输出节点ON2联接到被提供有第二电源电压V2的节点102，以将第二输出信号OUTB的电压电平改变为逻辑低电平。当时钟信号CLK的互补信号CLKB具有逻辑高电平时，第三晶体管T13可以将第一输出节点ON1联接到被提供有第二电源电压V2的节点102，以将第一输出信号OUT的电压电平改变为逻辑低电平。

参照图3B，复位电路300B可以包括第一晶体管T21、第二晶体管T22、开关SW、第三晶体管T23和第四晶体管T24。第一至第四晶体管T21、T22、T23和T24中的每一个可以是N沟道MOS晶体管。第一晶体管T21可以在其源极处联接到被提供有第二电源电压V2的节点102，并且可以在其栅极处接收复位信号RST。第二晶体管T22可以在其源极处联接到被提供有第二电源电压V2的节点102，并且可以在其栅极处接收复位信号RST。开关SW可以联接在第一晶体管T21和第二晶体管T22的漏极之间。开关SW可以基于复位信号RST将第一晶体管T21的漏极联接到第二晶体管T22的漏极。例如，当复位信号RST被启用时，开关SW可以将第一晶体管T21的漏极联接到第二晶体管T22的漏极。第三晶体管T23可以在其漏极处联接到第二输出节点ON2，可以在其源极处联接到第一晶体管T21的漏极，并且可以在其栅极处接收时钟信号CLK。第四晶体管T24可以在其漏极处联接到第一输出节点ON1，可以在其源极处联接到第二晶体管T22的漏极，并且可以在其栅极处接收时钟信号CLK的互补信号CLKB。当复位信号RST被启用时，第一晶体管T21、第二晶体管T22和开关SW可以导通，并且第三晶体管T23和第四晶体管T24的源极可以联接到被提供有第二电源电压V2的节点102。当时钟信号CLK具有逻辑高电平时，第三晶体管T23可以将第二输出节点ON2联接到被提供有第二电源电压V2的节点102，以将第二输出信号OUTB的电压电平改变为逻辑低电平。当时钟信号CLK的互补信号CLKB具有逻辑高电平时，第四晶体管T24可以将第一输出节点ON1联接到被提供有第二电源电压V2的节点102，以将第一输出信号OUT的电压电平改变为逻辑低电平。

图4是示出了从根据实施方式的时钟锁存电路生成的输出信号和从传统时钟锁存电路生成的输出信号的定时图。参照图1、图2和图4，当时钟信号CLK和时钟信号CLK的互补信号CLKB翻转时，可以从传统时钟锁存电路生成第一输出信号OUTP和第二输出信号OUTBP，并且可以从时钟锁存电路200生成第一输出信号OUT和第二输出信号OUTB。在传统时钟锁存电路内，第一电流ISEN和第二电流ILAT可以彼此相同。第一电流ISEN和第二电流ILAT的量可以是固定的。在时钟锁存电路200内，第一电流ISEN和第二电流ILAT可以变化。第二电流ILAT可以大于第一电流ISEN。当第二电流ILAT大于第一电流ISEN时，可以增强锁存电路120的驱动性能(drivability)，并且因此，可以增大第一输出信号OUT和第二输出信号OUTB的摆动宽度。因此，从时钟锁存电路200输出的第一输出信号OUT和第二输出信号OUTB可以具有比从传统时钟锁存电路输出的第一输出信号OUTP和第二输出信号OUTBP更大的幅度和更大的摆动宽度。

图5是示出了从根据实施方式的时钟锁存电路生成的输出信号和从传统时钟锁存电路生成的输出信号的波形的定时图。参照图2和图5，传统时钟锁存电路不包括复位电路210，因此，当时钟信号CLK和时钟信号CLK的互补信号CLKB不翻转时，第一输出信号OUTP和第二输出信号OUTBP的电压电平可能没有被限定。因此，当时钟信号CLK的时钟信号CLK和互补信号CLKB开始翻转时，第一输出信号OUTP和第二输出信号OUTBP可能不会正常地摆动并且可能处于亚稳态。当没有正常生成第一输出信号OUTP和第二输出信号OUTBP时，传统时钟锁存电路的操作可靠性可能降低，并且可能会发生使用由传统时钟锁存电路生成的时钟信号的内部电路的故障。为了解决上述问题，根据实施方式，时钟锁存电路200可以包括复位电路210。当复位信号RST被启用时，复位电路210可以将第一输出信号OUT的电压电平设置为逻辑低电平，并且可以将第二输出信号OUTB的电压电平设置为逻辑高电平。因此，当时钟信号CLK的时钟信号CLK和互补信号CLKB翻转时，第一输出信号OUT和第二输出信号OUTB可以在正常范围内摆动。即使当时钟信号CLK的频率增大时，复位电路210也可以保持时钟锁存电路200的可靠性。

图6是示出了从根据实施方式的时钟锁存电路生成的输出信号和从传统时钟锁存电路生成的输出信号的波形的定时图。参照图6，传统时钟锁存电路可能难以在宽频率范围内操作。常规地，为了使时钟锁存电路基于具有高频率的时钟信号进行操作，应当减小配置锁存电路的晶体管的尺寸。当晶体管的尺寸减小时，对具有高频率的时钟信号的响应可能是良好的，但是可能无法基于具有低频率的时钟信号执行足够的放大操作和锁存操作。相反，当增大配置锁存电路的晶体管的尺寸时，对具有低频率时钟信号的响应可能是良好的，但是可能无法基于具有高频率的时钟信号执行足够的放大操作和锁存操作。具有由尺寸减小的晶体管配置以用于对具有高频率的时钟信号有良好的响应的锁存电路的传统时钟锁存电路可能无法基于具有低频率的时钟信号CLK和时钟信号CLK的互补信号CLKB而将第一输出信号OUTP和第二输出信号OUTBP的电压电平改变为与输入信号相对应的电压电平或者充分保持第一输出信号OUTP和第二输出信号OUTBP的电压电平。根据一个实施方式，时钟锁存电路200可以改变用于激活锁存电路120的第二电流ILAT的量，而不改变配置锁存电路120的晶体管的尺寸。当不同地改变第二电流ILAT而不改变配置锁存电路120的晶体管的尺寸时，即使时钟锁存电路200接收到具有低频率以及高频率的时钟信号CLK，时钟锁存电路200也可以生成在充足的范围内摆动的第一输出信号OUT和第二输出信号OUTB。因此，时钟锁存电路200可以比传统时钟锁存电路在更宽的频率范围内操作，因此可以在各种系统中使用。此外，由于复位电路210被配置为基于复位信号RST来设置第一输出信号OUT和第二输出信号OUTB的初始电压电平，所以可以提高时钟锁存电路200的可靠性和操作频率范围。

图7是示出根据实施方式的时钟生成电路700的配置的图。参照图7，时钟生成电路700可以包括第一时钟锁存电路710和第二时钟锁存电路720。第一时钟锁存电路710和第二时钟锁存电路720中的每一个可以接收第一控制时钟信号CK和第二控制时钟信号CKB。第一时钟锁存电路710和第二时钟锁存电路720可以分别与第一控制时钟信号CK和第二控制时钟信号CKB同步地操作。第一时钟锁存电路710可以接收第一时钟信号ICK和第三时钟信号ICKB，以输出第二时钟信号QCK和第四时钟信号QCKB。第一时钟锁存电路710可以差分地放大第一时钟信号ICK和第三时钟信号ICKB，以改变第二时钟信号QCK和第四时钟信号QCKB的电压电平，并且可以锁存第二时钟信号QCK和第四时钟信号QCKB的电压电平。例如，当第二控制时钟信号CKB被启用时，第一时钟锁存电路710可以差分放大第一时钟信号ICK和第三时钟信号ICKB以改变第二时钟信号QCK和第四时钟信号QCKB的电压电平。当第一控制时钟信号CK被启用时，第一时钟锁存电路710可以锁存第二时钟信号QCK和第四时钟信号QCKB的电压电平。第二控制时钟信号CKB可以是第一控制时钟信号CK的互补信号。第一控制时钟信号CK和第二控制时钟信号CKB的逻辑高电平部分可以不彼此交叠。第一时钟锁存电路710可以在第二控制时钟信号CKB的逻辑高电平部分期间差分放大第一时钟信号ICK和第三时钟信号ICKB，以生成第二时钟信号QCK和第四时钟信号QCKB。第一时钟锁存电路710可以在第一控制时钟信号CK的逻辑高电平部分期间维持第二时钟信号QCK和第四时钟信号QCKB的电压电平。

第二时钟锁存电路720可以接收第二时钟信号QCK和第四时钟信号QCKB以输出第一时钟信号ICK和第三时钟信号ICKB。第二时钟锁存电路720可以差分放大第二时钟信号QCK和第四时钟信号QCKB以改变第一时钟信号ICK和第三时钟信号ICKB的电压电平，并且可以锁存第一时钟信号ICK和第三时钟信号ICKB的电压电平。例如，第二时钟锁存电路720可以执行与第一时钟锁存电路710相反的操作。当第一控制时钟信号CK被启用时，第二时钟锁存电路720可以差分放大第二时钟信号QCK和第四时钟信号QCKB，以改变第一时钟信号ICK和第三时钟信号ICKB的电压电平。当第二控制时钟信号CKB被启用时，第二时钟锁存电路720可以锁存第一时钟信号ICK和第三时钟信号ICKB的电压电平。第二时钟锁存电路720可以在第一控制时钟信号CK的逻辑高电平部分期间差分放大第二时钟信号QCK和第四时钟信号QCKB以改变第一时钟信号ICK和第三时钟信号ICKB的电压电平。第二时钟锁存电路720可以在第二控制时钟信号CKB的逻辑高电平部分期间维持第一时钟信号ICK的电压电平和第三时钟信号ICKB的电压电平。

第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB的频率可以是第一控制时钟信号CK和第二控制时钟信号CKB的频率的一半。第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB的周期可以是第一控制时钟信号CK和第二控制时钟信号CKB的周期的两倍。因此，时钟生成电路700可以用作分频电路(frequency dividing circuit)。第二时钟信号QCK可以相对于第一时钟信号ICK具有90度的滞后相位(lagging phase)。第三时钟信号ICKB可以相对于第二时钟信号QCK具有90度的滞后相位。第四时钟信号QCKB可以相对于第三时钟信号ICKB具有90度的滞后相位。第一时钟信号ICK可以相对于第四时钟信号QCKB具有90度的滞后相位。第一时钟锁存电路710和第二时钟锁存电路720可以配置其中第一时钟锁存电路710和第二时钟锁存电路720的输入/输出节点彼此联接的链结构(chainstructure)，以在第一控制时钟信号CK和第二控制时钟信号CKB被提供期间持续生成以第一控制时钟信号CK和第二控制时钟信号CKB的一半频率和/或两倍周期翻转的第一时钟信号至第四时钟信号ICK、ICKB、QCK和QCKB。图1和图2所示的时钟锁存电路100和时钟锁存电路200可以用作第一时钟锁存电路710和第二时钟锁存电路720。

第一时钟锁存电路710和第二时钟锁存电路720中的每一个还可以接收复位信号RST。第一时钟锁存电路710可以基于第一控制时钟信号CK、第二控制时钟信号CKB和复位信号RST来改变第二时钟信号QCK和第四时钟信号QCKB的电压电平。当复位信号RST被启用时，第一时钟锁存电路710可以基于第一控制时钟信号CK和第二控制时钟信号CKB的逻辑电平来设置第二时钟信号QCK和第四时钟信号QCKB的初始电压电平。第二时钟锁存电路720可以基于第一控制时钟信号CK、第二控制时钟信号CKB和复位信号RST来改变第一时钟信号ICK和第三时钟信号ICKB的电压电平。当复位信号RST被启用时，第二时钟锁存电路720可以基于第一控制时钟信号CK和第二控制时钟信号CKB的逻辑电平来设置第一时钟信号ICK和第三时钟信号ICKB的初始电压电平。

第一时钟锁存电路710和第二时钟锁存电路720中的每一个还可以接收第一电流控制信号CON1和第二电流控制信号CON2。第一电流控制信号CON1可以改变第一时钟锁存电路710内的被配置为激活放大电路的电流源的电流量，该放大电路被配置为对第一时钟信号ICK和第三时钟信号ICKB进行差分放大。第一电流控制信号CON1可以改变第二时钟锁存电路720内的被配置为激活放大电路的电流源的电流量，该放大电路被配置为对第二时钟信号QCK和第四时钟信号QCKB进行差分放大。第二电流控制信号CON2可以改变第一时钟锁存电路710内的被配置为激活锁存电路的电流源的电流量，该锁存电路被配置为锁存第二时钟信号QCK和第四时钟信号QCKB的电压电平。第二电流控制信号CON2可以改变第二时钟锁存电路720内的被配置为激活锁存电路的电流源的电流量，该锁存电路被配置为锁存第一时钟信号ICK和第三时钟信号ICKB的电压电平。

图8是示出根据实施方式的时钟生成电路800的配置的图。参照图8，时钟生成电路800可以包括第一放大电路810、第一锁存电路820、第二放大电路830、第二锁存电路840、第一电流源850和第二电流源860。第一放大电路810和第二放大电路830可以共同联接到第一电流源850。第一锁存电路820和第二锁存电路840可以共同联接到第二电流源860。可以基于第二控制时钟信号CKB来激活第一放大电路810。与第二控制时钟信号CKB同步，第一放大电路810可以差分放大第一时钟信号ICK和第三时钟信号ICKB，以生成第二时钟信号QCK和第四时钟信号QCKB。第一放大电路810可以联接到第一输出节点ON11、第二输出节点ON12和第一节点N11。第一输出节点ON11和第二输出节点ON12可以联接到被提供有第一电源电压V1的节点801。可以从第一输出节点ON11输出第二时钟信号QCK，并且可以从第二输出节点ON12输出第四时钟信号QCKB。第二输出节点ON12可以通过第一负载电阻器R11联接到被提供有第一电源电压V1的节点801。第一输出节点ON11可以通过第二负载电阻器R12联接到被提供有第一电源电压V1的节点801。第一负载电阻器R11和第二负载电阻器R12可以具有相同的电阻值。在一个实施方式中，第二负载电阻器R12可以具有与第一负载电阻器R11不同的电阻值。当第二控制时钟信号CKB被启用时，第一放大电路810可以基于第一时钟信号ICK和第三时钟信号ICKB来改变第一输出节点ON11和第二输出节点ON12的电压电平。第一放大电路810可以基于第一时钟信号ICK来改变第四时钟信号QCKB和/或第二输出节点ON12的电压电平。第一放大电路810可以基于第三时钟信号ICKB来改变第一输出节点ON11和/或第二时钟信号QCK的电压电平。

可以基于第一控制时钟信号CK来激活第一锁存电路820。第一锁存电路820可以基于第一控制时钟信号CK来维持第一输出节点ON11和第二输出节点ON12的电压电平。第一锁存电路820可以联接到第一输出节点ON11、第二输出节点ON12和第二节点N12。当第一控制时钟信号CK被启用时，第一锁存电路820可以锁存第一输出节点ON11和第二输出节点ON12的电压电平。第一锁存电路820可以基于第二输出节点ON12和/或第四时钟信号QCKB的电压电平来维持第一输出节点ON11和/或第二时钟信号QCK的电压电平。第一锁存电路820可以基于第一输出节点ON11和/或第二时钟信号QCK的电压电平来维持第二输出节点ON12和/或第四时钟信号QCKB的电压电平。

可以基于第一控制时钟信号CK来激活第二放大电路830。与第一控制时钟信号CK同步，第二放大电路830可以差分放大第二时钟信号QCK和第四时钟信号QCKB，以生成第一时钟信号ICK和第三时钟信号ICKB。第二放大电路830可以联接到第三输出节点ON21、第四输出节点ON22和第一节点N11。第三输出节点ON21和第四输出节点ON22可以联接到被提供有第一电源电压V1的节点801。可以从第三输出节点ON21输出第一时钟信号ICK，并且可以从第四输出节点ON22输出第三时钟信号ICKB。第四输出节点ON22可以通过第三负载电阻器R21联接到被提供有第一电源电压V1的节点801。第三输出节点ON21可以通过第四负载电阻器R22联接到被提供有第一电源电压V1的节点801。第三负载电阻器R21和第四负载电阻器R22可以具有相同的电阻值。在一个实施方式中，第四负载电阻器R22可以具有与第三负载电阻器R21不同的电阻值。第三负载电阻器R21和第四负载电阻器R22的电阻值可以分别与第一负载电阻器R11和第二负载电阻器R12相同。在一个实施方式中，第三负载电阻器R21和第四负载电阻器R22可以具有与第一负载电阻器R11和第二负载电阻器R12不同的电阻值。当第一控制时钟信号CK被启用时，第二放大电路830可以基于第二时钟信号QCK和第四时钟信号QCKB来改变第三输出节点ON21和第四输出节点ON22的电压电平。第二放大电路830可以基于第四时钟信号QCKB来改变第四输出节点ON22和/或第三时钟信号ICKB的电压电平。第二放大电路830可以基于第二时钟信号QCK来改变第三输出节点ON21和/或第一时钟信号ICK的电压电平。

可以基于第二控制时钟信号CKB来激活第二锁存电路840。第二锁存电路840可以基于第二控制时钟信号CKB来维持第三输出节点ON21和第四输出节点ON22的电压电平。第二锁存电路840可以联接到第三输出节点ON21、第四输出节点ON22和第二节点N12。当第二控制时钟信号CKB被启用时，第二锁存电路840可以锁存第三输出节点ON21和第四输出节点ON22的电压电平。第二锁存电路840可以基于第四输出节点ON22和/或第三时钟信号ICKB的电压电平来维持第三输出节点ON21和/或第一时钟信号ICK的电压电平。第二锁存电路840可以基于第三输出节点ON21和/或第一时钟信号ICK的电压电平来维持第四输出节点ON22和/或第三时钟信号ICKB的电压电平。

第一电流源850可以允许第一电流ISEN流过第一节点N11。第一电流源850可以联接在第一节点N11和被提供有第二电源电压V2的节点802之间。第一电流源850可以允许第一电流ISEN从第一节点N11流到被提供有第二电源电压V2的节点802。第一电流源850可以进一步接收第一电流控制信号CON1。第一电流源850可以基于第一电流控制信号CON1来不同地改变第一电流ISEN的量。

第二电流源860可以允许第二电流ILAT流过第二节点N12。第二电流源860可以联接在第二节点N12和被提供有第二电源电压V2的节点802之间。第二电流源860可以允许第二电流ILAT从第二节点N12流到被提供有第二电源电压V2的节点102。第二电流ILAT可以不同于第一电流ISEN。在一个实施方式中，第二电流ILAT可以大于第一电流ISEN。第二电流源860可以进一步接收第二电流控制信号CON2。第二电流源860可以基于第二电流控制信号CON2来不同地改变第二电流ILAT的量。

时钟生成电路800可以进一步包括第一复位电路870和第二复位电路880。第一复位电路870可以联接在第一输出节点ON11和第二输出节点ON12之间。第一复位电路870可以接收第一控制时钟信号CK、第二控制时钟信号CKB和复位信号RST。第一复位电路870可以基于第一控制时钟信号CK、第二控制时钟信号CKB和复位信号RST来改变第一输出节点ON11和第二输出节点ON12的电压电平。当复位信号RST被启用时，第一复位电路870可以设置第一输出节点ON11和第二输出节点ON12的初始电压电平。第二复位电路880可以联接在第三输出节点ON21和第四输出节点ON22之间。第二复位电路880可以接收第一控制时钟信号CK、第二控制时钟信号CKB和复位信号RST。第二复位电路880可以基于第一控制时钟信号CK、第二控制时钟信号CKB和复位信号RST来改变第三输出节点ON21和第四输出节点ON22的电压电平。当复位信号RST被启用时，第二复位电路880可以设置第三输出节点ON21和第四输出节点ON22的初始电压电平。第一复位电路870和第二复位电路880中的每一个可以包括图3A和图3B所示的复位电路300A和复位电路300B中的至少一个。

第一放大电路810可以包括第一输入晶体管TI11、第二输入晶体管TI12和第一使能晶体管TE11。第一输入晶体管TI11、第二输入晶体管TI12和第一使能晶体管TE11中的每一个可以是N沟道MOS晶体管。第一输入晶体管TI11可以在其漏极和源极处分别联接到第二输出节点ON12和第一公共节点CN11，并且可以在其栅极处接收第一时钟信号ICK。第二输入晶体管TI12可以在其漏极和源极处分别联接到第一输出节点ON11和第一公共节点CN11，并且可以在其栅极处接收第三时钟信号ICKB。第一使能晶体管TE11可以联接在第一公共节点CN11和第一节点N11之间，并且可以在其栅极接收第二控制时钟信号CKB。

第一锁存电路820可以包括第一锁存晶体管TL11、第二锁存晶体管TL12和第二使能晶体管TE21。第一锁存晶体管TL11、第二锁存晶体管TL12和第二使能晶体管TE21中的每一个可以是N沟道MOS晶体管。第一锁存晶体管TL11可以在其漏极和源极处分别联接到第二输出节点ON12和第二公共节点CN12，并且可以在其栅极处联接到第一输出节点ON11以接收第二时钟信号QCK。第二锁存晶体管TL12可以在其漏极和源极处分别联接到第一输出节点ON11和第二公共节点CN12，并且可以在其栅极处联接到第二输出节点ON12以接收第四时钟信号QCKB。第二使能晶体管TE21可以联接在第二公共节点CN12和第二节点N12之间，并且可以在其栅极接收第一控制时钟信号CK。

第二放大电路830可以包括第三输入晶体管TI21、第四输入晶体管TI22和第三使能晶体管TE12。第三输入晶体管TI21、第四输入晶体管TI22和第三使能晶体管TE12中的每一个可以是N沟道MOS晶体管。第三输入晶体管TI21可以在其漏极和源极处分别联接到第四输出节点ON22和第三公共节点CN21，并且可以在其栅极处接收第四时钟信号QCKB。第四输入晶体管TI22可以在其漏极和源极处分别联接到第三输出节点ON21和第三公共节点CN21，并且可以在其栅极处接收第二时钟信号QCK。第三使能晶体管TE12可以联接在第三公共节点CN21和第一节点N11之间，并且可以在其栅极处接收第一控制时钟信号CK。

第二锁存电路840可以包括第三锁存晶体管TL21、第四锁存晶体管TL22和第四使能晶体管TE22。第三锁存晶体管TL21、第四锁存晶体管TL22和第四使能晶体管TE22中的每一个可以是N沟道MOS晶体管。第三锁存晶体管TL21可以在其漏极和源极处分别联接到第四输出节点ON22和第四公共节点CN22，并且可以在其栅极处联接到第三输出节点ON21以接收第一时钟信号ICK。第四锁存晶体管TL22可以在其漏极和源极处分别联接到第三输出节点ON21和第四公共节点CN22，并且可以在其栅极处联接到第四输出节点ON22以接收第三时钟信号ICKB。第四使能晶体管TE22可以联接在第四公共节点CN22和第二节点N12之间，并且可以在其栅极处接收第二控制时钟信号CKB。

在一个实施方式中，第一放大电路810可以由第一输入晶体管TI11和第二输入晶体管TI12配置，并且第二放大电路830可以由第三输入晶体管TI21和第四输入晶体管TI22配置。第一使能晶体管TE11、第三使能晶体管TE12和第一电流源850可以被组合以配置第一激活电路。第一激活电路可以基于第一控制时钟信号CK和第二控制时钟信号CKB来激活第一放大电路810和第二放大电路830中的一个。第一激活电路可以联接到第一公共节点CN11、第三公共节点CN21和被提供有第二电源电压V2的节点802。当第二控制时钟信号CKB被启用时，第一激活电路可以允许第一电流ISEN从第一公共节点CN11流到被提供有第二电源电压V2的节点802。当第一控制时钟信号CK被启用时，第一激活电路可以允许第一电流ISEN从第三公共节点CN21流到被提供有第二电源电压V2的节点802。

在一个实施方式中，第一锁存电路820可以由第一锁存晶体管TL11和第二锁存晶体管TL12配置，并且第二锁存电路840可以由第三锁存晶体管TL21和第四锁存晶体管TL22配置。第二使能晶体管TE21、第四使能晶体管TE22和第二电流源860可以组合以配置第二激活电路。第二激活电路可以基于第一控制时钟信号CK和第二控制时钟信号CKB来激活第一锁存电路820和第二锁存电路840中的一个。第二激活电路可以联接到第二公共节点CN12、第四公共节点CN22和被提供有第二电源电压V2的节点802。当第一控制时钟信号CK被启用时，第二激活电路可以允许第二电流ILAT从第二公共节点CN12流到被提供有第二电源电压V2的节点802。当第二控制时钟信号CKB被启用时，第二激活电路可以允许第二电流ILAT从第四公共节点CN22流到被提供有第二电源电压V2的节点802。

图9是示出了根据实施方式的时钟生成电路的操作的定时图。在下文中，将参照图8和图9描述时钟生成电路800的操作。当第一控制时钟信号CK和第二控制时钟信号CKB翻转时，时钟生成电路800可以生成第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB。在时间点T1，由于第一控制时钟信号CK可以保持固定为具有逻辑低电平，并且第二控制时钟信号CKB可以保持固定为具有逻辑高电平，因此时钟生成电路800可以保持停用。此时，可能没有限定第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB的电压电平。可以启用复位信号RST以用于设置第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB的初始电压电平。在时间点T2，当复位信号RST被启用时，可以将第一时钟信号ICK和第二时钟信号QCK设置为具有逻辑低电平，并且可以将第三时钟信号ICKB和第四时钟信号QCKB设置为具有逻辑高电平。当第一控制时钟信号CK和第二控制时钟信号CKB开始翻转时，时钟生成电路800可以与第一控制时钟信号CK和第二控制时钟信号CKB同步地生成第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB。在时间点T3，当第一控制时钟信号CK转变为逻辑高电平并且第二控制时钟信号CKB转变为逻辑低电平时，第一锁存电路820和第二放大电路830可以被激活。第一锁存电路820可以将第二时钟信号QCK维持在逻辑低电平，并且可以将第四时钟信号QCKB维持在逻辑高电平。第二放大电路830可以基于逻辑高电平的第四时钟信号QCKB使第三时钟信号ICKB转变为逻辑低电平。第二放大电路830可以基于逻辑低电平的第二时钟信号QCK使第一时钟信号ICK转变为逻辑高电平。在时间点T4，当第一控制时钟信号CK转变为逻辑低电平并且第二控制时钟信号CKB转变为逻辑高电平时，第一放大电路810和第二锁存电路840可以被激活，并且第一锁存电路820和第二放大电路830可以被停用。第一放大电路810可以基于逻辑高电平的第一时钟信号ICK使第四时钟信号QCKB转变为逻辑低电平。第一放大电路810可以基于逻辑低电平的第三时钟信号ICKB使第二时钟信号QCK转变为逻辑高电平。第二锁存电路840可以将第一时钟信号ICK维持在逻辑高电平，并且可以将第三时钟信号ICKB维持在逻辑低电平。在时间点T5，当第一控制时钟信号CK转变回逻辑高电平并且第二控制时钟信号CKB转变回逻辑低电平时，第一锁存电路820和第二放大电路830可以被激活，并且第一放大电路810和第二锁存电路840可以被停用。第一锁存电路820可以将第二时钟信号QCK维持在逻辑高电平，并且可以将第四时钟信号QCKB维持在逻辑低电平。第二放大电路830可以基于逻辑低电平的第四时钟信号QCKB使第三时钟信号ICKB转变为逻辑高电平。第二放大电路830可以基于逻辑高电平的第二时钟信号QCK使第一时钟信号ICK转变为逻辑低电平。之后，每当第一控制时钟信号CK和第二控制时钟信号CKB翻转时，一对第一放大电路810和第二锁存电路840以及一对第二放大电路830和第一锁存电路820可以交替操作以生成频率低于第一控制时钟信号CK和第二控制时钟信号CKB的第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB。因此，时钟生成电路800可以用作分频电路，该分频电路被配置为对第一控制时钟信号CK和第二控制时钟信号CKB的频率进行分频以生成第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB。

图10是示出了从根据实施方式的时钟生成电路生成的输出信号和从传统时钟生成电路生成的输出信号的波形的定时图。在具有第一时钟锁存电路和第二时钟锁存电路的传统时钟生成电路中，放大电路和锁存电路在第一时钟锁存电路内共同联接到一个电流源，并且另一放大电路和另一锁存电路在第二时钟锁存电路内共同联接到另一个电流源。当两个电流源之间发生不匹配(mismatch)时，从第一时钟锁存电路输出的第二时钟信号QCKP和第四时钟信号QCKBP的摆动范围与从第二时钟锁存电路输出的第一时钟信号ICKP和第三时钟信号ICKBP的摆动范围之间出现电压差“ΔV1”，并且在一对第一时钟信号ICKP和第三时钟信号ICKBP与一对第二时钟信号QCKP和第四时钟信号QCKBP之间发生偏斜(skew)。当两个电流源之间的不匹配从5％增大到10％时，第二时钟信号QCKP和第四时钟信号QCKBP以及第一时钟信号ICKP和第三时钟信号ICKBP的摆动范围之间的电压差从“ΔV1”增大到“ΔV2”，并且一对第一时钟信号ICKP和第三时钟信号ICKBP与一对第二时钟信号QCKP和第四时钟信号QCKBP之间的偏斜变得更大。但是，根据实施方式，在时钟生成电路800内，第一放大电路810和第二放大电路830可以共同联接到第一电流源850，并且第一锁存电路820和第二锁存电路840可以共同联接到第二电流源860。因此，即使在第一电流源850和第二电流源860之间发生不匹配时，第二时钟信号QCK和第四时钟信号QCKB的摆动范围可以与第一时钟信号ICK和第三时钟信号ICKB的摆动范围相同。即使当在第一电流源850和第二电流源860之间发生不匹配时，时钟生成电路800也可以防止第一时钟信号至第四时钟信号ICK、QCK、ICKB和QCKB之间的偏斜。

图11是示出根据实施方式的半导体系统10的配置的图。参照图11，半导体系统10可以包括第一半导体设备1110和第二半导体设备1120。第一半导体设备1110可以被配置为提供第二半导体设备1120操作所需的各种控制信号。第一半导体设备1110可以是控制第二半导体设备1120的主装置。例如，第一半导体设备1110可以是诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)和存储器控制器的主机装置。第二半导体设备1120可以是被配置为在第一半导体设备1110的控制下执行各种操作的从装置。例如，第二半导体设备1120可以是存储器装置，并且存储器装置可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态随机存取存储器(静态RAM：SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)等。

第二半导体设备1120可以通过多条总线联接到第一半导体设备1110。多条总线可以是信号发送路径、用于传送信号的链路或信道。多条总线可以包括时钟总线1101和数据总线1102。时钟总线1101可以是单向总线，并且数据总线1102可以是双向总线。第二半导体设备1120可以通过时钟总线1101联接到第一半导体设备1110。第二半导体设备1120可以通过时钟总线1101接收时钟信号CLK。时钟信号CLK可以包括一个或更多个时钟信号对。第二半导体设备1120可以通过数据总线1102联接到第一半导体设备1110。第二半导体设备1120可以通过数据总线1102从第一半导体设备1110接收数据DQ。第二半导体设备1120可以通过数据总线1102将数据DQ提供给第一半导体设备1110。尽管未示出，但是半导体系统10可以进一步包括命令总线和地址总线。第二半导体设备1120可以通过命令总线和地址总线联接到第一半导体设备1110。命令总线和地址总线中的每一个可以是单向总线。第一半导体设备1110可以通过命令总线向第二半导体设备1120提供命令信号。第一半导体设备1110可以通过地址总线向第二半导体设备1120提供地址信号。

第一半导体设备1110可以包括时钟发送器(TX)1111、数据发送器(TX)1113、数据接收器(RX)1114、串行器1115和并行器1116。时钟发送器1111可以联接到时钟总线1101。时钟发送器1111可以将从第一半导体设备1110生成的时钟信号CLK输出到时钟总线1101。第一半导体设备1110可以包括诸如锁相环电路(未示出)的时钟生成电路，以生成时钟信号CLK。第一半导体设备1110和第二半导体设备1120可以执行串行数据通信。串行器1115可以对第一半导体设备1110的内部数据DB进行串行化(serialize)。数据发送器1113可以通过数据总线1102将经串行化的数据作为数据DQ输出。数据接收器1114可以通过数据总线1102接收从第二半导体设备1120提供的数据DQ。并行器1116可以对通过数据接收器1114接收的数据DQ进行并行化(parallelize)，以生成第一半导体设备1110的内部数据DB。

第二半导体设备1120可以包括时钟接收器(RX)1122、时钟生成电路1127、数据发送器(TX)1123、数据接收器(RX)1124、串行器1125和并行器1126。时钟接收器1122可以联接到时钟总线1101。时钟接收器1122可以通过时钟总线1101接收从第一半导体设备1110提供的时钟信号CLK。时钟生成电路1127可以通过时钟接收器1122接收时钟信号CLK以生成多个内部时钟信号INCLK。时钟生成电路1127可以对时钟信号CLK的频率进行分频以生成多个内部时钟信号INCLK。根据一个实施方式，多个内部时钟信号INCLK可以具有比时钟信号CLK低的频率。例如，时钟信号CLK的频率可以是多个内部时钟信号INCLK的频率的两倍，并且多个内部时钟信号INCLK的周期可以是时钟信号CLK的周期的两倍。可以将图5所示的时钟生成电路用作时钟生成电路1127。图5所示的第一时钟信号至第四时钟信号可以对应于多个内部时钟信号INCLK。

与时钟信号CLK同步，第二半导体设备1120可以接收从第一半导体设备1110提供的数据DQ，并且可以将数据DQ提供给第一半导体设备1110。与时钟信号CLK同步，第二半导体设备1120可以接收和/或采样通过数据总线1102提供的数据DQ。第二半导体设备1120可以利用通过时钟信号CLK的划分而生成的多个内部时钟信号INCLK，以便于充分确保用于接收和/或采样数据DQ的定时余量(timing margin)。以类似的方式，第二半导体设备1120可以与时钟信号CLK同步地将数据DQ提供给第一半导体设备1110。第二半导体设备1120可以利用通过时钟信号CLK的划分而生成的多个内部时钟信号INCLK，以便于充分确保用于提供数据DQ的定时余量。串行器1125可以对第二半导体设备1120的内部数据DB进行串行化。串行器1125可以与多个内部时钟信号INCLK同步地对第二半导体设备1120的内部数据DB进行串行化。数据发送器1123可以通过数据总线1102输出经串行化的数据作为数据DQ。数据接收器1124可以通过数据总线1102接收从第一半导体设备1110提供的数据DQ。并行器1126可以对通过数据接收器1124接收的数据DQ进行并行化。与多个内部时钟信号INCLK同步，并行器1126可以对通过数据接收器1124接收的数据DQ进行并行化，以生成第二半导体设备1120的内部数据DB。

尽管上面已经描述了某些实施方式，但是本领域技术人员将理解，所描述的实施方式仅是示例性的。因此，不应基于所描述的实施方式来限制时钟锁存电路和使用时钟锁存电路的时钟生成电路。相反，仅结合以上描述和附图根据所附权利要求书来限制本文所述的时钟锁存电路和使用时钟锁存电路的时钟生成电路。

现有技术交叉引用

本申请要求于2020年5月15日在韩国知识产权局提交的韩国专利申请第10-2020-0058177号的优先权，其全部内容通过引用整体结合于此，如同在此完全阐述。

Claims (22)

1.一种时钟锁存电路，该时钟锁存电路包括：

放大电路，所述放大电路联接到第一输出节点、第二输出节点和第一节点，并且被配置为基于时钟信号、第一输入信号和第二输入信号来改变所述第一输出节点和所述第二输出节点的电压电平，其中，所述第一输出节点和所述第二输出节点联接到被提供有第一电源电压的节点；

锁存电路，所述锁存电路联接到所述第一输出节点、所述第二输出节点和第二节点，并且被配置为基于所述时钟信号的互补信号来维持所述第一输出节点和所述第二输出节点的电压电平；

第一电流源，所述第一电流源被配置为允许第一电流从所述第一节点流到被提供有第二电源电压的节点；以及

第二电流源，所述第二电流源被配置为允许第二电流从所述第二节点流到所述被提供有第二电源电压的节点，

其中，所述第二电流不同于所述第一电流。

2.根据权利要求1所述的时钟锁存电路，

其中，所述第二输入信号是具有所述第一输入信号的互补电压电平的互补信号和参考电压中的一者，并且

其中，所述参考电压具有与所述第一输入信号摆动的范围的中部相对应的电压电平。

3.根据权利要求1所述的时钟锁存电路，其中，所述放大电路包括：

第一输入晶体管，所述第一输入晶体管被配置为基于所述第一输入信号将所述第二输出节点联接到第一公共节点；

第二输入晶体管，所述第二输入晶体管被配置为基于所述第二输入信号将所述第一输出节点联接到所述第一公共节点；以及

第一使能晶体管，所述第一使能晶体管被配置为基于所述时钟信号将所述第一公共节点联接到所述第一节点。

4.根据权利要求1所述的时钟锁存电路，其中，所述锁存电路包括：

第一锁存晶体管，所述第一锁存晶体管被配置为基于所述第二输出节点的电压电平将所述第一输出节点联接到第二公共节点；

第二锁存晶体管，所述第二锁存晶体管被配置为基于所述第一输出节点的电压电平将所述第二输出节点联接到所述第二公共节点；以及

第二使能晶体管，所述第二使能晶体管被配置为基于所述时钟信号的所述互补信号联接所述第二公共节点和所述第二节点。

5.根据权利要求1所述的时钟锁存电路，其中，所述第二电流大于所述第一电流。

6.根据权利要求1所述的时钟锁存电路，

其中，所述第一电流源基于第一电流控制信号来改变所述第一电流的量，并且

其中，所述第二电流源基于第二电流控制信号来改变所述第二电流的量。

7.根据权利要求1所述的时钟锁存电路，该时钟锁存电路还包括复位电路，所述复位电路联接到所述第一输出节点、所述第二输出节点和所述被提供有第二电源电压的节点，并且被配置为基于复位信号、所述时钟信号和所述时钟信号的所述互补信号来改变所述第一输出节点和所述第二输出节点的电压电平。

8.一种时钟锁存电路，该时钟锁存电路包括：

放大电路，所述放大电路联接在第一公共节点和被提供有第一电源电压的节点之间，并且被配置为基于第一输入信号和第二输入信号来改变第一输出节点和第二输出节点的电压电平；

锁存电路，所述锁存电路联接在第二公共节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第一输出节点和所述第二输出节点的电压电平来维持所述第一输出节点和所述第二输出节点的电压电平；

第一激活电路，所述第一激活电路被配置为基于时钟信号允许第一电流从所述第一公共节点流到被提供有第二电源电压的节点；以及

第二激活电路，所述第二激活电路被配置为基于所述时钟信号允许第二电流从所述第二公共节点流到所述被提供有第二电源电压的节点，

其中，所述第二电流不同于所述第一电流。

9.根据权利要求8所述的时钟锁存电路，

其中，所述第二输入信号是具有所述第一输入信号的互补电压电平的互补信号和参考电压中的一者，并且

其中，所述参考电压具有与所述第一输入信号摆动的范围的中部相对应的电压电平。

10.根据权利要求8所述的时钟锁存电路，其中，所述放大电路包括：

第一输入晶体管，所述第一输入晶体管被配置为基于所述第一输入信号将所述第二输出节点联接到所述第一公共节点；以及

第二输入晶体管，所述第二输入晶体管被配置为基于所述第二输入信号将所述第一输出节点联接到所述第一公共节点。

11.根据权利要求8所述的时钟锁存电路，其中，所述第一激活电路包括：

第一使能晶体管，所述第一使能晶体管被配置为基于所述时钟信号将所述第一公共节点联接到第一节点；以及

第一电流源，所述第一电流源被配置为输出所述第一电流以使所述第一电流从所述第一节点流到所述被提供有第二电源电压的节点。

12.根据权利要求8所述的时钟锁存电路，其中，所述锁存电路包括：

第一锁存晶体管，所述第一锁存晶体管被配置为基于所述第一输出节点的电压电平将所述第二输出节点联接到所述第二公共节点；以及

第二锁存晶体管，所述第二锁存晶体管被配置为基于所述第二输出节点的电压电平将所述第一输出节点联接到所述第二公共节点。

13.根据权利要求8所述的时钟锁存电路，其中，所述第二激活电路包括：

第二使能晶体管，所述第二使能晶体管被配置为基于所述时钟信号将所述第二公共节点联接到第二节点；以及

第二电流源，所述第二电流源被配置为输出所述第二电流以使所述第二电流从所述第二节点流到所述被提供有第二电源电压的节点。

14.根据权利要求8所述的时钟锁存电路，其中，所述第二电流大于所述第一电流。

15.根据权利要求8所述的时钟锁存电路，

其中，所述第一激活电路基于第一电流控制信号来改变所述第一电流的量，并且

其中，所述第二激活电路基于第二电流控制信号来改变所述第二电流的量。

16.根据权利要求8所述的时钟锁存电路，该时钟锁存电路还包括复位电路，所述复位电路联接到所述第一输出节点、所述第二输出节点以及所述被提供有第二电源电压的节点，并且被配置为基于复位信号、所述时钟信号和所述时钟信号的互补信号来改变所述第一输出节点和所述第二输出节点的电压电平。

17.一种时钟生成电路，该时钟生成电路包括：

第一放大电路，所述第一放大电路联接在第一节点和被提供有第一电源电压的节点之间，并且被配置为基于第一控制时钟信号、第一时钟信号和第三时钟信号分别通过第一输出节点和第二输出节点输出第二时钟信号和第四时钟信号；

第一锁存电路，所述第一锁存电路联接在第二节点和所述被提供有第一电源电压的节点之间，并且被配置为基于第二控制时钟信号来维持所述第一输出节点和所述第二输出节点的电压电平；

第二放大电路，所述第二放大电路联接在所述第一节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第二控制时钟信号、所述第二时钟信号和所述第四时钟信号分别通过第三输出节点和第四输出节点输出所述第一时钟信号和所述第三时钟信号；

第二锁存电路，所述第二锁存电路联接在所述第二节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第一控制时钟信号来维持所述第三输出节点和所述第四输出节点的电压电平；

第一电流源，所述第一电流源被配置为允许第一电流从所述第一节点流到被提供有第二电源电压的节点；以及

第二电流源，所述第二电流源被配置为允许第二电流从所述第二节点流到所述被提供有第二电源电压的节点，

其中，所述第二电流不同于所述第一电流。

18.根据权利要求17所述的时钟生成电路，其中，所述第二电流大于所述第一电流。

19.根据权利要求17所述的时钟生成电路，

其中，所述第一电流源基于第一电流控制信号来改变所述第一电流的量，并且

其中，所述第二电流源基于第二电流控制信号来改变所述第二电流的量。

20.一种时钟生成电路，该时钟生成电路包括：

第一放大电路，所述第一放大电路联接在第一公共节点和被提供有第一电源电压的节点之间，并且被配置为基于第一时钟信号和第三时钟信号通过第一输出节点和第二输出节点输出第二时钟信号和第四时钟信号；

第一锁存电路，所述第一锁存电路联接在第二公共节点和所述被提供有第一电源电压的节点之间，并且被配置为维持所述第一输出节点和所述第二输出节点的电压电平；

第二放大电路，所述第二放大电路联接在第三公共节点和所述被提供有第一电源电压的节点之间，并且被配置为基于所述第二时钟信号和所述第四时钟信号通过第三输出节点和第四输出节点输出所述第一时钟信号和所述第三时钟信号；

第二锁存电路，所述第二锁存电路联接在第四公共节点和所述被提供有第一电源电压的节点之间，并且被配置为维持所述第三输出节点和所述第四输出节点的电压电平；

第一激活电路，所述第一激活电路被配置为基于第一控制时钟信号输出第一电流以使所述第一电流从所述第一公共节点流到被提供有第二电源电压的节点，并且被配置为基于第二控制时钟信号输出所述第一电流以使所述第一电流从所述第三公共节点流到所述被提供有第二电源电压的节点；以及

第二激活电路，所述第二激活电路被配置为基于所述第二控制时钟信号允许第二电流从所述第二公共节点流到所述被提供有第二电源电压的节点，并且被配置为基于所述第一控制时钟信号允许所述第二电流从所述第四公共节点流到所述被提供有第二电源电压的节点。

21.根据权利要求20所述的时钟生成电路，其中，所述第二电流大于所述第一电流。

22.根据权利要求20所述的时钟生成电路，

其中，所述第一激活电路基于第一电流控制信号来改变所述第一电流的量，并且

其中，所述第二激活电路基于第二电流控制信号来改变所述第二电流的量。

Images