TW201929167A - 具有導電通孔及光導通孔之半導體裝置及相關之系統及方法 - Google Patents

具有導電通孔及光導通孔之半導體裝置及相關之系統及方法 Download PDF

Info

Publication number
TW201929167A
TW201929167A TW107130230A TW107130230A TW201929167A TW 201929167 A TW201929167 A TW 201929167A TW 107130230 A TW107130230 A TW 107130230A TW 107130230 A TW107130230 A TW 107130230A TW 201929167 A TW201929167 A TW 201929167A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor die
conductive material
semiconductor device
optical component
Prior art date
Application number
TW107130230A
Other languages
English (en)
Other versions
TWI661521B (zh
Inventor
中野榮一
馬克 Ｅ 朵杜
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Application granted granted Critical
Publication of TWI661521B publication Critical patent/TWI661521B/zh
Publication of TW201929167A publication Critical patent/TW201929167A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H01L2225/06534—Optical coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本文揭示具有填充有一透明及導電材料之一或多個通孔之半導體裝置。在一個實施例中，一半導體裝置包含堆疊在一第二半導體晶粒上方之一第一半導體晶粒。該第一半導體晶粒可包含至少一個通孔，該至少一個通孔與該第二半導體晶粒之一對應通孔軸向對準。該等第一及第二半導體晶粒之該等通孔可填充有一透明及導電材料，該透明及導電材料既電耦合又光耦合該等第一及第二半導體晶粒。

Description

具有導電通孔及光導通孔之半導體裝置及相關之系統及方法
本發明技術一般而言係關於半導體裝置，且更特定而言係關於具有其中沈積有一透明及導電材料之一或多個通孔之半導體裝置。
諸如記憶體裝置、微處理器及發光二極體之微電子裝置通常包含安裝至一基板且囊封於一保護覆蓋物中之一或多個半導體晶粒。該等半導體晶粒包含若干功能性特徵，諸如記憶體單元、處理器電路、互連電路等。半導體晶粒製造商在減少半導體晶粒所佔用之體積且仍增加所得囊封總成之容量及/或速度方面正面臨越來越大的壓力。為滿足此些需求，半導體晶粒製造商通常將多個半導體晶粒垂直堆疊於彼此之頂部上以在半導體晶粒所安裝至之電路板或其他元件上之有限體積內增加一微電子裝置之容量或效能。在某些半導體晶粒堆疊中，半導體晶粒係使用穿矽通孔(TSV)電子互連。TSV使得半導體晶粒能夠靠近彼此堆疊，使得毗鄰半導體晶粒彼此間隔開僅相對小之垂直距離。此達成較高資料傳送速率，且由於晶粒係垂直堆疊，堆疊之總佔用面積對應於該堆疊中最大晶粒之佔用面積。
關於具有堆疊半導體晶粒之微電子裝置之一個問題係增加堆疊中每一半導體晶粒之TSV計數通常需要增加半導體晶粒之大小。然而，通常期望增加TSV計數以(舉例而言)改良至堆疊晶粒之電力遞送及/或改良晶粒之間之資料傳送。因此，此項技術中仍存在對用於在不增加堆疊晶粒之大小之情形下改良具有堆疊晶粒之一微電子裝置中之TSV之密度或數目之方法及系統之需要。
在一個實施例中，一種半導體裝置包括：一第一半導體晶粒，其具有用於接收及/或傳輸光信號之一第一光組件；一第二半導體晶粒，其毗鄰於該第一半導體晶粒且具有用於接收及/或傳輸光信號之一第二光組件；及一通孔，其至少在該第一光組件與該第二光組件之間延伸，該通孔具有沈積於其中之一透明及導電材料，其中該透明及導電材料(a)光耦合該等第一及第二光組件且(b)電耦合該等第一及第二半導體晶粒。
在另一實施例中，一種形成一半導體裝置之方法包括：將一第一半導體晶粒定位成毗鄰於一第二半導體晶粒；形成至少部分延伸穿過該等第一及第二半導體晶粒之一通孔；在該通孔中沈積一透明及導電材料，其中該透明及導電材料將該第一半導體晶粒光耦合至該第二半導體晶粒；且將該透明及導電材料電耦合至一電力供應器或一接地中之一者。
在仍另一實施例中，一種半導體裝置包括：一半導體晶粒堆疊，每一半導體晶粒包含經組態以接收及/或傳輸光信號之一光組件；及一通孔，其至少部分延伸穿過該半導體晶粒堆疊且具有沈積於其中之一光導及導電材料，其中該光導及導電材料(a)光耦合該等半導體晶粒之該等光組件，且(b)將該等半導體晶粒電耦合至一電源或一接地中之一者。
下文闡述具有光導通孔及導電通孔之半導體裝置之數個實施例之具體細節。熟習相關技術者將認識到，可以晶圓級或晶粒級執行本文中所闡述之方法之適合步驟。因此，取決於其所用之內容脈絡，術語「基板」可指代一晶圓級基板或一經單個化晶粒級基板。此外，除非內容脈絡另有指示，否則本文中所揭示之結構可使用習用半導體製造技術形成。材料可(舉例而言)使用化學汽相沈積、物理汽相沈積、原子層沈積、旋塗及/或其他適合技術來沈積。類似地，材料可(舉例而言)使用電漿蝕刻、濕蝕刻、化學機械平坦化或其他適合技術來移除。熟習相關技術者亦將理解，本發明技術可具有額外實施例，且可在無下文參考圖1A至圖4所闡述之實施例之數個細節之情形下實踐本發明技術。
在下文所闡述之數個實施例中，一半導體裝置包含具有一第一光組件之一第一半導體晶粒及具有一第二光組件之一第二半導體晶粒。一通孔至少在第一與第二光組件之間延伸且具有沈積於其中之一透明及導電材料。在某些實施例中，第一及第二半導體晶粒經由通孔中之透明及導電材料電耦合及光耦合。舉例而言，第一及第二光組件可經組態在第一與第二半導體晶粒之間沿著通孔接收及/或傳輸光信號。同時，通孔可耦合至一電源，一接地或另一電信號源。因此，本發明技術可藉由將該通孔組態成傳輸電信號及光信號兩者而有利地增加一單個通孔能夠攜載之信號密度。因此，本發明技術可減少一半導體晶粒之由舉例而言穿矽通孔(TSV)所佔用之面積，或維持相同面積同時改良併入有半導體晶粒之一半導體裝置之資料傳送、電力遞送及/或其他特徵。
如本文中所使用，術語「垂直」、「橫向」、「上部」及「下部」可指代鑒於圖中所展示之定向之半導體裝置中之特徵之相對方向或位置。舉例而言，「上部」或「最上部」可指代經定位較另一特徵更接近於一頁面之頂部之一特徵。然而，此些術語應寬廣地解釋為包含具有其他定向之半導體裝置，諸如反向或傾斜定向，其中頂部/底部、上方/下方、上面/下面、向上/向下及左/右可取決於定向而互換。
圖1A係根據本發明技術之一實施例組態之具有光導通孔及導電通孔之一半導體裝置100之一剖面圖。半導體裝置100包含一第一半導體晶粒102a及一第二半導體晶粒102b(統稱為「半導體晶粒102」)，第二半導體晶粒102b毗鄰於第一半導體晶粒102a。在圖1A中所圖解說明之實施例中，半導體裝置100包含「前-後」堆疊之兩個半導體晶粒(例如，第二半導體晶粒102b之一作用側面向第一半導體晶粒102a之一背侧，該背侧與第一半導體晶粒102a之一作用側相對)。實務上，半導體裝置100可包含一不同數目個半導體晶粒，諸如三個晶粒、四個晶粒、八個晶粒、十六個晶粒或更多個。舉例而言，在另一實施例中，半導體裝置100可包含在第一半導體晶粒102a上面之一第三半導體晶粒102c(以虛線展示)，及在第二半導體晶粒102b下面之一第四半導體晶粒102d(以虛線展示)。同樣，如參考圖2A至圖3更詳細闡述，半導體晶粒102可具有其他適合定向，諸如「前-前」。
半導體晶粒102中之每一者包含積體電路103、一基板104(例如，一矽基板)及基板104之一表面上之一連接層106。積體電路103可包含(舉例而言)一記憶體電路(例如，一動態隨機記憶體(DRAM))、一控制器電路(例如，一DRAM控制器)、一邏輯電路及/或其他電路。在某些實施例中，半導體晶粒102可完全相同(例如，記憶體晶粒製造成具有相同設計及規格)，而在其他實施例中，半導體晶粒102可係彼此不同(例如，不同類型之記憶體晶粒或控制器、邏輯、記憶體及/或其他晶粒之一組合)。在某些實施例中，半導體裝置100可包含其他結構及特徵，諸如在一包封物內包封半導體晶粒102之一殼體(例如，一導熱殼體)、一中介層、一印刷電路板及/或攜載半導體晶粒102之另一基板；及/或圍繞及/或在半導體晶粒102之全部或一部分之間沈積或以其他方式形成之一底填充材料。
如在圖1A之實施例中進一步圖解說明，半導體晶粒102中之每一者包含通孔120(例如，穿基板通孔或穿矽通孔)，其穿過連接層106及基板104自半導體晶粒102之一第一側108a延伸至一第二側108b。更特定而言，圖1B係半導體晶粒102之一部分之一放大剖面圖，其根據本發明技術之一實施例展示第一半導體晶粒102a之一個別通孔120及第二半導體晶粒102b之一個別通孔120。參考圖1A及圖1B，通孔120各自具有一側壁123，其界定填充有一光導材料及導電材料121(「傳導材料121」)之一腔或開口。在某些實施例中，傳導材料121係一透明金屬。然而，某些實施例中，傳導材料121係一金屬氧化物，諸如(舉例而言)氧化銦錫。在圖1A及圖1B中所圖解說明之實施例中，通孔120係大體圓筒狀，具有一大體圓形剖面形狀。然而，在其他實施例中，通孔120可具有任何其他適合形狀，諸如(舉例而言)一矩形、正方形、多邊形及/或其他剖面形狀。同樣，半導體晶粒102可包含較圖1A中所展示之實施例中所圖解說明之兩個通孔120更大數目個通孔120。舉例而言，半導體晶粒102可各自包含一個、三個、四個、或四個以上通孔。
如圖1A及圖1B中所展示，當第一半導體晶粒102a定位成毗鄰第二半導體晶粒102b(例如，堆疊其上方)時，延伸穿過第一半導體晶粒102a之通孔120可與第二半導體晶粒102b之對應通孔120對準(例如，軸向對準)，使得傳導材料121大致上在半導體晶粒102之間連續延伸。亦即，第一半導體晶粒102a之通孔120中之傳導材料121之一下端部分可接觸(例如，鄰接)第二半導體晶粒102b之對應通孔120中之傳導材料121之一上端部分。因此，通孔120可在半導體晶粒102之間提供一連續光及電路徑。在某些實施例中，僅半導體晶粒102之通孔120之一子集可對準，使得其在半導體晶粒102之間建立一光及電路徑。在某些實施例中，半導體裝置100可在半導體晶粒102之間包含一或多個互連結構。舉例而言，互連結構(例如，凸塊、柱等)可沈積於半導體晶粒102之通孔120之間，且經組態以在通孔120之間提供一光及電連接。
通孔120可使用此項技術中公知之製程形成。舉例而言，通孔120可藉由以下方式製作：在半導體晶粒102之基板104及/或連接層106中形成孔，用傳導材料121填充孔，且然後在第一側108a(例如，一背側)薄化基板104以透過基板104之背側曝露傳導材料121。用於形成孔之製程可包含一微影製程，後續接著一或多個濕式及/或乾式化學蝕刻製程。在其他實施例中，半導體晶粒102可首先定位成彼此毗鄰(例如，堆疊)，且通孔120可同時經形成穿過半導體晶粒102之兩者(例如，作為穿過堆疊之一單個通孔)。
半導體晶粒102中之每一者可進一步包含光耦合至通孔120中之對應者之光組件110。在某些實施例中，光組件110可係經組態以藉助於通孔120接收及傳輸光信號之光收發器、經組態以自通孔120接收光信號之光電二極體、經組態以透過通孔120傳輸光信號之發光二極體(LED)或其他光源，或其某一組合。在某些實施例中，光組件110係准許沿著一單個對毗鄰(例如，對準)通孔120在半導體晶粒102之間進行直接雙向信號傳送之光收發器。在其他實施例中，光組件110可包含LED與光電二極體之一組合，其允許沿著一單個對毗鄰通孔120在半導體晶粒102之間及/或在外部電路(例如，外部光源)之間進行單向通信。
在圖1A及圖1B中所圖解說明之實施例中，光組件110(i)各自形成於半導體晶粒102中之一者之基板104之一凹部105中，且(ii)具有一環形形狀，使得其圍繞或大致上圍繞通孔120之一部分。舉例而言，凹部105可在形成連接層106之前藉由用於移除基板104之一部分之一適合蝕刻或其他製程形成。在其他實施例中，光組件110之全部或一部分可形成於基板104之表面上。然而，光組件110可具有其他形狀及組態。舉例而言，多個光組件110可圍繞一對應通孔120(例如，一光電二極體及一LED)，及/或光組件110可僅部分地圍繞(例如，定位成毗鄰於)通孔120。
光組件110可包括砷化鎵，一不同半導體材料，及/或另一適合材料或材料之組合。在某些實施例中，光組件110可藉由以下方式形成：首先，在基板104之表面上及/或在半導體晶粒102之凹部105中形成一半導體材料層(例如，使用磊晶生長製程)；且然後選擇性地移除半導體材料之部分。舉例而言，在某些實施例中，可穿過半導體材料層形成(例如，蝕刻)用於通孔120之孔。
在圖1A及圖1B中所圖解說明之實施例中，光組件110係定位成偏離通孔120之一光軸。因此，半導體晶粒102中之每一者可包含經組態以將光信號自光組件110引導(例如，路由)至通孔120/將光信號自通孔120引導(例如，路由)至光組件110之光元件112。光元件112可係用於將光組件110光耦合至沈積於通孔120中之透明傳導材料121之波導、繞射光柵或此項技術中公知之其他適合結構。如所展示，光組件112可定位於半導體晶粒102之凹部105中在光組件110與傳導材料121之間。在其他實施例中，光元件112可相對於光組件110及傳導材料121不同地定位(例如，在基板104之表面上)。
在某些實施例中，半導體晶粒102中之每一者可進一步具有至少部分形成在基板104與傳導材料121之間及/或連接層106與傳導材料121之間的一絕緣層122。舉例而言，絕緣層122可形成於半導體晶粒102之基板104與傳導材料121之間以電絕緣傳導材料121與基板104，舉例而言，基板104可包括矽及/或另一半導體材料。在某些實施例中，如下文更詳細闡述，連接層106可包含定位成毗鄰於傳導材料121之另一絕緣材料，使得絕緣層122不需要在連接層106與傳導材料121之間延伸。
除了將半導體晶粒102之部分與傳導材料121絕緣之外，在某些實施例中，絕緣層122還可經組態以促進光信號透過通孔120之傳輸。舉例而言，絕緣層122可具有較傳導材料121低之一折射率，使得絕緣層122至少部分充當用於透過傳導材料121傳輸光信號之一光波導。在某些實施例中，絕緣層122包括一種氮化物(例如，氮化矽)、一種氧化物或另一適合絕緣材料。在某些實施例中，絕緣層122可在用於形成通孔120之製程或多個製程期間形成。舉例而言，在半導體晶粒102之基板104及/或連接層106中形成孔之後，可在孔中沈積一絕緣材料以在沈積(例如，電鍍、濺射沈積等)傳導材料121之前形成絕緣層122。
如圖1B之實施例中所圖解說明，每一半導體晶粒102之連接層106包含一介電材料135、一第一傳導層132及一第二傳導層134(統稱為「傳導層132、134」)中之一或多個層。介電材料135與傳導層132、134彼此電隔離。第一傳導層132將通孔120中之傳導材料121電耦合至半導體晶粒102之積體電路103(圖1A)之至少一部分(例如，至積體電路103之一第一電路)。第二傳導層134將光組件110電耦合至半導體晶粒102之積體電路103之至少一部分(例如，至積體電路103之一第二電路)。
一般而言，連接層106可使用此項技術中公知之一適合金屬化製程來形成。舉例而言，該金屬化製程可係用於在半導體晶粒102之基板104上形成多層介電及傳導材料之一適合製程。傳導層132、134可係跡線、通孔等，且可由(舉例而言)銅、鎳、焊料(例如，基於SnAg之焊料)、導體填充環氧樹脂及/或其他導電材料製成。舉例而言，如圖1B所展示，第二傳導層134可包含一層或跡線部分134a及一通孔或插塞部分134b，通孔或插塞部分134b將跡線部分134a電耦合至光組件110中之一者。舉例而言，介電材料135可由聚對二甲苯、聚醯亞胺、低溫化學汽相沈積(CVD)材料—諸如原矽酸四乙酯(TEOS)、氮化矽(Si3 Ni4 )、氧化矽(SiO2 ))—及/或其他適合介電、非傳導材料形成。在其中絕緣層122不在連接層106與傳導材料121之間延伸之實施例中，介電材料135可具有較傳導材料121低之一折射率，使得介電材料135至少部分地充當用於透過傳導材料121傳輸之光信號之一光波導。
在操作中，通孔120使得能夠在半導體晶粒102之間進行光信號傳送及電信號傳送(例如，電力遞送)兩者。亦即，通孔120可攜載由光組件110產生及/或來自外部組件(圖1A和圖1B中未展示)之光信號(例如，光)，以及來自一電源、一接地或另一電信號源之電信號。預期通孔120可與電信號同時或大致上同時攜載光信號，而無任一信號之一降級。因此，藉由將相同通孔結構用於光信號及電信號傳輸兩者，本發明技術可有利地增加一半導體裝置中之信號密度，而不增加裝置中通信線(例如，TSV)之數目。
圖2A係根據本發明技術之另一實施例組態之具有光導通孔及導電通孔之一半導體裝置200之一剖面圖。此實例更具體地展示以「前 - 前」組態配置之兩個半導體晶粒。半導體裝置200可包含大體上類似於上文詳細闡述之半導體裝置100之彼等特徵之特徵。舉例而言，在圖2A中所圖解說明之實施例中，半導體裝置200包含一第一半導體晶粒202a及一第二半導體晶粒202b (統稱為「半導體晶粒202」)，第二半導體晶粒202b毗鄰於第一半導體晶粒202a。如所展示，半導體晶粒202可以「前 - 前」組態配置(例如，使得第一半導體晶粒202a之一作用側面向第二半導體晶粒202b之一作用側。) 半導體晶粒202中之每一者包含積體電路203、一基板204(例如，矽基板)及基板204之一表面上之一連接層206。
如圖2A之實施例中所進一步圖解說明，每一半導體晶粒202之連接層206可具有鄰近基板204之一第一側207及與第一側207相對之一第二側209。半導體晶粒202中之每一者包含穿過連接層206自第一側207延伸至第二側209之通孔220。更特定而言，圖2B係半導體裝置200之一部分之一放大剖面圖，其根據本發明技術之一實施例展示第一半導體晶粒202a之一個別通孔220及第二半導體晶粒202b之一個別通孔220。參考圖2A及圖2B，通孔220各自具有一側壁223，其界定填充有一光導及導電材料221(「傳導材料221」)之一凹部或開口，諸如(舉例而言)氧化銦錫。如所展示，第一半導體晶粒202a之通孔220與第二半導體晶粒202b之對應通孔220至少部分地軸向對準，使得傳導材料221在半導體晶粒202之間大致上連續延伸。通孔220可使用此項技術中公知之製程形成。舉例而言，通孔220可使用如上文所闡述之蝕刻及沈積技術形成，或可作為用於形成連接層206之製程之部分形成(例如，藉由一適合遮蔽及電鍍製程，或其他加性製程)。
半導體晶粒202中之每一者進一步包含光耦合至通孔220中之對應者之光組件210。光組件210可係能夠在半導體晶粒202之間及/或在半導體晶粒202與外部電路之間進行通信之光收發器、接收器及/或傳輸器。在圖2A及2B中所圖解說明之實施例中，光組件210可與通孔220中之對應者軸向對準。因此，半導體裝置200不需要包含用於將光組件210耦合至通孔220之波導、繞射光柵或其他組件—而是將光組件210定位成自通孔220直接接收光信號及/或將光信號直接傳輸至通孔220。更特定而言，在某些實施例中，傳導材料221之一部分(例如，接近連接層206之第一側207之傳導材料221之一端部分)可鄰接或幾乎鄰接光組件210中之對應一者。
每一半導體晶粒202之連接層206可包含(i)一第一傳導層232，其將通孔220中之傳導材料221電耦合至半導體晶粒202之積體電路203(圖2A)之至少一第一部分；(ii)一第二傳導層234，其將光組件210電耦合至半導體晶粒202之積體電路203之至少一第二部分；及(iii)一介電材料235，其將第一傳導層232與第二傳導層234彼此電隔離。然而，在圖2A及圖2B中所圖解說明之實施例中，通孔220並未延伸穿過半導體晶粒202之基板204，因此不需要圍繞通孔220中之傳導材料221提供一絕緣材料。在某些實施例中，介電材料235可經組態以藉由舉例而言具有較傳導材料221低之一折射率使得介電材料235至少部分地充當用於透過傳導材料221傳輸光信號之一光波導而促進光信號透過通孔220之傳輸。
圖3係根據本發明技術之另一實施例圖解說明一半導體裝置300之一剖面圖。此實例更具體地展示具有以一個以上組態配置之兩個以上半導體晶粒之一半導體裝置。舉例而言，在圖3中所圖解說明之實施例中，半導體裝置300包含安裝至一封裝基板350之一晶粒堆疊340。晶粒堆疊340包含耦合至封裝基板350之一第一半導體晶粒302a、耦合(例如，堆疊在上方)至第一半導體晶粒302a之一第二半導體晶粒302b、耦合至第二半導體晶粒302b之一第三半導體晶粒302c及耦合至第三半導體晶粒302c之一第四半導體晶粒302d(統稱為「半導體晶粒302a至302d」)。
如所展示，第一半導體晶粒302a及第二半導體晶粒302b可以一「後-前」組態配置。第二半導體晶粒302b及第三半導體晶粒302c可同樣以一「後-前」組態配置。因此，在某些實施例中，第一半導體晶粒302a、第二半導體晶粒302b及第三半導體晶粒302c(統稱為「半導體晶粒302a至302c」)可具有大體類似於(例如，相同於)在圖1A及圖1B中所展示之實施例中圖解說明之半導體晶粒102之特徵。舉例而言，半導體晶粒302a至302c中之每一者可包含從中完全延伸穿過之通孔320a，且通孔320a可具有沈積於其中之一光導材料及導電材料321(「傳導材料321」)。半導體晶粒302a至302c中之每一者可進一步包含光耦合至通孔320a中之對應者之光組件310a。
如在圖3之實施例中進一步圖解說明，第三半導體晶粒302c及第四半導體晶粒302d以一「前 - 前」組態配置。因此，在某些實施例中，第四半導體晶粒302d可具有大體類似於(例如，相同於)圖2A及圖2B中所展示之實施例中圖解說明之半導體晶粒202之特徵。例如，第四半導體晶粒302d可包含僅部分地從中延伸穿過(例如，穿過第四半導體晶粒302d之一連接層)且具有沈積於其中之傳導材料321之通孔320b。然而，第四半導體晶粒302d包含光耦合至通孔320b之對應者之光組件310b。
如所展示，半導體晶粒302a至302c之通孔320a可彼此且與第四半導體晶粒302d之通孔320b對準(例如，軸向對準)，使得通孔中之傳導材料321大致上連續延伸穿過晶粒堆疊340以電偶合及光耦合半導體晶粒302a至302d。然而，在某些實施例中，第一半導體晶粒302a之通孔320a可電耦合及/或光耦合至封裝基板350。封裝基板350可包含一再分佈層、一中介層、一印刷電路板、一介電間隔件、另一半導體晶粒(例如，一邏輯晶粒)或另一適合基板。封裝基板350可進一步包含電連接器352(例如，焊料球、導電凸塊、導電柱、導電環氧樹脂及/或其他適合導電元件)，其電耦合至封裝基板350且經組態以將半導體晶粒302a 至302d電耦合至外部裝置或電路(未展示)。舉例而言，在某些實施例中，通孔320a及320b可透過封裝基板350電耦合至一外部電源或一接地。
在某些實施例中，封裝基板350可包含用於在半導體晶粒302a至302d與外部裝置或電路之間路由光信號之組件(例如，光纖組件、波導等)。在某些實施例中，封裝基板350可另外或替代地包含光耦合至通孔中之傳導材料321之一或多個光組件。舉例而言，封裝基板350可包含用於將光信號傳輸至半導體晶粒302a至302d及/或自半導體晶粒302a至302d接收光信號之光收發器、光電二極體、及/或LED。
在本發明技術之其他實施例中，可使用本文中參考圖1A至圖3闡述之「前-後」或「前-前」配置中之任一者或其任何組合來提供包含具有兩個以上晶粒之一晶粒堆疊及延伸穿過晶粒堆疊之光導通孔及導電通孔之一半導體裝置。舉例而言，根據本發明技術之一半導體裝置可包含4-高、6-高、8-高等堆疊之半導體晶粒之多個「前-前」對，4-高、6-高、8-高等堆疊之半導體晶粒之多個「前-後」對或任何其他組合。
具有上文參考圖1A至圖3所闡述之特徵之半導體裝置中之任一者可併入至無數較大及/或更複雜系統中之任一者中，該等系統中之一代表性實例係圖4中示意性地展示之系統400。系統400可包含一處理器402、一記憶體404 (例如，SRAM、DRAM、快閃及/或其他記憶體裝置)、輸入/輸出裝置405及/或其他子系統或組件408。上文參考圖1A至圖3所闡述之半導體裝置可包含於圖4中所展示之元件中之任一者中。所得系統400可經組態以執行各種各樣之適合計算、處理、儲存、感測、成像及/或其他功能中的任一者。因此，系統400之代表性實例包含(但不限於)電腦及/或其他資料處理器，例如桌上型電腦、膝上型電腦、網際網路器具、手持式裝置(例如，掌上型電腦、可穿戴式電腦、蜂巢或行動電話、個人數位助理、音樂播放器等)、平板電腦、多處理器系統、基於處理器或可程式化消費性電子裝置、網路電腦及小型電腦。系統400之額外代表性實例包含燈、相機、車輛等。關於此些及其他實例，系統400可裝納於一單個單元中或分佈於多個經互連單元上(例如，透過一通信網路)。因此，系統400之組件可包含本端及/或遠端記憶體儲存裝置及各種各樣之適合電腦可讀媒體中之任一者。
依據前述內容，應瞭解，雖然本文中已出於圖解說明之目的而闡述本發明技術之特定實施例，但可在不背離本發明的情況下做出各種修改。因此，本發明不受隨附專利申請範圍以外之限制。並且，亦可在其他實施例中組合或消除在特定實施例之內容脈絡中所闡述之新技術之某些態樣。然而，儘管已在彼等實施例之內容脈絡中闡述與新技術之某些實施例相關聯之優點，但其他實施例亦可展現此等優點且並非所有實施例皆必須展現此等優點以歸屬於本發明技術之範疇內。因此，本發明及相關聯技術可囊括本文中未明確展示或闡述之其他實施例。
100‧‧‧半導體裝置
102a‧‧‧第一半導體晶粒
102b‧‧‧第二半導體晶粒
102c‧‧‧第三半導體晶粒
102d‧‧‧第四半導體晶粒
103‧‧‧積體電路
104‧‧‧基板
105‧‧‧凹部
106‧‧‧連接層
108a‧‧‧第一側
108b‧‧‧第二側
110‧‧‧光組件
112‧‧‧光元件
120‧‧‧通孔
121‧‧‧光導材料及導電材料/傳導材料/透明傳導材料
122‧‧‧絕緣層
123‧‧‧側壁
132‧‧‧第一傳導層/傳導層
134‧‧‧第二傳導層/傳導層
134a‧‧‧跡線部分/層或跡線部分
134b‧‧‧插塞部分/通孔或插塞部分
135‧‧‧介電材料
200‧‧‧半導體裝置
202a‧‧‧第一半導體晶粒
202b‧‧‧第一半導體晶粒
203‧‧‧積體電路
204‧‧‧基板
206‧‧‧連接層
207‧‧‧第一側
209‧‧‧第二側
210‧‧‧光組件
220‧‧‧通孔
221‧‧‧傳導材料/光導及導電材料
223‧‧‧側壁
232‧‧‧第一傳導層
234‧‧‧第二傳導層
235‧‧‧介電材料
300‧‧‧半導體裝置
302a‧‧‧第一半導體晶粒/半導體晶粒
302b‧‧‧第二半導體晶粒/半導體晶粒
302c‧‧‧第三半導體晶粒/半導體晶粒
302d‧‧‧第四半導體晶粒/半導體晶粒
310a‧‧‧光組件
310b‧‧‧光組件
320a‧‧‧通孔
320b‧‧‧通孔
321‧‧‧傳導材料/光導材料及導電材料
340‧‧‧晶粒堆疊
350‧‧‧封裝基板
352‧‧‧電連接器
400‧‧‧系統
402‧‧‧處理器
404‧‧‧記憶體
405‧‧‧輸入/輸出裝置
408‧‧‧其他子系統或組件
可參考以下圖式更好地理解本發明技術之諸多態樣。圖式中之組件未必按比例。而是，重點在於清晰地圖解說明本發明技術之原理。
圖1A係一剖面圖，且圖1B係根據本發明技術之實施例之一半導體裝置之一放大剖面圖。
圖2A係一剖面圖，且圖2B係根據本發明技術之實施例之一半導體裝置之一放大剖面圖。
圖3係根據本發明技術之另一實施例之一半導體裝置之一剖面圖。
圖4係根據本發明技術之實施例組態之包含一半導體裝置之一系統之一示意圖。

Claims (28)

  1. 一種半導體裝置，其包括： 一第一半導體晶粒，其具有用於接收及/或傳輸光信號之一第一光組件; 一第二半導體晶粒，其毗鄰於該第一半導體晶粒且具有用於接收及/或傳輸光信號之一第二光組件；及 一通孔，其至少在該第一光組件與該第二光組件之間延伸，該通孔具有沈積於其中之一透明及導電材料，其中該透明及導電材料(a)光耦合該等第一及第二光組件，且(b)電耦合該等第一及第二半導體晶粒。
  2. 如請求項1之半導體裝置，其中該等第一及第二光組件係一光收發器、一光電二極體、或一發光二極體中之至少一者。
  3. 如請求項1之半導體裝置，其中該等第一及第二光組件包括一半導體材料。
  4. 如請求項1之半導體裝置，其中該通孔完全延伸穿過該第一半導體晶粒之一基板。
  5. 如請求項4之半導體裝置，其中該第二半導體晶粒堆疊於該第一半導體晶粒之上方。
  6. 如請求項1之半導體裝置，其中該第一光組件係(a)定位成偏離該通孔之一光軸，且(b)藉由一光元件光耦合至該透明及導電材料。
  7. 如請求項6之半導體裝置，其中該光元件係一波導或一繞射光柵中之至少一者。
  8. 如請求項1之半導體裝置，其中該第二光組件與該通孔軸向對準，且其中該通孔之一端部分鄰接該第二光組件。
  9. 如請求項1之半導體裝置，其中該透明及導電材料係氧化銦錫。
  10. 如請求項1之半導體裝置，其中該第一光組件形成於該第一半導體晶粒之一半導體基板之一第一表面上，且其中該第二光組件形成於該第二半導體晶粒之一半導體基板之一第二表面上。
  11. 如請求項10之半導體裝置，其中該等第一及第二表面面向相同方向，且其中該通孔完全延伸穿過該等第一及第二半導體晶粒之該等半導體基板。
  12. 如請求項10之半導體裝置，其中該等第一及第二表面面向彼此，其中該第二光組件疊加在該第一光組件上方，且其中該通孔與該等第一及第二光組件軸向對準。
  13. 如請求項1之半導體裝置，其中該第一光組件至少部分形成於該第一半導體晶粒之一半導體基板之一凹部中，且其中該第二光組件至少部分形成於該第二半導體晶粒之一半導體基板之一凹部中。
  14. 如請求項1之半導體裝置，其中該通孔進一步包含一絕緣材料，其至少部分地沈積於該等第一及第二半導體晶粒之該透明及導電材料與一半導體材料之間。
  15. 如請求項14之半導體裝置，其中該絕緣材料係氮化矽。
  16. 如請求項14之半導體裝置，其中該絕緣材料具有較該透明及導電材料低之一折射率。
  17. 如請求項1之半導體裝置，其中該透明及導電材料電耦合至一電力供應器或一接地中之一者。
  18. 一種形成一半導體裝置之方法，其包括： 將一第一半導體晶粒定位成毗鄰於一第二半導體晶粒； 形成至少部分地延伸穿過該等第一及第二半導體晶粒之一通孔； 在該通孔中沈積一透明及導電材料，其中該透明及導電材料將該第一半導體晶粒光耦合至該第二半導體晶粒；及 將該透明導及電材料電耦合至一電力供應器或一接地中之一者。
  19. 如請求項18之方法，其進一步包括： 在該第一半導體晶粒上形成一第一光組件；及 在該第二半導體晶粒上形成一第二光組件，其中該通孔至少在該等第一及第二光組件之間延伸。
  20. 如請求項19之方法，其中形成該第一光組件包含在該第一半導體晶粒之一基板上形成一第一磊晶半導體材料，且其中形成該第二光組件包含在該第二半導體晶粒之一基板上形成一第二磊晶半導體材料。
  21. 如請求項19之方法，其進一步包括： 在該第一半導體晶粒之一基板之一表面上形成一第一連接結構，其中該第一連接結構將該第一半導體晶粒之一第一電路電耦合至該透明及導電材料；及 在該第二半導體晶粒之一基板之一表面上形成一第二連接結構，其中該第二連接結構將該第二半導體晶粒之一第二電路電耦合至該透明及導電材料。
  22. 如請求項18之方法，其中形成該通孔進一步包含： 形成至少部分地延伸穿過該第一半導體晶粒之一第一通孔； 形成至少部分地延伸穿過該第二半導體晶粒之一第二通孔； 其中將該第一半導體晶粒定位成毗鄰於該第二半導體晶粒包含軸向對準該等第一及第二通孔。
  23. 如請求項22之方法，其中在該通孔中沈積該透明及導電材料包含：在將該第一半導體晶粒定位成毗鄰於該第二半導體晶粒之前，在該第一通孔及該第二通孔中沈積該透明及導電材料。
  24. 如請求項18之方法，其進一步包括： 在於該通孔中沈積該透明及導電材料之前，沿著該通孔之一側壁之至少一部分形成一電絕緣材料。
  25. 一種半導體裝置，其包括： 一半導體晶粒堆疊，每一半導體晶粒包含經組態以接收及/或傳輸光信號之一光組件；及 一通孔，其至少部分地延伸穿過該半導體晶粒堆疊且具有沈積於其中之一光導材料及導電材料，其中該光導材料及導電材料(a)光耦合該等半導體晶粒之該等光組件且(b)將該等半導體晶粒電耦合至一電源或一接地中之一者。
  26. 如請求項25之半導體裝置，其中每一半導體晶粒之該光組件係由一半導體材料形成之一光收發器。
  27. 如請求項25之半導體裝置，其中該半導體晶粒堆疊包含一對「前-前」配置之毗鄰半導體晶粒，且其中該通孔完全延伸穿過該對毗鄰半導體晶粒之每一半導體晶粒之一連接結構。
  28. 如請求項25之半導體裝置，其中該半導體晶粒堆疊包含一最上部半導體晶粒及複數個下部半導體晶粒，且其中該通孔完全延伸穿過該等下部半導體晶粒。
TW107130230A 2017-12-22 2018-08-30 具有導電通孔及光導通孔之半導體裝置及相關之系統及方法 TWI661521B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/852,339 US10141259B1 (en) 2017-12-22 2017-12-22 Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
US15/852,339 2017-12-22

Publications (2)

Publication Number Publication Date
TWI661521B TWI661521B (zh) 2019-06-01
TW201929167A true TW201929167A (zh) 2019-07-16

Family

ID=64315484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130230A TWI661521B (zh) 2017-12-22 2018-08-30 具有導電通孔及光導通孔之半導體裝置及相關之系統及方法

Country Status (4)

Country Link
US (3) US10141259B1 (zh)
CN (1) CN110870060B (zh)
TW (1) TWI661521B (zh)
WO (1) WO2019125528A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435978A (zh) * 2019-08-07 2021-03-02 南亚科技股份有限公司 半导体装置及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141259B1 (en) 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
US11041211B2 (en) 2018-02-22 2021-06-22 Xilinx, Inc. Power distribution for active-on-active die stack with reduced resistance
US10692799B2 (en) * 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
CN110660775A (zh) * 2018-06-28 2020-01-07 晟碟信息科技（上海）有限公司 包含模塑柱中的穿通孔的半导体装置
KR102673730B1 (ko) * 2019-11-07 2024-06-10 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지
US11270977B2 (en) 2019-11-08 2022-03-08 Xilinx, Inc. Power delivery network for active-on-active stacked integrated circuits
TWI795644B (zh) 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成
EP3958174A1 (en) * 2020-08-21 2022-02-23 ams International AG Electronic sensing device and sensing method
US20220187536A1 (en) * 2020-12-16 2022-06-16 Intel Corporation Hybrid manufacturing for integrating photonic and electronic components
US11735544B2 (en) * 2021-01-13 2023-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages with stacked dies and methods of forming the same
US11715696B2 (en) 2021-04-22 2023-08-01 Micron Technology, Inc. Semiconductor devices with recessed pads for die stack interconnections
CN113658936A (zh) * 2021-08-16 2021-11-16 浙江水晶光电科技股份有限公司 一种金属化玻璃及其制备方法
US20230260876A1 (en) * 2022-02-11 2023-08-17 Micron Technology, Inc. Monolithic conductive column in a semiconductor device and associated methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652811A (en) * 1996-03-06 1997-07-29 The United States Of America As Represented By The Secretary Of The Air Force Semiconductor on fiber optic substrate (SOFOS)
US6839108B1 (en) * 1998-05-16 2005-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
JP2004069798A (ja) * 2002-08-02 2004-03-04 Canon Inc 光電融合ビアをもつ光電融合配線基板
TWI273682B (en) * 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
JP2009158866A (ja) * 2007-12-27 2009-07-16 Seiko Epson Corp 半導体装置および電子機器
US20090316060A1 (en) * 2008-06-18 2009-12-24 3M Innovative Properties Company Conducting film or electrode with improved optical and electrical performance
TWI447892B (zh) * 2009-04-20 2014-08-01 Ind Tech Res Inst 發光裝置與其製造方法
TW201130060A (en) * 2010-02-23 2011-09-01 Powertech Technology Inc Method for forming bumps
US8290319B2 (en) * 2010-08-25 2012-10-16 Oracle America, Inc. Optical communication in a ramp-stack chip package
US9391008B2 (en) * 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
KR20140094752A (ko) * 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
KR102048251B1 (ko) * 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
KR102240456B1 (ko) 2014-07-30 2021-04-15 에스케이하이닉스 주식회사 광학적 관통 비아를 가지는 반도체 소자
US10037981B2 (en) * 2016-05-18 2018-07-31 Globalfoundries Inc. Integrated display system with multi-color light emitting diodes (LEDs)
US10141259B1 (en) 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435978A (zh) * 2019-08-07 2021-03-02 南亚科技股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US10529659B2 (en) 2020-01-07
TWI661521B (zh) 2019-06-01
US20190198443A1 (en) 2019-06-27
WO2019125528A1 (en) 2019-06-27
CN110870060A (zh) 2020-03-06
US20200126907A1 (en) 2020-04-23
US11069612B2 (en) 2021-07-20
US10141259B1 (en) 2018-11-27
CN110870060B (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
TWI661521B (zh) 具有導電通孔及光導通孔之半導體裝置及相關之系統及方法
US11417698B2 (en) Semiconductor package and method of forming the same
US10333623B1 (en) Optical transceiver
US9715064B1 (en) Multi-chip modules with vertically aligned grating couplers for transmission of light signals between optical waveguides
US8592932B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US11728276B2 (en) Semiconductor devices having integrated optical components
US8518753B2 (en) Assembly method for three dimensional integrated circuit
US20220328552A1 (en) Semiconductor package and method of forming the same
TWI830800B (zh) 積體電路封裝件
TWI822265B (zh) 半導體封裝件及其形成方法
US8736059B2 (en) Interconnecting mechanism for 3D integrated circuit
US11114818B2 (en) Photonic chip passed through by a via
US20230358950A1 (en) Integrated 3DIC With Stacked Photonic Dies and Method Forming Same
Bogaerts et al. High-speed TSV integration in an active silicon photonics interposer platform
US11740420B2 (en) Optoelectronic device comprising an active photonic interposer to which a microelectronic chip and an electro-optical conversion chip are connected
TWI601265B (zh) 晶粒間堆疊及其形成方法
KR20140038195A (ko) Ｔｓｖ구조 형성 방법
US20240077669A1 (en) Integrated circuit package and method of forming same
US20240369765A1 (en) Semiconductor package structure and method of fabricating the same
CN116250074A (zh) 三维集成电路及其制备方法、电子设备