TWI601265B - 晶粒間堆疊及其形成方法 - Google Patents

晶粒間堆疊及其形成方法 Download PDF

Info

Publication number
TWI601265B
TWI601265B TW105115045A TW105115045A TWI601265B TW I601265 B TWI601265 B TW I601265B TW 105115045 A TW105115045 A TW 105115045A TW 105115045 A TW105115045 A TW 105115045A TW I601265 B TWI601265 B TW I601265B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
die
forming
light
Prior art date
Application number
TW105115045A
Other languages
English (en)
Other versions
TW201705436A (zh
Inventor
史芬 拜耳
詹 候尼史奇爾
亞歷山大 依柏曼
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201705436A publication Critical patent/TW201705436A/zh
Application granted granted Critical
Publication of TWI601265B publication Critical patent/TWI601265B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

晶粒間堆疊及其形成方法
一般而言，本發明涉及積體電路及半導體裝置的製造的領域，具體而言，是涉及具有包括在獨立晶粒之間的連接器的晶粒間(die-die)堆疊結構的積體電路產品及製造這種結構的方法。
先進的積體電路，如中央處理器(CPU)、儲存裝置、特殊用途積體電路(application specific integrated circuits,ASIC)及類似物的製造中，根據指定的電路設計，需要在給定的晶片(chip)區上形成大量的電路元件。在各式各樣的電子電路中，場效應電晶體代表電路元件的一個重要類型，且其基本上決定了積體電路的性能。通常，多個製造方法技術在目前是用於形成場效應電晶體，其中，對於多種類型的複雜的電路，鑒於在操作速度及/或功率消耗及/或成本效率上的優異特性，金屬氧化物半導體(MOS)技術是目前最有前途的方法之一。製造複雜的積體電路時使用例如MOS技術，例如為N型通道電晶體及/或P型通道電晶體的數百萬個電晶體是形成在包括晶體半導體層的基板上。因小型化及電路密度的增加而持續需求。
傳統的晶粒(晶片)通常安裝在某種形式的基板上，諸如封裝基板或印刷電路板。在晶粒及下層的基板或板體之間的電連接是通過各種傳統的機制建立的。在一個實例中，所謂的倒裝晶片結構，在晶粒的主動電路側設置有多個導電球或凸塊，其設計為與位於基板或電路板上的相應多個導體襯墊(pad)構成冶金結合。該晶粒翻轉向上並且以主動電路側朝下在下層基板上的方式就位。
近來，已經開發出堆疊晶粒的構造，以提高半導體裝置的性能及高積體密度。電互連必須在堆疊晶粒之間建立。考慮幾種用於堆疊晶粒的傳統技術，在一種傳統的變型中，一個相對較小的半導體晶粒被放置在一個更大的半導體晶粒的本體(bulk)半導體側上。焊線(bonding wires)用於建立上晶粒及下晶粒之間的導電性。與此方法相關的困難在於，焊線表示相對較長的電路徑，因此表現出比預期更高的電感以及較慢的電效能。此外，本體半導體側無法安裝散熱器。
所謂的多晶片模組(multi-chip module，MCM)封裝常用於組合封裝及電子裝置。通常，多晶片模組封裝主要包括封裝在其中的至少兩個晶片以提升封裝的電效能。利用絕緣膠將第一晶片的非主動表面安裝至第一晶片載體上以及將第二晶片的非主動表面安裝至第二晶片載體上，第一晶片載體“背靠背”地與第二晶片載體接合。兩個非主動表面被接合在一起以形成多晶片模組。該多晶片模組的最上面或最上面的表面及最下面的表面兩者都能夠 與其它組件電連接，從而避開倒裝晶片技術中垂直堆疊晶片的相關障礙之一，並進一步改善在封裝中晶片的排列靈活性。
具體而言，堆疊晶粒可以通過矽通孔(through-silicon via，TSV)的裝置彼此電連接，如第1圖所示。第1圖顯示嵌入至基板11中的晶粒10。晶粒10包括兩個TSV 12及13。該晶粒10包括含有積體電路的主動區14。晶粒襯墊15連接晶粒10的主動區14及導體16。導體16連接至基板11的下層中的凸塊襯墊17至被黏接的導電凸塊18。在所描繪的現有技術的例子中，六個附加的晶粒20、30、40、50、60及70被堆疊在最下方的晶粒10的垂直上方，而每個附加的晶粒20、30、40、50、60及70包括TSV及主動部分。獨立晶粒10至70之間的電連接由導電凸塊19提供。然而，如第1圖所示，這樣的設計也需要多個外部導體16，從而顯示信號傳遞的電通路相對的長。
如之前提到的，在現有技術中，大量的各種晶粒堆疊技術，包括各種晶粒-晶粒的電連接提議，例如一個相對小的半導體晶粒的堆疊放置在較大的半導體晶粒的本體半導體側，其中利用焊線建立上晶粒及下晶粒之間的導電性。焊線表現出長的電路徑，因此有相對高的電感及低的電效能。根據另一種方法，是在下晶粒的本體矽側形成多條導電線路，作為上下晶粒之間的電互連。又，導電線路代表相對高電感的途徑，從而限制速度性能。此外， 這種方法令本體矽側無法使用散熱器。
鑒於上述情況，本發明提供的晶粒-晶粒堆疊的技術將改善晶粒至晶粒的信號傳輸，特別是，相比於現有技術，本發明將增強信號傳輸速度及標準化的能力。
以下為本發明的簡化概要，提供本發明的一些態樣的基本理解。此概述並非本發明的詳盡概觀。它並不旨在標識本發明的關鍵或重要元素或描繪本發明的範圍。它的唯一目的是提出一些概念以簡化的形式介紹，在之後的論述有更詳細描述。
一般而言，本文公開的主題涉及積體電路產品的晶粒堆疊。根據本發明內容，一個晶粒具有光信號發送及接收裝置。在一個說明性實施例中，獨立晶粒可通過光信號發送及接收裝置彼此溝通。該光信號路徑允許以最可靠的方式達到快速的數據傳輸及大量的數據傳輸。可以通過提供高數據速率及寬數據帶寬的高度標準化方式，實現以具有光信號發送及接收裝置的晶粒為基礎的晶粒至晶粒堆疊。
在一個具體實施方案中，第一半導體晶粒(微晶片)設置有光發射器及光接收器，兩者均經配置成與另一個或第二晶粒的光發射器及光接收器溝通。該光發射器經配置成發送光信號至被堆疊或將被堆疊於第一晶粒上方的第二晶粒，而該光接收器則經配置成接收來自被堆疊或將被堆疊於第一晶粒上方的第二晶粒的光信號。應當注意 的是，光發射器也可以具有接收光信號的能力及/或光接收器也可以具有發送光信號的能力。換句話說，光發射器及光接收器其中至少一個可以經配置成光收發器。
特別是，在一個說明性實施例中，第一晶粒可以形成在(本體)半導體基板及相對於該半導體基板的上部金屬化層內(有一或多層其它金屬化層夾在上部金屬化層及半導體基板之間)。在這種情況下，光接收器可位於半導體基板上方及上部金屬化層下方，而該光發射器可以位於該上部金屬化層上方及/或至少部分地位於該上部金屬化層內。從而，該光發射器可以發送光信號至堆疊於第一晶粒上方的第二晶粒，而該光接收器可接收來自堆疊於第一晶粒下方/上方的第二(或第三)晶粒的光信號，其中，該兩個其它晶粒(一個位於第一晶粒上方且一個位於第一晶粒下方)也配備有光發射器及接收器。
另外，提供一種半導體晶粒的堆疊，第一半導體晶粒堆疊在第二半導體晶粒上方，而第三半導體晶粒堆疊在第一半導體晶粒上方，該第一半導體晶粒具有第一光發射器經配置成發送第一光信號至第三半導體晶粒、及第一光接收器經配置成接收來自該第二半導體晶粒的第二光信號，該第二半導體晶粒具有第二光發射器經配置成發送第二光信號至第一半導體晶粒，而該第三半導體晶粒具有第二光接收器經配置成接收由該第一半導體晶粒的該第一光發射器發送的第一光信號。
此外，提供一種形成包括半導體晶粒的半導 體裝置的方法，步驟有提供半導體基板，並形成電晶體裝置至少部分地位於該半導體基板上方。另外，該方法的步驟有形成光接收器至少部分地位於半導體基板上方或至少部分地位於半導體基板內，並形成金屬化層在電晶體裝置上，以及形成光發射器至少部分地位於該金屬化層上方及該金屬化層內其中一者。附加的金屬化層可以形成在該金屬化層及半導體基板之間。還有，提供一種形成半導體晶粒的堆疊的方法，其中，製作多個半導體晶粒如上所述彼此堆疊，使得該堆疊的半導體晶粒其中至少一個可以與其它半導體晶粒其中至少一個通過光發射器/接收器的裝置溝通。
10‧‧‧晶粒
11‧‧‧基板
12‧‧‧TSV
13‧‧‧TSV
14‧‧‧主動區
15‧‧‧晶粒襯墊
16‧‧‧導體、外部導體
17‧‧‧凸塊襯墊
18‧‧‧導電凸塊
19‧‧‧導電凸塊
20‧‧‧晶粒
30‧‧‧晶粒
40‧‧‧晶粒
50‧‧‧晶粒
60‧‧‧晶粒
70‧‧‧晶粒
100‧‧‧晶粒
110‧‧‧OLEDS
120‧‧‧光電二極體
130‧‧‧電晶體
140‧‧‧半導體基板
150‧‧‧淺溝槽隔離、STI
160‧‧‧絕緣區
170‧‧‧矽通孔、TSV
180‧‧‧金屬化層
190‧‧‧觸點
195‧‧‧導電凸塊
200‧‧‧堆疊晶粒構造
210‧‧‧中間晶粒、獨立晶粒
211‧‧‧光發射器
212‧‧‧光接收器
215‧‧‧TSV
217‧‧‧導電凸塊
220‧‧‧下晶粒、獨立晶粒
221‧‧‧光發射器
227‧‧‧導電凸塊
230‧‧‧上晶粒、獨立晶粒
232‧‧‧光接收器
235‧‧‧TSV
300‧‧‧晶粒
310‧‧‧光學陣列
320‧‧‧凸塊陣列
400‧‧‧晶粒
410‧‧‧光發射器
420‧‧‧光接收器
430‧‧‧調變電路
440‧‧‧檢測電路
本發明可以通過結合附圖，且參考以下描述的來理解，其中，相同的元件符號標識類似的組件：第1圖顯示根據現有技術中具有TSV的晶粒-晶粒堆疊；第2圖顯示具有光發射器、光接收器及TSV的晶粒；第3圖顯示具有光發射器、光接收器及TSV的晶粒的晶粒堆疊；第4圖顯示具有導電凸塊的陣列及光發射器/接收器的陣列的晶粒的頂視圖；以及第5圖顯示形成在半導體晶粒的光發射器及光接收器的對準。
儘管本文所公開的主題易受各種修改及替代形式，其具體實施例已通過實施例以附圖的方式顯示並在本文中詳細說明。然而，應當理解，本文描述的具體實施方案並不旨在將本發明限制到所公開的特定形式，而是相反地，其意圖是要涵蓋所有落入本發明的精神及範圍內由附加的申請專利範圍所限定的修改、等同及替代物。
本發明的各種說明性的實施例描述如下。為了清楚起見，並非所有實際實施方式的特徵會在本說明書中描述。應該理解的是，任何這種實際實施方式的發展，必須決定大量的具體實施例以實現開發者的特定目標，例如符合與系統相關及商業相關的限制，這會使一個實施例變化到另一個。此外，應當理解，這樣的開發努力可能是複雜且耗時的，但是對於具有本發明的益處的本領域的普通技術人員將是例行工作。
以下實施例被充分詳細地描述以使本領域的技術人員能夠利用本發明。但應該理解的是，根據本發明的內容，其它實施例將是顯而易見的，在不脫離本發明的範圍的情況下可以進行該系統、結構、製造方法或機械的改變。在以下的描述中，提出了特定細節的數據以幫助對本發明的透徹理解。然而，顯而易見的是，公開的實施例可以在沒有這些具體細節的情況下實施。為了避免模糊本發明，一些公知的電路、系統配置、結構配置及處理步驟沒有詳細地公開。
本發明現在將參照附圖進行說明。各種結構、系統及裝置在附圖中示意性地描繪僅為解釋的目的，以不模糊本發明內容與本領域技術人員的公知的那些細節。但是，包括附圖以用於描述及解釋本發明的說明性例子。本文所用的詞及短語應被理解及解釋為具有與本領域技術人員相關領域的那些詞及短語的理解一致的含義。對於術語或短語沒有特殊的定義，也就是說定義是與理解本領域的技術人員的普通或習慣的含義不同的，意在暗示術語或短語在本文前後一致使用。該術語或短語旨在具有特殊含義的範圍內，即是通過本領域的技術人員所理解意義，這樣的特殊定義須意味深長闡述在本說明書中以定義方式直接且明確地提供該術語或短語的特殊定義。
完整閱讀本發明的本領域的技術人員將輕易瞭解，本發明所提出的技術是適用於各種技術，例如NMOS、PMOS、CMOS等，並且很容易適用於各種裝置，包括但不限於邏輯設備、內存裝置、微機電系統(MEMS)等。一般情況下，在本文的描述中製造技術及半導體裝置是以N型通道電晶體及/或P型通道電晶體形成。該技術及本文的技術可用來製造MOS積體電路裝置，包括NMOS積體電路裝置、PMOS積體電路裝置以及CMOS積體電路裝置。特別是，在此描述的處理步驟被用於構成積體電路的閘極結構，並與包括平面及非平面的積體電路的任何半導體裝置的製造方法相結合。雖然術語“MOS”正常指的是具有金屬閘電極及氧化物閘極絕緣體的裝置，該術語用 來指包括導電閘極電極(無論金屬或其它導電材料)的任何半導體裝置，該導電閘極電極位於閘極絕緣體上方(無論是氧化物或其它絕緣體)、或者位於半導體基板上方。
本發明提供堆疊晶粒，其配備有包括例如有機發光二極體(organic LED，OLED)的光發射器(調節器)、及光接收器(例如包含光電二極體)以彼此進行溝通(下文所指一般為“OLEDS”)。第2圖顯示晶粒100配備有用於發送光信號的OLEDS 110及用於接收光信號的光電二極體(photo diode)120。每個OLEDS 110可包括本領域中所公知的夾在(或位於)電洞及電子傳輸層之間的發光層、電洞及電子注入層、以及電極層。可以根據需要採用用於發送及接收光信號的其它裝置。特別是，可以使用經配置成傳輸光信號及接收光信號兩者的光收發器。
在一個說明性實施例中，晶粒100包括主動部分(裝置層)，主動部分包含例如電晶體130的半導體裝置形成在半導體基板140上並部分地位於其內。例如電晶體130的獨立半導體裝置通過被形成在半導體基板140內的淺溝槽隔離(STI)150的裝置電隔離其它半導體裝置，例如其它的電晶體130。應該注意的是，半導體基板140可以包括半導體層，其依序可以由任何適當的半導體材料構成，諸如矽、矽/鍺、矽/碳、其它II-VI族或III-V族半導體化合物等。半導體基板140可以是矽基板，特別是單晶矽基板。其它材料可用於形成半導體基板，諸如鍺、矽鍺、磷化鎵、砷化鎵等。此外，半導體基板140可界定一 種絕緣體上矽(SOI)結構，其中，例如為矽層的薄半導體層形成在掩埋氧化物層上，掩埋氧化物層形成在例如為本體矽基板的本體半導體基板中。
在一個說明性實施例中，電晶體130可以是FinFET(鯺式場效應電晶體)。電晶體130可以是高k金屬閘極電晶體裝置，其閘極電介質的介電常數(k)比二氧化矽來得大，例如k>5。原則上，電晶體130可以是平面或三維的具有高k/金屬閘極(HK/MG)結構的電晶體，根據所謂的“後閘極”(gate last)或“置換閘極”(replacement gate)技術或所謂的“先閘極”(gate first)技術形成。在一般情況下，使用“先閘極”技術包括形成穿過基板的材料的疊層，其中，材料的疊層包括一高k閘極絕緣層、一或多層的金屬層、一多晶矽層及一例如為氮化矽的保護蓋層。之後，執行一個或多個蝕刻製造方法以圖案化材料的疊層，由此為電晶體裝置界定基本閘極結構。在置換閘極技術中，所謂的“虛設(dummy)”或犧牲閘極結構初步形成並保持在適當位置執行許多製造方法操作以形成裝置，例如形成摻雜的源極/汲極區，執行退火製造方法來修復離子注入製造方法引起的基板破壞，並激活注入的摻雜劑材料。在製造方法流程中的某些階段，移除犧牲閘極結構以界定閘極空腔(cavity)，以供形成用於該裝置的最終HK/MG閘極結構。
如第2圖所示，光電二極體120在絕緣區160上或上方形成。絕緣區160可以由與STI 150相同的材料(例 如二氧化矽材料)來形成。絕緣區160可通過額外的(相對於STI 150的形成)圖案化次序來形成，該圖案化次序包含遮罩層的沉積及圖案化、以及半導體基板140的蝕刻。如第2圖所示，晶粒100在背側被蝕刻，其中，在半導體基板140中形成絕緣區160。同樣地，通過晶粒100背側的蝕刻穿過半導體基板140而形成矽通孔(TSV)170。將這樣的蝕刻開口填充導電材料以形成TSV 170。導電材料可以是導電金屬或金屬合金，並且可以包括例如銅、鎳、銀、金或鉑。例如，該TSV 170可具有約5-10微米的直徑。
若干金屬化層180可以被包括在晶粒100中。其它主動或被動的半導體裝置可以形成在金屬化層180的不同層位(level)。金屬化層180可以通過電鍍、化學氣相沉積、物理氣相沉積或類似者形成之。包括電晶體130、光電二極體120、OLEDS 110及TSV 170的半導體裝置通過導電連接器或觸點(contact)190被電連接/接觸。在一個說明性實施例中，在晶粒100的頂面形成有導電凸塊195以進一步電接觸其它的裝置。該金屬化層180可以包括一或多層的線路重佈層(redistribution layer)以提供晶粒100的各個導體結構與導電凸塊195之間的電通路。導電凸塊195可包括例如銅或鋁，並可通過模版(stencil)製造方法或電鍍形成。特別是，在導電凸塊195及TSV 170之間的連接可用於電源佈線以及機械穩定性。
如第3圖中所示，是根據一個說明性實施例的堆疊晶粒構造200。類似於第2圖中所示的一個晶粒， 表示在第3圖中一個說明性實施例的中間晶粒210。堆疊晶粒構造200進一步包括下晶粒220及上晶粒230。與中間晶粒210類似，下晶粒220配備有例如為OLEDS形式的光發射器221，用於發信號至中間晶粒210的光接收器212(光電二極體)。在所描繪的例子中，光信號在第3圖中被示意性地由彎曲的箭頭顯示。光發射器211發送光信號至上晶粒230的光接收器232。但未在第3圖中顯示的，上晶粒230也可以包括光發射器及/或下晶粒220也可以包括光接收器。
除了光信號的連接，在第3圖所示的堆疊晶粒構造200在獨立晶粒210、220及230之間配置有電流連接(通過直雙箭頭顯示)，這些電流連接分別是由中間晶粒210及上晶粒230的TSV 215與235、與分別形成在中間晶粒210及下晶粒220上表面上的導電凸塊217及227所提供。
應該注意的是，整體冷卻系統中，例如氣隙、水冷、液態氮冷卻等，可以在第3圖所示的堆疊晶粒構造200及第2圖所示的獨立晶粒100來提供。例如，散熱器可以被黏接或熱連接至晶粒的基板，例如，在第2圖所示的晶粒100的半導體基板140的底部。
如上面已經描述的，在一個說明性實施例中，根據在此公開的實施例所製造的晶粒可包括用於獨立晶粒之間作電連接的TSV及凸塊、以及由光發射器及接收器提供的光學連接。例如，如第4圖所示，晶粒300可以 包括由收發光信號的光發射器/接收器建立的中央光學陣列(array)310、以及圍著光學陣列310供電流信號的凸塊陣列320。
在一個說明性實施例，根據一個實施例的晶粒可以包括一調變電路以提供增強光信號的信號強度。此外，光信號可通過獨立堆疊晶粒的光發射器及光接收器的準確對準得到改善。
第5圖是一個說明性實施例，顯示說明性晶粒400的頂視圖，其中，可進行光發射器410及光接收器420的宏觀握手(handshake)對準。在握手對準期間，這可以是以特定的光接收器420檢測特定的光發射器410所發送的信號。在一個說明性示例中，獨立堆疊晶粒的光發射器及光接收器的對準，可以完全地基於導電的TSV凸塊來執行。接著，可以將多個晶粒封裝，且可以基於軟件或基於握手機制適當配置的電路來完成精確對準。例如，每個光發射器410可發送規則的信號，例如，各種包括不規則圖案的規則棋盤，且適當的電路通過一些檢測器網格(detector grid)計算被接收的信號。光發射器410及光接收器420可以基於所確定的最好的信號響應特性而分配給彼此。
如第5圖的底部部分所示，信號強度可以通過分配超過一個光發射器至一個光接收器並使用干涉效應而優化。調變電路(modulation circuitry)430可連接至光發射器410的陣列的獨立光發射器410，且檢測電路440可 以連接至一個特定的光接收器420，該光接收器420被指定用於檢測從光發射器410的陣列所發送的光信號。調變電路430可以經配置成調變由光發射器410所發送的獨立信號的強度及/或由光發射器410所發送的組合光信號而產生的組合光信號的強度。特別地，調變電路430可能有多任務功能。
結果是，提供一種新穎的半導體裝置，其包括多個配備有光發射器及接收器的堆疊晶粒。通過光發射器及接收器的信號收發可由堆疊晶粒的其中一個晶粒至一個或多個其它晶粒來執行。大量數據的可靠及快速的溝通可以由此來實現。此外，光信號不會導致非預期的寄生電容。特別是，包括該光發射器及接收器的技術可以容易地與通過流經TSV的電流進行信號收發的技術整合。所提供的技術可以特別是整合在14、10或7奈米的超大規模積體電路(very large scale integration,VLSI)CMOS技術中。
上面公開的特定實施例僅是說明性的，本發明可以被本領域中具有本文的教導的益處的技術人員修改，並且以不同但等效的方式實施。例如，上述的製造方法步驟可以用不同的順序來執行。此外，對於本文所示的構造或設計的細節，除了申請專利範圍中所描述的以外，沒有任何限制意圖。所以，顯然上面公開的特定實施例可以被改變或修改，並且所有這些變化都在本發明的範圍及精神內。請注意，使用術語，諸如“第一”、“第二”、“第三”或“第四”來描述在本說明書及在所附的申請專 利範圍的各種處理或結構的只作為一個縮寫參考，這些步驟/結構且未必暗示這些步驟/結構以該順序次序執行/形成。當然，這取決於確切的申請專利範圍的語言，這樣的過程的順序次序可有可無。因此，本文所尋求的保護在申請專利範圍中闡述。
200‧‧‧堆疊晶粒構造
210‧‧‧中間晶粒、獨立晶粒
211‧‧‧光發射器
212‧‧‧光接收器
215‧‧‧TSV
217‧‧‧導電凸塊
220‧‧‧下晶粒、獨立晶粒
221‧‧‧光發射器
227‧‧‧導電凸塊
230‧‧‧上晶粒、獨立晶粒
232‧‧‧光接收器
235‧‧‧TSV

Claims (19)

  1. 一種積體電路產品，包括：第一半導體晶粒；第二半導體晶粒；以及光發射器，其位於該第一半導體晶粒內經配置成發送光信號至該第二半導體晶粒，及光接收器，其位於該第二半導體晶粒內經配置成接收來自該第一半導體晶粒的光信號；其中該第二半導體晶粒包括半導體基板及位於該半導體基板上方的上部金屬化層，其中，該光接收器位於該半導體基板上方及該上部金屬化層下方，且該光發射器位於該上部金屬化層上方及至少部分地位於該上部金屬化層內其中一者。
  2. 如申請專利範圍第1項所述的積體電路產品，進一步包括半導體基板、形成在該半導體基板內的絕緣區、及上部金屬化層，而其中，該光接收器位於該絕緣區上及該上部金屬化層下方，且該光發射器位於該上部金屬化層上方及至少部分地位於該上部金屬化層內其中一者。
  3. 如申請專利範圍第1項所述的積體電路產品，進一步包括調變電路，其經配置成控制該積體電路產品的多個光發射器，並調變由該多個光發射器的一個所發送的光信號的強度及由該多個光發射器所發送的光信號的組合產生的光信號的強度其中至少一者。
  4. 如申請專利範圍第1項所述的積體電路產品，進一步包 括至少一個矽通孔，其經配置成電連接該第一半導體晶粒至該第二半導體晶粒。
  5. 如申請專利範圍第1項所述的積體電路產品，其中，該光發射器是LCD、LED及有機LED其中一者。
  6. 如申請專利範圍第1項所述的積體電路產品，其中，該光接收器具有光電二極體。
  7. 一種積體電路產品，包括：半導體晶粒的堆疊，包括第一半導體晶粒、第二半導體晶粒及第三半導體晶粒，其中，該第一半導體晶粒堆疊在該第二半導體晶粒上方，且該第三半導體晶粒堆疊在該第一半導體晶粒上方；第一光發射器及第一光接收器，位於該第一半導體晶粒內，其中，該第一光發射器經配置成發送第一光信號至該第三半導體晶粒，且該第一光接收器經配置成接收來自該第二半導體晶粒的第二光信號；第二光發射器，位於該第二半導體晶粒內，其中，該第二光發射器經配置成發送該第二光信號至該第一半導體晶粒；以及第二光接收器，位於該第三半導體晶粒內，其中，該第二光接收器經配置成接收該第一光信號。
  8. 如申請專利範圍第7項所述的積體電路產品，其中，該第一半導體晶粒進一步包括至少一個矽通孔，其經配置成電連接該第一半導體晶粒至該第二半導體晶粒及該第三半導體晶粒其中至少一者。
  9. 如申請專利範圍第7項所述的積體電路產品，其中，該第二半導體晶粒進一步包括形成在其上表面上的多個導電凸塊，且該第一半導體晶粒包括半導體基板、及至少部分地形成於該半導體基板內的多個矽通孔，該多個矽通孔經配置成通過該第二半導體晶粒的該多個導電凸塊電連接該第二半導體晶粒。
  10. 如申請專利範圍第7項所述的積體電路產品，其中，該第一半導體晶粒具有調變電路，其經配置成控制該第一半導體晶粒的多個光發射器，並調變由該多個光發射器所發送的光信號的強度及由該多個光發射器所發送的光信號的組合產生的光信號的強度其中至少一者。
  11. 如申請專利範圍第7項所述的積體電路產品，其中，該第一及第二光發射器其中至少一者具有LCD、LED及有機LED其中一者，且該第一及第二光接收器其中至少一者具有光電二極體。
  12. 一種形成第一半導體晶粒的方法，包括：形成至少一個第一電晶體裝置至少部分地位於第一半導體基板上方；形成至少一個第一光接收器至少部分地位於該第一半導體基板上方及至少部分地位於其內其中一者；形成至少一個第一金屬化層在該至少一個第一電晶體裝置上方；以及形成至少一個第一光發射器至少部分地位於該至少一個第一金屬化層上方及至少部分地位於該至少一 個第一金屬化層內其中一者。
  13. 如申請專利範圍第12項所述的方法，進一步包括在該第一半導體基板內形成基板通孔。
  14. 如申請專利範圍第12項所述的方法，其中，形成該至少一個第一光接收器包括在該第一半導體基板內形成絕緣區、及在該絕緣區上形成至少一個第一光電檢測器。
  15. 如申請專利範圍第12項所述的方法，其中，該至少一個第一光發射器是至少部分地形成於該至少一個第一金屬化層的絕緣層上。
  16. 如申請專利範圍第12項所述的方法，進一步包括形成一調變電路以控制被形成於該第一半導體晶粒內的多個該至少一個第一光發射器。
  17. 如申請專利範圍第12項所述的方法，其中，形成該至少一個第一光接收器包括形成至少一個第一光電二極體，且形成該至少一個第一光發射器包括形成LCD、LED及有機LED其中一者。
  18. 如申請專利範圍第12項所述的方法，進一步包括在第二半導體基板上方形成第二半導體晶粒，其中，形成該第二半導體晶粒包括：形成至少一個第二電晶體裝置至少部分地位於該第二半導體基板上方；形成至少一個第二光接收器至少部分地位於該第二半導體基板上方及至少部分地位於該第二半導體基 板內其中一者；形成至少一個第二金屬化層在該至少一個第二電晶體裝置上方；形成至少一個第二光發射器至少部分地位於該至少一個第二金屬化層上方及至少部分地位於該至少一個第二金屬化層內其中一者；以及堆疊該第二半導體晶粒在該第一半導體晶粒上方，使得該第一半導體晶粒可以與該第二半導體晶粒溝通，該溝通是通過該第一半導體晶粒的該至少一個第一光發射器發送光信號至該第二半導體晶粒的該至少一個第二光接收器。
  19. 如申請專利範圍第18項所述的方法，進一步包括：形成包括至少一個第三光接收器及至少一個第三光發射器的第三半導體晶粒，並堆疊該第三半導體晶粒於該第一半導體晶粒下方，使得該第三半導體晶粒可以與該第一半導體晶粒溝通，該溝通是通過該第三半導體晶粒的該至少一個第三光發射器發送光信號至該第一半導體晶粒的該至少一個第一光接收器。
TW105115045A 2015-07-20 2016-05-16 晶粒間堆疊及其形成方法 TWI601265B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/803,466 US9806067B2 (en) 2015-07-20 2015-07-20 Die-die stacking

Publications (2)

Publication Number Publication Date
TW201705436A TW201705436A (zh) 2017-02-01
TWI601265B true TWI601265B (zh) 2017-10-01

Family

ID=57837705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115045A TWI601265B (zh) 2015-07-20 2016-05-16 晶粒間堆疊及其形成方法

Country Status (3)

Country Link
US (2) US9806067B2 (zh)
CN (1) CN106373976B (zh)
TW (1) TWI601265B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673275B2 (en) * 2015-10-22 2017-06-06 Qualcomm Incorporated Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits
CN112151513A (zh) 2019-06-27 2020-12-29 恩智浦美国有限公司 功率管芯封装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535299B (en) * 2000-07-18 2003-06-01 Intel Corp Optical input/output for integrated circuit devices
TW200926362A (en) * 2007-12-12 2009-06-16 Ind Tech Res Inst Structure of chip and process thereof and structure of flip chip package and process thereof
TW201122708A (en) * 2009-12-31 2011-07-01 Ind Tech Res Inst Light-emitting unit array, mothod for fabricating the same and projection apparatus
TW201125246A (en) * 2010-01-07 2011-07-16 Univ Nat Central Optoelectronic component.

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005044861A (ja) * 2003-07-23 2005-02-17 Seiko Epson Corp 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器
US7865084B2 (en) * 2007-09-11 2011-01-04 Oracle America, Inc. Multi-chip systems with optical bypass
KR101240558B1 (ko) * 2007-11-05 2013-03-06 삼성전자주식회사 광 연결 수단을 구비한 멀티칩
US8563990B2 (en) * 2008-04-07 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and method of manufacturing an electronic device
TWI447892B (zh) * 2009-04-20 2014-08-01 Ind Tech Res Inst 發光裝置與其製造方法
JP2012043999A (ja) * 2010-08-19 2012-03-01 Renesas Electronics Corp 電子装置、実装基板、及び実装基板型半導体装置
KR101210351B1 (ko) * 2011-02-15 2012-12-10 에스케이하이닉스 주식회사 반도체 칩 모듈 및 반도체 패키지
US9254216B2 (en) * 2012-07-24 2016-02-09 Farhad M. Limonadi Method and apparatus for limiting range of motion of the body of the user
JP2014096684A (ja) * 2012-11-08 2014-05-22 V Technology Co Ltd 光インターコネクション装置
KR102048251B1 (ko) * 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
KR102135474B1 (ko) * 2013-12-31 2020-07-17 에스케이하이닉스 주식회사 광통신부를 가지는 반도체 패키지
US9293422B1 (en) * 2014-09-26 2016-03-22 Texas Instruments Incorporated Optoelectronic packages having magnetic field cancelation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535299B (en) * 2000-07-18 2003-06-01 Intel Corp Optical input/output for integrated circuit devices
TW200926362A (en) * 2007-12-12 2009-06-16 Ind Tech Res Inst Structure of chip and process thereof and structure of flip chip package and process thereof
TW201122708A (en) * 2009-12-31 2011-07-01 Ind Tech Res Inst Light-emitting unit array, mothod for fabricating the same and projection apparatus
TW201125246A (en) * 2010-01-07 2011-07-16 Univ Nat Central Optoelectronic component.

Also Published As

Publication number Publication date
TW201705436A (zh) 2017-02-01
US9806067B2 (en) 2017-10-31
US10283490B2 (en) 2019-05-07
CN106373976B (zh) 2020-03-06
US20180012877A1 (en) 2018-01-11
US20170025398A1 (en) 2017-01-26
CN106373976A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
US11798892B2 (en) Embedded die on interposer packages
US11804472B2 (en) Semiconductor device, semiconductor package and method of manufacturing the same
US10553515B2 (en) Integrated circuit structures with extended conductive pathways
KR102309989B1 (ko) 집적 회로 패키지 및 이의 형성 방법
KR20240005974A (ko) 마이크로전자 어셈블리
US11817410B2 (en) Integrated circuit package and method
US20210157052A1 (en) Package and method of forming same
US12074148B2 (en) Heat dissipation in semiconductor packages and methods of forming same
EP4260370A1 (en) Hermetic sealing structures in microelectronic assemblies having direct bonding
US20230168448A1 (en) Keep-out zone (koz) barriers to prevent epoxy flow into v-groove zone on photonics die
TWI601265B (zh) 晶粒間堆疊及其形成方法
US20230314702A1 (en) Integrated circuit package and method of forming same
US20220238484A1 (en) Semiconductor packaging and methods of forming same
CN221008932U (zh) 天线装置
US20240079335A1 (en) Three-dimensional integration of dies in an integrated circuit device
US20240222249A1 (en) Integrated circuit device package substrates with glass core layer having roughened surfaces
US20220390562A1 (en) Electrical and photonic integrated circuits architecture
KR20140038195A (ko) Ｔｓｖ구조 형성 방법
US20240272388A1 (en) Architecture and method for v groove fiber attach for a photonic integrated circuit (pic)
US20240371839A1 (en) Heat Dissipation in Semiconductor Packages and Methods of Forming Same
US20240347413A1 (en) Thermally regulated semiconductor device
US20240339433A1 (en) Semiconductor device with a through dielectric via
US20240072443A1 (en) Dual band fan out device and method
CN118712172A (zh) 封装结构及其形成方法