TW201926570A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201926570A
TW201926570A TW107125329A TW107125329A TW201926570A TW 201926570 A TW201926570 A TW 201926570A TW 107125329 A TW107125329 A TW 107125329A TW 107125329 A TW107125329 A TW 107125329A TW 201926570 A TW201926570 A TW 201926570A
Authority
TW
Taiwan
Prior art keywords
silicon
layer
germanium
fin
drain
Prior art date
Application number
TW107125329A
Other languages
English (en)
Other versions
TWI816685B (zh
Inventor
沙哈吉Ｂ 摩爾
關恕
李承翰
張世杰
楊懷德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926570A publication Critical patent/TW201926570A/zh
Application granted granted Critical
Publication of TWI816685B publication Critical patent/TWI816685B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

在這些實施例中，半導體裝置包括具有n型摻雜的井結構之基板，以及形成於基板上的磊晶矽鍺鰭狀物。磊晶矽鍺鰭狀物具有下側部份與上側部份。下側部份的鍺含量小於上側部份的鍺含量。通道由磊晶矽鍺鰭狀物所形成。閘極形成於磊晶矽鍺鰭狀物上。摻雜的源極/汲極形成於靠近通道處。

Description

半導體裝置
本發明實施例一般關於半導體裝置與其形成方法，更特別關於形成鰭狀物中具有不同鍺含量的不同部份。
隨著半導體產業進展至奈米技術製程節點以求更高的裝置密度與更佳效能，三維設計如鰭狀場效電晶體裝置已導入許多半導體積體電路裝置中。鰭狀場效電晶體裝置的種類之一，可由多個自基板表面垂直延伸的多個鰭狀結構製作。這些鰭狀結構彼此隔有淺溝槽隔離區。每一鰭狀結構具有源極/汲極區，與形成於源極/汲極區之間的通道區。金屬閘極圍繞每一鰭狀結構的通道區，可自通道區的三側更佳地控制電流。
本發明一實施例提供之半導體裝置，包括：基板，具有n型摻雜的井結構；磊晶矽鍺鰭狀物，形成於n型摻雜的井結構上，且磊晶矽鍺鰭狀物具有下側部份與上側部份，其中下側部份的鍺含量小於上側部份的鍺含量；通道，位於磊晶矽鍺鰭狀物中；以及輕摻雜源極/汲極區，由磊晶矽鍺鰭狀物所形成。
L1、792‧‧‧第一矽鍺層
L2-1、794‧‧‧第二矽鍺層
L2-2、796‧‧‧第三矽鍺層
L3、797‧‧‧蓋層
1-1、2-2、3-3、4-4‧‧‧平面
100‧‧‧鰭狀場效電晶體結構
102‧‧‧鰭狀物
104‧‧‧閘極結構
106‧‧‧遮蔽效應
140‧‧‧方法
150、160、170、180‧‧‧步驟
202‧‧‧基板
204‧‧‧n型井
205‧‧‧p型井
206‧‧‧磊晶矽層
206E‧‧‧薄化的磊晶矽層
207、322‧‧‧遮罩層
209‧‧‧晶種層
210‧‧‧半導體合金膜
212‧‧‧下側部份
214‧‧‧上側部份
215‧‧‧通道
216‧‧‧襯墊層
318‧‧‧蓋層
320‧‧‧界面層
324‧‧‧開口
330‧‧‧含矽鍺鰭狀物
331‧‧‧矽鰭狀物
332、840‧‧‧溝槽
340‧‧‧絕緣材料
350‧‧‧虛置閘極堆疊
360‧‧‧虛置閘極結構
418‧‧‧介電層
460‧‧‧第一硬遮罩層
462‧‧‧第二硬遮罩層
670‧‧‧補償間隔物
680‧‧‧閘極間隔物
682‧‧‧凹陷
702‧‧‧佈植
790‧‧‧源極/汲極
798‧‧‧輕摻雜源極/汲極區
798B‧‧‧底部的輕摻雜源極/汲極區
798M‧‧‧中間的輕摻雜源極/汲極區
798T‧‧‧頂部的輕摻雜源極/汲極區
820‧‧‧蝕刻停止層
830、870‧‧‧層間介電層
850‧‧‧閘極堆疊
852‧‧‧閘極介電層
854‧‧‧金屬襯墊層
856‧‧‧導電閘極
860‧‧‧介電蓋層
880‧‧‧接點
890、900、1000‧‧‧圖表
892、894、910、1010‧‧‧線段
1020‧‧‧頂層
1030‧‧‧底層
第1A與1B圖係形成鰭狀場效電晶體結構的一階段之透視圖與剖視圖。
第2圖係一些實施例中，形成半導體裝置的方法之流程圖。
第3A至3D圖係一些實施例中，具有n型井與p型井的基板之剖視圖。
第4A至4C圖係一些實施例中，具有含矽鍺的鰭狀物與矽鰭狀物的基板之剖視圖。
第5A至5D圖係一些實施例中，具有含矽鍺鰭狀物及形成其上的虛置閘極堆疊的基板之多種圖式。
第6A至6C圖係一些實施例中，露出的矽鍺鰭狀物與虛置閘極結構之剖視圖。
第7圖係一些實施例中，摻雜源極/汲極與凹陷的矽鍺鰭狀物之剖視圖。
第8A至8E圖係一些實施例中，源極/汲極的剖視圖。
第8F圖係一些實施例中，源極/汲極中的鍺濃度與硼濃度圖。
第9圖係一些實施例中，含矽鍺鰭狀物中的鍺濃度圖。
第10圖係一些實施例中，矽鍺源極/汲極中的鍺濃度圖。
本發明實施例提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接 接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
第1A與1B圖係形成鰭狀場效電晶體結構100的一階段之透視圖與剖視圖。鰭狀場效電晶體結構100包含兩個鰭狀物102，以及鰭狀物102上的兩個閘極結構104(其可為閘極優先製程形成的閘極結構及/或虛置閘極結構)。閘極結構104覆蓋鰭狀物102的部份可定義電晶體通道區。形成p型鰭狀場效電晶體裝置的方法之一，包括佈植p型摻質如硼至鰭狀物102中，以形成輕摻雜源極/汲極區。第1B圖係第1A圖的平面1-1之剖視圖，且平面1-1穿過鰭狀物102之一與閘極結構104。閘極結構104提供鰭狀物102的遮蔽效應106。由於閘極結構104在鰭狀物102上的遮蔽效應106，佈植p型摻質可能造成鰭狀物之側部與底部的摻質濃度等級不良，即可能形成不良的輕摻雜源極/汲極區。當鰭狀物102之組成為矽鍺時，鍺含量可減少硼型摻質如硼的擴散。舉例來說，當矽鍺鰭狀物的鍺含量增加時，擴散的硼濃度與深度均減少。鰭狀物102之側部與底部的摻雜等級不良，可能造成高源極/汲極電阻。相反地，佈植摻質可能造成鰭 狀物102之頂部的摻質濃度過高。鰭狀物102之頂部的摻質濃度過高，可能導致摻質明顯地擴散至電晶體的通道，造成短通道效應。佈植摻質以形成輕摻雜源極/汲極區，亦可能損傷閘極結構104與其他基板的結構及層狀物。
這些實施例提供的鰭狀場效電晶體結構包括含矽鍺鰭狀物。由矽鍺鰭狀物形成的通道區其摻質濃度增加。舉例來說，這些實施例包含鰭狀電晶體結構與其形成方法。鰭狀場效電晶體結構的形成方法可控制鰭狀物的鍺含量，使擴散至鰭狀物的側壁與底部的摻質增加，可形成摻質至輕摻雜源極/汲極區中。
第2圖係一些實施例中，形成半導體裝置(如鰭狀場效電晶體結構)於基板上的方法140之流程圖。方法140將搭配第3A至8F圖說明。第3A至8F圖係一些實施例中，形成半導體裝置(如鰭狀場效電晶體結構)於基板上的多種階段之圖式。第3A至3D圖係一些實施例中，基板202的剖視圖。基板202可為半導體晶圓如矽晶圓。基板202可改為或額外包含半導體元素材料、半導體化合物材料、及/或半導體合金材料。舉例來說，半導體元素材料的例子可包含但不限於矽或鍺，其可為單晶或多晶。半導體化合物材料的例子包含但不限於碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦。半導體合金材料的例子包含但不縣於矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦。
可摻雜n型摻質至基板202以形成用於p型場效電晶體的n型井204，並可摻雜p型摻質至基板202以形成用於n型場 效電晶體的p型井205。舉例來說，可經由顯影的第一光阻中的開口佈植n型摻質至基板202以形成n型井204，且顯影的第一光阻遮罩基板202的其他部份。亦可經由顯影的第二光阻中的開口佈植p型摻質至基板202以形成p型井205。n型井204中的n型摻質濃度介於約5×1016cm-3至約1×1019cm-3之間，而p型井205中的p型摻質濃度介於約5×1016cm-3至約1×1019cm-3之間。
可沉積磊晶矽層206於基板202上，比如基板202中的n型井204與p型井205上。磊晶矽層206的沉積方法可為化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、超高真空化學氣相沉積、遠端電漿增強化學氣相沉積、氣相磊晶、分子束磊晶、任何其他合適的沉積製程、或上述之組合。在一些實施例中，磊晶矽層206可為本質矽(如未摻雜的矽)。
可形成遮罩層207如氧化矽層於磊晶矽層206上。遮罩層207的形成方法可為氧化製程如氧化磊晶矽層，及/或沉積製程如化學氣相沉積、物理氣相沉積、旋轉塗佈、或類似方法。
可薄化或移除n型井204上的磊晶矽層206。在例示性的例子中，薄化n型井204上的磊晶矽層206，以形成薄化的磊晶矽層206E。為薄化或移除磊晶矽層206的一部份，可進行光微影與蝕刻製程以圖案化遮罩層207，使遮罩層207保留於p型井205上的磊晶矽層206上，但露出n型井204上的磊晶矽層206。採用圖案化的遮罩層207並蝕刻磊晶矽層206，可薄化或移除n型井204上的磊晶矽層206。蝕刻製程可為限時或受控的蝕刻，其可為反應性離子蝕刻、中性束蝕刻、或另一合適的蝕 刻製程。若薄化而非完全移除n型井204上的磊晶矽層206，則薄化的磊晶矽層206E其厚度可介於約2nm至約20nm之間。
在方法140的步驟150中可進行選擇性磊晶成長，以沉積半導體合金膜210於圖案化的遮罩層207所露出之薄化的磊晶矽層206E上，如第3B圖所示。半導體合金膜210的元素含量隨深度而變化。半導體合金膜210的一例為矽鍺膜。沉積方法包含化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、超高真空化學氣相沉積、遠端電漿增強化學氣相沉積、氣相磊晶、分子束磊晶、任何其他合適的沉積製程、或上述之組合。
舉例來說，其他實施例中的選擇性磊晶成長製程可包含原位磊晶沉積與原位部份蝕刻製程，其減少非結晶表面上的成長，並降低成長的磊晶膜中的結晶缺陷，以助結晶表面上的選擇性磊晶成長。舉例來說，部份蝕刻製程可採用蝕刻氣體如氯化氫、氯氣、其他合適的蝕刻氣體、及/或任何上述之組合。部份蝕刻製程對非結晶表面上的非晶沉積材料的移除速率，高於對磊晶材料的移除速率。如此一來，磊晶膜可主要保留於薄化的磊晶矽層206E之表面上。
矽鍺的磊晶成長製程之一例中，磊晶成長製程的溫度介於約500℃至約800℃之間。在另一例中，磊晶成長製程的壓力可介於約1Torr至約100Torr之間。製程氣體可包含氯化氫、二氯矽烷、矽烷、鍺烷、氫氣、氮氣、載氣、其他矽前驅物、其他鍺前驅物、其他蝕刻氣體、其他載氣、或上述之組合。
在這些實施例中，沉積晶種層209於薄化的磊晶矽 層206E上，以助形成半導體合金膜210。對含矽鍺的半導體合金膜210而言，晶種層209可包含矽、碳化矽鍺、矽鍺、或其他合適材料。晶種層209的沉積方法可為化學氣相沉積、物理氣相沉積、磊晶成長製程、任何其他合適的沉積製程、或任何上述之組合。在這些實施例中，矽鍺的磊晶成長製程包含烘烤製程、沉積晶種層209、與成長矽鍺的半導體合金膜210於晶種層209上。烘烤製程、沉積晶種層209、與成長矽鍺的半導體合金膜210的製程溫度可相同或不同。
在其他實施例中，半導體合金膜210直接形成於薄化的磊晶矽層206E上，而不需晶種層。在這些實施例中，形成晶種層的沉積方法可與成長半導體合金膜210的沉積方法類似。
在這些實施例中，半導體合金膜210的形成方法為成長下側部份212與上側部份214於n型井204上薄化的磊晶矽層206E上。半導體合金膜210的下側部份212成長於靠近n型井204處，而半導體合金膜210的上側部份214成長於下側部份212上。
在半導體合金膜210包含矽鍺的這些實施例中，半導體合金膜210的下側部份212的鍺原子百分比含量(此處又稱作含量)低於上側部份214的鍺原子百分比含量。半導體合金膜210的下側部份212之低鍺含量，可增加擴散至矽鍺的半導體合金膜210之下側部份的摻質。在這些實施例中，矽鍺的半導體合金膜210之上側部份214的鍺含量較高，則自矽鍺的半導體合金膜210形成的通道頂部具有較高應變。在這些實施例中，半 導體合金膜210的下側部份212其鍺含量介於10%至30%之間，比如介於15%至25%之間。在這些實施例中，半導體合金膜210的上側部份214其鍺含量介於20%至40%之間。下側部份212與上側部份214的鍺含量可增加閘極結構定義之通道的電子移動率。半導體合金膜210之下側部份212的鍺含量低於上側部份214的鍺含量，有助於增加下側部份212中的摻質濃度。且摻質來自於佈植及/或摻雜的源極/汲極之摻質擴散。在這些實施例中，半導體合金膜210的下側部份212其鍺含量，可自下側部份212的底部朝下側部份212的頂部漸變增加。在這些實施例中，漸變增加可為逐漸增加的輪廓。舉例來說，漸變增加如逐漸增加的輪廓中，鍺含量的小幅增加量小於或等於約0.5%。在這些實施例中，漸變增加可為階狀增加的輪廓。舉例來說，漸變增加如階狀增加的輪廓中，鍺含量其一或多個階狀的大幅增加量大於或等於5%。在一些例子中，鍺含量自下側部份212的底部之約15%，增加至下側部份212的頂部之約25%。在這些實施例中，半導體合金膜210的上側部份214具有一致或實質上一致的鍺含量(比如鍺含量變異為±2%)，其可增進半導體合金膜210所形成的通道其應變特性。在一些例子中，上側部份214的鍺濃度一致，為約25%±2%。
半導體合金膜210的下側部份212與上側部份214可成長至所需高度。在一些實施例中，晶種層209位於下側部份212與上側部份214下，而晶種層209的高度H3、下側部份212的高度H2、與上側部份214的高度定義鰭狀物高度(H1+H2+H3)。在這些實施例中，下側部份212的高度H2大於上側部份的高 度H1。換言之，最終半導體裝置結構中的下側部份212其高度大於上側部份214其高度，可增加下側部份212的摻質濃度，並增加擴散至半導體合金膜210的下側部份212中的摻質。舉例來說，最終半導體裝置結構中的下側部份212其高度可介於約30nm至約60nm之間，而上側部份214其高度可介於約20nm至約50nm之間。在另一實施例中，下側部份212的高度與上側部份214的高度之間的比例，可介於約1：1至約10：1之間。下側部份212與上側部份214的高度比例可大於或等於1：1，以提供具有鍺含量的鰭狀物之上側部份214，因此可增加閘極結構定義的通道之電子移動率。下側部份212的高度與上側部份214的高度之間的比例小於或等於10：1，以提供具有鍺含量的鰭狀物，且鰭狀物中來自佈植及/或擴散的摻質濃度提高，可降低鰭狀物之下側部份212與源極/汲極區之間的接點電阻。
藉由改變沉積參數如基板加熱器的溫度、沉積壓力、與鍺前驅物及矽前驅物之間的氣體流速比例，磊晶成長的半導體合金膜210其下側部份212的鍺含量可小於上側部份214的鍺含量。
在這些實施例中，矽鍺的半導體合金膜210的下側部份212的第一沉積溫度可介於約600℃至約750℃之間，而矽鍺的半導體合金膜210的上側部份214的第二沉積溫度可介於約550℃至約650℃之間。舉例來說，矽鍺的半導體合金膜210的下側部份212的初始沉積溫度可為約700℃，並慢慢地逐漸或逐步下降至約600℃的最終溫度。舉例來說，矽鍺的半導體合金膜210的上側部份214的沉積溫度可固定為約600℃。
在另一實施例中，矽鍺的半導體合金膜210的下側部份212的形成步驟中，前驅物氣體與蝕刻氣體具有第一比例；而矽鍺的半導體合金膜210的上側部份214的形成步驟中，前驅物氣體與蝕刻氣體具有第二比例。舉例來說，矽鍺的半導體合金膜210的下側部份212的形成步驟中，鍺前驅物與鍺前驅物加蝕刻氣體的比例(如GeH4/(GeH4+HCl))介於約0.9至約1.0之間；而矽鍺的半導體合金膜210的上側部份214的形成步驟中，鍺前驅物與鍺前驅物加蝕刻氣體的比例(如GeH4/(GeH4+HCl))介於約0.6至約0.8之間。在另一例中，矽鍺的半導體合金膜210的下側部份212的形成步驟中，矽前驅物與矽前驅物加蝕刻氣體的第一比例(如SiH4/(SiH4+Cl2H2Si))介於約0.9至約1.0之間；而矽鍺的半導體合金膜210的上側部份214的形成步驟中，矽前驅物與矽前驅物加蝕刻氣體的第二比例(如SiH4/(SiH4+Cl2H2Si))介於約0.2至約0.6之間。
藉由改變一或多個沉積參數並維持相同的一或多個沉積參數，實施例中磊晶成長的半導體合金膜210其下側部份212的鍺含量可小於上側部份214的鍺含量。舉例來說，在成長下側部份212時，基板溫度可相同，並改變前驅物氣體與蝕刻氣體之間的比例。在另一例中，成長下側部份212時可改變基板溫度，亦改變前驅物氣體與蝕刻氣體之間的比例。
在第3C圖中，可平坦化基板202，且平坦化製程可為化學機械研磨製程。平坦化製程可移除第3B圖中圖案化的遮罩層207，並使半導體合金膜210與磊晶矽層206的上表面平滑。
可沉積蓋層318如矽層於平坦化的基板上。舉例來說，蓋層318的磊晶成長方法可採用化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、超高真空化學氣相沉積、遠端電漿增強化學氣相沉積、氣相磊晶、分子束磊晶、任何其他合適的沉積製程、或上述之組合。
可形成界面層320如氧化矽於蓋層318的至少部份上，及/或消耗蓋層318的至少部份以形成界面層320。舉例來說，可氧化蓋層318的至少部份以形成氧化矽的界面層320。可沉積遮罩層322如氮化矽層於界面層320上。界面層320可作為蓋層318與遮罩層322之間的黏著層。遮罩層322在後續蝕刻製程中可作為硬遮罩。遮罩層322的形成方法可採用低壓化學氣相沉積、電漿增強化學氣相沉積、或其他沉積製程。採用合適的光微影與蝕刻製程，可圖案化遮罩層322以形成開口324。
在第3D圖中，經由遮罩322的開口324蝕刻基板202，以自含矽鍺的半導體合金膜210形成含矽鍺鰭狀物330，並自磊晶矽層206形成矽鰭狀物331。含矽鍺鰭狀物330與矽鰭狀物331的形成方法可為蝕刻穿過遮罩層322、界面層320、半導體合金膜210、磊晶矽層206、n型井204的部份。與p型井205的部份，以形成溝槽332。蝕刻溝槽332以形成含矽鍺鰭狀物330與矽鰭狀物331的方法，可為乾蝕刻(如電漿蝕刻、反應性離子蝕刻、或類似蝕刻)或其他蝕刻方法。舉例來說，乾蝕刻可包含電漿蝕刻，其採用的製程氣體包含但不限於四氟化碳、氯氣、三氟化氮、六氟化硫、及/或氦。
第3D圖顯示用以形成p型場效電晶體裝置的兩個 含矽鍺鰭狀物330，與用以形成n型場效電晶體裝置的一個矽鰭狀物331，但可依所需應用調整並形成任意數目的鰭狀物。雖然未圖示，但一些實施例中的含矽鍺鰭狀物330與矽鰭狀物331的寬度，可由鰭狀物的底部朝鰭狀物的頂部增加。在其他實施例中，形成於p型井205上的鰭狀物可為碳化矽鰭狀物或其他合適材料的鰭狀物，以形成n型場效電晶體裝置。
第9圖係一些實施例中，含矽鍺鰭狀物330中的鍺含量之圖表900。線段910為含矽鍺鰭狀物330中的鍺原子%含量，其自含矽鍺鰭狀物330的頂部(深度為0處)開始。如圖表900所示，至少一實施例中。含矽鍺鰭狀物330的上側部份214之一深度的鍺含量為約25%。含矽鍺鰭狀物330的下側部份212之頂部至底部的鍺含量，可自約25%平滑地漸變至約15%。
在方法140的步驟160中，可形成閘極結構(如閘極優先製程形成的閘極結構，或虛置閘極結構)於含矽鍺鰭狀物330與矽鰭狀物331上，以定義第4A至4C圖所示的通道。第4A至4C圖係一些實施例中，具有含矽鍺鰭狀物330與矽鰭狀物331的基板202之剖視圖。在第4A圖中，可移除遮罩層322。可形成絕緣材料340以填入含矽鍺鰭狀物330與矽鰭狀物331之間的溝槽332。絕緣材料340可形成淺溝槽隔離結構。絕緣材料340的組成可為氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、其他介電層、或上述之多層。舉例來說，絕緣材料340可包含氮化矽襯墊層，與沉積於氮化矽襯墊層上的氧化矽。
絕緣材料340的形成方法可採用可流動的化學氣相 沉積、高密度電漿化學氣相沉積、次常壓化學氣相沉積、低壓化學氣相沉積、原子層沉積、電漿增強原子層沉積、電漿增強化學氣相沉積、單層沉積、電漿脈衝化學氣相沉積、或其他沉積製程。可蝕刻絕緣材料，使含矽鍺鰭狀物330與矽鰭狀物331的個別部份自相鄰的絕緣材料340之間凸起。舉例來說，可露出含矽鍺鰭狀物330其下側部份212的至少一部份與上側部份214。蝕刻絕緣材料340的方法可為乾蝕刻(如電漿蝕刻、反應性離子蝕刻、或類似蝕刻)、濕蝕刻、或其他蝕刻方法。在一些實施例中，絕緣材料340圍繞包括n型井的含矽鍺鰭狀物330的一部份，而包括半導體合金膜210的含矽鍺鰭狀物330的一部份自絕緣材料340凸起。絕緣材料340形成隔離結構，其可避免不同鰭狀物之間或不同鰭狀場效電晶體裝置之間的電性干擾或串音。
在第4B圖中，可沉積襯墊層216如矽襯墊層於露出的含矽鍺鰭狀物330上，以控制自含矽鍺鰭狀物330向外擴散的鍺。舉例來說，矽襯墊層的沉積厚度可介於約0.5nm至約5nm之間。襯墊層216的形成方法，可為選擇性磊晶成長於含矽鍺鰭狀物330上。沉積方法可包含化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、超高真空化學氣相沉積、遠端電漿增強化學氣相沉積、氣相磊晶、分子束磊晶、任何其他合適的沉積製程、或上述之組合。
介電層418可沉積於襯墊層216上，或直接沉積於含矽鍺鰭狀物330與矽鰭狀物331上(若未形成襯墊層)。介電層218可包含氧化矽、氮化矽、高介電常數的介電材料(若用於閘 極優先製程)、類似物、或上述之多層。高介電常數的介電材料其介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、或鉛的金屬氧化物或金屬矽酸鹽、上述之多層、或上述之組合。介電層的沉積方法可為電漿增強化學氣相沉積、原子層沉積、分子束沉積、或另一順應性的沉積製程。
在第4C圖中，可形成虛置閘極堆疊350於介電層418上。虛置閘極堆疊350可包含一或多個虛置膜(如多晶矽膜)，其形成方法可為沉積製程如化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、或電漿增強化學氣相沉積。
第5A至5D圖係一些實施例中，具有含矽鍺鰭狀物330與形成於矽鍺鰭狀物330上的虛置閘極堆疊350之基板202的剖視圖。為了清楚說明，將參考形成含矽鍺鰭狀物330的多種階段說明基板220。應理解的是，類似製程可用於矽鰭狀物331，以形成n型場效電晶體裝置。在第5A圖中，第一硬遮罩層460與第二硬遮罩層462形成於虛置閘極堆疊350上。光阻層形成於第二硬遮罩層462上，並圖案化光阻層以形成圖案化的光阻層(未圖示)。如第5A圖所示，移除虛置閘極堆疊350的部份以形成虛置閘極結構360，且移除方法可為乾蝕刻製程。
亦可移除虛置閘極結構350的部份與介電層418的部份，以露出含矽鍺鰭狀物330的部份。在一些實施例中，亦露出襯墊層216。第5B圖係第5A圖中平面2-2的剖視圖，其越過露出的含矽鍺鰭狀物330與露出的襯墊層216。第5C圖係第5A圖中平面3-3的剖視圖，其越過含矽鍺鰭狀物330與襯墊層216 所形成的通道215以及虛置閘極結構360。通道215包含半導體合金膜210其下側部份212與上側部份214的部份，其形成於虛置閘極堆疊350下的襯墊層216與含矽鍺鰭狀物330中。虛置閘極結構360覆蓋的區域即定義通道215。第5D圖係第5A圖中平面4-4的剖視圖，其越過露出的含矽鍺鰭狀物330與虛置閘極結構360。在此視角中，通道215包含半導體合金膜210的上側部份214與襯墊層216的部份。
在方法140的步驟170中，可形成摻雜的源極/汲極，其靠近通道215如第6A至6C圖所示。第6A至6C圖係一些實施例中，穿過露出的含矽鍺鰭狀物330與虛置閘極結構360的平面4-4之剖視圖。
如第6A圖所示，在佈植702之前可先沿著虛置閘極結構360的側壁形成補償間隔物670(如氮化矽的補償間隔物)，以避免佈植太靠近即將形成的金屬閘極。在這些實施例中，可佈植摻質以形成輕摻雜源極/汲極區。進行一或多道佈植702，可將摻質導入含矽鍺鰭狀物330與襯墊層216中，以形成頂部的輕摻雜源極/汲極區798T於含矽鍺鰭狀物330的頂部上。佈植702可包含佈植硼摻質，比如二氟化硼。佈植的能量可介於近似1keV至近似10keV之間，劑量可介於近似1e13cm-2至近似1e16cm-2之間，傾斜角度可介於近似0度至近似5度之間，且自含矽鍺鰭狀物330之頂部起算的深度介於約10nm至約20nm之間。
在這些實施例中，可省略佈植摻質以形成輕摻雜源極/汲極區的步驟，因為製作半導體裝置的後續階段可形成p型 摻雜源極/汲極區並擴散摻質。
如第6B圖所示，沿著虛置閘極結構360之側壁，順應性地形成用於閘極間隔物680的層狀物於補償間隔物670上。閘極間隔物680與補償間隔物670可由相同或不同的材料組成。閘極間隔物670的組成可為碳氮化矽、氮化矽、碳化矽、氮氧化矽、氧化矽、其他可行材料、或上述之組合。用於閘極間隔物680的層狀物其沉積方法可為化學氣相沉積、原子層沉積、高密度電漿化學氣相沉積、電漿增強化學氣相沉積、或其他合適的沉積製程。可非等向蝕刻用於閘極間隔物680與補償間隔物670的層狀物，以沿著虛置閘極結構360的側壁保留閘極間隔物680與補償間隔物670。
蝕刻虛置閘極結構360、閘極間隔物680、或補償間隔物670未覆蓋的含矽鍺鰭狀物330以形成凹陷682，且蝕刻方法可為乾蝕刻製程及/或濕蝕刻製程。舉例來說，凹陷682的形成方法可採用非等向濕蝕刻劑，比如氫氧化四甲基銨。氫氧化四甲基銨產生<111>平面於凹陷682中，以形成V形或鑽石形的凹陷。在這些實施例中，可採用含水相溶液的氫氧化四甲基銨蝕刻劑蝕刻基板202，而水相溶液中的氫氧化四甲基銨濃度介於1%至30%之間，且蝕刻溫度介於20℃至90℃之間。
凹陷682的底部及/或側壁上可具有角、圓潤、或平坦的形狀。形成於含矽鍺鰭狀物330中的凹陷682可具有所需深度。舉例來說，凹陷682的深度可介於30nm至100nm之間。在這些實施例中，凹陷682形成於半導體合金膜210的下側部份212中的至少一些部份。
如第6C圖所示，沉積磊晶材料於凹陷682中，以形成摻雜的源極/汲極790。磊晶材料可為含矽材料如矽鍺材料，且其形成方法可為選擇性磊晶成長於凹陷682中。在一實施例中，摻雜的源極/汲極790包含第一矽鍺層(L1)792、第二矽鍺層(L2-1)794、與第三矽鍺層(L2-2)796。沉積方法包括化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、超高真空化學氣相沉積、遠端電漿增強化學氣相沉積、氣相磊晶、分子束磊晶、任何其他合適的沉積製程、或上述之組合。
舉例來說，一實施例中的選擇性磊晶成長可包含多個原位磊晶沉積與原位部份蝕刻製程，以助結晶表面上的選擇性磊晶成長，並降低成長的磊晶膜中的結晶缺陷。舉例來說，部份蝕刻製程可採用蝕刻氣體如氯化氫、氯氣、其他合適的蝕刻氣體、及/或任何上述之組合。部份蝕刻製程對非晶表面上的非晶材料的移除速率，高於對磊晶或結晶材料的移除速率。如此一來，磊晶膜可主要保留於第6B圖的凹陷682之表面上。
在一些實施例中，沉積含矽材料的步驟可包含原位摻雜含矽材料。摻雜物種包含p型摻質如硼或銻。原位摻雜可包含單層摻雜、固態摻雜、電漿摻雜、選擇性磊晶、或其他合適的摻雜製程。舉例來說，原位摻雜硼的矽鍺源極/汲極，其形成方法可為選擇性磊晶成長製程，且製程溫度介於550℃至800℃之間。在另一例中，磊晶成長製程的壓力可介於10Torr至100Torr之間。製程氣體可包含氯化氫、二氯矽烷、矽烷、鍺烷、二氟化硼、二硼烷、氫載氣、其他矽前驅物、其他鍺前驅物、其他硼前驅物、其他蝕刻氣體、其他載氣、或上述之組合 。藉由採用原位摻雜製程，可依需求控制摻雜的源極/汲極790之摻雜濃度(或等級)。在其他實施例中，可佈植摻質以摻雜源極/汲極790。
第7圖係一些實施例中，平面2-2的剖視圖，其越過摻雜的源極/汲極790與凹陷的含矽鍺鰭狀物330。摻雜的源極/汲極790可包含第一矽鍺層(L1)792、第二矽鍺層(L2-1)794、與第三矽鍺層(L2-2)796。第一矽鍺層792、第二矽鍺層794、與第三矽鍺層796可原位摻雜硼。在這些實施例中，第一矽鍺層(L1)792的硼濃度小於第二矽鍺層(L2-1)794的硼濃度，而第二矽鍺層(L2-1)794的硼濃度小於第三矽鍺層(L2-2)796的硼濃度，比如第一矽鍺層(L1)792的硼濃度<第二矽鍺層(L2-1)794的硼濃度<第三矽鍺層(L2-2)796的硼濃度。
在這些實施例中，第一矽鍺層(L1)792可沉積為具有硼濃度如1×1019cm-3至1×1020cm-3。在這些實施例中，第二矽鍺層(L2-1)794可沉積為具有硼濃度如5×1019cm-3至2×1021cm-3。在這些實施例中，第三矽鍺層(L2-2)796可沉積為具有硼濃度如1×1020cm-3至2×1021cm-3。
雖然圖式中摻雜的源極/汲極790為三個層狀物，但摻雜的源極/汲極790不限於這些層狀物。在其他實施例中，摻雜的源極/汲極790可包含一個矽鍺層或兩個矽鍺層。在其他實施例中，摻雜的源極/汲極790可包含額外的層狀物如第四矽鍺層、第五矽鍺層、或類似物。
在這些實施例中，摻雜的源極/汲極790可具有蓋層(L3)797。在這些實施例中，蓋層(L3)797有助於降低鍺或硼自 第一矽鍺層792、第二矽鍺層794、與第三矽鍺層796向外擴散。蓋層(L3)797可包含矽、矽鍺、硼化矽鍺、或其他合適材料。舉例來說，蓋層(L3)797可包含硼化矽鍺，其鍺濃度介於45%至55%之間，硼濃度介於1×1019cm-3至1×1020cm-3之間，且厚度介於5nm至15nm之間。
在這些實施例中，摻雜的源極/汲極790包含矽鍺，且鍺含量自摻雜的源極/汲極底部朝源極/汲極頂部增加。舉例來說，摻雜的源極/汲極區790包含鍺濃度介於30%至50%之間的底層(如第一矽鍺層(L1)792)，與鍺濃度介於50%至70%之間的頂層(如第三矽鍺層(L2-2)796)。
磊晶成長之摻雜的源極/汲極790，其鍺濃度自源極/汲極790的底層增加至源極/汲極790的頂層。上述源極/汲極790的形成方法可改變沉積參數如基板加熱器溫度、沉積壓力、或鍺前驅物與矽前驅物之間的氣體流速比例。舉例來說，這些實施例中矽鍺的源極/汲極區790的底層之第一沉積溫度介於500℃至600℃之間，而矽鍺的源極/汲極區790的頂層之第二沉積溫度介於700℃至800℃之間。
摻雜的源極/汲極790可誘發應力於通道215中。舉例來說，摻雜的源極/汲極790包含矽鍺，可誘發壓縮應力於含矽鍺的通道215中。在這些實施例中，摻雜的源極/汲極區790的鍺含量大於通道215的鍺含量。
可視情況形成蓋層(如矽蓋層)於摻雜的源極/汲極790上。在這些實施例中，蓋層有助於保護下方的矽鍺免於環境影響(如氧化與濕氣)。蓋層亦可用於與金屬之間形成較佳的 歐姆接點，而上述金屬用於與摻雜的源極/汲極790形成電性接點。
第10圖係一些實施例中，矽鍺的源極/汲極790中鍺含量的圖表1000。線段1010為矽鍺的源極/汲極790中的鍺原子%含量，其自源極/汲極的頂部(深度為0處)開始。如圖表1000所示，矽鍺的源極/汲極790之頂層1020的鍺濃度為約55%，而矽鍺的源極/汲極790之底層1030的鍺濃度為約40%。
如第7圖所示，摻雜的源極/汲極790為合併之摻雜的源極/汲極。在這些實施例之相鄰的摻雜的源極/汲極790中，第一矽鍺層(L1)792並未合併，而第二矽鍺層(L2-1)794及其上方層(如第三矽鍺層(L2-2)796等等)合併。在這些實施例中，未合併的第一矽鍺層(L1)792與合併的第二矽鍺層(L2-1)794可增進通道215的誘導應變特性。
在其他實施例中，摻雜的源極/汲極可為未合併之摻雜的源極/汲極。摻雜的源極/汲極790可成長為其他形狀，端視凹陷682的下表面，以及摻雜的源極/汲極790其選擇性磊晶成長的水平成長及垂直成長而定。
第8A至8E圖係一些實施例中，穿過源極/汲極790之平面4-4的剖視圖。在第8A圖中，可沉積蝕刻停止層820於源極/汲極790、閘極間隔物680、與虛置閘極結構360上。蝕刻停止層820的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、電漿增強化學氣相沉積、或其他合適的沉積製程。蝕刻停止層820可包含氮化矽、碳氮化矽、碳氧化矽、氮化碳、類似物、 或上述之組合。
可沉積層間介電層830於蝕刻停止層820上，且其沉積製程可為化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、或電漿增強化學氣相沉積。舉例來說，層間介電層830可為氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、或其他介電層。可進行移除製程如化學機械研磨製程，以平坦化層間介電層830與蝕刻停止層820，並移除第6C圖的第一硬遮罩層460與第二硬遮罩層462。
在第8B圖中，移除第8A圖的虛置閘極結構360以形成溝槽840，且移除方法可為乾蝕刻製程及/或濕蝕刻製程。
在第8C圖中，將閘極堆疊850填入溝槽840。閘極堆疊包含順應性的閘極介電層852。閘極介電層852可為氧化矽、氮化矽、或上述之多層。在這些實施例中，閘極介電層852可包含高介電常數的介電材料，比如介電常數大於約7.0的閘極介電層，且可包含鉿、鋁、鋯、鑭、鎂、鈦、釔、鈧、鎦、釓、鍶、鏑、鈣、或釤的金屬氧化物或矽酸鹽、或上述之組合。舉例來說，高介電常數的介電材料可包含但不限於氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鋁、氧化鉿-氧化鋁合金、或其他可行的介電材料。閘極介電層852的形成方法可包含原子層沉積、電漿增強化學氣相沉積、或其他合適的沉積製程。
閘極堆疊850包含一或多個金屬襯墊層854，比如蓋層、阻障金屬層、及/或功函數金屬層。蓋層與阻障金屬層， 可用於避免雜質進入下方的層狀物。蓋層及/或阻障金屬層可包含氮化鉭、氮化鈦、類似物、或上述之組合，且其沉積方法可為原子層沉積、電漿增強化學氣相沉積、或其他合適的沉積製程。
功函數層擇以調整其功函數，因此形成的電晶體可具有所需的臨界電壓Vt。用於n型裝置的功函數金屬層之例子包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的功函數材料、或上述之組合。用於p型裝置的功函數金屬層之例子包括氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽、鉬矽、鉭矽、鎳矽、氮化鎢、其他合適的功函數材料、或上述之組合。順應性沉積功函數金屬層的方法可為化學氣相沉積製程，比如原子層沉積、電漿增強化學氣相沉積、或其他合適的沉積製程。
導電閘極856可形成於金屬襯墊層854上。導電閘極856可包括含金屬材料如氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、氮化鈦鋁、碳化鈦鋁、氧化鈦鋁、上述之組合、或上述之多層。導電閘極856的沉積方法可為合適製程，比如化學氣相沉積、物理氣相沉積或濺鍍、原子層沉積、電漿增強化學氣相沉積、電鍍、或其他沉積技術。閘極堆疊850包覆圍繞含矽鍺鰭狀物330的側部與頂部，以形成通道。
可形成介電蓋層860如氮氧化矽層於導電閘極856上。在其他製作階段中，可移除介電蓋層，並沉積接點層於導電閘極856上。
如第8D圖所示，可沉積層間介電層870於基板202 上，且其沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、有機金屬化學氣相沉積、或電漿增強化學氣相沉積。舉例來說，層間介電層870可為氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、或其他介電層。
可圖案化層間介電層870以形成開口，之後將金屬如銅、鎢、或其他合適材料填入開口以形成接觸源極/汲極790的接點880。接點880的沉積方法可為物理氣相沉積、電鍍沉積、化學氣相沉積、上述之組合、或其他合適的沉積製程。
第8E圖係一些實施例中，第8D圖所示的輕摻雜源極/汲極區之部份放大圖。在這些實施例中，摻質可自摻雜的源極/汲極區790擴散至上側部份214中，以形成中間的輕摻雜源極/汲極區798M。摻質可自摻雜的源極/汲極790擴散至下側部份212中，以形成底部的輕摻雜源極/汲極區798B。頂部的輕摻雜源極/汲極區798T的形成方法主要為佈植摻質至含矽鍺鰭狀物330的上側部份214的頂部上。頂部的輕摻雜源極/汲極區798T、中間的輕摻雜源極/汲極區798M、與底部的輕摻雜源極/汲極區798B可一併稱作輕摻雜源極/汲極區798。由摻質擴散形成的中間的輕摻雜源極/汲極區798M與底部的輕摻雜源極/汲極區798B其摻質輪廓，可自界面(比如源極/汲極790與半導體合金膜210之間的界面)朝裝置通道的方向連續地減少。主要由佈植形成之頂部的輕摻雜源極/汲極區798T其摻質輪廓，在自界面(比如源極/汲極790與半導體合金膜210之間的界面)朝裝置通道的方向減少前可維持實質上一致。
在這些實施例中，頂部輕摻雜源極/汲極區798T、中間輕摻雜源極/汲極區、與底部輕摻雜源極/汲極區798B的寬度，小於或等於5Å。輕摻雜源極/汲極區798的寬度取決於通道215所需的寬度。輕摻雜源極/汲極區的寬度小，有助於維持通道215的寬度以減少短通道效應。
舉例來說，方法140的步驟180在原位摻雜源極/汲極790至含矽鍺鰭狀物330中，以形成輕摻雜源極/汲極區798時可擴散摻質。在這些實施例中，可進行退火如快速熱退火及/或雷射退火製程，以活化摻雜的源極/汲極790，及/或使摻質擴散至含矽鍺鰭狀物330中以形成輕摻雜源極/汲極區798。在一些實施例中，退火溫度高於矽鍺的源極/汲極790與含矽鍺鰭狀物330的熔點。舉例來說，退火溫度可介於約500℃至約700℃之間，而退火時間可介於約5秒至約30秒之間。由於含矽鍺鰭狀物330的下側部份212其鍺含量較低，可增進含矽鍺鰭狀物330之底部的摻質輪廓，以形成輕摻雜源極/汲極區798於含矽鍺鰭狀物330之下側部份212的至少一些部份。形成於含矽鍺鰭狀物330之下側部份212的至少一些部份之輕摻雜源極/汲極區798，可增進電晶體特性。
第8F圖係一些實施例中，源極/汲極790中的鍺含量與硼含量的圖表890。線段892為源極/汲極790中的鍺原子%含量，其自第三矽鍺層(L2-2)796的頂部開始，接著到第二矽鍺層(L2-1)794、第一矽鍺層(L1)792、與凹陷的含矽鍺鰭狀物330之下側部份212。
線段894為源極/汲極790中的硼濃度，其自第三矽 鍺層(L2-2)796的頂部開始，接著到第二矽鍺層(L2-1)794、第一矽鍺層(L1)792、與凹陷的含矽鍺鰭狀物330之下側部份212。
在第8F圖的實施例中，第三矽鍺層(L2-2)796的鍺含量可介於約45%至約65%之間。第三矽鍺層(L2-2)796的硼含量可介於約1×1020cm-3至2×1021cm-3之間。第三矽鍺層(L2-2)796的厚度可介於約10nm至約20nm之間。
在第8F圖的實施例中，第二矽鍺層(L2-1)794的鍺含量可介於約35%至約55%之間。第二矽鍺層(L2-1)794的硼含量可介於約5×1019cm-3至2×1021cm-3之間。第二矽鍺層(L2-1)794的厚度可介於約30nm至約40nm之間。
在第8F圖的實施例中，第一矽鍺層(L1)792的鍺含量介於約25%至約35%之間。第一矽鍺層(L-1)792的硼含量可介於約1×1019cm-3至1×1020cm-3之間。第一矽鍺層(L-1)792的厚度可介於約10nm至約20nm之間。
應理解的是，第5A至8F圖所示的兩個鰭狀物與兩個閘極結構僅用以說明。鰭狀物與閘極結構可為任何所需數目，端視應用而定。此處所述的閘極結構之製作方法採用置換閘極製程，但本技術領域中具有通常知識者應理解閘極結構之製作方法亦可採用閘極優先置程。此處所述的源極/汲極之製作方法採用凹陷的鰭狀物，但可由原位摻雜或佈植製作源極/汲極於摻雜的鰭狀物上，而不形成凹陷於鰭狀物中。
應理解的是，半導體裝置與其形成方法亦可包含額外層狀物如光阻層、遮罩層、擴散阻障層、蓋層、矽化物區、 蝕刻停止層、介電層、黏著層、與其他合適的層狀物。半導體裝置與方法亦可包含額外製程如光阻塗佈(比如旋轉塗佈)、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影光阻、沖洗、乾燥、硬烘烤、檢測、平坦化、化學機械研磨、濕式清潔、灰化、及/或其他可行製程。
應理解的是，p型場效電晶體裝置亦可整合至形成n型場效電晶體裝置的製程中。應理解的是，基板可包含多個層狀物(如導電層、半導體層、絕緣層)，及/或多個結構(如摻雜區或井區、鰭狀物、源極/汲極區、隔離區、淺溝槽隔離結構、閘極結構、內連線線路、通孔、與其他合適結構)形成於基板之中及/或之上。多個層狀物及/或結構用於製作半導體裝置與積體電路。在此處所述的方法其步驟與圖式中，基板亦可包含額外材料形成其上及/或其中。
如第3A至8F圖所示的這些實施例，含矽鍺鰭狀物330的輕摻雜源極/汲極區798可具有改良的摻質特性。由於半導體合金膜210其具有較低鍺含量的下側部份212形成含矽鍺鰭狀物330，擴散至含矽鍺鰭狀物330的下側部份212中的硼增加。舉例來說，含矽鍺鰭狀物的下側部份可包含來自摻雜的源極/汲極790的擴散摻質，以形成輕摻雜源極/汲極區798。擴散至上側部份214與下側部份212中的摻質，可在含矽鍺鰭狀物330上形成較一致的輕摻雜源極/汲極區798。這是因為摻質濃度較不易受閘極結構360(包含閘極優先製程形成的閘極結構、虛置閘極結構、或置換閘極結構)的遮蔽效應影響。因此鰭狀場效電晶體裝置的臨界電壓變異較少。在這些實施例中，底 部的輕摻雜源極/汲極區798B的摻質增加，因此可降低源極/汲極電阻。
在這些實施例中，藉由應變誘發的摻雜源極/汲極790，可提供部份應變或完全應變的通道215。在這些實施例中，通道215與摻雜源極/汲極790包含矽與鍺，其中摻雜的源極/汲極790含有較多的鍺含量，以誘發通道215中的部份或完全應變。
在這些實施例中，摻雜的源極/汲極790與含矽鍺鰭狀物330之間可具有改良的界面，並改良電晶體特性。在這些實施例中，使含矽鍺鰭狀物330凹陷，並形成摻雜的源極/汲極790於凹陷的含矽鍺鰭狀物330上，可降低源極/汲極電阻。
在這些實施例中，若含矽鍺鰭狀物330具有漸變的鍺含量，則可省略形成輕摻雜源極/汲極區的佈植步驟。如此一來，可避免通道215中的含矽鍺鰭狀物330其頂部的摻質濃度過高，以減少短通道效應。
在這些實施例中，半導體裝置包括：基板，具有n型摻雜的井結構；以及磊晶矽鍺鰭狀物，形成於n型摻雜的井結構上。磊晶矽鍺鰭狀物具有下側部份與上側部份，其中下側部份的鍺含量小於上側部份的鍺含量。通道位於磊晶矽鍺鰭狀物中。輕摻雜源極/汲極區，由磊晶矽鍺鰭狀物所形成。
在一實施例中，上述半導體裝置之上側部份的鍺含量介於約20%至約40%之間。
在一實施例中，上述半導體裝置之下側部份的鍺含量介於約10%至約30%之間。
在一實施例中，上述半導體裝置之下側部份的鍺含量自下側部份的底部朝下側部份的頂部增加。
在一實施例中，上述半導體裝置之下側部份中的鍺含量係逐漸增加。
在一實施例中，上述半導體裝置之下側部份中的鍺含量係階狀增加，且一或多個階狀的增加量大於或等於5%
在一實施例中，上述半導體裝置之下側部份的高度大於上側部份的高度。
在這些實施例中，半導體裝置包括：磊晶矽鍺鰭狀物，形成於基板上，磊晶矽鍺鰭狀物具有下側部份與上側部份，其中下側部份的鍺含量小於上側部份的鍺含量；通道，由磊晶矽鍺鰭狀物所形成；閘極，形成於磊晶矽鍺鰭狀物上；以及摻雜的源極/汲極，形成於靠近通道處。
在一實施例中，上述半導體裝置包括輕摻雜源極/汲極區形成於磊晶矽鍺鰭狀物的下側部份中，且其形成方法為來自摻雜源極/汲極的摻質擴散。
在一實施例中，上述半導體裝置包括輕摻雜源極/汲極區形成於磊晶矽鍺鰭狀物的上側部份中，且其形成方法為來自摻雜源極/汲極的摻質擴散。
在一實施例中，上述半導體裝置包括輕摻雜源極/汲極區形成於磊晶矽鍺鰭狀物的頂部的上側部份中，且其形成方法為佈植。
在一實施例中，上述半導體裝置之磊晶矽鍺鰭狀物的下側部份與上側部份的高度比例介於1：1至約10：1之間。
在一實施例中，上述半導體裝置之摻雜的源極/汲極包括鍺含量介於約30%至約50%的底層，以及鍺含量介於約50%至約70%的頂層。
在一實施例中，上述半導體裝置之摻雜的源極/汲極摻雜有硼或銻。
在一實施例中，上述半導體裝置之摻雜的源極/汲極包括三層或更多層。
在一實施例中，上述半導體裝置之摻雜的源極/汲極包括第一層、第一層上的第二層、與第二層上的第三層，其中第三層中的摻質濃度大於第二層中的摻質濃度，且第二層中的摻質濃度大於第一層中的摻質濃度。
在一實施例中，上述半導體裝置之摻雜的源極/汲極的鍺含量自摻雜的源極/汲極底部朝摻雜的源極/汲極頂部增加。
在這些實施例中，半導體裝置的形成方法包括：形成磊晶矽鍺鰭狀物於n型井結構上。磊晶矽鍺鰭狀物具有下側部份與上側部份。下側部份的鍺含量低於上側部份的鍺含量。形成虛置閘極結構於磊晶矽鍺鰭狀物上。形成摻雜的源極/汲極，且摻雜的源極/汲極靠近通道。自摻雜的源極/汲極擴散摻質至磊晶矽鍺鰭狀物中，以形成輕摻雜源極/汲極區。
在一實施例中，上述方法改變沉積參數以形成磊晶矽鍺鰭狀物的較大鍺含量，且沉積參數為基板加熱器溫度、壓力、與鍺前驅物與矽前驅物之間的氣體流速比例。
在一實施例中，上述方法中磊晶矽鍺鰭狀物的較大 鍺含量之形成方法，係磊晶沉積的第一沉積溫度介於約500℃至約750℃之間，而第二沉積沉積溫度介於約700℃至約800℃之間。
在這些實施例中，半導體裝置包括：基板，具有n型摻雜的井結構；以及磊晶矽鍺鰭狀物，形成於n型摻雜的井結構上。磊晶矽鍺鰭狀物具有下側部份與上側部份，其中下側部份的鍺含量小於上側部份的鍺含量。通道由磊晶矽鍺鰭狀物形成。輕摻雜源極/汲極區由磊晶矽鍺鰭狀物所形成。輕摻雜源極/汲極區靠近通道。
在這些實施例中，半導體裝置包括：基板，具有n型井結構；磊晶矽鍺鰭狀物，形成n型井結構上。磊晶矽鍺鰭狀物具有下側部份與上側部份。下側部份的鍺含量小於上側部份的鍺含量。通道由磊晶矽鍺鰭狀物所形成。閘極形成於磊晶矽鍺鰭狀物上。摻雜的源極/汲極形成於靠近通道處。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體裝置，包括：一基板，具有一n型摻雜的井結構；一磊晶矽鍺鰭狀物，形成於該n型摻雜的井結構上，且該磊晶矽鍺鰭狀物具有一下側部份與一上側部份，其中該下側部份的鍺含量小於該上側部份的鍺含量；一通道，位於該磊晶矽鍺鰭狀物中；以及一輕摻雜源極/汲極區，由該磊晶矽鍺鰭狀物所形成。
TW107125329A 2017-11-29 2018-07-23 半導體裝置及其製造方法 TWI816685B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592264P 2017-11-29 2017-11-29
US62/592,264 2017-11-29
US15/922,681 2018-03-15
US15/922,681 US10510889B2 (en) 2017-11-29 2018-03-15 P-type strained channel in a fin field effect transistor (FinFET) device

Publications (2)

Publication Number Publication Date
TW201926570A true TW201926570A (zh) 2019-07-01
TWI816685B TWI816685B (zh) 2023-10-01

Family

ID=66632671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125329A TWI816685B (zh) 2017-11-29 2018-07-23 半導體裝置及其製造方法

Country Status (3)

Country Link
US (5) US10510889B2 (zh)
CN (1) CN109841680A (zh)
TW (1) TWI816685B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809411B (zh) * 2020-09-29 2023-07-21 台灣積體電路製造股份有限公司 積體電路結構及其製造方法
TWI819341B (zh) * 2020-08-07 2023-10-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084063B2 (en) * 2014-06-23 2018-09-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10879124B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form a fully strained channel region
US10629749B2 (en) 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium
US10643906B2 (en) * 2017-12-15 2020-05-05 Micron Technology, Inc. Methods of forming a transistor and methods of forming an array of memory cells
TWI782941B (zh) 2018-01-11 2022-11-11 聯華電子股份有限公司 製作ｐ型場效電晶體的方法
US10644138B2 (en) * 2018-08-14 2020-05-05 International Business Machines Corporation Fin field-effect transistors with enhanced strain and reduced parasitic capacitance
US11626507B2 (en) * 2018-09-26 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing FinFETs having barrier layers with specified SiGe doping concentration
US11038042B2 (en) * 2019-03-06 2021-06-15 International Business Machines Corporation Forming gate last vertical FET with self-aligned spacers and junctions
US11373870B2 (en) 2019-06-27 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device including performing thermal treatment on germanium layer
US11424347B2 (en) * 2020-06-11 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
TW202208659A (zh) * 2020-06-16 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積含硼之矽鍺層的方法
US11469305B2 (en) * 2020-07-22 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain structure for semiconductor device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7579617B2 (en) * 2005-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device and production method thereof
JP2007157788A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体装置
JP5100137B2 (ja) * 2007-01-26 2012-12-19 株式会社東芝 半導体装置の製造方法および半導体装置
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
US7863201B2 (en) * 2008-03-24 2011-01-04 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance
US8482073B2 (en) * 2010-03-25 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including FINFETs and methods for forming the same
JP2011040458A (ja) * 2009-08-07 2011-02-24 Renesas Electronics Corp 半導体装置およびその製造方法
US8022488B2 (en) * 2009-09-24 2011-09-20 International Business Machines Corporation High-performance FETs with embedded stressors
US8940589B2 (en) * 2010-04-05 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Well implant through dummy gate oxide in gate-last process
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
US8367498B2 (en) * 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US20130011984A1 (en) * 2011-07-07 2013-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Using Hexachlorodisilane as a Silicon Precursor for Source/Drain Epitaxy
US8962400B2 (en) * 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8987824B2 (en) * 2011-11-22 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate semiconductor devices
US8896066B2 (en) * 2011-12-20 2014-11-25 Intel Corporation Tin doped III-V material contacts
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9299840B2 (en) 2013-03-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9425296B2 (en) * 2013-09-09 2016-08-23 Qualcomm Incorporated Vertical tunnel field effect transistor
US9245882B2 (en) 2013-09-27 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with gradient germanium-containing channels
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US10008383B2 (en) * 2014-03-10 2018-06-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9876114B2 (en) * 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
US9564489B2 (en) 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US20170025509A1 (en) * 2015-07-24 2017-01-26 International Business Machines Corporation Strained silicon germanium fin with controlled junction for finfet devices
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9793404B2 (en) 2015-11-30 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon germanium p-channel FinFET stressor structure and method of making same
JP2018073971A (ja) * 2016-10-28 2018-05-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI819341B (zh) * 2020-08-07 2023-10-21 台灣積體電路製造股份有限公司 半導體結構及其形成方法
TWI809411B (zh) * 2020-09-29 2023-07-21 台灣積體電路製造股份有限公司 積體電路結構及其製造方法
US11728212B2 (en) 2020-09-29 2023-08-15 Taiwan Semicondcutor Manufacturing Company, Ltd. Integrated circuit structure and manufacturing method thereof

Also Published As

Publication number Publication date
US11817499B2 (en) 2023-11-14
US11404574B2 (en) 2022-08-02
US20210175359A1 (en) 2021-06-10
US20190165175A1 (en) 2019-05-30
US10930781B2 (en) 2021-02-23
TWI816685B (zh) 2023-10-01
US10510889B2 (en) 2019-12-17
CN109841680A (zh) 2019-06-04
US20230378359A1 (en) 2023-11-23
US20200111911A1 (en) 2020-04-09
US20220352374A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
TWI816685B (zh) 半導體裝置及其製造方法
TWI685035B (zh) 場效電晶體的製造方法及積體電路結構
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
US10037924B2 (en) Fin-FET device and fabrication method thereof
TWI780187B (zh) 半導體裝置的形成方法與包含ｐ型場效電晶體結構的半導體裝置
US8841191B2 (en) Semiconductor device and method of manufacturing same
CN111223936A (zh) 半导体装置与其形成方法
CN105280707A (zh) 半导体结构及其制造方法
TW201944599A (zh) 半導體結構
TW202011518A (zh) 半導體裝置的形成方法
TW202008433A (zh) 半導體裝置的形成方法
US9761721B2 (en) Field effect transistors with self-aligned extension portions of epitaxial active regions
US9595597B1 (en) Semiconductor device including dual spacer and uniform epitaxial buffer interface of embedded SiGe source/drain
US11482620B2 (en) Interfacial layer between Fin and source/drain region
TWI632615B (zh) 鰭型電晶體之源汲區中的共形緩衝層
US11348999B2 (en) Nanosheet semiconductor devices with sigma shaped inner spacer
TW202207282A (zh) 設置接觸插塞的不對稱磊晶區域
TWI785580B (zh) 具波浪狀部分與非波浪狀部分之混合式磊晶區域的鰭式場效電晶體
KR20010064119A (ko) 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법
KR20090045712A (ko) 반도체 소자의 제조방법