TW201921457A - 具有氧化物覆蓋及間隔層之記憶體單元以保護浮動閘極免受源極植入 - Google Patents

具有氧化物覆蓋及間隔層之記憶體單元以保護浮動閘極免受源極植入

Info

Publication number
TW201921457A
TW201921457A TW107132355A TW107132355A TW201921457A TW 201921457 A TW201921457 A TW 201921457A TW 107132355 A TW107132355 A TW 107132355A TW 107132355 A TW107132355 A TW 107132355A TW 201921457 A TW201921457 A TW 201921457A
Authority
TW
Taiwan
Prior art keywords
floating gate
oxide
polycrystalline silicon
spacer layer
memory cell
Prior art date
Application number
TW107132355A
Other languages
English (en)
Inventor
梅爾 海馬斯
波麥 陳
貴格 斯托
詹姆士 沃爾斯
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW201921457A publication Critical patent/TW201921457A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明揭示一種形成一記憶體單元(例如快閃記憶體單元)之方法，其可包含(a)將多晶矽沈積於一基板上方，(b)將一遮罩沈積於該多晶矽上方，(c)在該遮罩中蝕刻一開口以曝露該多晶矽之一表面，(d)使一浮動閘極氧化物生長於曝露多晶矽表面處，(e)將額外氧化物沈積於該浮動閘極氧化物上方，使得該浮動閘極氧化物及額外氧化物共同界定一氧化物覆蓋，(f)移除鄰近該氧化物覆蓋之遮罩材料，(g)蝕刻掉未由該氧化物覆蓋覆蓋之該多晶矽的部分，其中該多晶矽之一剩餘部分界定一浮動閘極，及(h)將一間隔層沈積於該氧化物覆蓋及浮動閘極上方。該間隔層可包含在該浮動閘極之至少一向上指向尖端區域上方對準之一屏蔽區域，其幫助保護此(等)尖端區域免受一後續源極植入程序影響。

Description

具有氧化物覆蓋及間隔層之記憶體單元以保護浮動閘極免受源極植入
本發明係關於記憶體單元(例如包含具有一氧化物覆蓋(例如平頂氧化物覆蓋)之至少一浮動閘極及上覆間隔層以保護該浮動閘極免受一源極植入程序影響之一快閃記憶體單元)及對應方法。
特定記憶體單元(例如快閃記憶體單元)包含透過一或多個程式/擦除閘極、字線或(若干)其他導電元件程式化及擦除之至少一浮動閘極。一些記憶體單元使用延伸於一浮動閘極上方之一共同程式/擦除閘極以程式化及擦除該單元。在一些實施方案中，浮動閘極由一多晶矽1層形成，而程式/擦除閘極由在橫向方向上與下伏多晶矽1浮動閘極部分地重疊之一多晶矽2層形成。就一些記憶體單元而言，製造程序包含使一足球形狀氧化物形成於多晶矽1浮動閘極上方之一浮動閘極熱氧化程序，如下文所討論。
圖1繪示包含一多晶矽1浮動閘極14及形成於一基板12上方之一上覆足球形狀氧化物區域(「足球氧化物」) 16及部分地延伸於浮動閘極14上方之一多晶矽2閘極18 (例如一字線、擦除閘極或共同程式/擦除閘極)之一實例性記憶體單元10A (例如一快閃記憶體單元)之一部分截面圖。足球氧化物16藉由浮動閘極14上之一熱氧化程序形成於浮動閘極14上方，其界定浮動閘極14之邊緣處之向上指向尖端15。此等FG尖端15之一或多者可界定至相鄰程式/擦除閘極之一導電耦合。例如，圖1中所展示之FG 14之右側上之FG尖端15可界定至相鄰多晶矽2閘極18之一導電耦合。
在形成浮動閘極14及足球氧化物16之後，可執行一源極摻雜劑植入，其由浮動閘極14之橫向邊緣自對準，其後接著使源極摻雜劑向外擴散使得所得源極區域部分地延伸於浮動閘極14下方之一退火程序，如圖1中所展示。然而，在源極摻雜劑植入期間，摻雜劑之一部分可穿透足球氧化物16及進入下伏浮動閘極14中，其可導致一或多個浮動閘極尖端15之一消光或鈍化(例如在後續氧化步驟(其中浮動閘極14中所吸收之摻雜劑促進浮動閘極尖端15之氧化)之後)。該(等)浮動閘極尖端15之此消光或鈍化可降低記憶體單元10A之擦除及/或程式化操作之效率。
圖2A及圖2B繪示在包含多個浮動閘極之一習知快閃記憶體單元之一習知製造程序期間之選定時間處取得之實例性截面。如圖2A中所展示，一多晶矽1層30可沈積於一矽基板上方。接著，可使用已知技術沈積及圖案化一氮化物層以形成一硬遮罩32。接著，如圖2B中所展示，可執行一浮動閘極氧化程序，其在透過氮化物遮罩32曝露之多晶矽1層30之區域上方形成一足球氧化物16(其隨後界定浮動閘極14)。隨後，可移除氮化物遮罩32，其後接著一電漿蝕刻以移除未由各足球氧化物16覆蓋之多晶矽1層30之部分，其界定各浮動閘極14之橫向延伸部。取決於特定實施方案，此可其後接著一多晶矽2層之一源極植入及/或形成(例如以形成一字線、擦除閘極、耦合閘極等等)。
圖3繪示包含兩個隔開浮動閘極14、形成於各浮動閘極14上方之一字線20及形成於該兩個浮動閘極之間且在該兩個浮動閘極下橫向延伸之一源極區域及位於單元之各側上之一位元線18 (其等之各者可由一位元線接點接觸)之一實例性鏡像記憶體單元10B (例如一SuperFlash ESF1單元)。在此單元中，源極可在(例如)藉由一HVII植入及後續擴散程序形成字線20之後形成。在源極植入期間，保護形成與各自字線20之導電耦合之浮動閘極尖端15A免受藉由上覆字線20之源極摻雜劑影響。內部浮動閘極尖端15B相對未受足球氧化物16保護且可因此由摻雜劑消光或鈍化且隨後氧化，如上文所討論。然而，內部浮動閘極尖端15B不用於導電耦合且因此浮動閘極尖端15B之消光/鈍化一般不影響單元之操作。
其他類型之單元包含一閘極或將內部浮動閘極尖端15B用於至浮動閘極14之導電耦合形成於源極區域上方之其他操作性結構(例如圖4中所展示之單元)。
圖4繪示包含兩個隔開浮動閘極14、形成於各浮動閘極14上方之一字線20及形成於兩個浮動閘極14之間且延伸於兩個浮動閘極14上方(使得可解耦合至每一各自浮動閘極14之程式及擦除耦合)之一共同擦除閘極或「耦合閘極」22及形成於共同擦除閘極下之一源極區域之另一實例性鏡像記憶體單元10B (例如一SuperFlash ESF1+單元)。包含擦除閘極可(例如)藉由提供較低操作電壓及增強可擴縮性而改良圖3中所展示之單元。字線20及擦除閘極22可同時由一共同多晶矽層形成。使用此單元結構，由於尖端可僅由足球氧化物16保護，因此在形成字線20及擦除閘極22之前植入源極區域可導致所有浮動閘極尖端15A及15B之消光/鈍化。替代地，在形成字線20及擦除閘極22之後植入源極區域可需要一非常高電能植入以穿透擦除閘極22及進入基板12中。此高電能植入通常係昂貴且亦可導致浮動閘極尖端15A及/或15B之消光/鈍化。
所提出之在形成字線及擦除閘極之前執行之一源極植入期間保護浮動閘極尖端之一技術涉及修改典型源極植入遮罩使得植入物稍遠離該(等)浮動閘極邊緣。然而，此技術存在缺點。第一，此類型之記憶體單元之定比大體上歸因於光微影限制而受限。例如，空間必須足夠大以針對源極植入而可靠地開放。第二，源極植入遮罩之覆蓋對準通常係不完善的，其將不對稱性引入單元對中。
本發明之一些實施例提供形成於一浮動閘極結構上方之一氧化物覆蓋，及形成於在一後續源極植入程序期間有助於保護該浮動閘極(特定言之該浮動閘極之至少一向上指向尖端區域)之形成於該氧化物覆蓋上方之一間隔層(例如氮化物間隔件)及對應製造方法。在一些實施例中，該氧化物覆蓋在垂直方向上相對較厚且(例如)由於一CMP程序而具有一平頂。
一些實施例提供併入此等浮動閘極/氧化物覆蓋結構之記憶體單元(例如包含一對浮動閘極、形成於各浮動閘極上方之一字線及形成該等浮動閘極之間及該源極區域上方之一共同擦除/耦合閘極之一非揮發性記憶體單元(例如快閃記憶體單元))及對應製造方法。一對浮動閘極/氧化物覆蓋可形成於一基板上方，其後接著形成於該等氧化物覆蓋上方之一間隔層，其後接著一源極植入(在形成該等字線及擦除/耦合閘極之前)以在該對浮動閘極之間形成一源極區域。該間隔層有助於保護該等向上指向尖端免受該源極植入影響以藉此減少或消除導致許多習知單元之該等尖端之消光或圓化。接著，該等字線及擦除/耦合閘極可形成於該結構上方(例如沈積及蝕刻一多晶矽2層)。
在一些實施例中，該等記憶體單元可為由總部位於2355 W Chandler Blvd, Chandler, AZ 85224之Microchip Technology Inc.生產之SuperFlash非揮發性記憶體單元或其變體(例如包含形成於該等浮動閘極之間之一擦除/耦合閘極之ESF1型單元或其變體)。
相關專利申請案 本申請案主張2017年9月27日申請之共同擁有之美國臨時專利申請案第62/564,174號之優先權，該案之全部內容為了所有目的以引用的方式併入本文中。
圖5繪示根據本發明之一實施例之包含具有一上覆平頂氧化物區域之一平頂浮動閘極之一實例性記憶體單元100之一截面。記憶體單元100包含形成於一基板102上方之一浮動閘極104及形成於浮動閘極104上方之一平頂氧化物區域或「氧化物覆蓋」 106及形成於浮動閘極104/氧化物106結構上方之一間隔層108 (例如氮化物層)。平頂氧化物區域106可藉由使一「足球氧化物」形成於一浮動閘極結構上方及一後續氧化物沈積及處理以(例如)使用下文所討論之圖6A至圖6F中所展示之程序或其他類似或適合程序共同界定一平頂氧化物區域106而形成。在一些實施例中，與下文參考圖6F更詳細討論之下伏浮動閘極104相比，氧化物區域106可相對較厚(在垂直方向上)。
歸因於浮動閘極結構之形狀，間隔層18可包含在浮動閘極尖端15上方對準之大體上垂直延伸區域108A。在一源極植入或其他相關摻雜劑植入程序期間，此等垂直延伸間隔層區域108A連同厚氧化物覆蓋106可有助於保護下伏浮動閘極尖端15免於接收摻雜劑，其可防止或降低源自摻雜程序(例如在一後續氧化程序之後)(例如如上文在[先前技術]節中所討論)之浮動閘極尖端15之任何消光或鈍化的程度。另外，氧化物覆蓋106及間隔件108可藉由允許源極植入自對準於浮動閘極來避免任何單一不對稱問題。
圖5中所展示之實例性結構可被應用或併入任何適合記憶體單元(例如SuperFlash或具有一或多個浮動閘極104之其他快閃記憶體單元)中。例如，下文所討論之圖7A及圖7B繪示一實例性程序，其用於形成一快閃記憶體單元，包含形成一對經形成為如圖5中所展示之浮動閘極，且接著執行一HVII源極植入，其中各自間隔層區域108A添加保護至下伏浮動閘極尖端15免受摻雜程序影響。
圖6A至圖6F繪示根據本發明之一實施例之用於形成圖5中所展示之平頂動浮動閘極結構之一實例性程序。
如圖6A中所展示，一閘極氧化物層202可生長或以其他方式形成於一晶圓基板202上。在進一步處理之後，將界定一浮動閘極之一多晶矽層204可係沈積於閘極氧化物202上方。一遮罩層206可係沈積於多晶矽層204上方，且遮罩層206可經圖案化及蝕刻以界定曝露多晶矽層204之一頂面212之一開口210。在此實例性實施例中，遮罩層206包括氮化矽。
如圖6B中所展示，一浮動閘極氧化物220生長於氮化矽開口210中之多晶矽204的曝露表面212處。如所展示，浮動閘極氧化物220可生長為一卵形或足球形狀，且可因此稱為一「足球氧化物」。另外，浮動閘極氧化物220可部份地延伸於氮化矽區域206下方(例如如220A處所指示)。
如圖6C中所展示，浮動閘極氧化物(足球氧化物) 220上面及氮化矽區域206之間的區域可係藉由(例如)一HDP氧化物沈積來填充氧化物240。接著，可執行一化學機械平坦化(CMP)，以自氮化矽區域206之頂面移除氧化物，僅將HDP氧化物留在氮化矽區域206之間的開口中，如圖6C中所展示。浮動閘極氧化物(足球氧化物) 220及HDP氧化物240可共同界定一平頂氧化物區域或「覆蓋」240。
如圖6D中所展示，可藉由(例如)任何適合氮化物移除程序來移除氮化矽層206之剩餘部分。
如圖6E中所展示，可執行一浮動閘極蝕刻以移除未由氧化物區域240覆蓋之多晶矽層204的區域，且藉此界定在浮動閘極結構244之橫向邊緣或圓周處具有向上指向尖端區域246之一浮動閘極結構244。在包含浮動閘極244之記憶體單元的操作期間，此等浮動閘極尖端區域246之一或多者可界定至一相鄰閘極、字線等等之一導電路徑。在一些實施例中，浮動閘極蝕刻可包括一電漿蝕刻程序。
如圖6F中所展示，一間隔膜或層250 (例如一氮化矽間隔膜)可沈積於結構上方。歸因於浮動閘極244及上覆平頂氧化物區域240之形狀，間隔層250可界定一垂直延伸區域或在各浮動閘極尖端區域246上方對準之「屏蔽區域」250A。如上文關於圖5所討論，在一後續摻雜劑植入(例如一HVII源極植入)期間，此等垂直延伸區域250A可對下伏浮動閘極尖端246添加保護以抵禦摻雜，其可防止或減少在習知製造程序期間通常導致之浮動閘極尖端246之消光。在一些實施例中，間隔層250可在摻雜劑植入之後移除。在其他實施例中，間隔層250可保留在適當位置。
參考圖6F，在一些實施例中，可執行程序使得與下伏浮動閘極244相比，氧化物覆蓋240相對較厚(在垂直高度方向上)。例如，在一些實施例中，氧化物覆蓋240之一最大厚度或高度HOC 大於浮動閘極244之一最大厚度或高度HFG 。在一些實施例中，氧化物覆蓋高度HOC 係浮動閘極高度HFG 之至少1.5倍。在特定實施例中，氧化物覆蓋高度HOC 係浮動閘極高度HFG 之至少2倍。
參考圖6F，在一些實施例中，可執行程序使得HSR 處所指示之間隔層250之各屏蔽區域250A之一垂直高度大於WSR 處所指示之各自屏蔽區域250A之一橫向寬度。在一些實施例中，屏蔽區域高度HSR 係屏蔽區域寬度WSR 之至少1.5倍。在一些實施例中，屏蔽區域高度HSR 係屏蔽區域寬度WSR 之至少2倍。在一些實施例中，屏蔽區域高度HSR 係屏蔽區域寬度WSR 之至少3倍。
圖7展示根據本發明之一實施例之用於形成具有如圖5中所展示之一保護氮化物間隔件之平頂動浮動閘極結構及執行一源極植入之一實例性程序流程300。在302處，對一晶圓基板之一頂面執行一閘極清除及及氧化。在304處，將一FG多晶矽(多晶矽1)層沈積於該基板上方。在306處，執行一FG多晶矽植入。在308處，執行一FG氮化物清除及沈積。在310處，形成及圖案化一FG光阻劑且執行一FG氮化物蝕刻。在312處，執行一光阻剝除。在314處，清除該結構及執行一FG氧化。
在316處，在浮動閘極結構上方執行一HDP氧化物沈積，其中一選定氧化物厚度在(例如) 1000Å至2500Å之範圍內或1300Å至2000Å之範圍內或1500Å至1800Å之範圍內。在318處，執行一FG氧化物CMP (例如至留下約1200Å之氮化物層之一深度)。在320處，可執行一FG氮化物移除(例如一乾式或濕式移除程序)。在一實施例中，例如，執行一電漿蝕刻以移除約1200Å氮化物厚度。在322處，形成及圖案化一光阻劑(例如多晶矽氧化物多晶矽或「POP」光阻劑)且執行一FG蝕刻。在324處，執行一光阻剝除。
在326處，清除該結構及執行一第二閘極氧化物氧化。在328處，執行一穿隧氧化物沈積(HTO)。在330處，執行一HTO退火。在332處，形成一中等電壓(MV)閘極氧化物光阻劑。在334處，剝除該光阻劑，且清除該結構。在一些實施例中，可執行一氧化物「沾取(dip out)」程序以(例如)使用氫氟酸移除剩餘氧化物，留下裸矽表面以待再次氧化。
在336處，執行一MV閘極氧化。在338處，沈積一FG間隔件氮化物。在340處，可蝕刻該FG間隔件氮化物。在342處，可沈積、圖案化及蝕刻一源極光阻劑以保護該結構之選定區域，且執行一HVII源極植入。如上文所討論，FG氮化物間隔件可包含在浮動閘極之上角或尖端上方對準之垂直延伸區域，其充當保護以免HVII摻雜劑穿透進入FG多晶矽中之屏蔽以藉此維持浮動閘極尖端之敏銳度。接著，可執行一光阻剝除。在344處，可移除該FG氮化物間隔件以供該單元之後續處理。例如，一穿隧氧化物層可生長於結構上方，其後接著沈積及蝕刻一多晶矽2層以形成一字線、擦除閘極及/或其他程式或擦除節點。
圖8A及圖8B繪示根據本發明之一實施例之用於形成具有一對浮動閘極、一對字線及經形成於浮動閘極之間及源極區域上方之一共同擦除/耦合閘極(包含圖6A至圖6F及/或圖7中所展示之技術)之一快閃記憶體單元之一實例性程序的步驟。
如圖8A中所展示，具有上覆平頂氧化物區域440之一對浮動閘極444經形成於一基板400上方，且(例如)使用本文所揭示之技術之任何者將一間隔層(例如氮化矽層)450沈積於平頂浮動閘極結構上方。接著，可如所展示執行一源極植入(例如HVII植入)以界定一源極區域(例如在透過基板擴散源極摻雜劑之後)。如上文所討論，在浮動閘極尖端446上方對準之間隔層區域450A可有助於保護浮動閘極尖端446免受源極植入影響，其可防止或減少浮動閘極尖端446之一消光，如上文所討論。
如圖8A中所展示，具有上覆平頂氧化物區域440之一對浮動閘極444經形成於一基板400上方，且(例如)使用本文所揭示之技術之任何者將一間隔層(例如氮化矽層)450沈積於平頂浮動閘極結構上方。接著，可如所展示執行一源極植入(例如HVII植入)以界定一源極區域(例如在透過基板擴散源極摻雜劑之後)。如上文所討論，在浮動閘極尖端446上方對準之間隔層區域450A連同厚氧化物覆蓋440可保護浮動閘極尖端446免受源極植入影響，其可防止或減少浮動閘極尖端446之一消光，如上文所討論。
如圖8B中所展示，在移除氮化物間隔層450之後，一多晶矽層(例如多晶矽2層)可經沈積及蝕刻，以界定各浮動閘極444之一外側/邊緣上方之一各自字線(WL)及浮動閘極之內邊緣上方及下伏源極區域上方之一擦除閘極或「耦合閘極」(EG/CG)。圖8B中所展示之結構可界定或與總部位於2355 W Chandler Blvd, Chandler, AZ 85224之Microchip Technology Inc.生產之一SuperFlash記憶體單元(例如一SuperFlash EFS1+單元或EFS1擦除單元)相關聯。依此方式，源極植入可係在形成多晶矽2層(例如包含字線WL及/或一擦除/耦合閘極)之前執行。此可允許一較低源極植入能量，且亦允許針對可變寬度之一間隔件的程序調整。允許控制此等程序參數亦可增加每一各自浮動閘極下面之源極植入擴散長度(例如橫向擴散距離)的控制，以藉此控制所得記憶體單元的一或多個操作參數。
10A‧‧‧記憶體單元
10B‧‧‧鏡像記憶體單元
12‧‧‧基板
14‧‧‧多晶矽1浮動閘極
15‧‧‧向上指向尖端/浮動閘極(FG)尖端
15A‧‧‧浮動閘極尖端
15B‧‧‧內部浮動閘極尖端
16‧‧‧上覆足球形狀氧化物區域/足球氧化物
18‧‧‧多晶矽2閘極/位元線
20‧‧‧上覆字線
30‧‧‧多晶矽1層
32‧‧‧硬遮罩/氮化物遮罩
100‧‧‧記憶體單元結構
102‧‧‧基板
104‧‧‧浮動閘極
106‧‧‧氧化物覆蓋/氧化物/平頂氧化物區域
108‧‧‧間隔層
108A‧‧‧間隔層區域
202‧‧‧閘極氧化物層
204‧‧‧多晶矽層
206‧‧‧遮罩層/氮化矽區域
210‧‧‧開口
212‧‧‧頂面
220‧‧‧浮動閘極氧化物
240‧‧‧氧化物
244‧‧‧浮動閘極
246‧‧‧向上指向尖端區域
250‧‧‧間隔膜/間隔層
250A‧‧‧垂直延伸區域
300‧‧‧程序流程
302‧‧‧對一晶圓基板之一頂面執行一閘極清除及及氧化
304‧‧‧將一FG多晶矽(多晶矽1)層沈積於該基板上方
306‧‧‧執行一FG多晶矽植入
308‧‧‧執行一FG氮化物清除及沈積
310‧‧‧形成及圖案化一FG光阻劑且執行一FG氮化物蝕刻
312‧‧‧執行一光阻剝除
314‧‧‧清除該結構及執行一FG氧化
316‧‧‧在浮動閘極結構上方執行一HDP氧化物沈積
318‧‧‧執行一FG氧化物CMP
320‧‧‧執行一FG氮化物移除
322‧‧‧形成及圖案化一光阻劑且執行一FG蝕刻
324‧‧‧執行一光阻剝除
326‧‧‧清除該結構及執行一第二閘極氧化物氧化
328‧‧‧執行一穿隧氧化物沈積(HTO)
330‧‧‧執行一HTO退火
332‧‧‧形成一中等電壓(MV)閘極氧化物光阻劑
334‧‧‧剝除該光阻劑，且清除該結構
336‧‧‧執行一MV閘極氧化
338‧‧‧沈積一FG間隔件氮化物
340‧‧‧蝕刻該FG間隔件氮化物
342‧‧‧沈積、圖案化及蝕刻一源極光阻劑以保護該結構之選定區域，且執行一HVII源極植入
344‧‧‧移除該FG氮化物間隔件以用於該單元之後續處理
400‧‧‧基板
440‧‧‧氧化物區域
444‧‧‧浮動閘極
446‧‧‧浮動閘極尖端
450‧‧‧氮化物間隔層
450A‧‧‧間隔層區域
HFG‧‧‧高度
HOC‧‧‧最大厚度/高度
HSR‧‧‧垂直高度
WSR‧‧‧橫向寬度
下文結合圖式描述本發明之實例性態樣，其中： 圖1繪示包含具有一上覆足球氧化物之一多晶矽1浮動閘極及延伸於浮動閘極上方之一多晶矽2閘極(例如一字線、擦除閘極或共同程式/擦除閘極)之一實例性記憶體單元(例如快閃記憶體單元)之一部分截面圖； 圖2A及圖2B繪示在包含多個浮動閘極之一習知快閃記憶體單元之一習知製造程序期間之選定時間處取得之實例性截面； 圖3繪示包含一對浮動閘極、形成於各浮動閘極上方之一字線及形成於浮動閘極之間且在浮動閘極下延伸之源極區域之一實例性鏡像記憶體單元； 圖4繪示包含一對浮動閘極、形成於各浮動閘極上方之一字線及延伸於兩個浮動閘極上方及源極區域上方之一共同擦除閘極或「耦合閘極」之另一實例性鏡像記憶體單元； 圖5繪示根據本發明之一實施例之包含具有一上覆平頂氧化物區域之一平頂浮動閘極之一實例性記憶體單元之一截面； 圖6A至圖6F繪示根據本發明之一實施例之用於形成具有如圖5中所展示之一保護氮化物間隔件之一平頂動浮動閘極結構之一實例性程序； 圖7展示根據本發明之一實施例之用於形成具有如圖5中所展示之一保護氮化物間隔件之平頂動浮動閘極結構及執行一源極植入之一實例性程序流程；及 圖8A及圖8B繪示根據本發明之一實施例之用於形成具有一對浮動閘極、一對字線及形成於浮動閘極之間及源極區域上方之一共同擦除/耦合閘極(包含圖6A至圖6F中所展示之技術)之一快閃記憶體單元之一實例性程序。

Claims (20)

  1. 一種形成一記憶體單元結構之方法，該方法包括： 使一多晶矽層形成於一基板上方； 將遮罩材料沈積於該多晶矽層上方； 在該遮罩材料中蝕刻一開口以曝露該多晶矽層之一頂面； 使一浮動閘極氧化物生長於該多晶矽層之該曝露頂面處； 將額外氧化物沈積於該遮罩材料中之該開口中及該浮動閘極氧化物上面，其中該浮動閘極氧化物及該額外氧化物共同界定一氧化物覆蓋； 移除鄰近該氧化物覆蓋之橫向側的遮罩材料；及 執行一浮動閘極蝕刻以移除未由該氧化物覆蓋覆蓋之該多晶矽層的部分，其中該多晶矽層之一剩餘部分界定一浮動閘極結構。
  2. 如請求項1之方法，其中該氧化物覆蓋經形成具有一平頂表面。
  3. 如請求項1之方法，其包括對該額外氧化物執行一化學機械平坦化(CMP)以界定該氧化物覆蓋之一平頂表面。
  4. 如請求項1之方法，其中： 該浮動閘極結構包含一向上指向浮動閘極尖端；且 該方法進一步包括將一間隔層沈積於該氧化物覆蓋及下伏浮動閘極結構上方，其中該間隔層包含在該向上指向浮動閘極尖端上方橫向對準之一屏蔽區域。
  5. 如請求項4之方法，其中該間隔層包括氮化矽。
  6. 如請求項4之方法，進一步包括執行用於在該基板中形成一源極區域之一源極植入，其中該間隔層之該屏蔽區域屏蔽該下伏浮動閘極尖端免受該源極植入影響。
  7. 如請求項4之方法，其中該間隔層之該屏蔽區域垂直延伸。
  8. 如請求項7之方法，其中該間隔層之該垂直延伸屏蔽區域之一垂直高度大於該屏蔽區域之一橫向寬度。
  9. 如請求項8之方法，其中該間隔層之該垂直延伸屏蔽區域之該垂直高度係該屏蔽區域之該橫向寬度的至少兩倍。
  10. 如請求項8之方法，其中該間隔層之該垂直延伸屏蔽區域之該垂直高度係該屏蔽區域之該橫向寬度的至少三倍。
  11. 如請求項7之方法，進一步包括在該源極植入之後使一擦除閘極形成於該基板中之該源極區域上方。
  12. 一種形成一記憶體單元結構之方法，該方法包括： 使一多晶矽層形成於一基板上方； 將遮罩材料沈積於該多晶矽層上方； 在該遮罩材料中蝕刻一對開口以曝露該多晶矽層之一對頂面區域； 使一浮動閘極氧化物生長於該多晶矽層之各曝露頂面區域處； 將額外氧化物沈積於該遮罩材料中之該對開口之各者中及每一各自浮動閘極氧化物上面，其中各浮動閘極氧化物及經沈積於該浮動閘極氧化物上方之該額外氧化物共同界定一氧化物覆蓋； 移除鄰近各氧化物覆蓋之橫向側之遮罩材料；及 執行一浮動閘極蝕刻以移除未由各氧化物覆蓋覆蓋之該多晶矽層之部分，其中該多晶矽層之剩餘部分界定一對隔開浮動閘極結構。
  13. 如請求項12之方法，其中各氧化物覆蓋經形成具有一平頂表面。
  14. 如請求項12之方法，其中： 該對浮動閘極結構之各者包含一向上指向浮動閘極尖端；且 該方法進一步包括將一間隔層沈積於該對氧化物覆蓋及下伏浮動閘極結構上方，其中該間隔層包含在各向上指向浮動閘極尖端上方橫向對準之一各自屏蔽區域。
  15. 如請求項14之方法，進一步包括在該對浮動閘極之間執行用於在該基板中形成一源極區域之一源極植入，其中該間隔層之該屏蔽區域屏蔽該下伏浮動閘極尖端免受該源極植入影響。
  16. 如請求項15之方法，進一步包括在該源極植入之後形成延伸於該基板中之該對浮動閘極上方及該源極區域上方之一擦除閘極。
  17. 一種記憶體單元結構，其包括： 一浮動閘極，其經形成於一基板上方； 一氧化物覆蓋，其經形成於該浮動閘極上方，該氧化物覆蓋具有比該下伏浮動閘極小之一橫向寬度，使得該氧化物覆蓋之一垂直延伸側壁在朝向該浮動閘極之一中心之一方向上自該下伏浮動閘極之一垂直延伸側壁偏移。
  18. 如請求項17之記憶體單元結構，其中該氧化物覆蓋具有一平頂表面。
  19. 如請求項17之記憶體單元結構，其中該氧化物覆蓋包含： 一平頂表面；及 一非扁平底面，其與該浮動閘極之一頂面接觸。
  20. 如請求項17之記憶體單元結構，進一步包括經形成於該氧化物覆蓋及下伏浮動閘極上方之一間隔層，其中該間隔層包含在該浮動閘極之一向上指向尖端區域上方橫向對準之一屏蔽區域，該屏蔽區域經組態以在一摻雜劑植入程序期間保護該浮動閘極尖端區域。
TW107132355A 2017-09-27 2018-09-14 具有氧化物覆蓋及間隔層之記憶體單元以保護浮動閘極免受源極植入 TW201921457A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762564174P 2017-09-27 2017-09-27
US62/564,174 2017-09-27
US16/110,330 2018-08-23
US16/110,330 US10546947B2 (en) 2017-09-27 2018-08-23 Memory cell with oxide cap and spacer layer for protecting a floating gate from a source implant

Publications (1)

Publication Number Publication Date
TW201921457A true TW201921457A (zh) 2019-06-01

Family

ID=65808263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132355A TW201921457A (zh) 2017-09-27 2018-09-14 具有氧化物覆蓋及間隔層之記憶體單元以保護浮動閘極免受源極植入

Country Status (5)

Country Link
US (1) US10546947B2 (zh)
CN (1) CN111033694B (zh)
DE (1) DE112018004327T5 (zh)
TW (1) TW201921457A (zh)
WO (1) WO2019067575A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10861550B1 (en) * 2019-06-06 2020-12-08 Microchip Technology Incorporated Flash memory cell adapted for low voltage and/or non-volatile performance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365056B (en) * 1997-10-13 1999-07-21 United Microelectronics Corp Flash memory cell structure with split-gate and manufacturing method thereof
US5972753A (en) 1997-12-04 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of self-align cell edge implant to reduce leakage current and improve program speed in split-gate flash
US5858840A (en) 1997-12-22 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash
US5970371A (en) * 1998-07-06 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM
US6380030B1 (en) 1999-04-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Implant method for forming Si3N4 spacer
US6093608A (en) * 1999-04-23 2000-07-25 Taiwan Semiconductor Manufacturing Company Source side injection programming and tip erasing P-channel split gate flash memory cell
US6159801A (en) 1999-04-26 2000-12-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6333228B1 (en) 2000-03-24 2001-12-25 Taiwan Semiconductor Manufacturing Company Method to improve the control of bird's beak profile of poly in split gate flash
TW480676B (en) * 2001-03-28 2002-03-21 Nanya Technology Corp Manufacturing method of flash memory cell
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
KR100558001B1 (ko) * 2003-09-23 2006-03-06 삼성전자주식회사 스페이서 산화공정을 이용한 분리 게이트 플래쉬 메모리셀 제조 방법들
US7214589B2 (en) * 2004-03-18 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell and methods for fabricating same
JP2006253685A (ja) * 2005-03-07 2006-09-21 Samsung Electronics Co Ltd スプリットゲート不揮発性メモリ装置及びそれの形成方法
US7951670B2 (en) * 2006-03-06 2011-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell with split gate structure and method for forming the same
US7785966B2 (en) * 2006-12-21 2010-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
US8557696B2 (en) * 2010-12-31 2013-10-15 Waferteh, LLC Split gate flash cell and method for making the same
US8435856B2 (en) * 2011-03-01 2013-05-07 Wafertech, Llc Floating gate flash cell device and method for partially etching silicon gate to form the same
JP6568751B2 (ja) * 2015-08-28 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10546947B2 (en) 2020-01-28
WO2019067575A1 (en) 2019-04-04
CN111033694B (zh) 2023-08-01
DE112018004327T5 (de) 2020-05-14
US20190097027A1 (en) 2019-03-28
CN111033694A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US11652162B2 (en) Method of forming a three-gate non-volatile flash memory cell using two polysilicon deposition steps
EP0699344B1 (en) EEPROM memory cell
US5970371A (en) Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM
US6977200B2 (en) Method of manufacturing split-gate memory
US6242308B1 (en) Method of forming poly tip to improve erasing and programming speed split gate flash
CN111542927B (zh) 具有平顶浮栅结构的存储器单元
JP2006310852A (ja) フラッシュメモリ素子の製造方法
JPH04211176A (ja) フローティングゲートメモリセルの電気的消去特性を改善する方法
TW201921457A (zh) 具有氧化物覆蓋及間隔層之記憶體單元以保護浮動閘極免受源極植入
US20020068403A1 (en) Manufacturing method of a gate-split flash memory
JP2005524990A (ja) 失われた窒化物スペーサによって規定されたフローティングゲートトランジスタにおける超小型の薄いウインドウ
US6174771B1 (en) Split gate flash memory cell with self-aligned process
KR100363840B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100791331B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
CN112185815A (zh) 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
US10050131B2 (en) Method of forming a polysilicon sidewall oxide region in a memory cell
WO2017184315A1 (en) Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
US20190252395A1 (en) Floating Gate Spacer For Controlling A Source Region Formation In A Memory Cell
JP2004080015A (ja) その場でドープされる小さなポリシリコンスペーサーを用いて非対称不揮発性メモリデバイスを形成する方法
TWI775437B (zh) 非揮發性記憶體結構
KR100485486B1 (ko) 플래시 메모리 셀의 구조 및 그 제조 방법
JP3603689B2 (ja) 半導体装置の製造方法
KR20060125176A (ko) 반도체 소자 및 그 제조 방법