CN111033694A - 具有用于保护浮动栅免受源注入影响的氧化物罩和间隔物层的存储器单元 - Google Patents

具有用于保护浮动栅免受源注入影响的氧化物罩和间隔物层的存储器单元 Download PDF

Info

Publication number
CN111033694A
CN111033694A CN201880051210.XA CN201880051210A CN111033694A CN 111033694 A CN111033694 A CN 111033694A CN 201880051210 A CN201880051210 A CN 201880051210A CN 111033694 A CN111033694 A CN 111033694A
Authority
CN
China
Prior art keywords
floating gate
oxide
over
spacer layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880051210.XA
Other languages
English (en)
Other versions
CN111033694B (zh
Inventor
M·海玛斯
B·陈
G·斯托姆
J·沃尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN111033694A publication Critical patent/CN111033694A/zh
Application granted granted Critical
Publication of CN111033694B publication Critical patent/CN111033694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成存储器单元例如快闪存储器单元的方法可包括：(a)将多晶硅沉积在基板上方；(b)将掩模沉积在多晶硅上方；(c)在掩模中蚀刻开口以暴露多晶硅的表面；(d)在暴露的多晶硅表面处生长浮动栅氧化物；(e)将附加氧化物沉积在浮动栅氧化物上方，使得浮动栅氧化物和附加氧化物共同限定氧化物罩；(f)移除邻近氧化物罩的掩摸材料；(g)蚀刻掉未被氧化物罩覆盖的多晶硅的剩余部分，其中多晶硅的剩余部分限定浮动栅；以及(h)将间隔物层沉积在氧化物罩和浮动栅上方。间隔物层可包括在浮动栅的至少一个向上指向尖端区上方对齐的屏蔽区，这有助于保护此类尖端区免受随后源注入工艺的影响。

Description

具有用于保护浮动栅免受源注入影响的氧化物罩和间隔物层 的存储器单元
相关专利申请
本专利申请要求2017年9月27日提交的共同拥有美国临时专利申请62/564,174的优先权，出于所有目的，该专利申请的全部内容据此以引用方式并入。
技术领域
本公开涉及包括至少一个浮动栅的存储器单元(例如快闪存储器结构)以及对应的方法，该浮动栅具有氧化物罩(例如，平顶氧化罩)和上覆间隔物层，以保护浮动栅免受源注入工艺的影响。
背景技术
某些存储器单元例如快闪存储器单元包括通过一个或多个编程/擦除栅、字线或其他导电元件编程和擦除的至少一个浮动栅。一些存储器单元使用在浮动栅上方延伸的公共编程/擦除栅来编程和擦除该单元。在一些具体实施中，浮动栅由Poly1(多晶硅1)层形成，而编程/擦除栅由在横向方向上与下伏Poly1浮动栅部分重叠的Poly2(多晶硅2)层形成。对于一些存储器单元，制造工艺包括浮动栅热氧化工艺，该工艺在Poly1浮动栅上方形成如下文所讨论的足球形氧化物。
图1示出了示例存储器单元10A例如快闪存储器的部分横截面视图，其包括在基板12上方形成的Poly1浮动栅14和上覆足球形氧化物区(“足球形氧化物”)16，以及在浮动栅14上方部分延伸的Poly2栅18(例如，字线、擦除栅或公共编程/擦除栅)。在浮动栅14上方通过对浮动栅14进行热氧化工艺形成足球形氧化物16，这在浮动栅14的边缘处限定向上指向的尖端15。这些FG尖端15中的一个或多个可限定到邻近编程/擦除栅的导电耦合。例如，图1所示的FG 14的右侧上的FG尖端15可限定到相邻的Poly2栅18的导电耦合。
在形成浮动栅14和足球形氧化物16之后，可执行通过浮动栅14的横向边缘自对齐的源掺杂物注入，然后接着执行向外扩散源掺杂物的退火工艺，使得所得的源区如图1所示在浮动栅14下方部分延伸。然而，在源掺杂物注入期间，掺杂物的一部分可穿透足球形氧化物16并且进入下伏浮动栅14中，这可导致一个或多个浮动栅尖端15例如在随后氧化步骤(其中浮动栅14中吸收的掺杂物会促进浮动栅尖端15的氧化)之后变钝或钝化。浮动栅尖端15的这种变钝或钝化可能降低存储器单元10A的擦除和/或编程操作的效率。
图2A和图2B示出了在包括多个浮动栅的常规快闪存储器单元的常规制造工艺期间的选定时间处截取的示例横截面。如图2A所示，Poly1层30可以沉积在硅基板上方。然后可使用已知技术沉积和图案化氮化物层以形成硬掩摸32。如图2B所示，然后可执行浮动栅氧化工艺，其在通过氮化物掩模32暴露的Poly1层30的区域上方形成足球形氧化物16(其随后限定浮动栅30)。随后可移除氮化物掩模32，然后接着进行等离子体蚀刻以移除未被每个足球形氧化物16覆盖且限定每个浮动栅的横向范围的Poly1层30的部分。这之后可接着取决于具体的具体实施而进行Poly2层的源注入和/或形成(例如，以形成字线、擦除栅、耦合栅等)。
图3示出了示例镜像存储器单元10B(例如，SuperFlash ESF1单元)，其包括两个间隔开的浮动栅14、在每个浮动栅14上方形成的字线20，在两个浮动栅之间形成并且在两个浮动栅下方横向延伸的源区，以及在单元的每个侧上且每个可被位线触点(未示出)接触的位线18。在该单元中，源可在形成字线20之后形成，例如通过HVII注入和随后扩散工艺形成。在源注入期间，通过上覆字线20保护与相应字线20形成导电耦合的浮动栅尖端15A免受源掺杂物的影响。内部浮动栅尖端15B相对不受足球形氧化物16的保护，并且因此如上所讨论，可由于掺杂物变钝或钝化并随后被氧化。然而，内部浮动栅尖端15B不用于导电耦合，且因此浮动栅尖端15B的变钝/钝化一般不影响该单元的操作。
其他类型的单元包括在源区上方形成的栅或其他操作结构，该结构利用内部浮动栅尖端15B以用于到浮动栅14例如图4所示的单元的导电耦合。
图4示出了另一示例镜像存储器单元10B(例如，SuperFlash ESF1+单元)，其包括两个间隔开的浮动栅14、形成在每个浮动栅14上方的字线14，以及形成在两个浮动栅14之间并且在两个浮动栅14上方延伸的公共擦除栅或“耦合栅”22(使得到每个相应浮动栅14的编程和擦除耦合可解耦)，以及形成于公共擦除栅下的源区。包括擦除栅可例如通过提供较低的操作电压和増强的可扩展性来改善图3所示的单元。字线20和擦除栅22可由公共的多晶硅层同时形成。利用此单元结构，在形成字线20和擦除栅22之前注入源区可导致所有浮动栅尖端15A和15B的变钝/钝化，因为尖端可仅由足球形氧化物16保护。或者，在形成字线20和擦除栅22之后注入源区可能需要非常高动力的注入，以便穿透擦除栅22并且进入到基板12中。这种高动力注入通常是昂贵的，并且还可导致浮动栅尖端15A和/或15B的变钝/钝化。
在形成字线和擦除栅之前执行的源注入期间保护浮动栅尖端的一种提议技术涉及修改典型源注入掩模，使得注入物略微远离浮动栅边缘而隔开。然而，此类技术存在缺点。首先，由于光刻限制，这种类型的存储器单元的缩放通常有限。例如，对于源注入，空间必须足够大以可靠地打开。其次，源注入掩模的重叠对齐通常是不完美的，这将不对称引入到单元对中。
发明内容
本发明的一些实施方案提供了一种形成在浮动栅结构上方的氧化物罩，以及一种形成在氧化物罩上方的间隔物层(例如，氮化物间隔物)以及对应制造方法，该间隔物层有助于在随后源注入工艺期间保护浮动栅，具体来讲浮动栅的至少一个向上指向尖端区。在一些实施方案中，氧化物罩在垂直方向上相对厚并且具有扁平顶部，例如作为CMP工艺的结果。
一些实施方案提供了并入此类浮动栅/氧化物罩结构的存储器单元和对应制造方法，例如非易失性存储器单元(例如，快闪存储器)，其包括一对浮动栅、在每个浮动栅上方形成的字线，以及形成于浮动栅之间和源区上方的公共擦除/耦合栅。一对浮动栅/氧化物罩结构可在基板上方形成，之后接着在氧化物罩上方形成间隔物层，之后接着源注入(在形成字线和擦除/耦合栅之前)以在该对浮动栅之间形成源区。间隔物层有助于保护向上指向的尖端免受源注入影响，从而减少或消除导致许多常规单元的尖端变钝或变圆。然后可在结构上方例如通过沉积和蚀刻poly-2层形成字线和擦除/耦合栅。
在一些实施方案中，存储器单元可以是来自总部位于2355W Chandler Blvd,Chandler,AZ 85224的美国微芯科技公司(Microchip Technology)的SuperFlash非易失性存储器单元或其变体(例如，包括在浮动栅之间形成的擦除/耦合栅的ESF1型单元或其变体)。
附图说明
下文结合附图描述了本公开的示例性方面，其中：
图1示出了示例存储器单元例如快闪存储器的部分横截面视图，其包括具有上覆足球形氧化物的Poly1浮动栅，以及在浮动栅上方延伸的Poly2栅(例如，字线、擦除栅或公共编程/擦除栅)。
图2A和图2B示出了在包括多个浮动栅的常规快闪存储器单元的常规制造工艺期间的选定时间处截取的示例横截面；
图3示出了示例镜像存储器单元，其包括一对浮动栅、形成在每个浮动栅上方的字线，以及形成在浮动栅之间并且在浮动栅下方延伸的源区。
图4示出了另一示例镜像存储器单元，其包括一对浮动栅、在每个浮动栅上方形成的字线，以及在两个浮动栅上方和在源区上方延伸的公共擦除栅或“耦合栅”；
图5示出了根据本发明的实施方案的示例存储器单元结构的横截面，其包括具有上覆平顶氧化物区的平顶浮动栅；
图6A至图6F示出了根据本发明的一个实施方案的用于形成具有如图5所示的保护性氮化物间隔物的平顶浮动栅结构的示例流程；
图7示出了根据本发明的一个实施方案的用于形成具有如图5所示的保护性氮化物间隔物并且执行源注入的平顶浮动栅结构的示例流程；和
图8A和图8B示出了根据本发明的一个实施方案的用于形成具有一对浮动栅、一对字线和形成在浮动栅之间和源区上方的公共擦除/耦合栅的快闪存储器的示例流程，其包括图6A至图6F所示的技术。
具体实施方式
图5示出了根据本发明的实施方案的示例存储器单元结构100的横截面，其包括具有上覆平顶氧化物区的平顶浮动栅。存储器单元结构100包括在基板102上方形成的浮动栅104，以及在浮动栅104上方形成的平顶氧化物区或“氧化物罩”106，以及在浮动栅104/氧化物106结构上方形成的间隔物层108(例如，氮化物层)。平顶氧化物区106可通过例如使用下文讨论的图6A至图6F所示的工艺或其他类似或适当工艺在浮动栅结构上方形成“足球形氧化物”以及随后氧化物沉积和处理而形成，以共同限定平顶氧化物区106。在一些实施方案中，如下文参考图6F更详细讨论，与下伏浮动栅104相比，氧化物区106可相对厚(在垂直方向上)。
由于浮动栅结构的形状，间隔物层108可包括在浮动栅尖端15上方对齐的大致垂直延伸的区108A。这些垂直延伸的间隔物层区108A以及厚氧化物罩106可有助于保护下伏浮动栅尖端15在源注入或其他相关掺杂物注入工艺期间以免接收掺杂物，这可防止或减少由例如上文在背景技术中所讨论的掺杂工艺(例如，在随后氧化工艺之后)产生的浮动栅尖端15的任何变钝或钝化程度。此外，氧化物罩106和间隔物108可通过允许源注入物自对准浮动栅而避免任何单元不对称问题。
图5所示的示例结构可被应用或并入任何合适的存储器单元中，例如具有一个或多个浮动栅104的SuperFlash或其他快闪存储器。例如，下文讨论的图7A和图7B示出了用于形成快闪存储器单元的示例工艺，该工艺包括形成如图5所示形成的一对浮动栅，且然后执行HVII源注入，其中相应的间隔物层区108A对下伏浮动栅尖端15增加保护以免遭掺杂工艺的影响。
图6A至图6F示出了根据本发明的一个实施方案的用于形成图5所示的平顶浮动栅结构的示例流程。
如图6A所示，栅氧化物层202可在晶圆基板202上生长或以其他方式形成。在进一步处理之后，可将限定浮动栅的多晶硅层204沉积在栅氧化物202上方。掩模层206可沉积在多晶硅层204上方，并且掩模层206可被图案化和蚀刻以限定暴露多晶硅层204的顶表面212的开口210。在本示例实施方案中，掩模层206包含氮化硅。
如图6B所示，浮动栅氧化物220在氮化硅开口210中的多晶硅204的暴露表面210处生长。如所示，浮动栅氧化物220可生长为椭圆形或足球形，并且因此可被称为“足球形氧化物”。此外，浮动栅氧化物220可在氮化硅区206下方部分延伸，例如如在220A处所指示。
如图6C所示，浮动栅氧化物(足球形氧化物)220上方和氮化硅区206之间的区域可例如通过HDP氧化物沉积填充有氧化物240。然后可执行化学机械平面化(CMP)以从氮化硅区206的顶表面移除氧化物，从而如图6所示，仅在氮化硅区206之间的开口中留下HDP氧化物。浮动栅氧化物(足球形氧化物)220和HDDP氧化物240可共同限定平顶氧化物区或“罩”240。
如图6D所示，氮化硅层206的剩余部分可例如通过任何合适的氮化物移除工艺移除。
如图6E所示，可执行浮动栅蚀刻以移除未被氧化物区240覆盖的多晶硅层240的区域，并且从而限定浮动栅结构244，该浮动栅结构在浮动栅结构244的横向边缘或周长处具有向上指向的尖端区246。此类浮动栅尖端区246中的一个或多个可在包括浮动栅244的存储器单元的操作期间限定到相邻栅、字线等的导电路径。在一些实施方案中，浮动栅蚀刻可包括等离子体蚀刻工艺。
如图6F所示，可以将间隔物膜或层250例如氮化硅间隔物膜沉积在该结构上方。由于浮动栅244和上覆平顶氧化区240的形状，间隔物层250可限定垂直延伸的区或在每个浮动栅尖端区246上方对齐的“屏蔽区”250A。如上文关于图5所讨论，这些垂直延伸区250A可在随后掺杂物注入期间(例如，HVII源注入期间)増加防止下伏浮动栅尖端246被掺杂的保护，这可防止或减少通常在常规制造工艺期间产生的浮动栅尖端246的变钝。在一些实施方案中，可在掺杂物注入之后移除间隔物层250。在其他实施方案中，间隔物层250可留在适当位置。
参见图6F，在一些实施方案中，可执行该工艺使得与下伏浮动栅240相比，氧化物罩240相对厚(在垂直高度方向上)。例如，在一些实施方案中，氧化物罩240的最大厚度或高度HOC大于浮动栅244的最大厚度或高度HFG。在一些实施方案中，氧化物罩高度HOC为浮动栅高度HFG的至少1.5倍。在具体实施方案中，氧化物罩高度HOC为浮动栅高度HFG的至少2倍。
参见图6F，在一些实施方案中，可执行该工艺使得在HSR处指示的间隔物层250A的每个掩摸区250的垂直高度大于在WSR处指示的相应屏蔽区250A的横向宽度。在一些实施方案中，屏蔽区高度HSR为屏蔽区宽度WSR的至少1.5倍。在一些实施方案中，屏蔽区高度HSR为屏蔽区宽度WSR的至少2倍。在一些实施方案中，屏蔽区高度HSR为屏蔽区宽度WSR的至少3倍。
图7示出了根据本发明的一个实施方案的用于形成具有如图5所示的保护性氮化物间隔物并执行源注入的平顶浮动栅结构的示例流程图300。在302处，在晶圆基板的顶表面上执行栅清洁和氧化。在304处，将FG多晶硅(Poly1)层沉积在基板上方。在306处，执行FG多晶硅注入。在308处，执行FG氮化物清洁和沉积。在310处，形成并且图案化FG光阻，并且执行FG氮化物蚀刻。在312处，执行光阻剥离。在314处，清洁结构并且执行FG氧化。
在316处，在浮动栅结构上方执行HDP氧化物沉积，其中所选择的氧化物厚度例如在
Figure BDA0002380452920000071
至
Figure BDA0002380452920000072
的范围内，或在
Figure BDA0002380452920000073
至
Figure BDA0002380452920000074
至的范围内，或在
Figure BDA0002380452920000076
至
Figure BDA0002380452920000075
的范围内。在318处，执行FG氧化物CMP，例如至留下大约
Figure BDA0002380452920000077
的氮化物层的深度。在320处，可执行FG氮化物移除，例如干燥或湿移除工艺。在一个实施方案中，例如，执行等离子体蚀刻以移除约
Figure BDA0002380452920000078
的氮化物厚度。在322处，形成并且图案化光阻(例如，聚氧化物多晶硅或“POP”光阻)，并且执行FG蚀刻。在324处，执行光阻剥离。
在326处，清洁结构并且执行第二栅氧化物氧化。在328处，执行沟道氧化物沉积(HTO)。在330处，执行HTO退火。在332处，形成中等电压(MV)栅氧化物光阻。在334处，剥离光阻，并且清洁结构。在一些实施方案中，可执行氧化物“浸出”工艺以例如使用氢氟酸移除剩余氧化物，从而使裸露硅表面能够再次被氧化。
在336处，执行MV栅氧化。在338处，沉积FG间隔物氮化物。在340处，可蚀刻FG间隔物氮化物。在342处，可沉积、图案化和蚀刻源光阻以保护结构的选定区域，并且执行HVII源注入。如上文所讨论，FG氮化物间隔物可包括在浮动栅的上拐角或尖端上方对齐的垂直延伸区，其用作屏蔽以防止HVII掺杂物向下穿透到FG多晶硅中，从而保持浮动栅尖端的锐度。然后可执行光阻剥离。在344处，可移除FG氮化物间隔物以用于单元的随后处理。例如，可在结构上方生长沟道氧化物层，之后接着沉积并且蚀刻poly2层以形成字线、擦除栅和/或其他编程或擦除节点。
图8A和图8B示出了根据本发明的一个实施方案的用于形成具有一对浮动栅、一对字线和形成于浮动栅之间和源区上方的公共擦除/耦合栅的快闪存储器的示例流程的步骤，包括图6A至图6F和/或图7所示的技术。
如图8A所示，例如使用本文所公开技术中的任一种，在基板400上方形成具有上覆平顶氧化物区440的一对浮动栅444，并且在平顶浮动栅结构上方沉积间隔物层(例如氮化硅层)450。然后可如所示执行源注入(例如，HVII注入)以限定源区(例如，在源掺杂物扩散通过基板之后)。如上所讨论，在浮动栅尖端446上方对齐的间隔物层区450A可有助于保护浮动栅尖端446免受源注入的影响，这可防止或减少如上所讨论的浮动栅尖端446的变钝。
如图8A所示，例如使用本文所公开技术中的任一种，在基板400上方形成具有上覆平顶氧化物区440的一对浮动栅444，并且在平顶浮动栅结构上方沉积间隔物层(例如氮化硅层)450。然后可如所示执行源注入(例如，HVII注入)以限定源区(例如，在源掺杂物扩散通过基板之后)。如上所讨论，在浮动栅尖端446上方对齐的间隔物层区450A以及厚氧化物罩440可保护浮动栅尖端446免受源注入的影响，这可防止或减少如上所讨论的浮动栅尖端446的变钝。
如图8B所示，在移除氮化物间隔物层450之后，可沉积并且蚀刻多晶硅层(例如，poly＝2层)以在每个浮动栅444的外侧/边缘上方限定相应的字线(WL)，并且在浮动栅的内边缘上方以及在下伏源区上方限定擦除栅或“耦合栅(EG/CG)”。图8B所示的结构可由总部位于2355W Chandler Blvd,Chandler,AZ 85224的美国微芯科技公司的SuperFlash存储器单元(例如，SuperFlash EFS1+单元，或EFS1擦除单元)限定或与之相关联。以此方式，可在形成多晶硅2层例如包括字线WL和/或擦除/耦合栅之前执行源注入。这可允许较低的源注入能量，并且还允许对可变宽度的间隔物进行工艺调谐。允许对这些工艺参数的控制还可増加对每个相应浮动栅下面的源注入扩散长度(例如，横向扩散距离)的控制，从而控制所得存储器单元的一个或多个操作参数。

Claims (21)

1.一种形成存储器单元结构的方法，所述方法包括：
在基板上方形成多晶硅层；
将掩模材料沉积在所述多晶硅层上方；
在所述掩模材料中蚀刻开口以暴露所述多晶硅层的顶表面；
在所述多晶硅层的所述暴露顶表面处生长浮动栅氧化物；
将附加氧化物沉积在所述掩模材料中的所述开口中和所述浮动栅氧化物上方，其中所述浮动栅氧化物和所述附加氧化物共同限定氧化物罩；
移除邻近所述氧化物罩的横向侧的掩模材料；和
执行浮动栅蚀刻以移除未被所述氧化物罩覆盖的所述多晶硅层的部分，其中所述多晶硅层的剩余部分限定浮动栅结构。
2.根据权利要求1所述的方法，其中所述氧化物罩形成有扁平顶表面。
3.根据权利要求1-2中任一项所述的方法，包括对所述附加氧化物执行化学机械平面化(CMP)以限定所述氧化物罩的扁平顶表面。
4.根据权利要求1-3中任一项所述的方法，其中：
所述浮动栅结构包括向上指向浮动栅尖端；并且
所述方法还包括将间隔物层沉积在所述氧化物罩和下伏浮动栅结构上方，其中所述间隔物层包括在所述向上指向浮动栅尖端上方横向对齐的屏蔽区。
5.根据权利要求4所述的方法，其中所述间隔物层包括氮化硅。
6.根据权利要求4-5中任一项所述的方法，还包括执行源注入以在所述基板中形成源区，其中所述间隔物层的所述屏蔽区在所述源注入中屏蔽所述下伏浮动栅尖端。
7.根据权利要求4-6中任一项所述的方法，其中所述间隔物层的所述屏蔽区垂直延伸。
8.根据权利要求7所述的方法，其中所述间隔物层的所述垂直延伸屏蔽区的垂直高度大于所述屏蔽区的横向宽度。
9.根据权利要求8所述的方法，其中所述间隔物层的所述垂直延伸屏蔽区的所述垂直高度为所述屏蔽区的所述横向宽度的至少两倍。
10.根据权利要求8所述的方法，其中所述间隔物层的所述垂直延伸屏蔽区的所述垂直高度为所述屏蔽区的所述横向宽度的至少三倍。
11.根据权利要求7-10中任一项所述的方法，还包括在所述源注入之后，在所述基板中的所述源区上方形成擦除栅。
12.一种形成存储器单元结构的方法，所述方法包括：
在基板上方形成多晶硅层；
将掩模材料沉积在所述多晶硅层上方；
在所述掩模材料中蚀刻一对开口以暴露所述多晶硅层的一对顶表面区；
在所述多晶硅层的每个暴露顶表面处生长浮动栅氧化物；
将附加氧化物沉积在所述掩模材料中的所述一对开口中的每一个中并且沉积在每个相应的浮动栅氧化物上方，其中每个浮动栅氧化物和沉积在所述浮动栅氧化物上方的所述附加氧化物共同限定氧化物罩；
移除邻近每个氧化物罩的横向侧的掩模材料；和
执行浮动栅蚀刻以移除未被每个氧化物罩覆盖的所述多晶硅层的部分，其中所述多晶硅层的剩余部分限定一对间隔开的浮动栅结构。
13.根据权利要求12所述的方法，其中每个氧化物罩形成有扁平顶表面。
14.根据权利要求12-13中任一项所述的方法，其中：
所述一对浮动栅结构中的每个包括向上指向浮动栅尖端；并且
所述方法还包括将间隔物层沉积在所述一对氧化物罩和下伏浮动栅结构上方，其中所述间隔物层包括在每个向上指向浮动栅尖端上方横向对齐的屏蔽区。
15.根据权利要求14所述的方法，还包括在所述一对浮动栅之间执行源注入以在所述基板中形成源区，其中所述间隔物层的所述屏蔽区在所述源注入中屏蔽所述下伏浮动栅尖端。
16.根据权利要求15所述的方法，还包括在所述源注入之后，形成在所述一对浮动栅上方和在所述基板中的所述源区上方延伸的擦除栅。
17.一种存储器单元结构，所述存储器单元结构包括：
浮动栅，所述浮动栅形成在基板上方；和
氧化物罩，所述氧化物罩形成于所述浮动栅上方，所述氧化物罩具有比所述下伏浮动栅更小的横向宽度，使得所述氧化物罩的垂直延伸侧壁在朝向所述浮动栅的中心的方向上偏离所述下伏浮动栅的垂直延伸侧壁。
18.根据权利要求17所述的存储器单元结构，其中所述氧化物罩具有扁平顶表面。
19.根据权利要求17-18中任一项所述的存储器单元结构，其中所述氧化物罩包括：
扁平顶表面；和
非扁平底表面，所述非扁平底表面与所述浮动栅的顶表面接触。
20.根据权利要求17-18中任一项所述的存储器单元结构，还包括在所述氧化物罩和下伏浮动栅上方形成的间隔物层，其中所述间隔物层包括在所述浮动栅的向上指向尖端区上方横向对齐的屏蔽区，所述屏蔽区被构造成在掺杂物注入工艺期间保护所述浮动栅尖端区。
21.一种由权利要求1-16中任一项所述的方法形成的存储器单元结构。
CN201880051210.XA 2017-09-27 2018-09-26 具有用于保护浮动栅免受源注入影响的氧化物罩和间隔物层的存储器单元 Active CN111033694B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762564174P 2017-09-27 2017-09-27
US62/564,174 2017-09-27
US16/110,330 US10546947B2 (en) 2017-09-27 2018-08-23 Memory cell with oxide cap and spacer layer for protecting a floating gate from a source implant
US16/110,330 2018-08-23
PCT/US2018/052900 WO2019067575A1 (en) 2017-09-27 2018-09-26 MEMORY CELL WITH OXIDE CAP AND SPACING LAYER FOR PROTECTING A FLOATING GRID OF A SOURCE IMPLANT

Publications (2)

Publication Number Publication Date
CN111033694A true CN111033694A (zh) 2020-04-17
CN111033694B CN111033694B (zh) 2023-08-01

Family

ID=65808263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880051210.XA Active CN111033694B (zh) 2017-09-27 2018-09-26 具有用于保护浮动栅免受源注入影响的氧化物罩和间隔物层的存储器单元

Country Status (5)

Country Link
US (1) US10546947B2 (zh)
CN (1) CN111033694B (zh)
DE (1) DE112018004327T5 (zh)
TW (1) TW201921457A (zh)
WO (1) WO2019067575A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10861550B1 (en) * 2019-06-06 2020-12-08 Microchip Technology Incorporated Flash memory cell adapted for low voltage and/or non-volatile performance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333228B1 (en) * 2000-03-24 2001-12-25 Taiwan Semiconductor Manufacturing Company Method to improve the control of bird's beak profile of poly in split gate flash
US20020142545A1 (en) * 2001-03-28 2002-10-03 Nanya Technology Corporation Method of fabricating a self-aligned split gate flash memory cell
US20070205436A1 (en) * 2006-03-06 2007-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell with split gate structure and method for forming the same
US20080093647A1 (en) * 2005-03-07 2008-04-24 Kang Sung-Taeg Split gate non-volatile memory devices and methods of forming the same
US20080149985A1 (en) * 2006-12-21 2008-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
US20130244415A1 (en) * 2011-03-01 2013-09-19 Wafertech, Llc Floating gate flash cell device and method for partially etching silicon gate to form the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW365056B (en) * 1997-10-13 1999-07-21 United Microelectronics Corp Flash memory cell structure with split-gate and manufacturing method thereof
US5972753A (en) 1997-12-04 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of self-align cell edge implant to reduce leakage current and improve program speed in split-gate flash
US5858840A (en) 1997-12-22 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming sharp beak of poly by nitrogen implant to improve erase speed for split-gate flash
US5970371A (en) * 1998-07-06 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming sharp beak of poly to improve erase speed in split-gate flash EEPROM
US6093608A (en) * 1999-04-23 2000-07-25 Taiwan Semiconductor Manufacturing Company Source side injection programming and tip erasing P-channel split gate flash memory cell
US6380030B1 (en) 1999-04-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Implant method for forming Si3N4 spacer
US6159801A (en) 1999-04-26 2000-12-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
KR100558001B1 (ko) * 2003-09-23 2006-03-06 삼성전자주식회사 스페이서 산화공정을 이용한 분리 게이트 플래쉬 메모리셀 제조 방법들
US7214589B2 (en) * 2004-03-18 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell and methods for fabricating same
US8557696B2 (en) * 2010-12-31 2013-10-15 Waferteh, LLC Split gate flash cell and method for making the same
JP6568751B2 (ja) * 2015-08-28 2019-08-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333228B1 (en) * 2000-03-24 2001-12-25 Taiwan Semiconductor Manufacturing Company Method to improve the control of bird's beak profile of poly in split gate flash
US20020142545A1 (en) * 2001-03-28 2002-10-03 Nanya Technology Corporation Method of fabricating a self-aligned split gate flash memory cell
US20080093647A1 (en) * 2005-03-07 2008-04-24 Kang Sung-Taeg Split gate non-volatile memory devices and methods of forming the same
US20070205436A1 (en) * 2006-03-06 2007-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory cell with split gate structure and method for forming the same
US20080149985A1 (en) * 2006-12-21 2008-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages
US20130244415A1 (en) * 2011-03-01 2013-09-19 Wafertech, Llc Floating gate flash cell device and method for partially etching silicon gate to form the same

Also Published As

Publication number Publication date
US20190097027A1 (en) 2019-03-28
DE112018004327T5 (de) 2020-05-14
CN111033694B (zh) 2023-08-01
WO2019067575A1 (en) 2019-04-04
TW201921457A (zh) 2019-06-01
US10546947B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
US11652162B2 (en) Method of forming a three-gate non-volatile flash memory cell using two polysilicon deposition steps
JP4004948B2 (ja) 水平に向けたエッジをもつフローティングゲートメモリセルの半導体メモリアレーを形成するセルフ・アライン型方法及びそれにより形成されたメモリアレー
EP3017476B1 (en) Formation of self-aligned source for split-gate non-volatile memory cell
US20030223296A1 (en) Self-aligned method of forming a semiconductor memory array of floating gate memory cells with buried source line and floating gate, and a memory array made thereby
US6962851B2 (en) Nonvolatile memories and methods of fabrication
KR100414562B1 (ko) 비휘발성 메모리 셀의 제조 방법
JP5035775B2 (ja) ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ
EP3815149B1 (en) Split-gate flash memory cell with varying insulation gate oxides, and method of forming same
TWI600144B (zh) 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元
KR100480619B1 (ko) 프로그램 및 소거 특성이 개선된 ｓｏｎｏｓ ｅｅｐｒｏｍ및 그 제조방법
CN111542927B (zh) 具有平顶浮栅结构的存储器单元
KR20060112950A (ko) 플래쉬 메모리 소자의 제조방법
CN111033694B (zh) 具有用于保护浮动栅免受源注入影响的氧化物罩和间隔物层的存储器单元
EP1782460B1 (en) Method for fabricating a floating gate memory cell
EP3994731B1 (en) Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
KR100791331B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR100509828B1 (ko) 스플리트형 플래시 메모리 셀의 게이트 전극 및 그 제조방법
WO2017184315A1 (en) Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
CN111712900A (zh) 用于控制存储器单元中的源极区形成的浮栅间隔部
US6890821B2 (en) Method and system for forming source regions in memory devices
KR100485486B1 (ko) 플래시 메모리 셀의 구조 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant