TW201916033A - 揮發性記憶體儲存裝置及其刷新方法 - Google Patents
揮發性記憶體儲存裝置及其刷新方法 Download PDFInfo
- Publication number
- TW201916033A TW201916033A TW106134945A TW106134945A TW201916033A TW 201916033 A TW201916033 A TW 201916033A TW 106134945 A TW106134945 A TW 106134945A TW 106134945 A TW106134945 A TW 106134945A TW 201916033 A TW201916033 A TW 201916033A
- Authority
- TW
- Taiwan
- Prior art keywords
- refresh
- frequency
- memory
- memory blocks
- storage device
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
一種揮發性記憶體儲存裝置,包括記憶體陣列、刷新電路以及預程式化電路。記憶體陣列包括多個記憶體區塊。刷新電路耦接至記憶體陣列。刷新電路用以依據不同的刷新頻率對記憶體區塊進行刷新操作。預程式化電路耦接至刷新電路。預程式化電路用以儲存刷新頻率。另外,一種揮發性記憶體儲存裝置的刷新方法亦被提出。
Description
本發明是有關於一種記憶體儲存裝置及其操作方法,且特別是有關於一種揮發性記憶體儲存裝置及其刷新方法。
近來,行動裝置愈來愈受歡迎。由於行動裝置的電池壽命要盡可能地愈長愈好,因此,其中的電子元件的功率消耗需求要盡可能地愈小愈好。對傳統的揮發性記憶體(例如,動態隨機存取記憶體(Dynamic Random Access Memory,DRAM))而言,其自我刷新電流(self-refresh current)的功率消耗必須足夠小以符合行動裝置的需求。在現有技術中,已有許多降低自我刷新電流的技術方案被提出。然而,這些技術方案各有其優缺點,雖然降低了自我刷新電流,但卻又衍生出其他問題。因此,如何降低記憶體裝置的自我刷新電流又兼顧其他性能是本領域技術人員的重要課題之一。
本發明提供一種揮發性記憶體儲存裝置及其刷新方法,其記憶體區塊(memory bank)具有不同的刷新頻率,可降低自我刷新電流。
本發明的揮發性記憶體儲存裝置包括記憶體陣列、刷新電路以及預程式化電路。記憶體陣列包括多個記憶體區塊。刷新電路耦接至記憶體陣列。刷新電路用以依據不同的刷新頻率對記憶體區塊進行刷新操作。預程式化電路耦接至刷新電路。預程式化電路用以儲存刷新頻率。
本發明的揮發性記憶體儲存裝置的刷新方法包括:判斷各記憶體區塊的資料保持能力;依據判斷結果來設定多個不同的刷新頻率;以及依據不同的刷新頻率對記憶體區塊進行刷新操作。所述刷新頻率成倍數關係。
基於上述,在本發明的示範實施例中,刷新電路依據不同的刷新頻率對記憶體區塊進行刷新操作,可降低揮發性記憶體儲存裝置的自我刷新電流。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下提出多個實施例來說明本發明,然而本發明不僅限於所例示的多個實施例。又實施例之間也允許有適當的結合。在本申請說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接於第二裝置,則應該被解釋成該第一裝置可以直接連接於該第二裝置,或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外,「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、電磁波或任何其他一或多個訊號。
請參考圖1,本實施例之揮發性記憶體儲存裝置100例如是動態隨機存取記憶體,包括記憶體陣列110、刷新電路120以及預程式化電路130。刷新電路120耦接至記憶體陣列110。預程式化電路130耦接至刷新電路120。在本實施例中,記憶體陣列110、刷新電路120以及預程式化電路130可分別由所屬技術領域的任一種適合的電路結構來加以實施,本發明並不加以限制。其實施方式可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。
在本實施例中,記憶體陣列110被分割為多個記憶體區塊112_1、112_2、112_3及112_4。記憶體區塊的數量僅用以例示說明不用以限定本發明。在本實施例中,記憶體區塊112_1、112_2、112_3及112_4的大小是任何可以切割的記憶體大小區塊。預程式化電路130預先儲存不同的刷新頻率。刷新電路120從預程式化電路130讀取刷新頻率,並且依據不同的刷新頻率對記憶體區塊112_1、112_2、112_3及112_4進行刷新操作。具體而言,在測試階段,測試機台會測試各記憶體區塊的資料保持能力(data retention)。因此,資料保持能力愈強的記憶體區塊,表示其可在較長的時間之後再進行刷新。舉例而言,在晶圓測試階段,在記憶體區塊112_1中有部分晶胞(cell)經測試其資料保持能力較弱,表示相較於其他記憶體區塊112_2、112_3及112_4,記憶體區塊112_1需要較頻繁地進行刷新。例如,刷新電路120以64毫秒(milliseconds)的刷新頻率(第一刷新頻率=1/64 ms,即每64毫秒刷新一次)來刷新記憶體區塊112_1,刷新電路120以128毫秒(milliseconds)的刷新頻率(第二刷新頻率)來刷新記憶體區塊112_2、112_3及112_4當中至少其中之一者。兩者成倍數關係,亦即第二刷新頻率為第一刷新頻率的兩倍。就選擇倍數關係而言,刷新電路120可以在刷新記憶體區塊 112_2、112_3及112_4時根據記憶體區塊刷新的倍數來決定是否要在記憶體區塊112_1刷新時一起做刷新的動作,或是選擇跳過這次的刷新動作。在一實施例中,記憶體區塊112_1的刷新頻率可設定為80毫秒,記憶體區塊112_2、112_3及112_4的刷新頻率可設定為160毫秒。在本發明的示範實施例中,第一刷新頻率與第二刷新頻率的數值及倍率僅用例示說明,不用以限定本發明。
因此,在本實施例中,記憶體區塊112_1、112_2、112_3及112_4當中的一個記憶體區塊112_1的刷新頻率與其他記憶體區塊112_2、112_3及112_4的刷新頻率不相同。在一實施例中,記憶體區塊112_2、112_3及112_4的刷新頻率也可以相同或不相同。在本實施例中,資料保持能力較弱的記憶體區塊112_1的刷新頻率可作為預設的頻率值,在記憶體陣列110中其他的記憶體區塊112_2、112_3及112_4的刷新頻率不高於此預設的頻率值。
在本實施例中,預程式化電路130包括電子熔絲或可以雷射燒斷的金屬熔絲。在測試階段,測試機台會測試各記憶體區塊的資料保持能力,並且據此決定各記憶體區塊的刷新頻率,將刷新頻率儲存在預程式化電路130中。
在一實施例中,具有第一刷新頻率的記憶體區塊也可以是多個。例如,刷新電路120以第一刷新頻率來刷新記憶體區塊112_1及112_2,並且刷新電路120以第二刷新頻率來刷新記憶體區塊112_3及112_4。本發明對具有相同的刷新頻率的記憶體區塊的數量並不加以限制。
本實施例之揮發性記憶體儲存裝置的刷新方法例如至少是用於圖1實施例之揮發性記憶體儲存裝置100。在步驟S100中,記憶體控制器(未繪示)將記憶體陣列110分割為多個記憶體區塊112_1、112_2、112_3及112_4。在步驟S110中,記憶體控制器或測試機台(未繪示)會判斷各記憶體區塊112_1、112_2、112_3及112_4的資料保持能力。在一實施例中,記憶體控制器或測試機台例如會標示各記憶體區塊的資料保持能力,或者先將資料保持能力分級,並判斷各記憶體區塊分別是屬於哪一個等級的資料保持能力。在步驟S120中,記憶體控制器或測試機台(未繪示)在預程式化電路130中依據判斷結果來設定多個不同的刷新頻率。所述刷新頻率例如成倍數關係。在步驟S130中,刷新電路120依據不同的刷新頻率對記憶體區塊進行刷新操作。舉例而言,刷新電路120依據第一刷新頻率對一或多個第一記憶體區塊進行刷新操作,並且依據不同於第一刷新頻率的第二刷新頻率對一或多個第二記憶體區塊進行刷新操作。
另外,本實施例的揮發性記憶體儲存裝置的刷新方法可以由圖1實施例之敘述中獲致足夠的教示、建議與實施說明,因此不再贅述。
作為系統的一部分,記憶體儲存裝置(例如動態隨機存取記憶體(Dynamic Random Access Memory,DRAM))在讀寫操作時可透過其外部的控制器或控制訊號來執行其刷新操作或者調整其刷新頻率,亦即自動刷新(auto-refresh)操作。除此之外,刷新操作也可以是自我刷新(self-refresh)操作。圖2所示的記憶體儲存裝置的刷新方法例如是在記憶體儲存裝置進入休眠模式(sleep mode)後在記憶體儲存裝置內部執行的自我刷新操作。
綜上所述,在本發明的示範實施例中,刷新電路依據不同的刷新頻率對記憶體區塊進行刷新操作,資料保持能力較弱的記憶體區塊以較高的頻率進行刷新,資料保持能力較強的記憶體區塊以較低的頻率進行刷新,以降低揮發性記憶體儲存裝置的自我刷新電流。此外,在本發明的示範實施例中,由於記憶體晶片當中各個記憶體區塊所需的刷新頻率可能有所不同,因此,記憶體區塊的刷新頻率可以依據實際設計需求加以客製化。亦即,在記憶體晶片中的各記憶體區塊的刷新頻率可以調整為不相同。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧揮發性記憶體儲存裝置
110‧‧‧記憶體陣列
112_1、112_2、112_3、112_4‧‧‧記憶體區塊
120‧‧‧刷新電路
130‧‧‧預程式化電路
S100、S110、S120、S130‧‧‧方法步驟
圖1繪示本發明一實施例之揮發性記憶體儲存裝置的概要示意圖。 圖2繪示本發明一實施例之揮發性記憶體儲存裝置的刷新方法的步驟流程圖。
Claims (11)
- 一種揮發性記憶體儲存裝置,包括: 一記憶體陣列,包括多個記憶體區塊; 一刷新電路,耦接至該記憶體陣列,用以依據不同的刷新頻率對該些記憶體區塊進行一刷新操作;以及 一預程式化電路,耦接至該刷新電路,用以儲存該些刷新頻率。
- 如申請專利範圍第1項所述的揮發性記憶體儲存裝置,其中該些記憶體區塊當中的至少一個記憶體區塊的刷新頻率與該些記憶體區塊當中的其他記憶體區塊的刷新頻率不相同。
- 如申請專利範圍第2項所述的揮發性記憶體儲存裝置,其中該些記憶體區塊包括一或多個第一記憶體區塊以及一或多個第二記憶體區塊,該些刷新頻率包括一第一頻率以及一第二頻率,以及該刷新電路依據該第一刷新頻率對該一或多個第一記憶體區塊進行該刷新操作,並且該刷新電路依據該第二刷新頻率對該一或多個第二記憶體區塊進行該刷新操作,其中該第一頻率以及該第二頻率不相同。
- 如申請專利範圍第1項所述的揮發性記憶體儲存裝置,其中該預程式化電路包括電子熔絲以及可以雷射燒斷的金屬熔絲兩者其中之一。
- 如申請專利範圍第1項所述的揮發性記憶體儲存裝置,其中該些刷新頻率不高於一預設的頻率值。
- 如申請專利範圍第1項所述的揮發性記憶體儲存裝置,其中該些刷新頻率成倍數關係。
- 一種揮發性記憶體儲存裝置的刷新方法,其中該揮發性記憶體儲存裝置包括一記憶體陣列,以及該記憶體陣列包括多個記憶體區塊,所述刷新方法包括: 判斷各該記憶體區塊的一資料保持能力; 依據一判斷結果來設定多個不同的刷新頻率,其中該些刷新頻率成倍數關係;以及 依據不同的該些刷新頻率對該些記憶體區塊進行一刷新操作。
- 如申請專利範圍第7項所述的揮發性記憶體儲存裝置的刷新方法,其中該些記憶體區塊當中的至少一個記憶體區塊的刷新頻率與該些記憶體區塊當中的其他記憶體區塊的刷新頻率不相同。
- 如申請專利範圍第8項所述的揮發性記憶體儲存裝置的刷新方法,其中該些記憶體區塊包括一或多個第一記憶體區塊以及一或多個第二記憶體區塊,該些刷新頻率包括一第一頻率以及一第二頻率,其中該第一頻率以及該第二頻率不相同,以及依據不同的刷新頻率對該些記憶體區塊進行該刷新操作的步驟包括: 依據該第一刷新頻率對該一或多個第一記憶體區塊進行該刷新操作;以及 依據該第二刷新頻率對該一或多個第二記憶體區塊進行該刷新操作。
- 如申請專利範圍第7項所述的揮發性記憶體儲存裝置的刷新方法更包括:將該記憶體陣列分割為該些記憶體區塊。
- 如申請專利範圍第7項所述的揮發性記憶體儲存裝置的刷新方法,其中該些刷新頻率不高於一預設的頻率值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106134945A TWI633543B (zh) | 2017-10-12 | 2017-10-12 | 揮發性記憶體儲存裝置及其刷新方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106134945A TWI633543B (zh) | 2017-10-12 | 2017-10-12 | 揮發性記憶體儲存裝置及其刷新方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI633543B TWI633543B (zh) | 2018-08-21 |
TW201916033A true TW201916033A (zh) | 2019-04-16 |
Family
ID=63960020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106134945A TWI633543B (zh) | 2017-10-12 | 2017-10-12 | 揮發性記憶體儲存裝置及其刷新方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI633543B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI796924B (zh) * | 2022-01-05 | 2023-03-21 | 華邦電子股份有限公司 | 記憶體裝置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10057275C1 (de) * | 2000-11-18 | 2002-06-06 | Infineon Technologies Ag | Schaltung und Verfahren zum Auffrischen von Speicherzellen in einem DRAM |
US6768694B2 (en) * | 2002-10-07 | 2004-07-27 | International Business Machines Corporation | Method of electrically blowing fuses under control of an on-chip tester interface apparatus |
US6894917B2 (en) * | 2003-01-17 | 2005-05-17 | Etron Technology, Inc. | DRAM refresh scheme with flexible frequency for active and standby mode |
DE10302292B3 (de) * | 2003-01-22 | 2004-04-29 | Infineon Technologies Ag | Verfahren und Regelschaltung zum Auffrischen von dynamischen Speicherzellen |
US20120324568A1 (en) * | 2011-06-14 | 2012-12-20 | Lookout, Inc., A California Corporation | Mobile web protection |
CN103811047B (zh) * | 2014-02-17 | 2017-01-18 | 上海新储集成电路有限公司 | 一种基于分块dram的低功耗刷新方法 |
-
2017
- 2017-10-12 TW TW106134945A patent/TWI633543B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI796924B (zh) * | 2022-01-05 | 2023-03-21 | 華邦電子股份有限公司 | 記憶體裝置 |
Also Published As
Publication number | Publication date |
---|---|
TWI633543B (zh) | 2018-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109658961B (zh) | 易失性存储器存储装置及其刷新方法 | |
US20170148504A1 (en) | Controlling a refresh mode of a dynamic random access memory (dram) die | |
JP4652324B2 (ja) | メモリのための可変リフレッシュ制御 | |
JP4056173B2 (ja) | 半導体記憶装置および該半導体記憶装置のリフレッシュ方法 | |
US8547759B2 (en) | Semiconductor device performing refresh operation | |
JP2012518242A (ja) | ダイナミックランダムアクセスメモリ(dram)リフレッシュ | |
JP2016526748A (ja) | 弱保持時間を有するメモリセルのためのリフレッシュ方式 | |
US20080239854A1 (en) | Semiconductor memory, system, and operating method of semiconductor memory | |
JP2005032428A (ja) | メモリのリフレッシュ周期を制御するメモリコントローラおよびリフレッシュ周期制御方法 | |
JP2008522345A (ja) | 温度に基づくdramリフレッシュ | |
US20140016421A1 (en) | Semiconductor memory device storing refresh period information and operating method thereof | |
KR100655288B1 (ko) | 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템 | |
KR20020003032A (ko) | 리프레시 동작에서의 전력소모를 줄이기 위한반도체메모리장치 | |
TWI633543B (zh) | 揮發性記憶體儲存裝置及其刷新方法 | |
US20140068171A1 (en) | Refresh control circuit and semiconductor memory device including the same | |
KR100689708B1 (ko) | 반도체 장치 | |
JP2016540337A (ja) | ネクストビット表を用いたメモリセルのためのリフレッシュ方式 | |
US9286956B2 (en) | Memory device, memory module including the memory device, method of fabricating the memory module, and method of repairing the memory module | |
US20100142301A1 (en) | Semiconductor memory device and self refresh test method | |
US9607679B1 (en) | Refresh control device | |
US10818335B2 (en) | Memory storage apparatus and operating method with multiple modes for refresh operation | |
KR20060084071A (ko) | 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법 | |
CN109920467B (zh) | 一种用于多存储芯片测试的方法 | |
TW201807539A (zh) | 記憶體儲存裝置及其操作方法 | |
KR102035612B1 (ko) | 셀프 리프레쉬 제어 장치 |