CN103811047B - 一种基于分块dram的低功耗刷新方法 - Google Patents

Abstract

本发明提供了一种基于分块DRAM的低功耗刷新方法，包括当所述DRAM处于繁忙状态时，所述DRAM的刷新周期为T_refresh0；当所述DRAM处于非繁忙状态时，选取所述DRAM芯片中N个块的某一保持时间T_refresh1，所述T_refresh1大于T_refresh0，在保持时间T_refresh1下，存在最差存储单元的L个块分别记作块L_0，块L_1，……，块L_L‑1（0<L≤N）。关闭所述DRAM芯片中的L个块，将剩余N‑L个块的刷新周期时间可以提升至T_refresh1。本发明的技术方案能够有效提高所述分块DRAM的刷新周期，大大降低了刷新功耗，并且基本不影响DRAM的性能。

Description

一种基于分块DRAM的低功耗刷新方法

技术领域

本发明属于计算机硬件领域，涉及一种内存条刷新方法，尤其涉及一种基于分块DRAM的低功耗刷新方法。

背景技术

随着特征尺寸越来越小，动态随机存储器（DRAM）芯片对功耗的要求越来越高。由于DRAM存储电容漏电因此每隔一段时间就必须刷新一次，随着DRAM容量越来越大，刷新功耗也越来越大，如图1所示。刷新操作不仅耗电，而且由于干涉到存储器存取因此DRAM性能也会下降。目前DRAM刷新频率是由最差存储单元（tail bit）所决定的，例如64ms，存储单元保持时间分布如图2所示，图中可以看出绝大数单元的保持数据的能力是远比刷新周期要长的。并且随着温度升高，刷新频率也会上升。因此如何降低刷新功耗、降低刷新频率是提高DRAM性能亟需解决的问题。

一种局部阵列刷新技术如图3所示，假设DRAM正常工作时有四个块，并都正常运行。如果DRAM长期不被存取，那么就会造成功耗的浪费。这种情况下，如果块2和块3中的数据无需继续保持，那么将不会对块2和块3进行刷新，仅仅刷新块0和块1。如果DRAM还是长时间无存取操作，那么也使块1刷新无效，仅仅刷新块0。这种局部阵列刷新技术能够有效降低DRAM运行过程中的刷新功耗。但并未考虑最差存储单元分布，功耗降低也是有限的。

一种基于数据保持时间的DRAM智能刷新技术是将DRAM行根据数据保持时间的不同分成不同的组，对每一个组以不同的刷新频率进行刷新。那些包含最差存储单元的组以正常刷新频率刷新，而绝大部分的行刷新频率大大降低，无需对DRAM阵列进行修正，只需对DRAM控制器进行最小限度的修正。资料显示在32GB DRAM的八核系统中，刷新频率能够降低74.6%，平均DRAM功耗可降低16.1%。虽然这种方法考虑了最差存储单元，但是不论DRAM是否繁忙，包含最差存储单元的行仍需要以正常刷新频率进行刷新。

近来，一些新型的DRAM结构或者存储材料被提出来以解决当前DRAM技术的缺陷。IBM公司主张用非易失性存储器相变存储器（PCM）与DRAM结合形成一种混合存储器。其结构如图4所示。DRAM只作为高速缓存器，缓存最近使用的信息，只有在需要时才将数据存储到PCM中。由于DRAM只是作为缓存，容量不需要很大，PCM作为主存储介质在存储数据时无需定时刷新，因此这种结构能够大大降低数据存储的功耗，但是由于PCM存储与存取速度较慢，因此这种结构在整体性能上明显下降。另一种混合存储结构如图5所示，其中（5）为非易失性存储器，（7）为逻辑检测模块。利用非易失性存储器（5）中的存储单元替代原DRAM主存储器（2）中位于尾端分布区的存储单元，从而可以大大提高刷新周期，降低刷新频率，极大地降低了原DRAM刷新功耗。

发明内容

有鉴于此，本发明考虑最差存储单元信息，能够在DRAM非繁忙时根据最差存储单元信息使一些存储块无效，提高有效块的刷新周期，进一步降低DRAM刷新功耗。

为达到上述目的，具体技术方案如下：

一种基于分块DRAM的低功耗刷新方法，所述DRAM芯片包括N个可以独立进行周期刷新操作的块，所述N≥1，所述N个块均具有相对应的最差存储单元和保持时间，包括以下步骤：

步骤1，当所述DRAM处于繁忙状态时，所述DRAM的刷新周期为T_refresh0；

步骤2，当所述DRAM处于非繁忙状态时，选取所述DRAM芯片中N个块的某一保持时间T_refresh1，所述T_refresh1大于T_refresh0，在保持时间T_refresh1下，存在最差存储单元的L个块分别记作块L_0，块L_1，……，块L_L-1（0<L≤N）；

步骤3，关闭所述DRAM芯片中的L个块。

优选的，所述步骤3中还包括将剩余N-L个块的刷新时间可以提升至T_refresh1。

优选的，所述L个块是连续分布或离散分布的。

优选的，当对所述DRAM存取功耗接近或小于所述DRAM自身刷新功耗，那么所述DRAM处于非繁忙状态。

优选的，开启或者关闭所述DRAM芯片中的块以及关闭块的数量是由操作系统发送配置信息至所述DRAM芯片完成的。

优选的，所述DRAM中还包括非易失性存储器模块。

优选的，所述步骤2为当所述DRAM处于非繁忙状态时，在某一保持时间T_refresh2下最差存储单元数最多的L个块(0<L≤N)分别记作块L_0，块L_1，……，块L_L-1，所述T_refresh2＞T_refresh1＞T_refresh0。

优选的，所述步骤3中还包括将剩余N-L个块中保持时间低于T_refresh2的DRAM存储单元转存至非易失性存储器中，重新配置所述DRAM的刷新周期为T_refresh2。

优选的，所述T_refresh1或T_refresh2的选取是在所述DRAM刷新功耗和所述DRAM性能上的折中。

相对于现有技术，本发明的技术方案的优点有：

本发明的技术方案考虑了最差存储单元的分块DRAM在低功耗刷新模式下能够有效提高刷新周期，大大降低了刷新功耗，并且基本不影响DRAM的性能。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1刷新功耗随着DRAM容量变化示意图；

图2是DRAM中存储单元保持时间示意图；

图3是分块DRAM结构示意图；

图4是IBM混合存储器结构示意图；

图5是基于最差存储单元的混合DRAM结构示意图；

图6是本发明实施例的DRAM分块结构；

图7是本发明实施例芯片之间和某DRAM芯片中各个DRAM块之间最差存储单元数与数据保持时间变化示意图；

图8是本发明实施例DRAM各个块中最差存储单元数随数据保持时间变化示意图；

图9是本发明实施例DRAM各个块中最差存储单元数随数据保持时间变化另一示意图；

图10是本发明实施例1的DRAM结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

以下将结合附图对本发明的实施例做具体阐释。

内存条内有若干个DRAM芯片，如图6-A所示（图中一个内存条包含8个DRAM芯片），每一个芯片又可以分为若干个块，如6-B所示（图中一个DRAM芯片分为了N个DRAM块。芯片与芯片之间的最差存储单元的分布基本一致，如图7-A所示的曲线变化；而在每个DRAM芯片内，块与块中的最差存储单元的分布差异会很大，例如图7-B所示。

基于以上分析，本发明实施例的一种基于分块DRAM的低功耗刷新方法如下所述。如图6-B所示，一个DRAM芯片分为N个块，每个块都可以独立进行周期刷新操作。假设DRAM一开始运行在繁忙状态，所有块均使能和正常工作，并以DRAM使用手册上规定的刷新周期T_refresh0进行刷新（比如64ms），此时对DRAM的刷新功耗非主要功耗，此时DRAM芯片即工作在常规刷新模式下。

若在某一时刻，对DRAM存取功耗接近甚至小于DRAM自身刷新功耗，那么DRAM处于非繁忙状态。一旦检测到DRAM芯片运行在非繁忙状态，那么可以关闭该DRAM芯片中的L个块（0<L≤N），同时可以提高剩余N-L个DRAM块的刷新周期，从而降低功耗，如图6-C所示。被关闭的L个块的选择方法可如下所描述。假设各个存储块中的最差存储单元数随数据保持时间的变化趋势如图8所示，在保持时间T_refresh1下，已经存在最差存储单元的L个DRAM块分别记作块L_0，块L_1，……，块L_L-1，这L个DRAM块可以是连续分布的，也可以是离散分布的。

在低功耗刷新模式下，可以关闭这L个DRAM块，并且剩余N-L个存储单元的刷新时间可以提升至T_refresh1，从而进一步降低刷新功耗。

如果在某一时刻检测到DRAM芯片重新回到繁忙状态，那么重新使这L个被关闭的DRAM块开启，并且所有块的刷新周期重新配置为T_refresh0，该DRAM芯片返回常规刷新模式。

开启或者关闭DRAM芯片中的哪些DRAM块以及关闭几个DRAM块是由操作系统发送配置信息至DRAM芯片完成的，传统方式关闭若干DRAM块的方式是固定不变的，例如图3中4个块DRAM芯片，在低功耗刷新模式下，可以关闭两个块，即块3和块2，若DRAM长期不被存取，可以再关闭块1，只开启块0。而本发明根据各个DRAM块中最差存储单元的分布可以择优选取关闭某些块，并可以在一定程度上提高剩余开启块的刷新周期，从而可以进一步降低功耗。

本发明上述低功耗刷新方式中新的刷新周期T_refresh1依赖最差存储单元的分布，因此刷新周期的提高也非常有限，刷新功耗的降低也是很有限。如果DRAM系统中含有非易失性存储器模块，DRAM结构如图5所示，那么在低功耗模式下可进一步提高刷新周期，降低刷新功耗。假设N个块中的最差存储单元数随保持时间的变化如图9所示，在数据保持时间T_refresh2下最差存储单元数最多的L个(0<L≤N)块分别记作块L_0，块L_1，……，块L_L-1，这L个块可以是连续分布的，也可以是离散分布的。

在某一时刻，DRAM进入非繁忙状态，那么DRAM可以关闭这L个块，只开启剩余N-L个块；在低功耗刷新模式下，将剩余N-L个块中保持时间低于T_refresh2的最差存储单元转存至非易失性存储器中，配置新的刷新周期为T_refresh2。显然T_refresh2远大于T_refresh1和T_refresh0，刷新周期大大提高，刷新功耗也大大降低。

T_refresh2的选取是在DRAM刷新功耗和DRAM性能上的折中。T_refresh2越大，刷新功耗也就越低，同时剩余N-L个块中的最差存储单元也就越多，需要转存至非易失性存储器中的存储单元也就越多，替换功耗也会增多，由于对非易失性存储器的存取性能不及对原DRAM块的存取性能，原DRAM中被替换的存储单元增多会导致混合DRAM存取性能有所下降。因此选取合适的刷新周期T_refresh2，混合DRAM也能达到良好存取性能。如果在某一时刻DRAM重新运行在繁忙状态，那么将非易失性存储器中的数据写回DRAM中的指定块的指定地址，重新开启所有块，配置刷新周期为T_refresh0，DRAM运行在常规刷新模式下。

从上述描述可以看出，在考虑最差存储单元的情况下，本发明基于分块DRAM的低功耗刷新技术能够有效提高刷新周期，从而降低刷新功耗。如果DRAM中包含非易失性存储器，那么可以更进一步提高刷新周期，大大降低刷新功耗。

下面列举实施例1进一步阐述。

假设DRAM芯片有8个块，分别从块0至块7，DRAM最短刷新周期T_refresh0为64ms。在各个数据保持时间段内的最差存储单元数如表1所示。例如块2在256ms刷新周期下无最差存储单元，即块2中所有存储单元的保持时间均大于256ms，在刷新周期为1s的情况下有（5+15=20）个最差存储单元。通过统计可知在512ms下块0至块7的最差存储单元分别为45，55，5，10，20，35，0，0。从大到小为排列分别为块1，块0，块5，块4，块3，块2，块6和块7。

表1：

	64ms-128ms	128ms-256ms	256ms-512ms	512ms-1s	1s-2s	2s-5s
							块0	5	10	30	50	100	150
块1	10	5	40	80	150	200
							块2	0	0	5	15	30	180
块3	0	0	10	25	45	300
							块4	0	5	15	60	180	250
块5	0	10	25	60	200	300
							块6	0	0	0	35	40	300
块7	0	0	0	25	50	200

在某一时刻DRAM由繁忙状态进入非繁忙状态，那么由操作系统向DRAM芯片内部发送指令，关闭四个块，如图10-b所示。那么由表1中可以看出，DRAM刷新周期可以提高到T_refresh1=256ms。如果此时DRAM在休眠状态，可再关闭两个块，即块2和块3，如图10-c所示，那么T_refresh1’可在再提高至512ms。本发明分块DRAM低功耗刷新技术与传统分块DRAM刷新技术对比如表2所示。若所有块均开启，那么传统分块DRAM刷新周期与功耗与本发明低功耗刷新周期和功耗相同；若仅开启4个块，传统分块DRAM刷新周期不变，功耗减半，而本发明分块DRAM低功耗刷新周期增加到原来的4倍，从而使刷新功耗进一步降低4倍；若仅仅开启两个块，传统分块DRAM刷新周期依然不变，功耗降至原来的四分之一，本发明低功耗刷新周期进一步升高一倍，从而使得刷新功耗也进一步降低。可见本发明考虑最差存储单元分布的分块DRAM低功耗刷新技术在非繁忙状态下能提高刷新周期，进一步降低刷新功耗。

表2：

如果DRAM芯片中包含非易失性存储器，那么在低功耗刷新模式下，如上所述，仅仅开启四个块，块2，块3，块6和块7，那么在低功耗刷新模式下，可以刷新周期提高到2s，而这四个块中保持时间在2s以下的最差存储单元都需要转存至非易失性存储器中，块2、块3、块6、块7中分别有最差存储单元50、80、75、75。如果仅仅开启两个块，块6和块7，那么刷新周期可以进一步提高至5s，需要转存的最差存储单元数为375和275，刷新周期功耗也进一步下降。对比如表3所示。

表3：

对比表2、表3可以看出，本发明两种考虑最差存储单元的分块DRAM在低功耗刷新模式下能够有效提高刷新周期，大大降低了刷新功耗，并且基本不影响DRAM的性能。

以上对本发明的具体实施例进行了详细描述，但其只作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对该实用进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (9)

1.一种基于分块DRAM的低功耗刷新方法，所述DRAM芯片包括N个可以独立进行周期刷新操作的块，所述N≥1，所述N个块均具有相对应的最差存储单元和保持时间，其特征在于，包括以下步骤：

步骤1，当所述DRAM处于繁忙状态时，所述DRAM的刷新周期为T_refresh0；

步骤2，当所述DRAM处于非繁忙状态时，选取所述DRAM芯片中N个块的某一保持时间T_refresh1，所述T_refresh1大于T_refresh0，在保持时间T_refresh1下，存在最差存储单元的L个块分别记作块L_0，块L_1，……，块L_L-1(0<L≤N)；

步骤3，关闭所述DRAM芯片中的L个块。

2.如权利要求1所述的基于分块DRAM的低功耗刷新方法，其特征在于，所述步骤3中还包括将剩余N-L个块的刷新时间提升至T_refresh1。

3.如权利要求2所述的基于分块DRAM的低功耗刷新方法，其特征在于，所述L个块是连续分布或离散分布的。

4.如权利要求3所述的基于分块DRAM的低功耗刷新方法，其特征在于，当对所述DRAM存取功耗接近或小于所述DRAM自身刷新功耗，那么所述DRAM处于非繁忙状态。

5.如权利要求4所述的基于分块DRAM的低功耗刷新方法，其特征在于，开启或者关闭所述DRAM芯片中的块以及关闭块的数量是由操作系统发送配置信息至所述DRAM芯片完成的。

6.如权利要求1所述的基于分块DRAM的低功耗刷新方法，其特征在于，所述DRAM中还包括非易失性存储器模块。

7.如权利要求6所述的基于分块DRAM的低功耗刷新方法，其特征在于，所述步骤2为当所述DRAM处于非繁忙状态时，在某一保持时间T_refresh2下最差存储单元数最多的L个块(0<L≤N)分别记作块L_0，块L_1，……，块L_L-1，所述T_refresh2＞T_refresh1＞T_refresh0。

8.如权利要求7所述的基于分块DRAM的低功耗刷新方法，其特征在于，所述步骤3中还包括将剩余N-L个块中保持时间低于T_refresh2的DRAM存储单元转存至非易失性存储器中，重新配置所述DRAM的刷新周期为T_refresh2。

9.如权利要求8所述的基于分块DRAM的低功耗刷新方法，其特征在于，所述T_refresh1或T_refresh2的选取是在所述DRAM刷新功耗和所述DRAM性能上的折中。