TW201904098A - 包括固態半導體晶粒之電子裝置 - Google Patents

包括固態半導體晶粒之電子裝置 Download PDF

Info

Publication number
TW201904098A
TW201904098A TW107111156A TW107111156A TW201904098A TW 201904098 A TW201904098 A TW 201904098A TW 107111156 A TW107111156 A TW 107111156A TW 107111156 A TW107111156 A TW 107111156A TW 201904098 A TW201904098 A TW 201904098A
Authority
TW
Taiwan
Prior art keywords
layer
array
dies
grains
pad
Prior art date
Application number
TW107111156A
Other languages
English (en)
Other versions
TWI765017B (zh
Inventor
安基特 瑪哈詹
米克漢爾 里歐尼多維奇 皮庫羅維斯奇
馬修 史黛華特 史戴
尚恩 卡麥隆 達斯
湯瑪士 喬瑟夫 麥茲勒
馬修 理查 迪龍 史密斯
沙加 亞馬 夏
在容 李
詹斯 法蘭西斯 波許
羅傑 衛斯特伍德 巴頓
Original Assignee
美商3M新設資產公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商3M新設資產公司 filed Critical 美商3M新設資產公司
Publication of TW201904098A publication Critical patent/TW201904098A/zh
Application granted granted Critical
Publication of TWI765017B publication Critical patent/TWI765017B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/81—Structural details of the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供之電子裝置包括一聚合材料層及部分地埋置在該層中的固態半導體晶粒。該等晶粒具有第一端，該等第一端自該層之該第一主表面突出。可藉由使該等晶粒之該等第一端陷入到一襯墊之一主表面中形成該等電子裝置。一可流動聚合材料係填充到該等晶粒之間的空間中且經固體化以形成該聚合材料層。藉由自該等晶粒之該等第一端脫層該襯墊而曝露出該等晶粒之該等第一端。在該層上提供電導體以連接該等晶粒之該等第一端。

Description

包括固態半導體晶粒之電子裝置
本揭露係有關包括固態半導體晶粒之電子裝置(例如，熱電裝置)、及其製造及使用方法。
固態半導體晶粒可整合到多種電子裝置中。例如，可藉由在兩平行陶瓷基材之間放置一陣列之固態熱電晶粒以製造一陶瓷熱電模組。可在陶瓷基材上形成電極，以藉由軟銲或硬銲而電連接熱電晶粒的接腳，其一般係一人工裝配程序。
期望以大面積格式且具成本效益的方式製作包括固態半導體晶粒之電子裝置。簡言之，在一個態樣中，本揭露說明一種方法，其包括：提供固態半導體晶粒之一陣列，各晶粒在其一第一端與相對之一第二端之間延伸，使該等晶粒之該等第一端陷入到一第一襯墊之一主表面中，填充一可流動聚合材料到該第一襯墊之該主表面上，及使該聚合材料固體化以形成一聚合基質材料層。固態半導體晶粒之該陣列係至少部分地埋置在該層中。本方法進一步包括自該等晶粒之該等第一端脫層該第一襯墊以曝露該等晶粒之該等第一端，及電連接該等晶粒曝露之該等第一端。
在另一態樣中，本揭露說明一種電子膜裝置，其包括一聚合物基質材料層，該層具有相對之第一主表面及第二主表面，且固態半導體晶粒之一陣列係至少部分地埋置在該層中。該等晶粒各自在其一第一端與一第二端之間延伸。該等第一端自該層之該第一主表面突出。一第一電導體在該層之該第一主表面上延伸以連接該等晶粒之該等第一端。
在另一態樣中，本揭露說明一種包括一撓性聚合物材料層之撓性熱電模組，該層具有相對之第一主表面及第二主表面，及一陣列之固態熱電晶粒係至少部分地埋置在該層中。該等晶粒各自在其一第一端與一第二端之間延伸。兩端均自該撓性聚合物材料層曝露出。該等第一端及第二端中之至少一者自該層突出。一第一電導體在該層之該第一主表面上延伸以連接晶粒之該陣列之該等第一端。一第二電導體在該層之該第一主表面上延伸以連接晶粒之該陣列之該等第二端。
本揭露之例示性實施例獲得各種非預期的結果及優點。本揭露之例示性實施例之一上述優點係可以用大面積格式及具成本效益的方式來製作包括固態半導體晶粒之電子裝置。固態半導體晶粒可與撓性聚合物層整合，而可產生撓性電子裝置。製作撓性電子裝置之程序可包括一卷對卷(R2R)程序，其可有效降低電子膜裝置之厚度、提供可撓、大面積的電子裝置、及降低處理成本。
已概述本揭露之例示性實施例之各種態樣及優點。上述發明內容並非意欲說明本揭露的各個所闡述實施例所或提出某些例示 性實施例的所有實作。下列圖式及實施方式更具體地例示說明使用本文揭示之原理的某些較佳實施例。
2‧‧‧預結構化工具
3‧‧‧噴墨印刷
4‧‧‧預界定凹穴
5‧‧‧塗佈設備
6‧‧‧主表面
7‧‧‧輻射
8‧‧‧黏著劑膠帶
10‧‧‧聚合材料層
10’‧‧‧空間
10a‧‧‧聚合材料層
10a’‧‧‧可流動聚合材料
10b’‧‧‧墨水
10c‧‧‧聚合材料層
10c’‧‧‧可流動聚合物材料
10d‧‧‧聚合物層
10d’‧‧‧可流動聚合物材料
12‧‧‧第一主表面
12’‧‧‧位準
14‧‧‧第二主表面
14’‧‧‧未固化材料
20‧‧‧晶粒
22‧‧‧第一端
24‧‧‧第二端
26‧‧‧空隙
32‧‧‧第一電導體
34‧‧‧第二電導體
36‧‧‧電傳導塗層
50‧‧‧第一襯墊
52‧‧‧表面層
54‧‧‧基材
60‧‧‧第二襯墊
62‧‧‧表面層
64‧‧‧基材
100‧‧‧物品
122‧‧‧間距
142‧‧‧凹陷
配合附圖，思考如下所述本揭露各個實施例之實施方式，可更完整地理解本揭露，其中：根據本揭露之一個實施例，圖1為一電子裝置之剖面圖。
根據本揭露之一個實施例，圖2A為一預結構化工具之剖面圖。
根據本揭露之一個實施例，圖2B為圖2A之其中設置有晶粒之任意陣列之預結構化工具之剖面圖。
根據本揭露之一個實施例，圖2C為待自預結構化工具轉移到黏著劑膠帶上的圖2B之晶粒之剖面圖。
根據本揭露之一個實施例，圖2D為設置在黏著劑膠帶上的圖2C之晶粒之剖面圖。
根據本揭露之一個實施例，圖2E為待自黏著劑膠帶轉移到一第一襯墊的圖2D之晶粒之剖面圖。
根據本揭露之一個實施例，圖2F為圖2E之晶粒之剖面圖，其中晶粒的一端陷入到一第一襯墊中。
根據本揭露之一個實施例，圖3A為圖2F之晶粒之剖面圖，其中晶粒的另一端之陷入處係與一第二襯墊接觸。
根據本揭露之一個實施例，圖3B為圖3A之晶粒之剖面圖，其中在第一襯墊與第二襯墊之間的空間係以聚合物材料填充。
根據本揭露之一個實施例，圖3C為圖3B之晶粒之剖面圖，其中聚合物材料係經固體化以形成一聚合物層。
根據本揭露之一個實施例，圖3D為圖3C之晶粒部分地埋置在聚合物層中之剖面圖。
根據本揭露之一個實施例，圖3E為圖3D之晶粒之剖面圖，其中晶粒的第一端係經電連接。
根據本揭露之一個實施例，圖3F為圖3E之晶粒之剖面圖，其中晶粒的第二端係經電連接。
根據本揭露之一個實施例，圖4A為圖2F之晶粒之剖面圖，該等晶粒之一端陷入到第一襯墊中，其中晶粒之間的空間係以墨水材料藉由噴墨印刷填充。
根據本揭露之一個實施例，圖4B為圖4A之晶粒之剖面圖，其中晶粒之間的空間係以墨水材料藉由噴墨印刷填充。
根據本揭露之一個實施例，圖5A為圖2F之晶粒之剖面圖，該等晶粒之一端陷入到第一襯墊中，其中晶粒之間的空間係以聚合物材料藉由塗佈填充。
根據本揭露之一個實施例，圖5B為圖5A之晶粒之剖面圖，其中聚合物材料係藉由自一側固化而固體化形成一聚合物層。
根據本揭露之一個實施例，圖5C為具有待移除之未固化聚合物材料的圖5B之晶粒之剖面圖。
根據本揭露之一個實施例，圖5D為圖5C之晶粒之剖面圖，其中未固化聚合物材料已經洗去。
根據本揭露之一個實施例，圖5E為圖5E之晶粒之剖面圖，其中第一襯墊已經自晶粒之第一端脫層。
根據本揭露之一個實施例，圖6A為圖2F之晶粒之剖面圖，其中一導電低表面能材料係塗佈在晶粒之第二端上。
根據本揭露之一個實施例，圖6B為圖6A之晶粒之剖面圖，晶粒之間的空間係以聚合物材料藉由塗佈填充。
根據本揭露之一個實施例，圖6C為圖6B之晶粒之剖面圖，其中聚合物材料自晶粒之第二端去濕(de-wet)。
根據本揭露之一個實施例，圖6D為圖6C之晶粒之剖面圖，其中聚合物材料係經固體化以形成一聚合物層。
根據本揭露之一個實施例，圖6E為圖6D之晶粒之剖面圖，其中第一襯墊已經自晶粒之第一端脫層。
根據本揭露之一個實施例，圖6F為圖6E之晶粒之剖面圖，其中晶粒的第二端係經電連接。
根據本揭露之一個實施例，圖6G為圖6F之晶粒之剖面圖，其中晶粒的第一端係經電連接。
圖式中，相似元件符號指代相似元件。雖然上述所提出之圖式闡述本揭露之數個實施例，其他在實施方式中所提到的實施例亦被考慮，該等圖式可未按比例繪製。在所有情況中，本揭露係藉由例示性實施例的表示之方式而非明確的限制來說明所揭示之揭露。應理解，所屬技術領域中具有通常知識者可擬定出許多其他修改及實施例，其仍屬於本揭露之範疇及精神。
對於下文所定義用語的詞彙，這些定義應適用於整份申請書，除非在申請專利範圍或說明書中的別處提供不同定義。
詞彙
說明書及申請專利範圍中使用某些用語，雖然這些用語大多數已為人所熟知，但可能需要一些解釋。應理解：用語「可流動聚合材料(flowable polymeric material)」意指一液體組成物例如墨水組成物、或者一熔融或半熔融聚合材料。
用語「襯墊(liner)」意指具有一主表面之一基材，該主表面可變形以適應一固態半導體晶粒之一端之陷入並且能夠在主表面與晶粒之該端之間形成流體密封。
針對所揭示之塗佈物品中之各種元件的位置使用定向用語，諸如「在...頂部上(atop)」、「在...上(on)」、「在...上方(over)」、「覆蓋(covering)」、「最上(uppermost)」、「下伏(underlying)」、及類似用語時，係指元件相對於水平設置、面向上基材之相對位置。然而，除非另有說明，基材或物品在製造期間或之後應具有任何特定空間定向非係所意欲的。
關於數值或形狀的用語「約(about)」或「近似(approximately)」係意指+/-5百分比之該數值或屬性或特性，但明確地包含該確切數值。例如，「約」1Pa-sec之黏度係指自0.95至1.05Pa-sec之黏度，而且亦明確地包含確切1Pa-sec之黏度。同樣地， 「實質上正方形」周長意欲描述具有四個側向邊緣之幾何形狀，其中各側向邊緣之長度為任何其他側向邊緣之長度的自95%至105%，而且亦包含各側向邊緣具有完全相同長度的幾何形狀。
關於屬性或特性的用詞「實質上(substantially)」意指該屬性或特性的展現程度大於該屬性或特性之相對者的展現程度。例如，「實質上」透明之基板係指所透射的輻射(例如，可見光)多於未能透射者(例如，吸收及反射)之基材。因此，透射入射在其表面上之多於50%可見光的基材係實質上透明，而透射入射在其表面上之50%或更少可見光的基材係非實質上透明。
如本說明書及隨附實施例中所用者，單數形式「一(a/an)」及「該(the)」包括複數的指涉，除非內容另有清楚指定。因此，例如，對於含有「一化合物」之細纖維之參照包含二或更多種化合物之混合物。如本說明書及所附實施例中所使用者，用語「或(or)」通常是用來包括「及/或(and/or)」的意思，除非內文明確地另有指示。
如本說明書中所使用，以端點敘述之數字範圍包括所有歸於該範圍內的數字(例如，1至5包含1、1.5、2、2.75、3、3.8、4及5)。
除非另有所指，否則本說明書及實施例中所有表達量或成分的所有數字、屬性之測量及等等，在所有情形中都應予以理解成以用語「約(about)」進行修飾。因此，除非另有相反指示，在前述說明書及隨附實施例清單所提出的數值參數，可依據所屬技術領域中具有通常知識者運用本揭露的教示而企圖獲得之所欲性質而有所變化。 起碼，至少應鑑於有效位數的個數，並且藉由套用普通捨入技術，詮釋各數值參數，但意圖不在於限制所主張實施例範疇均等論之應用。
現將特別參照該等圖式說明本揭示的各個例示性實施例。本揭示之例示性實施例可有各種修改及改變，而不悖離本揭示之精神及範疇。因此，應理解本揭示之該等實施例不受限於以下所述的例示性實施例，而是由該等申請專利範圍及任何其均等者所提限制所管制。
圖1繪示一物品100之剖面圖。物品100包括具有相對之第一主表面12及第二主表面14的一聚合材料層10。在一些實施例中，層10可以是一撓性聚合物基質材料層，例如可以是一可固化聚合物材料之一固化產品。合適的可固化聚合物材料可包括，例如，聚胺甲酸酯丙烯酸酯、聚二甲基矽氧烷、聚胺甲酸酯橡膠、聚烯烴發泡體等。層10具有，例如，約10微米至約0.5cm的厚度。
固態半導體晶粒20之一陣列係至少部分地埋置在聚合物層10中。固態半導體晶粒20各自在其一第一端22與一第二端24之間延伸。第一端22自層10之第一主表面12突出。在一些實施例中，晶粒20之第一端22自聚合物層10之第一主表面12突出一步階(step)122。步階122可具有約1至約100微米、約1至約50微米、約1至約25微米、或約2至約25微米之一平均高度。晶粒20之第一端22係藉由一第一電導體32電連接。晶粒20之第二端24係藉由一第二電導體34電連接。晶粒之陣列20可包括任何數量(例如，一個、兩個、三個或更多個)的晶粒。晶粒20可規律或隨機配置。
圖1之物品100可以是一電子裝置諸如，例如，一熱電裝置、一光電子裝置等，其可視固態半導體晶粒20之類型而定。在一些實施例中，固態半導體晶粒20可包括一或多個熱電晶片，且物品100可以是一熱電裝置。熱電晶片可由一n型半導體材料(例如Bi2Te3或其合金)或一p型半導體材料(例如Sb2Te3或其合金)製成。在一些實施例中，固態半導體晶粒20可包括一或多個LED晶片，且物品100可以是一光電子裝置。
在一些實施例中，固態半導體晶粒20可包括電接觸件(例如，用於熱電晶片的接腳)，該等電接觸件設置在第一端22及第二端24中之至少一者的表面上。晶粒20之電接觸件可，例如，經由第一電導體32或第二電導體34，而電連接以形成具所需功能之一電路。
固態半導體晶粒20係至少部分地埋置在聚合材料層10中。在圖1繪示之實施例中，第一端22及第二端24係至少部分地自聚合材料層10曝露出以允許電子導體32及34各別電連接第一端22及第二端24上的接觸件。
根據一個實施例，圖2A至圖2F說明圖1之物品100的製作程序。在一預結構化工具2之一主表面6上提供有預界定凹穴4以接收固態半導體晶粒20。預結構化工具2可以是，例如，一圖案化旋轉帶(patterned rotary belt)、一圖案化鼓輪(patterned drum)等。可藉由使用，例如，標準「取放(pick and place)」裝備、一置件機(chip shooter)、或一基於雷射之轉移方法，而放置固態半導體晶粒20到凹 穴4中。將固態半導體晶粒20限制在工具2上之預界定凹穴4中可為有益的，因為a)此使得即便是在較高速度下也能精準放置，及b)此維持固態半導體晶粒20在移動中的工具2上之絕對及相對定向而不需釘住該等晶粒。
如圖2B所示，固態半導體晶粒20係設置在工具2之凹穴4中。第二端24自主表面6突出。然後藉由以一黏著劑膠帶8接觸晶粒20之第二端24而將固態半導體晶粒20之陣列自預結構化工具2轉移到黏著劑膠帶8，如圖2C至圖2D所示。可將黏著劑膠帶8壓向預結構化工具2之主表面6。自工具2移除黏著劑膠帶8時，晶粒20可轉移到黏著劑膠帶8。轉移後仍可在黏著劑膠帶8上維持晶粒20之相對定向。黏著劑膠帶8可以是塗佈一「弱」黏著劑之一基材，諸如，例如，3M Scotch可移除膠帶。應理解黏著劑膠帶8可以是任何能牢固地固持晶粒20之第二端而稍後可容易移除的合適固持表面(例如，一黏著劑表面、一圖案化表面等)。
然後提供一第一襯墊50以接觸晶粒20之第一端22，如圖2E所示。在本文中說明之一襯墊意指具有一主表面之一基材，該主表面可變形以適應一固態半導體晶粒之一端之一陷入並且能夠在主表面與晶粒之該端之間形成一緊密密封。另外，襯墊之主表面可具有低表面能使得一聚合塗層及設置其上之晶粒可自該主表面釋離。
在圖2E繪示之實施例中，第一襯墊50包括設置在其一基材54上之一表面層52。表面層52及基材54可由不同材料製成，其中表面層52具有比基材54低的熔化溫度。在一些實施例中，第一襯 墊50可加熱至特定溫度，在該等溫度下表面層52(但非基材54)可至少部分地熔化或軟化以允許晶粒20之第一端22陷入到表面層52中。基材54可在如此溫度下保持其剛性並充當一停止層以將表面層52及晶粒20固持在適當位置。在一些實施例中，第一襯墊可包括一聚苯二甲酸乙二酯層及一聚乙烯層。
在一些實施例中，晶粒20之第一端22陷入到第一襯墊50之主表面中後，主表面可經再次固體化以錨固其上之晶粒之該陣列。例如，第一襯墊50可例如在室溫下冷卻以使表面層52再次固體化。在晶粒20之陣列定位並固定在第一襯墊50上後，可移除黏著劑膠帶8，而晶粒20係自黏著劑膠帶8轉移到第一襯墊50，如圖2F所示。
在圖3A所示之實施例中，提供一第二襯墊60以接觸晶粒20之第二端24。類似於第一襯墊50，第二襯墊60包括設置在其一基材64上之一表面層62。第二襯墊60之表面層62及基材64可由不同材料製成，其中表面層62具有比基材64低的熔化溫度。在一些實施例中，第二襯墊60可加熱至特定溫度，在該等溫度下表面層62(但非基材64)可至少部分地熔化或軟化以允許晶粒20之第二端24陷入到表面層62中。基材64可在如此溫度下保持其剛性並充當一停止層以將表面層62及晶粒20固持在適當位置。
隨著晶粒20之第一端22及第二端24各別定位到相對之襯墊50及60中，產生一似平行板結構。相對之襯墊50及60之間的距離實質上係藉由晶粒20之高度決定。然後第一襯墊50與第二襯 墊60之間的空間10'係以一可流動聚合材料10a'填充，如圖3B所示。晶粒20之第一端22及第二端24係受到保護免於接觸聚合材料10a'。
在一些實施例中，可提供聚合材料10a'以流入空間10'。在一些實施例中，例如，可藉由分配(dispense)、注射、印刷等提供一液體、熔化、或半熔融聚合材料10a'到空間10'中。在一些實施例中，聚合材料10a'可以是一低黏度液體。當低黏度液體接近該似平行板結構之一邊緣時，它可藉由毛細壓力流入空間10'。只要連續供應該液體，該液體前緣可繼續前進以完全填充晶粒20之間的空隙。該毛細流可受助於襯墊50與襯墊60之間的晶粒陣列20的存在，該等襯墊形成局部的流體通道。藉由流變學、表面能學(surface energetics)、晶粒之高度及其相對方位等可決定毛細填充的速率。
一旦完成填充空間10'，就可經由，例如，熱或輻射固化(例如，UV固化)使可流動聚合材料10a'固體化以形成一聚合材料層10a。圖3C為圖3B之似平行板結構之剖面圖，其中聚合材料係經固體化以形成層10a。應理解可藉由任何其他合適方法或程序使可流動聚合材料固體化。
形成層10a後，第一襯墊50及第二襯墊60係自晶粒20及層10a脫層。應理解襯墊50及襯墊60可包括任何合適材料及構形，只要(i)主表面可變形以適應一固態半導體晶粒之一端之一陷入且(ii)襯墊可自晶粒及聚合層脫層。圖3D為晶粒20部分地埋置在聚合材料層10a中之剖面圖。在移除第一襯墊50及第二襯墊60後，晶粒20之第 一端22及第二端24係曝露出來。在一些實施例中，第一端及/或第二端可自層10a之各別的主表面12或主表面14突出。
提供第一電導體32以電連接晶粒20之第一端22上之接觸件；提供第二電導體34以電連接晶粒20之第二端24上之接觸件，如圖3E至圖3F所示。電導體32及34可在層10a之各別主表面12及主表面14上的晶粒之相鄰端22或24之間延伸。電導體32及34可藉由任何合適方法形成在層10a上。在一些實施例中，平滑且平坦的層10a可有助於，例如，印刷方法、層壓方法等的使用。
在繪示於圖3F中之實施例中，固態半導體晶粒20包括一陣列的n型熱電晶片及p型熱電晶片，其等係經電連接以形成一熱電電路(例如，一熱電發電機)。當熱電晶片20之相對端22與24之間有溫差時，一直流電流可流入該電路。
可自一沉積或印刷金屬圖案形成電導體32或34。該金屬可包括，例如，銅、銀、金、鋁、鎳、鈦、鉬、其組合等。在一些實施例中，可藉由絲網印刷使用一金屬複合物墨水或糊狀物形成該金屬圖案。在其他實施例中，可藉由柔版印刷或凹版印刷形成該金屬圖案。在其他實施例中，可藉由噴墨印刷形成該金屬圖案。在其他實施例中，可藉由無電沉積形成該金屬圖案。在其他實施例中，可藉由濺鍍或CVD沉積接著微影蝕刻圖案化的手段沉積該金屬。金屬厚度範圍，例如，可在1微米與100微米之間。在一些實施例中，電導體可印刷到聚合物層10a之平坦表面上以連接晶粒20之各別端。在一些實施例中，可藉由層壓一圖案化金屬帶(例如，Cu帶)、或藉由金屬之無電 沉積形成電導體。應理解可藉由任何合適方法形成電導體以電連接晶粒20之各別端。
在一些實施例中，在半導體晶粒20之端表面上提供電導體32及34前，可先進一步清潔半導體晶粒20之該端表面。清潔方法可包括，例如，溶劑清洗、超音波酸洗、以砂紙研磨或藉由噴砂研磨、高壓水霧、濺鍍清潔、電漿清潔等。如此清潔可增進電接觸件的品質。
當晶粒20之第一端22定位到第一襯墊50中時，如圖2F所示，一聚合物層可直接形成在第一襯墊50上以填充其上之空間10'。在繪示於圖4A中之實施例中，藉由噴墨印刷3分配一墨水材料10b'以填充在固態半導體晶粒20之間的空隙26。受毛細壓力驅使，墨水10b'可自各分配位點移動一段距離，該距離可取決於流變學、表面能學及/或晶粒幾何。可沿著基材寬度在週期性位點分配新鮮墨水以確保連續覆蓋晶粒20之間的空隙26。
在一些實施例中，可適量提供具有合適性質之墨水，使得該墨水在晶粒20之間的空間/空隙中前進時，可因釘扎效應(pinning effect)而限制在藉由晶粒20之上邊緣界定之一位準以下，如圖4B所示。墨水10b'可能不會流到晶粒20之第二端24上方或覆蓋晶粒20之第二端24。一旦完成填充，第一襯墊50及受支持之晶粒20及墨水10b'就可在固體化步驟前經過一層壓輥隙(lamination nip)以使墨水表面輪廓平坦。
在繪示於圖5A中之實施例中，一可流動聚合物材料10c'係經由一塗佈設備5直接塗佈到第一襯墊50上以填充晶粒20之間的空隙26。可塗佈聚合物材料10c'以完全覆蓋晶粒20，即聚合物材料10c'之位準12'係高於晶粒20之端24。然後藉由輻射7自晶粒20之背面固化聚合物材料10c'以形成一聚合材料層10c。輻射7可以是，例如，一準直UV照明。晶粒20可阻擋輻射使其不固化在晶粒20之第二端24上的聚合物材料之部分14'。形成層10c後，可移除(例如，藉由洗滌)未固化材料14'以曝露晶粒20之第二端24。移除未固化材料14'後，可自層10c之第二主表面14形成一凹陷142到晶粒20之第二端24，如圖5D所示。凹陷142可具有約1至約100微米、約1至約50微米、約1至約25微米、或約2至約25微米之一尺寸。移除第一襯墊50後，晶粒22之第一端22可被曝露出來。第一端22自層10c之第一主表面12突出一步階122。步階122可具有約1至約100微米、約1至約50微米、約1至約25微米、或約2至約25微米之一尺寸。
在繪示於圖6A中之實施例中，提供一電傳導塗層36在晶粒20之第二端24上。可用一低表面能材料諸如，例如，一基於聚矽氧的銀墨水，製作電傳導塗層36。可用任何合適方法以形成電傳導塗層36，諸如，例如，藉由使用一平坦印模(stamp)對晶粒之頂面進行柔版印刷。一可流動聚合物材料10d'可經由一塗佈設備5塗佈到第一襯墊50上。當所塗佈之聚合物材料10d'接近晶粒20之端24時，可自導電塗層36去濕(de-wet)，如圖6B至圖6C所示。所塗佈之聚合物10d'之位準12'可實質上等於或低於導電塗層36。然後聚合物材料10d' 經固體化以形成一聚合物層10d，如圖6D所示。移除第一襯墊50以曝露晶粒20之第一端22，該等第一端係藉由第一電導體32電連接，如圖6G所示。晶粒之第二端24上之電傳導塗層36係藉由第二電導體34電連接，如圖6F至圖6G所示。在一些實施例中，當電傳導塗層36較薄時(例如，比第一電導體32薄)，可製作第二電導體34以覆蓋電傳導塗層36。
本揭露提供用於製作撓性電子裝置(例如，熱電裝置)之程序。在本文中說明之製作撓性電子裝置之程序可包括一卷對卷(R2R)程序，其可有效降低電子膜裝置之厚度、提供可撓、大面積的電子裝置、及降低處理成本。
本揭露之操作將針對下列實施例予以進一步描述。所提供的這些實施例係用於進一步說明各種特定及較佳的實施例及技術。然而，應理解的是，可做出許多變異及改良而仍在本揭露之範疇內。
例示性實施例清單
應理解，可組合實施例1至18、19至25、及26至27中之任一項。
實施例1係一種方法，其包含：提供固態半導體晶粒之一陣列，該等晶粒各自在其一第一端與相對之一第二端之間延伸；使該等晶粒之該等第一端陷入到一第一襯墊之一主表面中；填充一可流動聚合材料到該第一襯墊之該主表面上； 使該聚合材料固體化以形成一聚合基質材料層，其中固態半導體晶粒之該陣列係至少部分地埋置在該層中；自該等晶粒之該等第一端脫層該第一襯墊；及電連接該等晶粒之該等第一端。
實施例2係實施例1之方法，其進一步包含在晶粒之該陣列之該等第二端處相對於該第一襯墊之側上提供與晶粒之該陣列接觸的一第二襯墊。
實施例3係實施例1或2之方法，其中使該聚合材料固體化包含熱或輻射固化。
實施例4係實施例1至4之任一者之方法，其進一步包含電連接晶粒之該陣列之該等第二端。
實施例5係實施例3或4之方法，其中該聚合材料係自該等第一端之該側固化，且在該等第二端之一未固化材料係在固化後經移除。
實施例6係實施例1至5之任一者之方法，其中填充該可流動聚合材料包含藉由毛細力以該聚合材料填充該等晶粒之間的該空間。
實施例7係實施例1至6之任一者之方法，其中填充該可流動聚合材料包含藉由噴墨印刷填充該等晶粒之間的該空間。
實施例8係實施例1至7之任一者之方法，其進一步包含在相對於該第一襯墊之側上塗佈一電傳導、低表面能材料在晶粒之該陣列之該等第二端上。
實施例9係實施例1至8之任一者之方法，其中提供晶粒之該陣列包含設置晶粒之該陣列到一預結構化工具中，晶粒之該陣列之該等第二端自該預結構化工具突出。
實施例10係實施例9之方法，其中提供晶粒之該陣列進一步包含自該預結構化工具轉移晶粒之該陣列到一黏著劑膠帶上。
實施例11係實施例10之方法，其中提供晶粒之該陣列進一步包含自該黏著劑膠帶轉移晶粒之該陣列到該第一襯墊。
實施例12係實施例1至11之任一者之方法，其進一步包含熔化該第一襯墊之該主表面以允許晶粒之該陣列之該等第一端在一壓力下陷入到該主表面中。
實施例13係實施例12之方法，其中晶粒之該陣列之該等第一端以約0.5至約10微米之一平均深度陷入到該第一襯墊之該主表面中。
實施例14係實施例1至13之任一者之方法，其中該第一襯墊具有至少兩層，各層具有一相異熔點，使得具較低熔點之該層面向晶粒之該陣列；及進一步包含加熱具較低熔點之該層超過其一軟化點，使得該等晶粒之該等第一端沉入具較低熔點之該層中。
實施例15係實施例14之方法，其中該第一襯墊包含一聚苯二甲酸乙二酯層及作為具較低熔點之該層的一聚乙烯層。
實施例16係實施例12之方法，其進一步包含使該第一襯墊之該主表面再固體化以錨固其上之晶粒之該陣列。
實施例17係如實施例3之方法，其中該可流動聚合材料包括聚胺甲酸酯丙烯酸酯、聚二甲基矽氧烷、或聚胺甲酸酯橡膠。
實施例18係如實施例1至17之任一者之方法，其進一步包含在電連接該等晶粒之該等第一端之前清潔該等晶粒之該等第一端。
實施例19係一種電子膜裝置，其包含：一聚合物基質材料層，該層具有相對之第一主表面及第二主表面；固態半導體晶粒之一陣列係至少部分地埋置在該層中，該等晶粒各自在其一第一端與一第二端之間延伸，該等第一端自該層之該第一主表面突出；及一第一電導體，其連接晶粒之該陣列之該等第一端。
實施例20係實施例19之電子膜裝置，其進一步包含一第二電導體，該第二電導體連接該熱電晶片陣列之該等第二端。
實施例21係實施例20之電子膜裝置，其中該第一電導體或該第二電導體具有直接設置在該層之該第一主表面或該第二主表面上的至少一部分。
實施例22係實施例19至21之任一者之電子膜裝置，其中該聚合物基質材料層係一可固化聚合材料之一固化產品。
實施例23係實施例22之電子膜裝置，其中該可固化聚合材料包括聚胺甲酸酯丙烯酸酯、聚二甲基矽氧烷、或聚胺甲酸酯橡膠。
實施例24係實施例19至23之任一者之電子膜裝置，其中該聚合物基質材料層係一撓性層。
實施例25係實施例19至24之任一者之電子膜裝置，其中固態半導體晶粒之該陣列包括一n型熱電晶粒及一p型熱電晶粒。
實施例26係一種撓性熱電模組，其包含： 一撓性聚合物材料層，該層具有相對之第一主表面及第二主表面；固態熱電晶粒之一陣列係至少部分地埋置在該層中，該等晶粒各自在其一第一端與一第二端之間延伸，兩端均自該撓性聚合物材料層曝露出，該等第一端及該等第二端中之至少一者自該層突出；一第一電導體，其在該層之該第一主表面上延伸以連接晶粒之該陣列之該等第一端；及一第二電導體，其在該層之該第一主表面上延伸以連接晶粒之該陣列之該等第二端。
實施例27係實施例26之撓性熱電模組，其中該等晶粒之該等第一端自該層之該第一主表面突出。
本說明書中提及的「一個實施例」、「特定實施例」、「一或多個實施例」或「一實施例」，不管是否在「實施例」之前加上「例示性」，都表示與該實施例連結描述的特定部件、結構、材料或特性都包括在本發明某些例示性實施例的至少一個實施例之內。如此，在本說明書中許多地方出現的片語，例如「在一或多個實施例中(in one or more embodiments)」、「在某些實施例中(in certain embodiments)」、「在一個實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」，並不必然參照本發明某些例示性實施例的相同實施例。更進一步，該等特定特徵、結構、材料、或特性可在一或多個實施例中用任何合適的方式結合。
雖然本說明書已詳細描述某些例示性實施例，但將瞭解所屬技術領域中具有通常知識者在理解前文敘述後，可輕易設想出這 些實施例的替代、變化、及等同物。因此，應瞭解，本發明並不受限於上面揭示的該等例示實施例。具體而言，如本文所用，以端點敘述之數字範圍意在包括所有歸於該範圍內的數字(例如，1至5包括1、1.5、2、2.75、3、3.80、4及5)。另外，本文中所使用的所有數字均假定以用語「約(about)」進行修飾。
更進一步地說，在本文中所提及的全部公開案與專利皆全文以引用方式併入本文中，其引用程度就如同將各個各別公開案或專利明確並且各別地指示以引用方式併入本文中。已描述各種例示性實施例。這些及其他實施例係在以下申請專利範圍的範疇之內。

Claims (20)

  1. 一種方法，其包含：提供固態半導體晶粒之一陣列，該等晶粒各自在其一第一端與相對之一第二端之間延伸；使該等晶粒之該等第一端陷入到一第一襯墊之一主表面中；填充一可流動聚合材料到該第一襯墊之該主表面上；使該聚合材料固體化以形成一聚合基質材料層，其中固態半導體晶粒之該陣列係至少部分地埋置在該層中；自該等晶粒之該等第一端脫層該第一襯墊；及電連接該等晶粒之該等第一端。
  2. 如請求項1之方法，其進一步包含在晶粒之該陣列之該等第二端處相對於該第一襯墊之側上提供與晶粒之該陣列接觸之一第二襯墊。
  3. 如請求項1之方法，其中使該聚合材料固體化包含熱或輻射固化。
  4. 如請求項1之方法，其進一步包含電連接晶粒之該陣列之該等第二端。
  5. 如請求項3之方法，其中該聚合材料係自該等第一端之側固化，且在該等第二端處之一未固化材料係在固化後經移除。
  6. 如請求項1之方法，其進一步包含在相對於該第一襯墊之側上塗佈一電傳導、低表面能材料在晶粒之該陣列之該等第二端上。
  7. 如請求項1之方法，其中提供晶粒之該陣列包含設置晶粒之該陣列到一預結構化工具中，晶粒之該陣列之該等第二端自該預結構化工具突出。
  8. 如請求項1之方法，其進一步包含熔化該第一襯墊之該主表面以允許晶粒之該陣列之該等第一端在一壓力下陷入到該主表面中。
  9. 如請求項1之方法，其中該第一襯墊具有至少兩層，各層具有一相異熔點，使得具較低熔點之該層面向晶粒之該陣列；及進一步包含 加熱具較低熔點之該層超過其一軟化點，使得該等晶粒之該等第一端沉入具較低熔點之該層中。
  10. 如請求項9之方法，其中該第一襯墊包含一聚苯二甲酸乙二酯層及作為具較低熔點之該層的一聚乙烯層。
  11. 如請求項3之方法，其中該可流動聚合材料包括聚胺甲酸酯丙烯酸酯、聚二甲基矽氧烷、或聚胺甲酸酯橡膠。
  12. 一種電子膜裝置，其包含：一聚合物基質材料層，該層具有相對之第一主表面及第二主表面；固態半導體晶粒之一陣列係至少部分地埋置在該層中，該等晶粒各自在其一第一端與一第二端之間延伸，該等第一端自該層之該第一主表面突出；及一第一電導體，其連接晶粒之該陣列之該等第一端。
  13. 如請求項12之電子膜裝置，其進一步包含一第二電導體，該第二電導體連接熱電晶片之陣列之該等第二端。
  14. 如請求項13之電子膜裝置，其中該第一電導體或該第二電導體具有直接設置在該層之該第一主表面或該第二主表面上的至少一部分。
  15. 如請求項12之電子膜裝置，其中該聚合物基質材料層係一可固化聚合材料之一固化產品。
  16. 如請求項15之電子膜裝置，其中該可固化聚合材料包括聚胺甲酸酯丙烯酸酯、聚二甲基矽氧烷、或聚胺甲酸酯橡膠。
  17. 如請求項12之電子膜裝置，其中該聚合物基質材料層係一撓性層。
  18. 如請求項12之電子膜裝置，其中固態半導體晶粒之該陣列包括至少一個n型熱電晶粒及至少一個p型熱電晶粒。
  19. 一種撓性熱電模組，其包含：一撓性聚合物材料層，該層具有相對之第一主表面及第二主表 面；固態熱電晶粒之一陣列係至少部分地埋置在該層中，該等晶粒各自在其一第一端與一第二端之間延伸，兩端均自該撓性聚合物材料層曝露出，該等第一端及該等第二端中之至少一者自該層突出；一第一電導體，其在該層之該第一主表面上延伸以連接晶粒之該陣列之該等第一端；及一第二電導體，其在該層之該第一主表面上延伸以連接晶粒之該陣列之該等第二端。
  20. 如請求項19之撓性熱電模組，其中該等晶粒之該等第一端自該層之該第一主表面突出。
TW107111156A 2017-03-31 2018-03-30 包括固態半導體晶粒之電子裝置 TWI765017B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762479796P 2017-03-31 2017-03-31
US62/479,796 2017-03-31

Publications (2)

Publication Number Publication Date
TW201904098A true TW201904098A (zh) 2019-01-16
TWI765017B TWI765017B (zh) 2022-05-21

Family

ID=63677765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107111156A TWI765017B (zh) 2017-03-31 2018-03-30 包括固態半導體晶粒之電子裝置

Country Status (6)

Country Link
US (1) US11114599B2 (zh)
EP (1) EP3602642A4 (zh)
JP (1) JP7203037B2 (zh)
CN (1) CN110462855A (zh)
TW (1) TWI765017B (zh)
WO (1) WO2018178821A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110573230B (zh) 2017-04-28 2022-09-06 3M创新有限公司 基于热电装置的空气过滤监测
WO2019111133A1 (en) 2017-12-08 2019-06-13 3M Innovative Properties Company Differential thermoelectric device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818109A (ja) * 1994-06-24 1996-01-19 Seiko Instr Inc 熱電素子とその製造方法
US6297441B1 (en) * 2000-03-24 2001-10-02 Chris Macris Thermoelectric device and method of manufacture
US8456002B2 (en) * 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
TWI481087B (zh) * 2010-01-20 2015-04-11 Nat I Lan University Flexible thermoelectric energy converter and its manufacturing method
KR20110087547A (ko) * 2010-01-26 2011-08-03 도레이첨단소재 주식회사 내열성 점착시트를 이용한 반도체 장치의 제조방법
JP2014093342A (ja) 2012-11-01 2014-05-19 Mitsubishi Electric Corp 絶縁基板および半導体装置
JP6064861B2 (ja) 2013-03-05 2017-01-25 株式会社デンソー 熱電変換装置の製造方法
CN103390613B (zh) * 2013-08-14 2016-08-10 中国科学院长春光学精密机械与物理研究所 高发光均匀性的密排列led面阵器件及制备方法
CN108281398B (zh) * 2013-08-20 2021-10-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages
US10103037B2 (en) * 2014-05-09 2018-10-16 Intel Corporation Flexible microelectronic systems and methods of fabricating the same
US10347798B2 (en) * 2015-06-01 2019-07-09 Intematix Corporation Photoluminescence material coating of LED chips
US9401350B1 (en) * 2015-07-29 2016-07-26 Qualcomm Incorporated Package-on-package (POP) structure including multiple dies
US20170033272A1 (en) * 2015-07-31 2017-02-02 Stmicroelectronics S.R.L. Method to make a flexible thermoelectric generator device and related devices
US10206288B2 (en) 2015-08-13 2019-02-12 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate
KR101842426B1 (ko) * 2015-08-26 2018-05-14 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 내장형 다이 패키지, 칩 패키지 제조방법, 다층 인터포저 및 칩 패키지
KR102443361B1 (ko) * 2015-09-03 2022-09-19 삼성디스플레이 주식회사 표시 장치
WO2017223278A1 (en) 2016-06-23 2017-12-28 3M Innovative Properties Company Flexible thermoelectric module
EP3475989B1 (en) 2016-06-23 2021-03-17 3M Innovative Properties Company Flexible thermoelectric module
JP2019525454A (ja) 2016-06-23 2019-09-05 スリーエム イノベイティブ プロパティズ カンパニー 熱電テープ
CN106601661B (zh) * 2017-01-09 2019-08-27 京东方科技集团股份有限公司 转印装置及转印方法

Also Published As

Publication number Publication date
TWI765017B (zh) 2022-05-21
US11114599B2 (en) 2021-09-07
EP3602642A2 (en) 2020-02-05
WO2018178821A2 (en) 2018-10-04
WO2018178821A3 (en) 2019-02-07
JP7203037B2 (ja) 2023-01-12
US20200105991A1 (en) 2020-04-02
CN110462855A (zh) 2019-11-15
EP3602642A4 (en) 2020-12-23
JP2020516069A (ja) 2020-05-28

Similar Documents

Publication Publication Date Title
JP7269347B2 (ja) 変形可能な導体を有する構造体
US10872801B2 (en) Target substrate with micro semiconductor structures
CN104733329A (zh) 半导体封装结构和工艺
KR101866901B1 (ko) 다층형 캐리어 필름 및 이를 이용한 소자 전사 방법과 이 방법을 이용하여 전자제품을 제조하는 전자제품 제조방법
US20150187679A1 (en) Lid Design for Heat Dissipation Enhancement of Die Package
US20110233756A1 (en) Wafer level packaging with heat dissipation
US20110311831A1 (en) Method for manufacturing substrate for light emitting element package, and light emitting element package
CN104465418B (zh) 一种扇出晶圆级封装方法
KR20180037238A (ko) 반도체 장치 및 그 제조 방법
US20110083712A1 (en) Thermoelectric Module
US20150130047A1 (en) Thermally conductive molding compound structure for heat dissipation in semiconductor packages
KR20110094298A (ko) 발광 소자 패키지용 기판의 제조 방법 및 발광 소자 패키지
TW201904098A (zh) 包括固態半導體晶粒之電子裝置
CN102598324A (zh) 发光元件搭载用基板及其制造方法
TW201422799A (zh) 熱介面組合物及其製造與使用方法
CN103180079A (zh) 焊料转印基材的制造方法、焊料预涂方法、及焊料转印基材
CN106129237A (zh) 一种led固晶方法及led器件
JP2010153742A (ja) 貫通電極付基板、発光デバイス及び貫通電極付基板の製造方法
TW202036940A (zh) 熱電轉換材料的晶片的製造方法及使用由此製造方法得到的晶片的熱電轉換模組的製造方法
KR20180089886A (ko) 반도체 칩의 제조 방법
JP2009065034A5 (zh)
US10854566B2 (en) Pre-conductive array disposed on target circuit substrate and conductive structure array thereof
CN105321892B (zh) 半导体衬底及其制造方法
JP2020516069A5 (zh)
US10431561B2 (en) Pre-conductive array disposed on target circuit substrate and conductive structure array thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees