TW201902063A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW201902063A
TW201902063A TW107115467A TW107115467A TW201902063A TW 201902063 A TW201902063 A TW 201902063A TW 107115467 A TW107115467 A TW 107115467A TW 107115467 A TW107115467 A TW 107115467A TW 201902063 A TW201902063 A TW 201902063A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
semiconductor
region
semiconductor device
Prior art date
Application number
TW107115467A
Other languages
English (en)
Other versions
TWI779031B (zh
Inventor
徐子傑
黃意雯
陳守龍
陳新綱
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW201902063A publication Critical patent/TW201902063A/zh
Application granted granted Critical
Publication of TWI779031B publication Critical patent/TWI779031B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18322—Position of the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217—Removal of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本公開內容揭示一種半導體元件，其包含︰一半導體疊層，其包含一第一反射結構、一第二反射結構以及一位於第一反射結構以及第二反射結構之間的共振腔區域，其中共振腔區域包含一第一表面、一於第一表面的第二表面以及一位於第一表面以及第二表面的側壁，相較於第二反射結構，第一表面較接近第一反射結構；一與第一反射結構電性連接的第一電極；以及一與第二反射結構電性連接的第二電極，其中第二電極包含一電極墊部位以及一自電極墊部位延伸的側部位；其中第一電極以及第二電極的電極墊部位位於第一表面上，且第二電極的側部位覆蓋共振腔區域的側壁。

Description

半導體元件
本公開內容有關於一種半導體元件，尤其關於一種包含共振腔區域的半導體元件。
垂直腔面發射激光器(vertical cavity surface emitting laser，VCSEL)可以發出一方向垂直於活性區域的光。VCSEL包含一結構，其包含一對反射鏡疊層，以及位於一對反射鏡疊層之間的一活性區域。一第一電極以及一第二電極分別設置於一對反射鏡疊層的上側和下側。電流藉由第一電極以及第二電極注入活性區域以使活性區域發光，且光是自上述結構發射出。
本公開內容提供一種半導體元件，其包含︰一半導體疊層，其包含一第一反射結構、一第二反射結構以及一位於第一反射結構以及第二反射結構之間的共振腔區域，其中共振腔區域包含一第一表面、一於第一表面的第二表面以及一位於第一表面以及第二表面的側壁，相較於第二反射結構，第一表面較接近第一反射結構；一與第一反射結構電性連接的第一電極；以及一與第二反射結構電性連接的第二電極，其中第二電極包含一電極墊部位以及一自電極墊部位延伸的側部位；其中第一電極以及第二電極的電極墊部位位於第一表面上，且第二電極的側部位覆蓋共振腔區域的側壁。
本公開內容又提供一種半導體元件，其包含︰一半導體疊層，其包含一第一反射結構、一第二反射結構以及一位於第一反射結構以及第二反射結構之間的共振腔區域，其中共振腔區域包含一第一表面、一於第一表面的第二表面以及一位於第一表面以及第二表面的側壁，相較於第二反射結構，第一表面較接近第一反射結構；一與第一反射結構電性連接的第一電極；一與第二反射結構電性連接的第二電極；以及一第一導電層位於共振腔區域的第二表面上，第一電極與第二電極位於第一導電層的同一側。
以下實施例將伴隨著圖式說明本發明之概念，在圖式或說明中，相似或相同之部分係使用相同之標號，並且在圖式中，元件之形狀或厚度可擴大或縮小。需特別注意的是，圖中未繪示或說明書未描述之元件，可以是熟習此技藝之人士所知之形式。
於本說明書中，除了特別指出說明，相同的元件符號於不同的圖式中，具有與本公開內容任何一處說明之相同或是大致上相同的結構、材料、材料組成和/或製造方法。
在本公開內容中，如果沒有特別的說明，通式AlGaAs代表Alx1 Ga(1-x1) As，其中0≦x1≦1；通式AlInP代表Alx2 In(1-x2) P，其中0≦x2≦1；通式AlGaInP代表(Aly1 Ga(1-y1) )1-x3 Inx3 P，其中0≦x3≦1，0≦y1≦1；通式AlAsSb代表AlAs(1-x5) Sbx5 ，其中0≦x5≦1；通式InGaP代表Inx6 Ga1-x6 P，其中0≦x6≦1；通式InGaAsP代表Inx7 Ga1-x7 As1-y2 Py2 ，其中0≦x7≦1，0≦y2≦1；通式AlGaAsP代表Alx9 Ga1-x9 As1-y4 Py4 ，其中0≦x9≦1，0≦y4≦1；通式InGaAs代表Inx10 Ga1-x10 As，其中0≦x10≦1；。調整元素的含量可以達到不同的目的，例如但不限於，調整能階，或是當半導體元件為一發光元件時，調整發光元件的主發光波長。
第1圖為本公開內容之第一實施例之半導體元件的俯視圖。第2圖為本公開內容之第一實施例之半導體元件沿著如第1圖之A-A’線的剖面圖。請參閱第1圖以及第2圖，半導體元件包含一半導體疊層10、一與半導體疊層10電性連接的第一電極20以及一與半導體疊層10電性連接的第二電極30。半導體疊層10包含一第一反射結構101、一第二反射結構102以及一位於第一反射結構101以及第二反射結構102之間的共振腔區域103。第一電極20電性連接第一反射結構101。第二電極30電性連接第二反射結構102。於本實施例中，第一反射結構101包含n型分佈式布拉格反射器(distributed Bragg reflector，DBR)。第二反射結構102包含p型分佈式布拉格反射器(distributed Bragg reflector，DBR)。於一實施例中，第一反射結構101包含p型DBR。第二反射結構102包含n型DBR。共振腔區域103可發出輻射。較佳的，共振腔區域103可發出同調輻射。較佳的，同調輻射具有小於50度的遠場角，且又更佳的，小於40度的遠場角。共振腔區域103包含活性區域(圖未示)，活性區域包含多重量子井(multi-quantum well，MQW)結構。為了明確說明光束發散度，本公開內容的發光元件的輻射的遠場角為半波寬的發散角。
請參閱第2圖，共振腔區域103包含第一表面1031、一相對於第一表面1031的第二表面1032以及位於第一表面1031以及第二表面1032之間的側壁1033。相較於第二反射結構102，第一表面1031較靠近第一反射結構101。側壁1033具有一第一部位1033a以及一相對於第一部位1033a的第二部位1033b。相較於第一電極20，側壁1033的第一部位1033a較接近第二電極30。相較於第二電極30，側壁1033的第二部位1033b較接近第一電極20。第二電極30包含一電極墊部位31以及一側部位32，電極墊部位31在共振腔區域103的第一表面1031上，側部位32自電極墊部位31延伸且覆蓋共振腔區域103的側壁1033。具體地，相較於第一電極20，側壁1033的第一部位1033a較接近第二電極30的側部位32。較佳的，側部位32覆蓋側壁1033的第一部位1033a。第一電極20以及第二電極30的電極墊部位31位於共振腔區域103的同一側。較佳的，第一電極20在共振腔區域103的厚度方向(T1 )並未與第二電極30重疊。共振腔區域103的厚度方向(T1 )如第1圖所示。
於本實施例中，第一電極20以及第二電極30的電極墊部位31皆位於第一表面1031上。換言之，相較於共振腔區域103的第二表面1032，第一電極20以及第二電極30的電極墊部位31皆較接近共振腔區域103的第一表面1031。具體而言，第一電極20包含第一外表面21，第一外表面21實質上與共振腔區域103的第一表面1031平行。第二電極30的電極墊部位31包含一第二外表面33，第二外表面33實質上與共振腔區域103的第一表面1031平行。第一外表面21和第二外表面33皆位於共振腔區域103的同一側。於本實施例中，第一外表面21和第二外表面33皆位於第一表面1031上。換言之，相較於共振腔區域103的第二表面1032，第一外表面21和第二外表面33皆較接近共振腔區域103的第一表面1031。第一外表面21和第二外表面33之間的高度差不大於5微米(μm)，且較佳的，不大於3 μm。
第一反射結構101和第二反射結構102各包含複數交疊的第一半導體層(圖未示)以及第二半導體層(圖未示)。每一第一半導體層具有一第一折射係數，每一第二半導體層具有一小於每一第一折射係數的第二折射係數。第一半導體層和第二半導體層的材料包含三五族半導體材料。於一實施例中，每一第一半導體層具有一第一鋁含量，且每一第二半導體層具有一第二鋁含量。每一第二半導體層的第二鋁含量不同於每一第一半導體層的第一鋁含量，且較佳的，大於每一第一半導體層的第一鋁含量。於一實施例中，第一反射結構101包含一第一群組(圖未標) 以及一第二群組(圖未標)位在第一群組上。第一群組具有一摻雜物的第一摻雜濃度，且第二群組具有一摻雜物的第二摻雜濃度。較佳地，第一摻雜濃度與第二摻雜濃度不同。於一實施例中，第一摻雜濃度高於第二摻雜濃度。較佳的，第一摻雜濃度與第二摻雜濃的比值介於1.1至3之間(兩者皆含)，且較佳的，介於1.1至1.5之間(兩者皆含)。於一實施例中，第二摻雜濃度高於第一摻雜濃度。較佳的，第二摻雜濃度與第一摻雜濃的比值介於1.1至3之間(兩者皆含)，且較佳的，介於1.1至1.5之間(兩者皆含)。於一實施例中，第一群組具的摻雜物與第二群組的摻雜物相同。於本實施例中，第一半導體層包含Aln Ga(1-n) As，第二半導體層包含Alm Ga(1-m) As，其中n不同於m，且較佳的，m大於n。反射預定波段範圍可以藉由調整第一半導體層與第二半導體層中的鋁和鎵含量達成。每一第一半導體層具有一實質上等於λ/ 4n的厚度，每一第二半導體層具有一實質上等於λ/ 4n的厚度，其中λ為共振腔區域103發出的輻射之峰值波長，n為各層的折射係數。第一反射結構101在峰值波長具有一超過99%的反射率。第二反射結構102在峰值波長具有一超過98%的反射率。較佳地，第一反射結構101在峰值波長的反射率大於第二反射結構102在峰值波長的反射率。
第一反射結構101中第一半導體層與第二半導體層的對數大於第二反射結構102中第一半導體層與第二半導體層的對數，其中一第一半導體層以及一相鄰的第二半導體層視為一對。較佳的，第一反射結構101的對數大於15，且更佳地，大於30且小於80。第二反射結構102的對數大於15，且更佳地，大於20且小於80。
請參閱第1圖以及第2圖，於本實施例中，半導體元件更包含一位於半導體疊層10上的基板40。共振腔區域103發出的輻射以自共振腔區域103的第一表面1031至第二表面1032的方向逸散至半導體元件之外。基板40包含一頂表面41，具有一第一面積。第一電極20的第一外表面21包含一第二面積，第二面積不小於第一面積的10%，且較佳的，不大於第一面積的40%，又更佳的，介於第一面積的13%至30%之間(兩者皆含)。第二電極30的第二外表面33包含一第三面積，第三面積不小於第一面積的10%，且較佳的，不大於第一面積的40%，又更佳的，介於第一面積的13%至30%之間(兩者皆含)。第一面積、第二面積以及第三面積是自半導體元件的一俯視圖觀之。
請參閱第2圖，於本實施例中，半導體元件更包含一第一導電層50以及一黏結層60。第一導電層50位於基板40以及半導體疊層10之間，黏結層60覆蓋第一導電層且位於基板40以及半導體疊層10之間。於本實施例中，半導體元件包含複數貫穿第一導電層50的孔洞51，複數孔洞51以一維陣列或是二維陣列的方式排列。黏結層60環繞第一導電層50，且部分的黏結層60位於複數孔洞內。黏結層60用於連接基板40和半導體疊層10，且共振腔區域103發出的輻射實質上可穿透黏結層60。於一實施例中，半導體元件包含一貫穿第一導電層50的孔洞。黏結層60環繞第一導電層50，且部分的黏結層60位於孔洞內。
於本實施例中，第一導電層50具有一第一寬度W1 ，共振腔區域103具有一第二寬度W2 ，第一寬度W1 大於第二寬度W2 。具體地，一部分的第一導電層並未被共振腔區域103覆蓋，因此部分的第一導電層是裸露的。第二電極30與第一導電層50的裸露部分直接接觸。具體地，第二電極30的側部位32與第一導電層50的裸露部分直接接觸。第一導電層50具有一不小於500奈米 (nm)的厚度，且較佳的，不大於3000 nm，又更佳的，不大於2000 nm。於本實施例中，第一電極20以及第二電極30位於第一導電層50的同一側。
請參閱第1圖，於本實施例中，基板40包含一第一面42、相對於第一面42的第二面43以及一位於第一面42以及第二面43之間的第三面44以及第四面45。基板40的頂表面41位於第一面42、第二面43、第三面44以及第四面45之間。於本實施例中，第一面42的具有第一邊緣(圖未標)，第二面43具有第二邊緣(圖未標)，第三面44具有第三邊緣(圖未標)，第四面45具有第四邊緣(圖未標)。於本實施例中，第一邊緣的長度小於第三邊緣的長度或第四邊緣的長度，第二邊緣的長度小於第三邊緣的長度或第四邊緣的長度。於另一實施例中，第一邊緣的長度、第二邊緣的長度、第三邊緣的長度以及第四邊緣的長度實質上相同。
請參閱第2圖，於半導體元件的一剖面圖中，基板40的第一面42與共振腔區域103的側壁1033的第一部位1033a之間的第一距離(D1 )不同於基板40的第二面43與共振腔區域103的側壁1033的第二部位1033b之間的第二距離(D2 )。較佳的，第一距離大於第二距離至少15 微米(μm)，且更佳的，不超過50 μm。第一距離(D1 )不小於20 μm，且較佳的，不大於60 μm。第二距離(D2 )不小於5 μm，且較佳的，不大於40 μm。
請參閱第2圖，於本實施例中，半導體元件更包含一第一半導體接觸層104以及一第二半導體接觸層105，第一半導體接觸層104位於第一電極20以及第一反射結構101之間，第二半導體接觸層105位於第二反射結構102以及第一導電層50之間。於本實施例中，第二半導體接觸層105包含複數分離的接觸區域1051，複數接觸區域1051以一維陣列或是二維陣列的方式排列。具體地，每一接觸區域1051是位於其中一貫穿第一導電層50的孔洞51之正下方。較佳的，接觸區域1051與孔洞51是以一對一的方式對應。換言之，第一導電層50在共振腔區域103的厚度方向(T1 )並未和複數接觸區域1051重疊。
於本實施例中，第二電極30在共振腔區域103的厚度方向(T1 )與一或多個接觸區域1051重疊。具體地，第二電極30的電極墊部位31在共振腔區域103的厚度方向(T1 )與一或多個接觸區域1051重疊。每一接觸區域1051具有一第三寬度(W3 )。每一貫穿第一導電層50的孔洞51具有一第四寬度(W4 )。其中一接觸區域1051的第三寬度(W3 )小於其對應孔洞51的第四寬度(W4 )。具體地，其中一接觸區域1051的第三寬度(W3 )小於位於其正上方的孔洞51的第四寬度(W4 )。較佳的，每一接觸區域1051的第三寬度(W3 )小於其對應孔洞51的第四寬度(W4 )。因此，可以避免或是減輕第一導電層50遮住自共振腔區域103發出的光的問題。於本實施例中，每一孔洞51具有一為圓形的形狀。每一接觸區域1051具有一為圓形的形狀。其中一孔洞51的第四寬度(W4 )為圓形的直徑。其中一接觸區域1051的第三寬度(W3 ) 為圓形的直徑。接觸區域1051與孔洞51形狀不限於本實施例。孔洞51的形狀以及接觸區域1051的形狀可以為橢圓形、長方形、正方形、菱形或是任何其他合適的形狀。第三寬度(W3 )例如為，但不限於，介於 15 μm至40 μm之間(兩者皆含)。第四寬度(W4 )例如為，但不限於，介於 20 μm至50 μm之間(兩者皆含)。
於一實施例中，半導體元件更包含一貫穿第一導電層50的孔洞，第二半導體接觸層105位於孔洞的正下方。換言之，第一導電層50在共振腔區域103的厚度方向(T1 )並未和第二半導體接觸層105重疊。第二半導體接觸層105具有一第三寬度，且貫穿第一導電層50的孔洞具有一第四寬度。較佳的，第三寬度小於第四寬度。
請參閱第2圖，於本實施例中，半導體疊層10更包含一位於第二電極30以及第一半導體接觸層104之間的蝕刻阻擋層106。半導體元件更包含一位於第二反射結構102以及第一導電層50之間的第二導電層70。第二導電層70包覆並環繞複數接觸區域1051。接觸區域1051與第二反射結構102之間的接觸電阻較第二導電層70與第二反射結構102之間的接觸電阻低。於本實施例中，第一導電層50的材料與第二導電層70的材料不同。
請參閱第1圖以及第2圖，於本實施例中，半導體元件更包含一位於半導體疊層10以及第二電極30之間的第一絕緣層80。此外，第一絕緣層80位於第一電極20以及半導體疊層10之間。第一絕緣層80在共振腔區域103的厚度方向(T1 )與第一反射結構101以及與第二反射結構102重疊。於本實施例中，第一絕緣層80覆蓋蝕刻阻擋層106的一底表面、覆蓋蝕刻阻擋層106的側壁、覆蓋第一半導體接觸層104的側壁、覆蓋第一反射結構101的側壁、覆蓋共振腔區域103的側壁1033、覆蓋第二反射結構102的側壁、覆蓋第二導電層70的側壁且與第一導電層50的裸露部分直接接觸。第二電極30覆蓋部分的第一絕緣層80，因此，第一絕緣層80位於共振腔區域103的第一表面1031以及第二電極30的電極墊部位31之間且位於共振腔區域103的側壁1033以及第二電極30的側部位32之間。第一電極20覆蓋第一絕緣層80的另一部分，因此第一絕緣層80亦位於共振腔區域103的第一表面1031以及第一電極20之間。
請參閱第2圖，於本實施例中，於半導體元件的一剖面圖中，第一絕緣層80包含一第一區域801以及一第二區域802。第二電極30位於第一區域801以及一第二區域802之間。具體地，第二電極30的側部位32分隔第二區域802以及第一區域801。第一區域801位於半導體疊層10以及第二電極30的側部位32之間。第二區域802與黏結層60直接接觸。於本實施例中，第二區域802同時與黏結層60以及第一導電層50直接接觸。第一絕緣層80具有一小於500 nm的厚度，且較佳的，不大於3 μm。
請參閱第1圖以及第2圖，於本實施例中，第一電極20與第二電極30分離，且位於第一電極20以及半導體疊層10之間的第一絕緣層80是裸露的。第一電極20與第二電極30之間的一第三距離D3 不小於50 μm，且較佳的，不大於300 μm，且更佳的，介於90μm至200 μm之間(兩者皆含)。換言之，第一電極20與第二電極30的電極墊部位31之間的一第三距離D3 不小於50 μm，且較佳的，不大於300 μm，且更佳的，介於90 μm至200 μm之間(兩者皆含)。
請參閱第2圖，半導體元件更包含一位於第一電極20以及第一反射結構101之間的金屬接觸層90。金屬接觸層90貫穿蝕刻阻擋層106因而和第一半導體接觸層104直接接觸。換言之，蝕刻阻擋層106環繞金屬接觸層90。於本實施例中，金屬接觸層90在共振腔區域103的厚度方向(T1 )並未和第二電極30重疊。具體地，金屬接觸層90在共振腔區域103的厚度方向(T1 )並未和第二電極30的電極墊部位31重疊。較佳的，金屬接觸層90具有一最大寬度，其小於第一電極20的最大寬度。金屬接觸層90的最大寬度以及第一電極20的最大寬度的衡量方向實質上垂直於共振腔區域103的厚度方向(T1 )。
當電流自第一電極20以及第二電極30流入共振腔區域103，因為在第二半導體接觸層105和第二導電層70之間的接觸電阻相對地比第二導電層70和第二反射結構10之間的接觸電阻低，大部分的電流自第二導電層70流向第二半導體接觸層105的接觸區域1051，接著主要經由接觸區域1051流入共振腔區域103。也就是說，位於接觸區域1051正下方的第二反射結構102的部位之電流密度高於第二反射結構102之未被接觸區域1051覆蓋之部位的電流密度。於本實施例中，位於接觸區域1051之正下方的共振腔區域103作為主要輻射發射區I，且主要輻射發射區I發射出的輻射經由形成於第一導電層50的孔洞51自基板40逸散至半導體元件之外。
於本實施例中，半導體元件具有一正向電壓Vf 、一雷射閾值電流Ith 以及一飽和電流Isat 。半導體元件於正向電壓Vf 開始傳導顯著的正向電流，雷射閾值電流Ith 是半導體元件的輻射發射區發射的輻射中受激輻射(stimulated emission)超過自發輻射(spontaneous emission)時的最小電流，因此於雷射閾值電流Ith 下輻射為同調性。飽和電流Isat 是輻射輸出不再隨正向電流增加而增加的電流。半導體元件在大於半導體元件的正向電壓Vf 之操作電壓Vop 以及在正向電流小於雷射閾值電流Ith 之下運作時，本公開內容的半導體元件的輻射發射區I發射的輻射是非同調光。當半導體元件在正向電流大於雷射閾值電流Ith 以及小於飽和電流Isat 之下運作時，半導體元件的輻射發射區I發出的輻射為同調光。
第3A至第3F圖為製造如第1A圖以及第2圖所示之半導體元件的方法。第3A圖為形成接觸區域1051之後的俯視圖。第3B圖為沿著如第3A圖之A-A’線的剖面圖。請參閱第3A圖以及第3B圖，製造如第1A圖以及第2圖所示之半導體元件的方法包含提供一成長基板100；以磊晶成長的方式在成長基板100上形成一半導體疊層10，其中半導體疊層10依序包含蝕刻阻擋層106、第一半導體接觸層104、第一反射結構101、共振腔區域103、第二反射結構102以及一半導體層(圖未示)；以及圖案化半導體層以形成包含複數接觸區域1051的第二半導體接觸層105。
第3C圖為形成接觸區域1051後的俯視圖。第3D圖為沿著如第3C圖之A-A’線的剖面圖。請參閱第3C圖以及第3D圖，製造半導體元件的方法更包含於半導體疊層10上形成一第二導電層70，且第二導電層70包覆複數接觸區域1051；在第二導電層70上形成一電流傳導層(圖未示)；以及藉由微影光罩圖案化電流傳導層以形成第一導電層50。圖案化電流傳導層後，半導體元件包含複數貫穿第一導電層50的孔洞51，孔洞51的位置對應接觸區域1051的位置。換言之，第一導電層500在共振腔區域103的厚度方向(T1 )並未與接觸區域1051重疊，且複數孔洞51裸露位於其下的第二導電層70。
第3E圖為連接基板40後的剖面圖。請參閱第3E圖，製造半導體元件的方法更包含提供一基板40；藉由一黏結層60連接基板40以及第3D圖所示的結構；以及用任何適合的方法移除成長基板100。一部分的黏結層60位於形成於第一導電層50的孔洞51內。
第3F圖為形成第一絕緣層80後的剖面圖。請參閱第3F圖，製造半導體元件的方法更包含以任何適合的方法，例如以感應耦合電漿(Inductively Coupled Plasma，ICP)或濕蝕刻移除半導體疊層10的周圍部分以及移除第二導電層70的周圍部分以裸露一部份的第一導電層50以及一部份的黏結層60；移除一部分的蝕刻阻擋層106以裸露部分的第一半導體接觸層104；形成一與第一半導體接觸層104的裸露部分直接接觸的金屬接觸層90，於本實施例中，金屬接觸層90包含合金，例如為鍺金鎳；形成一第一絕緣層80，第一絕緣層80在蝕刻阻擋層106相對於基板40的表面上、覆蓋半導體疊層10的側壁、覆蓋第二導電層70的側壁以及與第一導電層50的裸露部分直接接觸。
製造半導體元件的方法更包含移除部分位於第一導電層50上的第一絕緣層80以及形成一第一電極20以及一第二電極30，以完成如第2圖所示的半導體元件。
請參閱第2圖，部分位於第一導電層50上的第一絕緣層80被移除以形成一裸露部分的第一導電層50的溝槽(圖未標)，以及移除部分位於第一半導體接觸層104上的第一絕緣層80，藉以同時裸露蝕刻阻擋層106以及金屬接觸層90。於另一實施例中，移除第一絕緣層80後可以不裸露蝕刻阻擋層106，只裸露金屬接觸層90。於未完成的半導體元件的剖面圖中，溝槽將第一絕緣層80分隔成一第一區域801以及一第二區域802。第一區域801覆蓋半導體疊層10的側壁。
第一電極20與金屬接觸層90的裸露部分直接接觸，且較佳的，第一電極20同時與金屬接觸層90的裸露部分、蝕刻阻擋層106的裸露部分以及部分的第一絕緣層80直接接觸。第二電極30與第一電極20分離且位於第一絕緣層80上。具體地，第二電極30覆蓋第一區域801。部分的側部位32位於溝槽內以直接接觸第一導電層50的裸露部分。
第4A圖為本公開內容之第二實施例之半導體元件的剖面圖。第4B圖為本公開內容之製造第二實施例之半導體元件的方法中，形成第一導電層50之後的俯視圖。本公開內容的第二實施例的半導體元件包含與第一實施例大致上相同的結構，且製造第二實施例的半導體元件的方法包含與製造第一實施例的半導體元件大致上相同的步驟，第二實施例的半導體元件與第一實施例的半導體元件不同的地方在於，第二半導體接觸層105在共振腔區域103的厚度方向(T1 )並未與第二電極30重疊。換言之，第二半導體接觸層105在共振腔區域103的厚度方向(T1 )並未與第二電極30的電極墊部位31重疊。具體地，貫穿第一導電層50的孔洞51在共振腔區域103的厚度方向(T1 )並未與第二電極30的電極墊部位31重疊。
第5圖為本公開內容之第三實施例之半導體元件的剖面圖。本公開內容的第三實施例的半導體元件包含與第一實施例大致上相同的結構，不同的地方如下所述。於本實施例中，第二半導體接觸層105未包含如第一實施例的複數分離的接觸區域1051。第一導電層50直接位於第二半導體接觸層105之上。本實施例之半導體元件並未包含如第一實施例中位於第二反射結構102以及黏結層60之間的第二導電層70。半導體元件更包含一形成於半導體疊層10內的絕緣區域110，藉以在半導體疊層10內定義一或複數個導電區域107。絕緣區域110包含離子，例如氬(Ar)離子，氦(He)離子或氫(H)離子，藉以降低半導體疊層10的導電率。如第6A圖所示，絕緣區域110圍繞複數個導電區域107。
於本實施例中，絕緣區域110位於第一半導體接觸層104上。較佳的，絕緣區域110位於共振腔區域103上。導電區域107包含第二半導體接觸層105之未含有降低導電率的離子的部分以及第二反射結構102之未含有降低導電率的離子的部分。每一導電區域107直接位於其中一孔洞51之下。於本實施例中，絕緣區域110位於第二半導體接觸層105內以及位於第二反射結構102內。於另一實施例中，絕緣區域110只位於第二反射結構102內。具體地，絕緣區域110並未直接位於貫穿第一導電層50的複數孔洞51之下。換言之，絕緣區域110在共振腔區域103的厚度方向(T1 )與第一導電層50重疊。然而，絕緣區域110在共振腔區域103的厚度方向(T1 ) 並未與貫穿第一導電層50的複數孔洞51重疊。
於本實施例中，絕緣區域110的圖案實質上與第一導電層50的圖案相等。換言之，被絕緣區域110圍繞且彼此分離的導電區域107是以一維陣列或是二維陣列的方式排列。較佳的，導電區域107的排列方式與貫穿第一導電層50的孔洞51的排列方式大致上相同。此外，每一導電區域107是分別直接位於其中一孔洞51之下。於本實施例中，於導電區域107的俯視圖中觀之，導電區域107的形狀可為橢圓形、長方形、正方形、菱形或是任何其他合適的形狀。每一導電區域107具有一導電率，其高於絕緣區域110的導電率。較佳的，導電區域107的導電率高於絕緣區域110的導電率至少3個數量級，且更佳地，至少5個數量級。
貫穿第一導電層50的複數孔洞51裸露部分位於其下的第二半導體接觸層105。於本實施例中，當電流自第一電極20以及第二電極30流入共振腔區域103，因為在孔洞51正下方的導電區域107的導電率高於絕緣區域110的導電率，大部分的電流自在孔洞51正下方的導電區域107流入共振腔區域103。於本實施例中，位於孔洞51正下方的共振腔區域103的部位作為主要輻射發射區I，且主要輻射發射區I發射出的輻射經由貫穿第一導電層50的孔洞51自基板40逸散至半導體元件之外。於本實施例中，在半導體元件的一剖面圖中，其中一導電區域107的寬度大於對應的孔洞51的第四寬度(W4 )。較佳的，每一導電區域107的寬度大於其對應的孔洞51的第四寬度(W4 )。換言之，第一導電層50在共振腔區域103的厚度方向(T1 )同時與導電區域107以及絕緣區域110重疊。
第6A至第6F圖為製造如第5圖所示之半導體元件的方法。第6A圖為形成絕緣區域110之後的俯視圖。第6B圖為沿著如第6A圖之A-A’線的剖面圖。請參閱第6A圖以及第6B圖，製造如第5圖所示之半導體元件的方法包含提供一成長基板100；以磊晶成長的方式在成長基板100上形成一半導體疊層10；以及在部分的半導體疊層10內植入離子以降低導電率以形成絕緣區域110。植入離子的同時，實質上並未影響另一部分的半導體疊層10的導電率，離子可例如為氬(Ar)離子，氦(He)離子或氫(H)離子。於本實施例中，離子是植入部分的第二半導體接觸層105內以及部份的第二反射結構102內以形成絕緣區域110以及定義被絕緣區域110環繞的導電區域107。較佳的，離子並未植入共振腔區域103內。於另一實施例中，離子只植入部份的第二反射結構102內。第二半導體接觸層105之未含有降低導電率的離子的部分以及第二反射結構102之未含有降低導電率的離子的部分為導電區域107。於本實施例中，導電區域107以一維陣列或二維陣列的方式排列。
第6C圖為形成第一導電層50後的俯視圖。第6D圖為沿著第6C圖之A-A’線的剖面圖。請參閱第6C圖以及第6D圖，製造如第5圖所示的半導體元件的方法更包含在半導體疊層10上形成一電流傳導層(圖未示)；以及藉由微影光罩圖案化電流傳導層以形成第一導電層50。圖案化電流傳導層後，半導體元件包含複數貫穿第一導電層50的孔洞51，藉以裸露部分位於其下且未包含植入離子的第二半導體接觸層105。換言之，貫穿第一導電層50的孔洞51裸露其下的導電區域107。於本實施例中，在半導體疊層10的一剖面圖中，每一導電區域107的寬度大於對應的孔洞51的第四寬度(W4 )。換言之，第一導電層50在共振腔區域103的厚度方向(T1 )同時與導電區域107以及絕緣區域110重疊。
第6E圖為連接基板40後的剖面圖。請參閱第6E圖，製造如第5圖所示之半導體元件的方法更包含提供一基板40；藉由一黏結層60連接基板40以及第6D圖所示的結構；以及用任何適合的方法移除成長基板100。一部分的黏結層60位於貫穿第一導電層50的複數孔洞51內。
第6F圖為形成第一絕緣層80後的剖面圖。請參閱第6F圖，製造如第5圖所示之半導體元件的方法更包含以任何適合的方法，例如以感應耦合電漿(Inductively Coupled Plasma，ICP)或濕蝕刻移除半導體疊層10的周圍部分以裸露一部份的第一導電層50以及一部份的黏結層60；移除一部分的蝕刻阻擋層106以裸露部分的第一半導體接觸層104；形成一與第一半導體接觸層104的裸露部分直接接觸的金屬接觸層90，金屬接觸層90包含合金，例如為鍺金鎳；形成一第一絕緣層80，第一絕緣層80在蝕刻阻擋層106相對於基板40的表面上、覆蓋蝕刻阻擋層106的側壁、覆蓋第一反射結構101的側壁、覆蓋共振腔區域103的側壁1033、覆蓋絕緣區域110的側壁且與第一導電層50的裸露部分直接接觸。於本實施例中，第一絕緣層80亦與黏結層60直接接觸。
製造半導體元件的方法更包含移除部分位於第一導電層50上的第一絕緣層80以及形成一第一電極20以及一第二電極30以完成如第5圖所示的半導體元件。請參閱第5圖，部分位於第一導電層50上的第一絕緣層80被移除以形成一裸露部分第一導電層50的溝槽(圖未標)，以及移除部分位於第一半導體接觸層104上的第一絕緣層80，藉以同時裸露蝕刻阻擋層106以及金屬接觸層90。於另一實施例中，移除第一絕緣層80後可以不裸露蝕刻阻擋層106，只裸露金屬接觸層90。於未完成的半導體元件的剖面圖中，溝槽將第一絕緣層80分隔成一第一區域801以及一第二區域802。第一區域801覆蓋半導體疊層10的側壁。
第一電極20與金屬接觸層90的裸露部分直接接觸，且較佳的，第一電極20同時與金屬接觸層90的裸露部分、蝕刻阻擋層106的裸露部分以及部分的第一絕緣層80直接接觸。第二電極30與第一電極20分離且位於第一絕緣層80上。具體地，第二電極30覆蓋第一區域801。部分的側部位32位於溝槽內以直接接觸第一導電層50的裸露部分。
第7圖為本公開內容之第四實施例之半導體元件的剖面圖。本公開內容的第四實施例的半導體元件包含與第一實施例大致上相同的結構，不同的地方如下所述。請參閱第7圖，半導體疊層10包含複數個藉由一凹槽120彼此分離的柱狀結構108。每一柱狀結構108包含相同結構，亦即，於本實施例中，每一柱狀結構108依序包含如第一實施例提及的第一反射結構101、共振腔區域103、第二反射結構102以及第二半導體接觸層105。
每一柱狀結構108包含一外壁1081，其中凹槽120裸露外壁1081。具體而言，凹槽120貫穿第二半導體接觸層105，較佳的，凹槽120更貫穿第二反射結構102以及貫穿共振腔區域103以裸露第一反射結構101。因此，柱狀結構108的外壁1081為裸露的。相較於共振腔區域103的側壁1033，外壁1081較遠離基板40的第一面42、第二面43、第三面44以及第四面45。於柱狀結構108的俯視圖中，柱狀結構108的形狀可以為，但不限於，圓形、長方形、正方形、菱形或是任何其他合適的形狀。
半導體元件更包含一第二絕緣層130沿著柱狀結構108的輪廓覆蓋柱狀結構108。具體地，第二絕緣層130覆蓋第二半導體接觸層105的一面對基板40的頂表面、覆蓋柱狀結構108的外壁1081以及覆蓋第一反射結構101被凹槽120裸露的一上表面。具體地，第二絕緣層130位於第一導電層5以及第一電極20之間。第二絕緣層130在共振腔區域103的厚度方向(T1 )與第一絕緣層80重疊。換言之，第二絕緣層130在共振腔區域103的厚度方向(T1 )同時與第二電極30以及第一絕緣層80重疊。具體地，第二絕緣層130在共振腔區域103的厚度方向(T1 )同時與第二電極30的電極墊部位31以及第一絕緣層80重疊。
於本實施例中，第二絕緣層130位於第一絕緣層80的第二區域802以及黏結層60之間。第二絕緣層130同時與第一導電層50以及黏結層60直接接觸。具體地，第二絕緣層130包含一第三區域1301以及一第四區域1302。第二電極30的側部位32分隔第三區域1301以及第四區域1302。第二絕緣層130的第三區域1301在共振腔區域103的厚度方向(T1 )同時與半導體疊層10以及第一導電層50重疊。第二絕緣層130的第四區域1302在共振腔區域103的厚度方向(T1 )同時與第一絕緣層80的第二區域802以及第一絕緣層80重疊。
請參閱第7圖，於本實施例中，第二絕緣層130具有一實質上等於Nλ/4的光學厚度，其中λ為共振腔區域103發出的輻射之峰值波長，且N為奇數的正整數。於本實施例中，λ為940±10 nm。於另一實施例中，λ為905±10 nm。於另一實施例中，λ為850±10 nm。於另一實施例中，第二絕緣層130的厚度介於300 nm至400 nm之間(兩者皆含)。半導體元件包含複數貫穿第二絕緣層130的開孔1303。每一開孔1303直接位於其中一柱狀結構108之上。每一開孔1303裸露部分位於其下的對應的柱狀結構108之第二半導體接觸層105。具體地，於第二絕緣層130的俯視圖中，其中一或是每一開孔1303的形狀為，但不限於，環形。
請參閱第7圖，第一導電層50沿著第二絕緣層130的輪廓覆蓋在第二絕緣層130之上。具體地，一部分的第一導電層50位於貫穿第二絕緣層130的開孔1303內以與一或多個柱狀結構108的第二半導體接觸層105直接接觸。本實施例之半導體元件並未包含如第一實施例中位於第二反射結構102以及黏結層60之間的第二導電層70。
請參閱第7圖，於本實施例中，半導體元件包含一電流限制層140位於每一柱狀結構108中。較佳的，電流限制層140位於第二反射結構102內。電流限制層140包含一導電部位1401以及一絕緣部位1402，絕緣部位1402環繞導電部位1401。位於導電部位1401正下方的共振腔區域103的部位作為主要輻射發射區I，且主要輻射發射區I發射出的輻射經由貫穿第一導電層50的孔洞51自基板40逸散至半導體元件之外。
導電部位1401包含三五族半導體材料，三五族半導體材料包含鋁，例如Ala Ga(1-a) As，其中 0.9≦a≦1.0。導電部位1401中的鋁含量高於第一反射結構101以及第二反射結構102中第一半導體層的鋁含量n以及第二半導體層的鋁含量m。例如，導電部位1401包含Ala Ga1-a As，其中 0.9≦a≦0.99。絕緣部位1402包含氧化物。較佳的，絕緣部位1402包含氧化鋁，氧化鋁具有為Ala Ob 的實驗式，其中a和b為不含0的自然數。於本實施例中，電流限制層140插入第二反射結構102中以位於其中一第一半導體層以及相鄰的第二半導體層之間。於另一實施例中，每一柱狀結構108中，第二反射結構102中的其中一第一半導體層或其中一第二半導體層被取代為電流限制層140。貫穿第一導電層50的複數孔洞51位於對應的電流限制層140之導電部位1401的正上方。較佳的，第二電極30的電極墊部位31在共振腔區域103的厚度方向(T1 )並未與柱狀結構108的導電部位1401重疊。於一實施例中，第二電極30的電極墊部位31在共振腔區域103的厚度方向(T1 )並未與貫穿第一導電層50的複數孔洞51重疊。每一導電部位1401具有一寬度。較佳的，其中一導電部位1401的寬度小於對應孔洞51的第四寬度(W4 )。較佳的，其中一導電部位1401的寬度不小於3 μm，且較佳的，不大於 20 μm。
第8A至第8I圖為製造如第7圖所示之第四實施例之半導體元件的方法。第8A圖為形成第二半導體接觸層105之後的俯視圖。請參閱第8A圖，製造如第7圖所示之半導體元件的方法包含提供一成長基板100；以磊晶成長的方式在成長基板100上形成一如第一實施例中提及的半導體疊層10，半導體疊層10包含第二反射結構102，第二反射結構102包含如第一實施例提及的複數交疊的第一半導體層以及第二半導體層。本實施例與第一實施例不同的地方在於，於本實施例中，第二反射結構102包含一第三半導體層1201位於其中一第一半導體層與相鄰的第二半導體層之間。第三半導體層1201具有一第三折射係數，其小於每一第二半導體層的第二折射係數。於一實施例中，第三半導體層1201具有一第三鋁含量，其高於每一第二半導體層的第二鋁含量。於本實施例中，複數第一半導體層包含Aln Ga(1-n) As，複數第二半導體層包含Alm Ga(1-m) As, ，第三半導體層1201包含Alf Ga(1-f) As，且f ＞ m＞ n。
第8B圖為形成複數柱狀結構108之後的俯視圖。第8C圖為沿著第8B圖之A-A’線的剖面圖。請參閱第8B以及的8C圖，製造如第7圖所示之半導體元件的方法更包含用任何適合的方法移除部分的半導體疊層10以形成一凹槽120以及複數柱狀結構108。複數柱狀結構108藉由凹槽120彼此分離，每一柱狀結構108包含一外壁1081，且較佳的，凹槽120裸露第一反射結構101的一上表面。
第8D圖為形成第二絕緣層130之後的俯視圖。第8E圖為沿著第8D圖之A-A’線的剖面圖。請參閱第8D圖以及第8E圖，製造如第7圖所示之半導體元件的方法更包含氧化第三半導體層1201以形成一電流限制層140，電流限制層140包含一導電部位1401以及一環繞導電部位1401的絕緣部位1402，具有第三鋁含量的第三半導體層1201係自被凹槽120裸露的外壁1081開始氧化以形成絕緣部位1402；形成一第二絕緣層130，第二絕緣層130覆蓋第二半導體接觸層105的一面對基板40的頂表面、覆蓋柱狀結構108的外壁1081以及覆蓋第一反射結構101被凹槽120裸露的一上表面；以及移除部分位於柱狀結構108上的第二絕緣層130以形成複數開孔1303，其中複數開孔1303裸露部分位於其下的第二半導體接觸層105。
第8F圖為形成第一導電層50後的俯視圖。第8G圖為沿著第8F圖之A-A’線的剖面圖。請參閱第8F以及第8G圖，製造如第7圖所示之半導體元件的方法更包含在第二絕緣層130上以及開孔1303內形成一電流傳導層(圖未示)，電流傳導層直接接觸第二半導體接觸層105；以及藉由微影光罩圖案化電流傳導層以形成第一導電層50。圖案化電流傳導層後，半導體元件包含複數貫穿第一導電層50的孔洞51。每一孔洞51位於其中一柱狀結構108的電流限制層140的導電部位1401的正上方，且孔洞51裸露部分位於其下的第二半導體接觸層105。
第8H圖為連接基板40後的剖面圖。請參閱第8H圖，製造如第7圖所示之半導體元件的方法更包含提供一基板40；藉由一黏結層60連接基板40以及第8G圖所示的結構。一部分的黏結層60位於貫穿第一導電層50的複數孔洞51內。
第8I圖為形成第一絕緣層80後的剖面圖。請參閱第8I圖，製造如第7圖所示之半導體元件的方法更包含用任何適合的方法移除成長基板100；以任何適合的方法，例如以感應耦合電漿(Inductively Coupled Plasma，ICP)或濕蝕刻移除半導體疊層10的周圍部分以裸露一部份的第二絕緣層130；移除一部分的蝕刻阻擋層106以裸露部分的第一半導體接觸層104；形成一與第一半導體接觸層104的裸露部分直接接觸的金屬接觸層90，金屬接觸層90包含合金，例如為鍺金鎳；以及形成一第一絕緣層80，第一絕緣層80位於蝕刻阻擋層106的一相對於基板40的頂表面上、覆蓋半導體疊層10的側壁以及覆蓋第二絕緣層130。
製造如第7圖所示之半導體元件的方法更包含同時移除部分的第一絕緣層80以及部分的第二絕緣層130以及形成一第一電極20以及形成一第二電極30，藉以完成如第7圖所示的半導體元件。請參閱第7圖，部分的第一絕緣層80以及部分的第二絕緣層130同時被移除以形成一裸露部分第一導電層50的溝槽(圖未標)，以及部分位於第一半導體接觸層104上的第一絕緣層80被移除，藉以同時裸露蝕刻阻擋層106以及金屬接觸層90。於另一實施例中，移除第一絕緣層80後可以不裸露蝕刻阻擋層106，只裸露金屬接觸層90。於未完成的半導體元件的剖面圖中，溝槽將第一絕緣層80分隔成一第一區域801以及一第二區域802以及將第二絕緣層130分隔成一第三區域1301以及一第四區域1302。
第一電極20與金屬接觸層90的裸露部分直接接觸，且較佳的，第一電極20同時與金屬接觸層90的裸露部分、蝕刻阻擋層106的裸露部分以及部分的第一絕緣層80直接接觸。第二電極30與第一電極20分離且位於第一絕緣層80上。具體地，第二電極30覆蓋第一絕緣層80的第一區域801，且部分的側部位32位於溝槽內以直接接觸第一導電層50的裸露部分。換言之，於半導體元件的一剖面圖中，第二電極30的側部位32位於第一絕緣層80的第一區域801以及第一絕緣層80的第二區域802之間且位於第二絕緣層130的第三區域1301以及一第四區域1302之間以直接接觸第一導電層50的裸露部分。
第9圖為本公開內容之第五實施例之半導體元件的剖面圖。本公開內容的第五實施例的半導體元件包含與第一實施例大致上相同的結構，不同的地方在於金屬接觸層90位於第一絕緣層80以及半導體疊層10之間。具體地，於一半導體元件的剖面圖中，金屬接觸層90在共振腔區域103的厚度方向(T1 ) 與所有的接觸區域1051以及孔洞51重疊。
第10圖為本公開內容之第六實施例之半導體元件的剖面圖。本公開內容的第六實施例的半導體元件包含與第一實施例大致上相同的結構，不同的地方在於第二反射結構102包含一平台結構1021。具體地，第二反射結構102包含兩個不同的寬度，其中一寬度大致上等於共振腔區域103的第二寬度W2 ，另一寬度大於共振腔區域103的第二寬度W2` 。
製造如第10圖所示之第六實施例之半導體元件的方法包含與製造如第1圖以及第2圖所示之半導體元件的方法大致上相同的步驟。不同之處如下所述。在形成如第3E圖所示之結構之後，製造如第10圖所示之第六實施例之半導體元件的方法更包含移除蝕刻阻擋層106的周圍部分、移除第一半導體接觸層104的周圍部分、移除第一反射結構10的周圍部分、移除共振腔區域103的周圍部分以及移除第二反射結構102的底部周圍部分以形成平台結構1021；藉由一保護層保護共振腔區域103的側壁10331；進一步移除第二反射結構102的頂部周圍部分以及第二導電層70的周圍部分以裸露第一導電層50。於移除第二導電層70的周圍部分之步驟中，一部分裸露的第一導電層50可能被移除導致第一導電層50之導電材料濺灑，進而導致漏電流的問題。藉由保護共振腔區域103的側壁10331，可以減輕或避免因移除部分裸露的第一導電層50而造成第一導電層50之導電材料濺灑至共振腔區域103的側壁1033，並進一步減輕或避免半導體元件漏電流的問題。
接著，部分的蝕刻阻擋層106被移除，形成第一絕緣層80、第一電極20以及第二電極30。相關的敘述可參考前面的段落。
第11A圖為本公開內容之第七實施例之半導體元件的剖面圖。本公開內容的第七實施例的半導體元件包含與第一實施例大致上相同的結構，不同的地方在於本實施例之半導體元件包含一光學結構150。共振腔區域103發出的輻射具有一輻射圖案。光學結構150可以改變輻射圖案。於一實施例中，光學結構150可以放大或是縮小輻射圖案的尺寸。於一實施例中，光學結構150可以改變輻射圖案的方向或是形狀。例如，輻射圖案的形狀可以藉由光學結構150從圓形改變為線形。於半導體元件的一剖面圖中，光學結構150包含交替設置的複數凸部1501以及複數凹部1502。於半導體元件的一剖面圖中，其中一凸部1501的形狀包含矩形、三角形、或半圓形。複數凸部1501的形狀可以相同或是不同。於一實施例中，光學結構150包含菲涅耳透鏡（Fresnel lens）。
於一實施例中，自光學結構150的一俯視圖中，複數凸部1501以及複數凹部1502可被設置為具有重複單元的規則圖案。於另一實施例中，自光學結構150的一俯視圖中，複數凸部1501以及複數凹部1502可被設置為不規則的圖案。於本實施例中，於半導體元件的一剖面圖中，光學結構150的每一凸部1501的形狀包含矩形。於一實施例中，光學結構150的其中一凸部1501的高度介於0.3 μm 至5 μm之間。於本實施例中，光學結構150的其中一凸部1501的高度介於0.5 μm 至1.5 μm之間。複數凸部1501的高度可以相同或是不同。於本實施例中，複數凸部1501的高度大致上相同。
請參閱第11A圖，具體地，基板40包含一第一側46以及一相對於第一側46的第二側47。相較於第二側47，第一側46較接近半導體疊層10。第一側46以及第二側47接近第一面42、第二面43、第三面(圖未示)以及第四面(圖未示)之間。第二側47包含頂表面41。於本實施例中，光學結構150位於第二側47。具體地，基板40的一部分被移除以形成光學結構150。光學結構在共振腔區域103的厚度方向(T1 )與一或多個主要輻射發射區I重疊。於本實施例中，光學結構150在共振腔區域103的厚度方向(T1 )與所有的主要輻射發射區I重疊。於本實施例中，輻射通過光學結構150自基板40逸散至半導體元件之外。
第11B圖為本公開內容之第八實施例之半導體元件的剖面圖。本公開內容的第八實施例的半導體元件包含與第七實施例大致上相同的結構，不同的地方在於光學結構150位於第一側46。於本實施例中，光學結構150與黏結層60直接接觸。具體地，光學結構150的複數凸部1501與黏結層60直接接觸。於一實施例中，複數凹部1502可以填入空氣或是其他不同於基板40材料的材料。較佳的，共振腔區域103發出的輻射可穿透填入複數凹部1502的材料。於一實施例中，填入複數凹部1502的材料與黏結層60的材料相同。若填入複數凹部1502的材料與黏結層60的材料相同，複數凹部1502與黏結層60之間不會有界線。
第11C圖為本公開內容之第九實施例之半導體元件的剖面圖。本公開內容的第九實施例的半導體元件包含與第七實施例大致上相同的結構，不同的地方在於本實施例中半導體元件包含兩個光學結構150。其中一光學結構150位於第一側46，且另一光學結構150位於第二側47。於半導體元件的一剖面圖中，兩個光學結構150的形狀可以相同或是不同。具體地，於半導體元件的一剖面圖中，其中一光學結構150的任一凸部1501的形狀與另一光學結構150的任一凸部1501的形狀可以相同或是不同。於本實施例中，於半導體元件的一剖面圖中，位於第一側46的光學結構150之任一凸部1501的形狀為矩形。於半導體元件的一剖面圖中，位於第二側47的光學結構150之每一凸部1501的形狀為矩形。共振腔區域103發出的輻射具有一輻射圖案。輻射自基板40逸散至半導體元件之外，且輻射的輻射圖案可以被位於第一側46的光學結構150的改變，且再被位於第二側47的光學結構150改變。
第12A圖為本公開內容之第十實施例之半導體元件的剖面圖。本公開內容的第十實施例的半導體元件包含與第七實施例大致上相同的結構，不同的地方在於，於半導體元件的一剖面圖中，複數凸部1501的形狀不同於第11A圖中所示的形狀。於本實施例中，於半導體元件的一剖面圖中，每一凸部1501的形狀為三角形。
第12B圖為本公開內容之第十一實施例之半導體元件的剖面圖。本公開內容的第十一實施例的半導體元件包含與第八實施例大致上相同的結構，不同的地方在於，於半導體元件的一剖面圖中，複數凸部1501的形狀不同於第11B圖中所示的形狀。於本實施例中，於半導體元件的一剖面圖中，每一凸部1501的形狀為三角形。
第12C圖為本公開內容之第十二實施例之半導體元件的剖面圖。本公開內容的第十二實施例的半導體元件包含與第九實施例大致上相同的結構，不同的地方在於，於半導體元件的一剖面圖中，複數凸部1501的形狀不同於第11C圖中所示的形狀。於本實施例中，於半導體元件的一剖面圖中，位於第二側47的光學結構150之每一凸部1501的形狀為三角形。於半導體元件的一剖面圖中，位於第一側46的光學結構150之每一凸部1501的形狀為三角形。
第13A圖為本公開內容之第十三實施例之半導體元件的剖面圖。本公開內容的第十三實施例的半導體元件包含與第七實施例大致上相同的結構，不同的地方如下所述。基板40的第二側47包含頂表面41。光學結構150形成於頂表面41之上。於本實施例中，於半導體元件的一剖面圖中，光學結構150包含複數凸部1501凸出於頂表面41。於半導體元件的一剖面圖中，複數凸部1501的形狀不同於第11A圖中所示的形狀。於本實施例中，每一凸部1501的形狀為半圓形。於一實施例中，光學結構150的材料不同於基板40的材料。光學結構150的材料包含矽、石英、二氧化矽或氟化鈣(CaF2 )。
第13B圖為本公開內容之第十四實施例之半導體元件的剖面圖。本公開內容的第十四實施例的半導體元件包含與第八實施例大致上相同的結構，不同的地方在於，於半導體元件的一剖面圖中，複數凹部1502的形狀不同於第11B圖中所示的形狀。於本實施例中，於半導體元件的一剖面圖中，每一凹部1502的形狀為半圓形。
第13C圖為本公開內容之第十五實施例之半導體元件的剖面圖。本公開內容的第十五實施例的半導體元件包含與第十三實施例大致上相同的結構，不同的地方在於，本實施例之半導體元件包含兩個光學結構150。其中一半導體元件150位於第一側46，且另一光學結構150位在第二側47的頂表面41上。於本實施例中，於半導體元件的一剖面圖中，位於第一側46上的光學結構150之每一凸部1501的形狀為半圓形。於半導體元件的一剖面圖中，位於第二側47的頂表面41上的光學結構150之每一凹部1502的形狀為半圓形。
第14圖為本公開內容之第十六實施例之半導體元件的剖面圖。本公開內容的第十六實施例的半導體元件包含與第十四實施例大致上相同的結構，不同的地方如下所述。半導體元件更包含一光學元件160與基板40的第二側47連接。於本實施例中，基板40的第二側47包含相對於半導體疊層10的頂表面41。光學元件160位於基板40的第二側47的頂表面41上。光學元件160包含一第三側1601、一第四側1602以及一如前所揭示的光學結構150。相較於第四側1602，第三側1601較接近基板40。光學結構150位在第四側1602。於本實施例中，光學元件160包含的材料與基板40的材料不同。較佳的，共振腔區域103發出的輻射大致上可穿透光學元件160的材料。於一實施例中，光學元件160的材料包含矽、石英、二氧化矽或氟化鈣(CaF2 )。輻射通過光學元件160自基板40逸散至半導體元件之外，且輻射的輻射圖案可以被光學元件160以及基板40的光學結構150改變。於另一實施例中，光學元件160位於基板40以及半導體疊層10之間。
第15圖為本公開內容之第十七實施例之半導體元件的剖面圖。本公開內容的第十七實施例的半導體元件包含與第一實施例大致上相同的結構，不同的地方在於第二電極30並未含有如第一實施例中所揭示的電極墊部位31。於本實施例中，第一電極20以及第二電極30位於第一導電層50的同一側。
本公開內容更提供一半導體封裝(圖未示)。半導體封裝包含如前所揭示的第一實施例至第六實施例中的其中一半導體元件。半導體封裝更包含一如第十六實施例中所揭示的光學元件160。光學元件160與半導體元件分離，且兩者之間的距離不小於200 μm。於一實施例中，半導體封裝更包含一第一透鏡(圖未示)，第一透鏡位於光學元件160以及半導體裝之間。於另一實施例中，光學元件160位於第一透鏡以及半導體裝之間。於一實施例中，半導體封裝更包含一第二透鏡(圖未示)。第一透鏡以及第二透鏡位於光學元件160的兩側，且第一透鏡或第二透鏡位於光學元件160以及半導體元件之間。
本公開內容的又一實施例是依據前述實施例中的結構的結合或是改變。例如，於一實施例中，，第7圖所示的半導體元件可包含如第10圖所示的平台結構1021。
根據本公開內容的又一實施例，黏結層60包含透明導電氧化物、金屬、絕緣氧化物或高分子。透明導電氧化物包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。金屬包含銦、錫、金、鉑、鎢、鈦、鋁、鎳或其等之合金。絕緣氧化物包含氧化鋁(AlOx )、氧化矽(SiOx )或氮氧化矽(SiOx Ny ) 。高分子材料包含環氧樹脂(epoxy)、聚醯亞胺(polyimide)、八氟环丁烷(perfluorocyclobutane)、苯並環丁烯(benzocyclobutene，BCB)或矽氧樹脂(silicone) 。 於一實施例中，如果黏結層60的材料包含金屬，其厚度可以薄到讓共振腔區域103發出的輻射穿透。於一實施例中，若黏結層60的材料包含透明導電氧化物，黏結層60具有一介於400奈米至5000奈米之間的厚度。
根據本公開內容的又一實施例，第二導電層70具有一實質上等於Nλ/4的光學厚度，其中λ為共振腔區域103發出的輻射之峰值波長，且N為奇數的正整數。於一實施例中，第二導電層70包含透明導電氧化物，透明導電氧化物包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。於一實施例中，第二導電層70包含石墨烯。共振腔區域103發出的輻射可穿透第二導電層70。
根據本公開內容的又一實施例，基板40具有一足夠的厚度以支撐在基板40上的層或是結構。基板40的厚度例如為不小於50 μm，且較佳的，不超過250 μm，又更佳的，不超過200 μm。於本實施例中，基板40的厚度介於80 μm至120 μm之間。於一實施例中，基板40包含導電材料，例如矽。於另一實施例中，共振腔區域103發出的輻射可穿透基板40。於一實施例中，基板40包含氧化鋁或是氮化鋁。
根據本公開內容的又一實施例，成長基板100提供一上表面，其用於磊晶成長半導體疊層10。成長基板100具有一足夠的厚度以支撐之後成長在成長基板100上的層或是結構。較佳地，成長基板100之厚度不小於100微米，且較佳地，不超過250微米。成長基板100是單晶且包含半導體材料，例如，包含一個三五族半導體材料或是四族半導體材料。於一實施例中，成長基板100包含一具有一n型或p型的三五族半導體材料。於本實施例中，三五族半導體材料包含n型的砷化鎵(GaAs) ，n型摻雜物為矽(Si) 。
根據本公開內容的又一實施例，多重量子井結構包含交疊的井層以及阻障層。每一阻障層的能階大於其中一井層的能階。共振腔區域103發出的輻射的峰值波長可以藉由改變井層的厚度或是材料而改變。較佳地，井層的材料包含三五族半導體材料，例如鋁砷化鎵(AlGaAs)。阻障層的材料包含三五族半導體材料，例如鋁砷化鎵(AlGaAs)。共振腔區域103可更包含一間隔層位於多重量子井結構和第一反射結構101之間和/或位於多重量子井結構和第二反射結構102之間，藉以調整共振腔區域103的厚度以大致上接近或等於為N’λ/ 2的厚度，其中λ為共振腔區域103發射的輻射之峰值波長，並且N’為正整數。間隔層材料包含三五族半導體材料，例如鋁砷化鎵(AlGaAs)。
根據本公開內容的又一實施例，第二半導體接觸層105為p型。第二半導體接觸層105具有一摻雜物，其摻雜濃度不小於1018 /cm3 ，且較佳地，不小於於1019 /cm3 ，且更佳地，介於1´1019 /cm3 以及5´1022 /cm3 之間(兩者皆含)。第二半導體接觸層105的材料包含三五族半導體材料，例如砷化鎵(GaAs)或鋁砷化鎵(AlGaAs)。P型摻雜物為鎂(Mg)、碳(C)或鋅(Zn)。
根據本公開內容的又一實施例，第一半導體接觸層104為n型。第一半導體接觸層104具有摻雜物，其摻雜濃度不小於1018 /cm3 ，且較佳地，不小於1019 /cm3 ，且更佳地，介於1´1019 /cm3 以及5´1022 /cm3 之間(兩者皆含)。第一半導體接觸層104的材料包含三五族半導體材料，例如砷化鎵(GaAs)或鋁砷化鎵(AlGaAs)。n型摻雜物為矽(Si)或銻(Te)。
根據本公開內容的又一實施例，第一絕緣層80以及第二絕緣層130包含絕緣材料，絕緣材料包含氧化鋁(AlOx )、氧化矽(SiOx ) 氮化矽（Six Ny ）、氮氧化矽(SiOx Ny ) 環氧樹脂(epoxy)、聚醯亞胺(polyimide)、八氟环丁烷(perfluorocyclobutane)、苯並環丁烯(benzocyclobutene，BCB)或矽氧樹脂(silicone)。於一實施例中，第一絕緣層80的材料可以和第二絕緣層130的材料相同。於一實施例中，第一絕緣層80的材料與第二絕緣層130的材料不同。
根據本公開內容的又一實施例，蝕刻阻擋層106包含三五族半導體材料。蝕刻阻擋層106可以藉由一蝕刻劑移除。蝕刻劑對於蝕刻阻擋層106的材料具有一第一蝕刻率，蝕刻劑對於第一半導體接觸層104的材料具有一第二蝕刻率。第一蝕刻率不同於第二蝕刻率。較佳的，第二蝕刻率大於第一蝕刻率。例如，第一半導體接觸層104包含GaAs，蝕刻阻擋層106包含InGaP。蝕刻阻擋層106具有一摻雜物，其具有一摻雜濃度，蝕刻阻擋層106的摻雜物的摻雜濃度小於第一半導體接觸層104的摻雜物的摻雜濃度。具體地，第一半導體接觸層104的摻雜物的摻雜濃度至少為蝕刻阻擋層106的摻雜物的摻雜濃度的兩倍。
根據本公開內容的又一實施例，第一電極20以及第二電極30用於與一外接電源連接且傳導在兩者之間的電流。第一電極20、第一導電層50以及第二電極30的材料包含透明導電氧化物或是金屬。透明導電氧化物包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。金屬包含銦、錫、金、鉑、鎢、鈦、鋁、鎳或其等之合金。較佳的，第一導電層50包含金屬。
根據本公開內容的又一實施例，第一寬度W1 、第二寬度W2 、第三寬度W3 、第四寬度W4 、第一距離D1 、第二距離D2 、第三距離D2 、金屬接觸層的最大寬度、第一電極20的最大寬度以及各導電區域107的寬度的量測方向大致上垂直於共振腔區域103的厚度方向(T1 )。光學結構150的複數凸部1501的高度的量測方向大致上平行於共振腔區域103的厚度方向(T1 )。
根據本公開內容的又一實施例，輻射包含光。於一實施例中，光可以為可見光。較佳的，光具有一介於580 nm至730 nm之間的峰值波長。於另一實施例中，光可以為不可見光。較佳的，光具有一介於730 nm至1600 nm之間的峰值波長，且更佳的，介於800 nm至1000 nm之間的峰值波長。
於一實施例中，電流限制層140藉由一對的第一半導體層與相鄰的第二半導體層與共振腔區域103分離。於另一實施例中，電流限制層140藉由兩對的第一半導體層與相鄰的第二半導體層與共振腔區域103分離。於另一實施例中，電流限制層140直接與共振腔區域103接觸。
於一實施例中，共振腔區域103更包含一第一導電型層以及一第二導電型層。第一導電型層以及一第二導電型層位於活性區域的兩側。第一導電型層以及一第二導電型層各具有一能階，其大於其中一阻障層的能階。具體地，第一導電型層以及一第二導電型層的能階小於電流限制層140的導電部位1401的能階。
於本實施例中，半導體元件可以藉由覆晶的方式與一包含電路的支撐載板結合，且大部分的光會通過基板40逸散至半導體元件外。
半導體元件可應用於例如為接近感測器、夜視系統、血氧偵測器等、或資訊傳輸。
磊晶的方法包含，但不限於，金屬有機化學氣相沉積(metal-organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy ，HVPE) 、分子束磊晶(molecular beam epitaxy，MBE)或液相磊晶法(liquid-phase epitaxy，LPE) 。
需注意的是，本發明所列舉之各實施例僅用以說明本發明，並非用以限制本發明之範圍。任何人對本發明所作顯而易見的修飾或變更皆不脫離本發明之精神與範圍。不同實施例中相同或相似的構件，或者不同實施例中具相同標號的構件皆具有相同的物理或化學特性。此外，本發明中上述之實施例在適當的情況下，是可互相組合或替換，而非僅限於所描述之特定實施例。在一實施例中詳細描述之特定構件與其他構件的連接關係亦可以應用於其他實施例中，且均落於如後之本發明之權利保護範圍的範疇中。
10‧‧‧半導體疊層
101‧‧‧第一反射結構
102‧‧‧第二反射結構
103‧‧‧共振腔區域
104‧‧‧第一半導體接觸層
105‧‧‧第二半導體接觸層
106‧‧‧蝕刻阻擋層
107‧‧‧導電區域
108‧‧‧柱狀結構
1031‧‧‧第一表面
1032‧‧‧第二表面
1033‧‧‧側壁
20‧‧‧第一電極
21‧‧‧第一外表面
30‧‧‧第二電極
31‧‧‧電極墊部位
32‧‧‧側部位
33‧‧‧第二外表面
40‧‧‧基板
41‧‧‧頂表面
42‧‧‧第一面
43‧‧‧第二面
44‧‧‧第三面
45‧‧‧第四面
46‧‧‧第一側
47‧‧‧第二側
50‧‧‧第一導電層
51‧‧‧孔洞
60‧‧‧黏結層
70‧‧‧第二導電層
80‧‧‧第一絕緣層
801‧‧‧第一區域
802‧‧‧第二區域
90‧‧‧金屬接觸層
100‧‧‧成長基板
110‧‧‧絕緣區域
120‧‧‧凹槽
1201‧‧‧第三半導體層
130‧‧‧第二絕緣層
1301‧‧‧第三區域
1302‧‧‧第四區域
1303‧‧‧開孔
140‧‧‧電流限制層
1401‧‧‧導電部位
1402‧‧‧絕緣部位
150‧‧‧光學結構
1501‧‧‧凸部
1502‧‧‧凹部
160‧‧‧光學元件
1601‧‧‧第三側
1602‧‧‧第四側
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
W4‧‧‧第四寬度
D1‧‧‧第一距離
D2‧‧‧第二距離
D2‧‧‧第三距離
1033a‧‧‧第一部位
1033b‧‧‧第二部位
第1圖為本公開內容之第一實施例之半導體元件的俯視圖；
第2圖為本公開內容之第一實施例之半導體元件沿著如第1圖之A-A’線的剖面圖；
第3A至第3F圖為製造如第1圖以及第2圖所示之半導體元件的方法；
第4A圖為本公開內容之第二實施例之半導體元件的剖面圖；
第4B圖為本公開內容之製造第二實施例之半導體元件的方法中，形成第一導電層之後的俯視圖；
第5圖為本公開內容之第三實施例之半導體元件的剖面圖；
第6A至第6F圖為製造如第5圖所示之半導體元件的方法；
第7圖為本公開內容之第四實施例之半導體元件的剖面圖；
第8A至第8I圖為製造如第7圖所示之第四實施例之半導體元件的方法；
第9圖為本公開內容之第五實施例之半導體元件的剖面圖；
第10圖為本公開內容之第六實施例之半導體元件的剖面圖；
第11A圖為本公開內容之第七實施例之半導體元件的剖面圖；
第11B圖為本公開內容之第八實施例之半導體元件的剖面圖；
第11C圖為本公開內容之第九實施例之半導體元件的剖面圖；
第12A圖為本公開內容之第十實施例之半導體元件的剖面圖；
第12B圖為本公開內容之第十一實施例之半導體元件的剖面圖；
第12C圖為本公開內容之第十二實施例之半導體元件的剖面圖；
第13A圖為本公開內容之第十三實施例之半導體元件的剖面圖；
第13B圖為本公開內容之第十四實施例之半導體元件的剖面圖；
第13C圖為本公開內容之第十五實施例之半導體元件的剖面圖；
第14圖為本公開內容之第十六實施例之半導體元件的剖面圖；以及
第15圖為本公開內容之第十七實施例之半導體元件的剖面圖。
無。

Claims (10)

  1. 一種半導體元件，其包含︰ 一半導體疊層，其包含一第一反射結構、一第二反射結構以及一位於該第一反射結構以及該第二反射結構之間的共振腔區域，其中該共振腔區域包含一第一表面、一於該第一表面的第二表面以及一位於該第一表面以及該第二表面的側壁，相較於該第二反射結構，該第一表面較接近第一反射結構； 一與該第一反射結構電性連接的第一電極；以及 一與該第二反射結構電性連接的第二電極，其中該第二電極包含一電極墊部位以及一自該電極墊部位延伸的側部位； 其中該第一電極以及該第二電極的該電極墊部位位於該第一表面上，且該第二電極的該側部位覆蓋該共振腔區域的該側壁。
  2. 如申請專利範圍第1項所述的半導體元件，其中該第二電極的該電極墊部位在該共振腔區域的厚度方向與該第一反射結構以及該第二反射結構重疊。
  3. 如申請專利範圍第1項所述的半導體元件，更包含一第一導電層以及一孔洞，該第一導電層位於該共振腔區域的該第二表面上，該孔洞貫穿該第一導電層。
  4. 如申請專利範圍第3項所述的半導體元件，更包含一第一絕緣層，其位於該第二電極以及該共振腔區域的該側壁之間。
  5. 如申請專利範圍第4項所述的半導體元件，於該半導體元件的一剖面圖中，其中該第一絕緣層包含一第一區域以及一與該第一區域分離的第二區域，且該第二電極的該側部位位於該第一區域以及該第二區域之間。
  6. 如申請專利範圍第5項所述的半導體元件，其中該第二電極與該第一導電層直接接觸。
  7. 如申請專利範圍第4項所述的半導體元件，其中該半導體疊層包含複數彼此分離的柱狀結構，其中各柱狀結構包含一電流限制層，該電流限制層包含一導電部位以及一環繞該導電部位的絕緣部位，且該孔洞是位於該等導電部位中之一的正上方。
  8. 如申請專利範圍第7項所述的半導體元件，更包含一第二絕緣層，其位於該半導體疊層和該第一導電層之間。
  9. 如申請專利範圍第8項所述的半導體元件，其中該第一導電層於共振腔區域的厚度方向同時與該第一絕緣層與該第一絕緣層重疊。
  10. 如申請專利範圍第1項所述的半導體元件，更包含一基板位於該半導體疊層之上，該基板包含一第一面以及一相對於該第一面的第二面，該共振腔區域的該側壁具有一第一部位以及一相對於該第一部位的第二部位，相較於該第一電極，該側壁的該第一部位較接近該第二電極，相較於該第二電極，該側壁的該第二部位較接近該第一電極，該基板的該第一面與該側壁的該第一部位之間的一第一距離不同於該基板的該第二面與該側壁的該第二部位之間的一第二距離。
TW107115467A 2017-05-09 2018-05-07 半導體元件 TWI779031B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762503528P 2017-05-09 2017-05-09
US62/503,528 2017-05-09
US15/971,367 2018-05-04
US15/971,367 US10535799B2 (en) 2017-05-09 2018-05-04 Semiconductor device

Publications (2)

Publication Number Publication Date
TW201902063A true TW201902063A (zh) 2019-01-01
TWI779031B TWI779031B (zh) 2022-10-01

Family

ID=64097486

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107115467A TWI779031B (zh) 2017-05-09 2018-05-07 半導體元件
TW111133009A TW202306267A (zh) 2017-05-09 2018-05-07 半導體元件

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111133009A TW202306267A (zh) 2017-05-09 2018-05-07 半導體元件

Country Status (3)

Country Link
US (4) US10535799B2 (zh)
CN (2) CN115313147A (zh)
TW (2) TWI779031B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080241935A1 (en) 2007-03-27 2008-10-02 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Methods for pathogen detection
TWI821302B (zh) 2018-11-12 2023-11-11 晶元光電股份有限公司 半導體元件及其封裝結構
TWI790622B (zh) * 2019-04-30 2023-01-21 晶智達光電股份有限公司 雷射元件及其半導體元件
TWI731329B (zh) 2019-04-30 2021-06-21 晶智達光電股份有限公司 雷射元件及其半導體元件
WO2023149087A1 (ja) * 2022-02-01 2023-08-10 ソニーグループ株式会社 面発光レーザ、面発光レーザアレイ及び光源装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19813727C2 (de) * 1998-03-27 2000-04-13 Siemens Ag Vertikalresonator-Laserdiode und Verfahren zu deren Herstellung
DE10108079A1 (de) * 2000-05-30 2002-09-12 Osram Opto Semiconductors Gmbh Optisch gepumpte oberflächenemittierende Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
US6744798B2 (en) * 2000-10-10 2004-06-01 Agency Of Industrial Science And Technology Surface-type light amplifer device and method of manufacture thereof
US6692979B2 (en) * 2001-08-13 2004-02-17 Optoic Technology, Inc. Methods of fabricating optoelectronic IC modules
US6658041B2 (en) 2002-03-20 2003-12-02 Agilent Technologies, Inc. Wafer bonded vertical cavity surface emitting laser systems
US6819701B2 (en) * 2002-03-26 2004-11-16 Joseph Reid Henrichs Super-luminescent folded cavity light emitting diode
US6872983B2 (en) * 2002-11-11 2005-03-29 Finisar Corporation High speed optical transceiver package using heterogeneous integration
US7289547B2 (en) * 2003-10-29 2007-10-30 Cubic Wafer, Inc. Laser and detector device
US7166483B2 (en) * 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US7873090B2 (en) * 2005-09-13 2011-01-18 Panasonic Corporation Surface emitting laser, photodetector and optical communication system using the same
CN101145672A (zh) * 2006-09-13 2008-03-19 中国科学院半导体研究所 微小孔垂直腔面发射激光器的制备方法
JP4935278B2 (ja) * 2006-09-28 2012-05-23 富士ゼロックス株式会社 表面発光型半導体アレイ素子、モジュール、光源装置、情報処理装置、光送信装置、光空間伝送装置、および光空間伝送システム
US8995485B2 (en) 2009-02-17 2015-03-31 Trilumina Corp. High brightness pulsed VCSEL sources
JP2011029339A (ja) 2009-07-23 2011-02-10 Sony Corp 半導体素子およびその製造方法
JP2011119491A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子、電子機器および発光装置
JPWO2011096040A1 (ja) * 2010-02-02 2013-06-06 株式会社日立製作所 半導体レーザ素子、半導体レーザ素子の製造方法および光モジュール
TWI459670B (zh) 2011-03-17 2014-11-01 True Light Corp 垂直共振腔面射型雷射及其製作方法
US8592847B2 (en) 2011-04-15 2013-11-26 Epistar Corporation Light-emitting device
JP5803545B2 (ja) * 2011-10-12 2015-11-04 ソニー株式会社 半導体レーザ素子、光電変換装置および光情報処理装置
US8675706B2 (en) 2011-12-24 2014-03-18 Princeton Optronics Inc. Optical illuminator
WO2013176201A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 垂直共振面発光レーザ
CN102904159B (zh) * 2012-10-26 2015-03-18 江苏尚飞光电科技有限公司 一种基于bcb键合工艺的混合集成激光器及其制作方法
CN203205453U (zh) * 2012-11-19 2013-09-18 罗容 一种半导体发光芯片、及半导体照明灯具
JP6307907B2 (ja) * 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
KR101967837B1 (ko) * 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
TWI616004B (zh) * 2013-11-27 2018-02-21 晶元光電股份有限公司 半導體發光元件
US9768345B2 (en) 2013-12-20 2017-09-19 Apple Inc. LED with current injection confinement trench
CN103730833B (zh) * 2014-01-06 2017-05-31 海特光电有限责任公司 一种二维垂直腔面发射的激光器列阵
DE112015005634T5 (de) * 2014-12-19 2017-09-07 Seoul Viosys Co., Ltd. Halbleiter-lichtemissionseinrichtung und verfahren zur herstellung von dieser
KR102295812B1 (ko) * 2015-02-06 2021-09-02 서울바이오시스 주식회사 반도체 발광소자
US9819144B2 (en) 2015-05-14 2017-11-14 Apple Inc. High-efficiency vertical emitters with improved heat sinking
CN105048283B (zh) * 2015-07-30 2018-06-26 中国科学院长春光学精密机械与物理研究所 高功率共面电极泄露波激光器
CN106611934A (zh) 2015-10-21 2017-05-03 中国科学院苏州纳米技术与纳米仿生研究所 采用石墨烯进行电极搭桥的面发射激光器及其制备方法
JP2018026478A (ja) * 2016-08-10 2018-02-15 富士ゼロックス株式会社 発光素子、発光素子アレイ、及び光伝送装置

Also Published As

Publication number Publication date
US20180331256A1 (en) 2018-11-15
CN115313147A (zh) 2022-11-08
CN108879319A (zh) 2018-11-23
TW202306267A (zh) 2023-02-01
US10535799B2 (en) 2020-01-14
US20230246125A1 (en) 2023-08-03
CN108879319B (zh) 2022-08-19
TWI779031B (zh) 2022-10-01
US20200119225A1 (en) 2020-04-16
US11699774B2 (en) 2023-07-11
US20210336079A1 (en) 2021-10-28
US11024768B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
TWI779031B (zh) 半導體元件
US10559717B2 (en) Light-emitting device and manufacturing method thereof
TWI734750B (zh) 發光元件
WO2013039344A2 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR102624111B1 (ko) 자외선 발광소자
US20110019709A1 (en) Semiconductor device and method of manufacturing the same
US20230067254A1 (en) Semiconductor device
CN113396486A (zh) 具有电介质dbr的磷化铟vcsel
US11450787B2 (en) Light-emitting device
US9306120B2 (en) High efficiency light emitting diode
WO2022104595A1 (zh) 发光器件及其制备方法
TWI840665B (zh) 半導體元件及包含其之半導體組件
TWI823136B (zh) 半導體元件
TWI790622B (zh) 雷射元件及其半導體元件
KR20220161191A (ko) 발광 소자
TW202322502A (zh) 雷射元件及其半導體元件
TW202245296A (zh) 半導體元件及包含其之半導體組件
TW202239022A (zh) 發光元件

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent