TW201842984A - 清潔半導體裝置之方法 - Google Patents

清潔半導體裝置之方法 Download PDF

Info

Publication number
TW201842984A
TW201842984A TW106138285A TW106138285A TW201842984A TW 201842984 A TW201842984 A TW 201842984A TW 106138285 A TW106138285 A TW 106138285A TW 106138285 A TW106138285 A TW 106138285A TW 201842984 A TW201842984 A TW 201842984A
Authority
TW
Taiwan
Prior art keywords
battery
cathode
cobalt
water
anode
Prior art date
Application number
TW106138285A
Other languages
English (en)
Other versions
TWI664031B (zh
Inventor
凱文Ｊ 萊恩
夏瑞克 斯蒂奎
法蘭克Ｗ 蒙特
寇爾奈利斯Ｂ 匹撒拉
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201842984A publication Critical patent/TW201842984A/zh
Application granted granted Critical
Publication of TWI664031B publication Critical patent/TWI664031B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F1/00—Electrolytic cleaning, degreasing, pickling or descaling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

本揭示內容的數個方面提供一種清潔半導體裝置之方法。該方法包括：提供具有一暴露的鈷表面的一半導體晶圓，以及用pH大於9且氧化還原電位小於0.0的陰極水清洗該暴露的鈷表面。

Description

清潔半導體裝置之方法
本申請案係有關於半導體裝置的製造。更特別的是，本申請案有關於一種清潔半導體裝置之方法，其中暴露的鈷表面係於製造期間出現。
金屬鎢(W)一直是用於半導體裝置之接觸(contacts)的主要導體。隨著半導體節點的縮減，電晶體及接觸變得越來越小。鎢(W)已被發現在小於15奈米(nm)的溝槽尺寸形成高電阻性貝他相(highly resistive beta phase)。鎢的此一性質給包括7奈米及10奈米節點的先進節點帶來問題。
已有人提出鈷作為鎢的替代物。不過，鈷在半導體裝置的製造有額外的挑戰。
本揭示內容的第一具體實施例揭示一種清潔半導體裝置之方法。該方法包括：提供具有一暴露的鈷表面的一半導體晶圓，以及用pH大於9且氧化還原電位小於0.0的陰極水清洗該暴露的鈷表面。
本揭示內容的第二具體實施例為一種清潔 半導體裝置之方法。該方法包括：提供一電解槽，其包括具有一陰極的一陰極電池、具有一陽極的一陽極電池、以及分離該陰極電池與該陽極電池的一離子交換膜。該方法包括：供應去離子水至該陰極電池。該方法包括：以百萬分之100(ppm)至1000ppm之濃度供應具有NH4OH的去離子水至該陽極電池。在該陽極電池與該陰極電池之間施加一電壓，藉此使陽離子穿過該離子交換膜以提高該去離子水在該陰極電池中之該pH至大於9且有小於0.0的氧化還原電位。該水從該陰極電池供應至具有一暴露的鈷表面的一半導體晶圓以清潔該半導體晶圓。
本揭示內容的第三具體實施例為一種清潔及鈍化半導體裝置之方法。該方法包括：提供一電解槽，其包括具有一陰極的一陰極電池、具有一陽極的一陽極電池、以及分離該陰極電池與該陽極電池的一離子交換膜。供應去離子水至該陰極電池。以百萬分之100(ppm)至1000ppm之濃度供應具有NH4OH的去離子水至該陽極電池。在該陽極電池與該陰極電池之間施加一電壓，藉此使陽離子穿過該離子交換膜以提高該去離子水在該陰極電池中之該pH至大於9且提供小於0.0的氧化還原電位。該水從該陰極電池供應至具有一暴露的鈷表面的一半導體晶圓，其中，該暴露的鈷表面含有氧化鈷(CoO)及氟化鈷(CoF2)一段足以鈍化及清潔該半導體晶圓的時間。
10‧‧‧半導體裝置
11‧‧‧介電層
12‧‧‧阻障層
13‧‧‧介電層或第二介電層
14‧‧‧鈷接觸或鈷插塞
16‧‧‧介電帽蓋
17‧‧‧帽蓋層
18‧‧‧遮罩層
19‧‧‧開口
40‧‧‧陰極電池入口
41‧‧‧(陽)離子交換膜
42‧‧‧陰極電池出口
43‧‧‧陰極
45‧‧‧陽極電池入口
46‧‧‧陰極電池
48‧‧‧陽極
49‧‧‧陽極電池
400‧‧‧電解槽
M0‧‧‧零金屬層級
M1‧‧‧第一金屬層
結合描繪本揭示內容之各種具體實施例的 附圖，從以下本發明之不同方面的詳細說明可更加明白本揭示內容以上及其他的特徵，其中： 第1圖的橫截面圖圖示具有鈷接觸之半導體裝置的一具體實施例。
第2圖的橫截面圖圖示具有鈷接觸之半導體裝置的一具體實施例。
第3圖圖示鈷水系統的波貝克斯圖(Pourbaix diagram)。
第4圖圖示用於產生陰極水的電化學電池。
第5圖的圖形比較圖示使用各種清洗液的鈷損失。
應注意，本揭示內容的附圖未按比例繪製。附圖旨在只描繪本揭示內容的典型方面，因此不應被視為限制本揭示內容的範疇。附圖中，類似的元件用相同的元件符號表示。
此時將參考附圖描述本揭示內容。附圖圖示結構的各種方面且以簡化方式示意圖示以更清楚地描述及圖解本揭示內容。例如，附圖非旨在按比例繪製。此外，結構之各種方面的垂直橫截面被圖示成矩形。然而，熟諳此藝者會明白，在實際的結構下，這些方面很有可能包含更多錐形特徵。此外，本揭示內容不受限於任何特定形狀的構造。
隨著IC越變越小，接觸在積體電路(IC)中 的電阻已經成為一個問題。由於鎢在小特徵尺寸形成高電阻性貝他相，先進節點在使用鎢接觸時可能有不能接受的電阻。鈷(Co)在使用於先進節點中的尺寸不形成電阻性相且可使用於接觸。不過，鈷在半導體裝置的製造有數項挑戰。
例如積體電路(IC)的微電子晶片由相對大的半導體晶圓製成。此製程通常涉及多個連續步驟，包括以下步驟：產生光微影蝕刻遮罩；蝕刻由遮罩界定的一層材料；通過濕及乾化學技術的一些組合來移除光微影遮罩；以及沉積數層材料。該光微影遮罩由稱為光阻劑的聚合材料形成。在移除光阻劑遮罩後，進行濕式清潔製程。在濕式清潔製程後，乾燥半導體裝置，通常用揮發性溶劑清洗，例如異丙醇，接著是離心法脫水(spin drying)。
去離子(deionized；DI)水以用於清洗半導體裝置著名。已知DI水可防止裝置的金屬腐蝕及污染。為了使濕式清潔更有效，二氧化碳(CO2)可與DI水混合。用含二氧化碳的去離子(DI-CO2)水清洗為防止半導體裝置之靜電放電的電惰性製程。DI-CO2水為使用於濕式清潔製程的標準清洗液。DI-CO2防止放電。不過，DI-CO2水已被發現在清洗步驟期間侵蝕暴露的鈷表面。
第1圖描繪具有暴露的鈷表面的示範半導體裝置。本揭示內容提供與濕式清潔半導體裝置之暴露的鈷表面有關的細節，例如記憶體裝置、電阻器、二極體、電容器及其他半導體裝置，例如finFET、肖特基能障 (Schottky barrier)MOSFETS、雙極接面電晶體。
第1圖圖示具有介電層11的半導體裝置10。鈷接觸14或插塞(plug)設置在介電層11內。在圖示於第1圖的具體實施例中，鈷插塞14被阻障層12包圍，例如氮化鈦或另一耐火材料或金屬合金。介電帽蓋16可設置在介電層11的上表面上。在第1圖中，介電層11、鈷接觸14及介電帽蓋16例如可在被稱為層級M0的零金屬層級(zero metal level)。設置在M0層上的是第二介電層13、視需要帽蓋層17及遮罩層18。帽蓋層17可包括本技藝所習知的任何介電材料，例如氮化物。遮罩層18可為任何目前已知或以後被開發出來的材料，例如氮化鈦。介電層13及帽蓋層17被稱為第一金屬層M1。第1圖顯示在進行數個蝕刻製程以形成開口19且暴露鈷插塞14表面之後的裝置10。儘管在第1圖中圖示為M0/M1堆疊，然而只要存在暴露的鈷表面，就可根據本揭示內容來加工任何金屬層。
在數個具體實施例中，用來製作開口19的蝕刻製程包括微影圖案化及蝕刻。在微影製程(或“微影技術”)中，形成輻射敏感性“阻劑”塗層於將會被處理的一或更多層上面，例如將會以某種方式選擇性摻雜及/或轉印圖案於其中。有時被稱為光阻劑的阻劑本身首先以暴露於輻射來圖案化，在此輻射(選擇性地)穿過含有圖案的中介遮罩或模版。結果，阻劑塗層的暴露或未暴露區域變得或多或少可溶，這取決於所用光阻劑的類型。然後，顯影劑 (developer)用來移除阻劑中或多或少可溶的區域留下圖案化的阻劑。然後，圖案化的阻劑可用作隨後可蝕刻之底下諸層的遮罩。蝕刻通常指移除基板(或形成於基板上的結構)的材料，且常用在原處的遮罩進行藉此可選擇性地移除基板中之某些區域的材料，同時留下在基板之其他區域中未受影響的材料。
蝕刻一般有兩類：(i)濕式蝕刻與(ii)乾式蝕刻。濕式蝕刻用溶劑(例如，酸)進行，可選擇其性能以選擇性溶解給定材料(例如，氧化物)，同時留下相對完整的另一材料(例如，多晶矽)。選擇性蝕刻給定材料的能力對於許多半導體製程是基本的。濕式蝕刻一般會各向同性地蝕刻勻質材料(例如，氧化物)，但是濕式蝕刻也可各向異性地蝕刻單晶材料(例如，矽晶圓)。乾式蝕刻可用電漿進行。藉由調整電漿的參數，電漿系統可用數種模態操作。普通電漿蝕刻產生電中性(neutrally charged)在晶圓表面起反應的高能自由基。由於中性粒子從所有角度衝擊晶圓，此過程為各向同性。離子研磨或濺鍍蝕刻用大約從一個方向接近晶圓的惰性氣體高能離子轟擊晶圓，因此此過程有高度各向異性。反應性離子蝕刻(reactive-ion etching；RIE)在居於濺鍍、電漿蝕刻中間的條件下操作且可用來產生深窄的特徵。
在蝕刻製程期間，各種氣體用來形成反應性物種。該等氣體包括四氟化碳(CF4)、氧(O2)、氬(Ar)、一氧化碳(CO)及二氧化碳(CO2)。
第1圖的開口19示範能形成溝槽及通孔的雙重鑲嵌多步蝕刻製程。不過，可如本文所述地處理只形成溝槽的單一蝕刻製程，例如單鑲嵌，如果該溝槽暴露鈷表面的話。
如第2圖所示，在實施第1圖的蝕刻製程後，用濕化學蝕刻製程移除遮罩層18。化學機械研磨(chemical-mechanical-polishing；CMP)為替代習知平坦化製程，其係用化學反應與機械力的組合平坦化表面且可用來移除遮罩層。CMP使用包括磨料及腐蝕性化學成分的泥漿以及通常直徑大於晶圓的研磨墊及扣環。該墊及晶圓用動態研磨頭壓在一起且用塑膠扣環固定。動態研磨頭以不同的數個旋轉軸旋轉(亦即，不同心)。這移除材料且傾向使任何“拓樸”平坦使得晶圓平滑平坦。
在移除遮罩層18後，通過清洗液移除半導體裝置10的任何剩餘殘渣，然後乾燥半導體裝置10。清洗液通常為DI-CO2，因為此溶劑移除殘渣且防止會損壞半導體裝置10的靜電放電。不過，當使用DI-CO2或DI水清洗半導體裝置10時，已發現，DI-CO2或DI水會移除鈷。這導致半導體裝置10損失鈷，造成半導體裝置的製造缺陷。
在第1圖及第2圖中，層11及13的介電材料可包括任何層級間(interlevel)或層級內(intralevel)介電材料，例如，包括無機介電材料、有機介電材料、或彼等之組合。合適介電材料包括但不限於：摻碳二氧化矽材料； 摻氟矽玻璃(fluorinated silicate glass；FSG)；有機聚合熱固材料；碳氧化矽(silicon oxycarbide)；SiCOH介電質；摻氟氧化矽；旋塗玻璃(spin-on glass)；倍半氧矽烷(silsesquioxane)，包括三氧化矽烷(hydrogen silsesquioxane，HSQ)、甲基倍半氧矽烷(methyl silsesquioxane；MSQ)、及HSQ與MSQ的混合物或共聚物；基於苯環丁烯(benzocyclobutene；BCB)的聚合物介電質，以及任何含矽低k介電質。使用倍半氧矽烷化學有SiCOH型組合物之旋塗低k薄膜的實施例包括HOSPTM(可購自Honeywell公司)，JSR 5109及5108(可購自Japan Synthetic Rubber公司)，ZirkonTM(可購自Shipley Microelectronics公司，為Rohm and Haas的部門)，以及多孔低k(ELk)材料(可購自應用材料公司)。摻碳二氧化矽材料或有機矽烷的實施例包括Black DiamondTM(可購自應用材料公司)與CoralTM(可購自Lam Research公司)。HSQ材料的實施例為FOxTM(可購自Dow Corning公司)。
在本揭示內容的一些具體實施例中，介電材料有約3.0或更小的介電常數，甚至更典型的是有約2.8或更小的介電常數。如本文所使用的，“約”或“大約”表示每個所述數值在+/-10%的範圍內。提及於本文的所有介電常數均相對於真空，除非另有說明。相較於有4.0以上之較高介電常數的介電材料，有約3.0或更小之介電常數的介電材料通常有較低的寄生串擾。
在數個具體實施例中，導電區域(未圖示) 在第1圖及第2圖中可在鈷接觸14下面。導電區域可摻雜p型或n型摻雜物。在含矽材料中的n型摻雜物包括元素週期表中屬於第V族的元素，例如磷與砷。在含矽材料中的p型摻雜物包括元素週期表中屬於第III族的元素，例如硼。
鈷在第1圖及第2圖中的沉積可用選擇性CVD製程進行。在此一製程中，使用前驅物使得鈷只沉積於金屬表面上而不是於介電表面上。選擇性鈷沉積為熟諳此藝者所習知。典型製程涉及金屬表面的一些預處理，例如用氫電漿或氬，接著是引進含鈷前驅物，例如羰基鈷(cobalt carbonyl)，它的鈷會優先沉積於金屬上。在數個具體實施例中，可使用PVD及電鍍化學沉積來沉積鈷。
遮罩層18用作用於多個蝕刻製程的圖案記憶層(pattern memorization layer)。遮罩層18允許實現較小的間距特徵且保護底下介電質免受害於蝕刻轟擊以及改善蝕刻輪廓。視需要帽蓋(SiN)層17用作底切層(undercutting layer)以防蝕刻製程底切直接在遮罩層18下面的介電質。
揭示於本文的是一種清洗液或溶劑，在濕式清潔製程中於移除第1圖的遮罩18之後移除殘留在半導體裝置10上的任何殘渣。清洗液被稱為陰極水。在會與暴露的鈷膜接觸的任何濕式處理步驟之後，可使用此清洗液，例如，在蝕刻後殘留物清潔以及TiN金屬硬遮罩移除清潔後。該陰極水為pH大於9的去離子水，或在數個具 體實施例中，大於10，或在數個具體實施例中，大於11。該陰極水具有小於零的氧化還原電位。第2圖的暴露的鈷表面用該陰極水清洗一段時間以移除半導體裝置上的任何殘渣。清洗時間是30秒至600秒，或在數個具體實施例中，是30秒至200秒，或30秒至180秒。
據推理，利用陰極水，亦即，在鹼性pH範圍中(>9)且氧化電位小於零的去離子水，在半導體濕式處理中作為清洗液，其中半導體晶圓具有暴露的鈷表面，該暴露的鈷表面被鈍化且沒有鈷的溶解。揭示於本文的方法係清潔半導體晶圓且使任何暴露的鈷表面在暴露時鈍化持續一段充分的時間以清潔及鈍化暴露的鈷表面。
第3圖圖示鈷-水系統的波貝克斯圖。第3圖中被實線圍起來的區域指出為任何給定電位及pH找到金屬的最熱力穩定(因此，充裕)形式。如果去離子水有大於9的pH且小於0.0至約-0.4的氧化還原電位(oxidation reduction potential；ORP)，則根據第3圖，最穩定物種為Co(OH)2。如果去離子水有小於8的pH，鈷會溶解，因為最穩定的物種是Co+2。因此，使用如本文所述的陰極水可防止鈷的溶解且鈍化鈷表面，因為暴露表面上的任何氧化鈷(CoO)及氟化鈷(CoF2)被轉換為氫氧化鈷(Co(OH)2)。
第4圖圖示適用於產生陰極水的電解槽400，如本文所述。該製程包括提供電解槽400，其包括具有陰極43的陰極電池46、具有陽極48的陽極電池49、以及分離陰極電池46與陽極電池49的離子交換膜41。該製 程包括供應去離子水至陰極電池46且以百萬分之100(ppm)至1000ppm之濃度供應具有NH4OH的去離子水至陽極電池49。該製程包括在陽極電池49與陰極電池46之間施加一電壓，藉此使陽離子穿過離子交換膜41以提高去離子水在陰極電池中的pH至大於9。在陰極電池出口42離開陰極電池46之去離子水的氧化還原電位小於零。
去離子水在陰極電池入口40處引進到陰極電池46。在陽極電池入口45處，以約百萬分之100(ppm)至約1000ppm之濃度引進含有NH4OH的去離子水至陽極電池49。陽極電池49與陰極電池46被陽離子交換膜41分離。在陰極43與陽極48之間施加一電壓。濃度及電位梯度迫使陽離子(NH4 +)擴散越過陽離子交換膜41而使水在陰極電池的pH降低，此係根據：6H2O+e-→3H2+6OH-
該陽離子交換膜只允許正離子穿過。在此情形下，有氫離子(H+)與銨離子(NH4+)。陰極水用來清洗具有暴露的鈷表面的半導體晶圓，如本文所述。
合適的REDOX®電化學電池可購自CONDIAS®。REDOX®電化學電池使用有摻硼鑽石塗層的摻硼矽作為陽極及陰極。有摻硼鑽石塗層的摻硼矽最小化電極尺度的累積，這導致有長使用壽命。
如第2圖所示的半導體裝置經受以下標準製程：使用LELELE微影圖案化技術(LELELE litho-patterning technique)與金屬-硬遮罩-先溝槽-後通孔方 案，這是BEOL加工的標準。一批次的半導體裝置用pH為9的陰極水清洗。第二批次的裝置用DI-CO2水清洗一分鐘至10分鐘。DI-CO2水具有約4至5的pH。在清洗及乾燥步驟後測量鈷插塞的電阻。在所有情形下，鈷接觸的電阻率在用DI-CO2水清洗後增加，然而用陰極水清洗的鈷接觸之電阻保持穩定。
實施數個實驗以判斷在鈷插塞表面經受用揭示於本文之陰極水的清洗時對於第2圖中鈷插塞14之表面的影響。在實施蝕刻製程(RIE)以暴露鈷插塞14之表面後，對第2圖的半導體裝置10實施X射線光子光譜法(X-ray photon spectroscopy；XPS)。XPS顯示鈷接觸14之表面上存在氫及氟。蝕刻步驟導致鈷在鈷接觸14之表面上形成氧化鈷(CoO)及氟化鈷(CoF2)。氟化氣體用作某些蝕刻製程的氣體。使用陰極水不僅防止鈷的溶解，在表面上的氧化鈷(CoO)及氟化鈷(CoF2)轉換為氫氧化鈷(Co(OH)2)時也鈍化暴露的鈷表面。鈷插塞的表面必須用陰極水清潔以允許實施進一步的步驟。
第5圖比較鈷表面被4種清洗液噴灑的鈷損失。溶液為DI水、DI-CO2水、pH為8的陰極水、以及pH為11的陰極水。測量在鈷表面中心的鈷損失。DI水及DI-CO2水造成顯著的鈷損失。pH為8的陰極水的鈷損失變小，以及pH為11的陰極水顯示鈷損失最小。總之，pH為9或更大的陰極水，以及小於零的氧化還原電位，防止鈷損失的是有暴露的鈷表面之半導體裝置的濕式清潔製 程。
用於本文的術語只為了要描述特定具體實施例而非旨在限制本揭示內容。如本文所使用的，英文單數形式“一(a)”、“一(an)”、及“該(the)”旨在也包括複數形式，除非上下文中另有明確指示。更應瞭解，用語“包含(comprises)”及/或“包含(comprising)”在使用於專利說明書中時係具體描述提及之特徵、整數、步驟、操作、元件及/或組件的存在，但不排除存在或加入一或更多其他特徵、整數、步驟、操作、元件及/或彼等之群組。
所有構件或步驟的對應結構、材料、動作以及等效物加上所附申請專利範圍之中的功能元件旨在包括用於與其他主張元件結合一起按具體主張方式完成功能的任何結構、材料或動作。提出本揭示內容的描述是為了圖解說明而非旨在窮盡或以所揭示之形式限制本揭示內容。本技藝一般技術人員明白有許多修改及變體而不脫離本揭示內容的範疇及精神。該具體實施例經選擇及描述成可最佳地解釋本揭示內容的原理及其實際應用，且使得本技藝的其他一般技術人員能夠了解本揭示內容有不同修改的不同具體實施例適合使用於想到的特定用途。

Claims (20)

  1. 一種清潔半導體裝置之方法，其包含：提供具有一暴露的鈷表面的一半導體晶圓；以及用pH大於9且氧化還原電位小於0.0的陰極水清洗該暴露的鈷表面。
  2. 如申請專利範圍第1項所述之方法，其中，清洗該鈷表面約30秒至約600秒。
  3. 如申請專利範圍第1項所述之方法，其中，該陰極水具有大於10的pH。
  4. 如申請專利範圍第1項所述之方法，其中，該陰極水具有大於11的pH。
  5. 如申請專利範圍第1項所述之方法，更包含用以下方式產生該陰極水：提供有百萬分之100(ppm)至1000ppm之NH 4OH濃度的去離子水至一陽極電池；提供去離子水至一陰極電池，其中，該陽極電池與該陰極電池用一離子交換膜分離；以及在該陽極電池與該陰極電池之間施加一電壓，藉此使陽離子穿過該離子交換膜以提高該陰極水之該pH。
  6. 如申請專利範圍第1項所述之方法，更包含乾燥該經清洗之鈷表面。
  7. 如申請專利範圍第6項所述之方法，更包含金屬化該經清洗之鈷表面。
  8. 如申請專利範圍第1項所述之方法，其中，提供具有一暴露的鈷表面之一半導體晶圓的步驟包含：提供一半導體晶圓，其具有覆蓋該半導體晶圓之一部份且不覆蓋有該鈷表面在其下之數個區域的一遮罩；蝕刻該半導體晶圓中不被該遮罩覆蓋的該數個區域以暴露一鈷表面；以及移除該遮罩。
  9. 如申請專利範圍第1項所述之方法，其中，該暴露的鈷表面的清洗係將氧化鈷(CoO)及氟化鈷(CoF 2)轉換成氫氧化鈷(Co(OH) 2)。
  10. 一種清潔半導體裝置之方法，其包含：提供一電解槽，其包括具有一陰極的一陰極電池、具有一陽極的一陽極電池、以及分離該陰極電池與該陽極電池的一離子交換膜；供應去離子水至該陰極電池；以百萬分之100(ppm)至1000ppm之濃度供應具有NH 4OH的去離子水至該陽極電池；在該陽極電池與該陰極電池之間施加一電壓，藉此使陽離子穿過該離子交換膜以提高該去離子水在該陰極電池中之該pH至大於9且有小於0.0的氧化還原電位；以及從該陰極電池供應該水至具有一暴露的鈷表面的一半導體晶圓以清潔該半導體晶圓。
  11. 如申請專利範圍第10項所述之方法，其中，供應該水至該半導體晶圓約30秒至約600秒。
  12. 如申請專利範圍第10項所述之方法，其中，供應該水至該半導體晶圓30秒至180秒。
  13. 如申請專利範圍第10項所述之方法，其中，該去離子水在該陰極電池中具有大於10的pH。
  14. 如申請專利範圍第10項所述之方法，其中，該去離子水在該陰極電池中具有大於11的pH。
  15. 如申請專利範圍第10項所述之方法，其中，從該陰極電池供應該水至暴露的鈷表面係將氧化鈷(CoO)及氟化鈷(CoF 2)轉換成氫氧化鈷(Co(OH) 2)。
  16. 一種清潔及鈍化半導體裝置之方法，其包含：提供一電解槽，其包括具有一陰極的一陰極電池、具有一陽極的一陽極電池、以及分離該陰極電池與該陽極電池的一離子交換膜；供應去離子水至該陰極電池；以百萬分之100(ppm)至1000ppm之濃度供應具有NH 4OH的去離子水至該陽極電池；在該陽極電池與該陰極電池之間施加一電壓，藉此使陽離子穿過該離子交換膜以提高該去離子水在該陰極電池中之該pH至大於9且提供小於0.0的氧化還原電位；以及從該陰極電池供應該水至具有一暴露的鈷表面的一半導體晶圓，其中，該暴露的鈷表面含有氧化鈷(CoO) 及氟化鈷(CoF 2)一段足以鈍化及清潔該半導體晶圓的時間。
  17. 如申請專利範圍第16項所述之方法，其中，供應該水至該半導體晶圓約30秒至約600秒。
  18. 如申請專利範圍第16項所述之方法，其中，該去離子水在該陰極電池中具有大於10的pH。
  19. 如申請專利範圍第16項所述之方法，其中，供應該水至該半導體晶圓30秒至180秒。
  20. 如申請專利範圍第16項所述之方法，其中，該去離子水在該陰極電池中具有大於11的pH。
TW106138285A 2017-04-26 2017-11-06 清潔及鈍化半導體裝置之方法 TWI664031B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/497,647 2017-04-26
US15/497,647 US10062560B1 (en) 2017-04-26 2017-04-26 Method of cleaning semiconductor device

Publications (2)

Publication Number Publication Date
TW201842984A true TW201842984A (zh) 2018-12-16
TWI664031B TWI664031B (zh) 2019-07-01

Family

ID=63208292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138285A TWI664031B (zh) 2017-04-26 2017-11-06 清潔及鈍化半導體裝置之方法

Country Status (4)

Country Link
US (1) US10062560B1 (zh)
CN (1) CN108807143B (zh)
DE (1) DE102018200665B4 (zh)
TW (1) TWI664031B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788968B (zh) * 2021-03-31 2023-01-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880449B (zh) * 2019-09-30 2022-07-19 王偲偲 一种硅片清洗方法
CN113140445A (zh) * 2021-03-18 2021-07-20 上海华力集成电路制造有限公司 后段刻蚀后清洗方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2743823B2 (ja) 1994-03-25 1998-04-22 日本電気株式会社 半導体基板のウエット処理方法
KR100389917B1 (ko) 2000-09-06 2003-07-04 삼성전자주식회사 산화성 물질을 포함하는 아노드 수 및/또는 환원성 물질을포함하는 캐소드 수를 사용하는 반도체 제조를 위한 습식공정 및 이 공정에 사용되는 아노드수 및/또는 캐소드수
KR20030005777A (ko) 2001-07-10 2003-01-23 삼성전자 주식회사 전해이온수 및 희석된 ｈｆ용액을 동시에 사용하는 반도체세정 공정
WO2015068823A1 (ja) * 2013-11-08 2015-05-14 和光純薬工業株式会社 半導体基板用洗浄剤および半導体基板表面の処理方法
JP6317580B2 (ja) 2013-12-03 2018-04-25 山本　栄一 半導体装置の製造方法
DE102014203374B4 (de) 2014-02-25 2018-05-03 Condias Gmbh Elektrodenanordnung und Verfahren zum elektrochemischen Herstellen von elektrolysiertem Wasser
KR102101722B1 (ko) * 2014-05-02 2020-04-20 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 반도체소자의 세정액 및 세정방법
US20160099158A1 (en) * 2014-10-06 2016-04-07 International Business Machines Corporation Method for removing metal oxide
US9722038B2 (en) * 2015-09-11 2017-08-01 International Business Machines Corporation Metal cap protection layer for gate and contact metallization
US10233413B2 (en) * 2015-09-23 2019-03-19 Versum Materials Us, Llc Cleaning formulations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788968B (zh) * 2021-03-31 2023-01-01 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US11955430B2 (en) 2021-03-31 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device and semiconductor devices

Also Published As

Publication number Publication date
CN108807143A (zh) 2018-11-13
DE102018200665B4 (de) 2022-10-20
TWI664031B (zh) 2019-07-01
DE102018200665A1 (de) 2018-10-31
CN108807143B (zh) 2023-06-30
US10062560B1 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
JP4563340B2 (ja) 半導体デバイスの製造方法
US9224639B2 (en) Method to etch cu/Ta/TaN selectively using dilute aqueous Hf/hCl solution
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
TWI664031B (zh) 清潔及鈍化半導體裝置之方法
US6806193B2 (en) CMP in-situ conditioning with pad and retaining ring clean
JP2002353308A (ja) 半導体装置及びその製造方法
US9343408B2 (en) Method to etch Cu/Ta/TaN selectively using dilute aqueous HF/H2SO4 solution
CN101632042A (zh) 洗涤用组合物、半导体元件的制造方法
WO2006112202A1 (ja) 半導体装置及びその製造方法
US20050239289A1 (en) Method for reducing integrated circuit defects
CN105097650A (zh) 接触插塞的形成方法
KR20140065450A (ko) 에어 갭 상호연결 구조의 형성 방법
JP2003313594A (ja) 洗浄液および半導体装置の製造方法
US6551943B1 (en) Wet clean of organic silicate glass films
CN103021930A (zh) 一种金属互连层刻蚀方法
US7288487B1 (en) Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure
CN106033719B (zh) 半导体结构的形成方法
US7141495B2 (en) Methods and forming structures, structures and apparatuses for forming structures
KR100707589B1 (ko) 구리 배선 형성 후의 세정방법
KR20090046145A (ko) 반도체 소자의 제조 방법
CN105742182B (zh) 半导体结构的形成方法
KR100639205B1 (ko) 반도체 소자의 제조방법
CN105742229A (zh) 半导体结构的形成方法
CN105742183A (zh) 半导体结构的形成方法
CN114975261A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees