KR20090046145A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20090046145A KR20090046145A KR1020070112122A KR20070112122A KR20090046145A KR 20090046145 A KR20090046145 A KR 20090046145A KR 1020070112122 A KR1020070112122 A KR 1020070112122A KR 20070112122 A KR20070112122 A KR 20070112122A KR 20090046145 A KR20090046145 A KR 20090046145A
- Authority
- KR
- South Korea
- Prior art keywords
- slurry
- fluorine
- washing
- cleaning
- cleaning solution
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000004140 cleaning Methods 0.000 claims abstract description 117
- 239000002002 slurry Substances 0.000 claims abstract description 58
- 239000007788 liquid Substances 0.000 claims abstract description 57
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 44
- 239000011737 fluorine Substances 0.000 claims abstract description 44
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims abstract description 44
- 238000005406 washing Methods 0.000 claims abstract description 41
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 16
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000000908 ammonium hydroxide Substances 0.000 claims abstract description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims abstract description 8
- 229910021645 metal ion Inorganic materials 0.000 claims abstract description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 239000002904 solvent Substances 0.000 abstract description 4
- 150000002484 inorganic compounds Chemical class 0.000 abstract description 3
- 229910010272 inorganic material Inorganic materials 0.000 abstract description 3
- 150000002894 organic compounds Chemical class 0.000 abstract description 3
- -1 solvent Chemical class 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000007517 polishing process Methods 0.000 abstract 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 22
- 239000010949 copper Substances 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 21
- 239000010408 film Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hcl hcl Chemical compound Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011369 resultant mixture Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
반도체 소자의 제조 방법이 개시된다. 슬러리를 사용하여 금속을 연마하여 평탄화하는 이 방법은, 금속 이온과 결합하여 염화물을 생성하는 염기성 세정액을 이용하여, 평탄화된 결과물을 세정하는 단계와, 플루오르를 포함하는 플루오르 세정액을 이용하여, 염기성 세정액에 의해 세정된 결과물을 세정하는 단계 및 TMAH(Tetra Methyl Ammonium Hydroxide), 구연산, 수산화암모늄 및 과산화수소 중 적어도 하나를 포함하는 슬러리용 세정액을 이용하여, 플루오르 세정액에 의해 세정된 결과물을 세정하는 단계를 구비하는 것을 특징으로 한다. 그러므로, 슬러리를 이용하여 금속을 평탄화한 이후에 잔존하는 찌꺼기들을 솔벤트와 같은 고가의 유기 화합물에 의존하는 대신에 HCl, DHF, TMAH 등과 같은 저가의 무기 화합물에 의존하여 세정하므로, 세정 비용을 절감시키며 수율을 향상시키는 효과를 갖는다.
반도체 소자, 세정, 슬러리, CMP, 찌꺼기
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히, 예를 들면 90nm 이하의 반도체 소자에서 금속의 평탄화 공정을 진행 이후의 세정 공정 예를 들면 습식 세정 공정을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 고속화 및 고집적화를 실현하기 위해, 금속 배선의 선폭이 더욱 좁아지고 있다. 이를 위해, SiO2 대신에 저 유전 상수(low-k)를 갖는 박막을 절연막으로 이용하고 알루미늄 대신에 구리를 배선으로 이용하는 소자 응용 기술이 많이 요구되고 있다. 반도체 제조 공정은 실리콘 기판에 트렌지스터를 형성하는 기판 공정(FEOL:Front End Of the Line)과 배선을 형성하는 배선 공정(BEOL:Back End Of Line)으로 구분된다.
배선 공정은 반도체 집적 회로에서 개별 트랜지스터들을 서로 연결하여 회로를 구성하는 전원 공급 및 신호 전달의 통로를 실리콘 위에 구현하는 기술이다. 더욱 미세화된 다층 배선 공정에 의해 밀접하게 배열된 금속 배선 간의 정전 용량과 미세 금속선의 저항이 증가함으로써, 저항 정전 용량(RC:Resistance-Capacitance) 지연 효과가 크게 나타나게 되어 소자의 동작 속도를 저하시키는 문제가 있다.
현재 일반적으로 사용되고 있는 여러 가지 절연막의 유전 상수는 보통 3.5 내지 5.4이고, 유전 상수가 2.7 이하인 절연막을 저 유전 절연막이라고 한다. 특히, 로드 맵에서 90nm 이하에서, 3 이하의 k값을 갖는 절연막을 요구한다. 또한, 65nm 이하에서는 절연막이 2.0 이하의 k값을 가져야만 RC 지연이 발생하지 않고 반도체 소자가 작동할 수 있다.
도 1a 내지 도 1b는 반도체 소자를 위한 일반적인 구리 배선 형성 과정을 보이는 공정 단면도이다.
도 1a에 도시된 하부 절연막(10)에 하부 금속 배선(14)이 형성되고, 하부 금속 배선(14)의 테두리에는 금속 확산 방지막(12)이 마련되고, 금속 확산 방지막(12)과 하부 절연막(10)의 상부에는 상부 절연막(또는, 층간 절연막)(16)이 형성된다. 이 때, 층간 절연막(16)은 비아(20)와 트렌치(22)를 가지며, 비아(20)와 트렌치(22)의 내벽에 금속 확산 방지막(18)을 증착하여 형성한다. 다음에, 도 1b에 도시된 바와 같이, 비아(20)와 트렌치(22)를 매립하도록 금속층(24)을 층간 절연막(16)의 전면에 두텁게 형성한다. 이 때, 단차(topology)가 발생하므로, 화학적 기계적 연마(CMP:Chemical Mechanical Polishing) 공정에 의해 도 1c에 도시된 바와 같이 층간 절연막(16)의 상부면이 노출될때까지 금속층(24)을 연마하여 상부 금속 배선(24A)을 형성한다. 하부 금속 배선(14)과 상부 금속 배선(24A)은 구리로 형성될 수 있으며, 확산 방지막(12, 18)은 구리가 절연막(10, 16)으로 확산되는 것을 방지하는 역할을 한다.
보통 CMP 공정에서 사용되는 슬러리(slurry)는 실리카(silica) 계열을 사용한다. 구리를 사용하는 공정에서 가장 문제시되는 것은 CMP 공정 이후에 발생하는 구리 파티클(particle)이나 CMP 슬러리 찌꺼기(residue)이다. 이러한 파티클이나 찌꺼기는 반도체 소자에 치명적인 흠(killing defect)이 되므로, 반드시 제거해야 한다. 일반적으로, 이들을 제거하기 위해 유기 화합물(organic chemical)인 솔벤트를 사용하여 세정(cleaning)한다. 그러나, 솔벤트는 고가이므로, 반도체 제조 비용을 상승시키는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 슬러리를 사용하여 금속을 평탄화한 이후에 야기되는 각종 찌꺼기들을, 고가의 유기 화합물 대신에 저가의 무기 화합물을 이용하여 세정하는 반도체 소자의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위해, 슬러리를 사용하여 금속을 연마하여 평탄화하는 본 발명에 의한 반도체 소자의 제조 방법은, 금속 이온과 결합하여 염화물을 생성하는 염기성 세정액을 이용하여, 상기 평탄화된 결과물을 세정하는 단계와, 플루오르를 포함하는 플루오르 세정액을 이용하여, 상기 염기성 세정액에 의해 세정된 결과물을 세정하는 단계 및 TMAH(Tetra Methyl Ammonium Hydroxide), 구연산, 수산화암모늄 및 과산화수소 중 적어도 하나를 포함하는 슬러리용 세정액을 이용하여, 상기 플루오르 세정액에 의해 세정된 결과물을 세정하는 단계로 이루어지는 것이 바람직하다.
또는, 상기 다른 과제를 이루기 위해, 슬러리를 사용하여 금속을 연마하여 평탄화하는 본 발명에 의한 반도체 소자의 제조 방법은, 플루오르를 포함하는 플루오르 세정액을 이용하여, 상기 평탄화된 결과물을 세정하는 단계와, 금속 이온과 결합하여 염화물을 생성하는 염기성 세정액을 이용하여, 상기 플루오르 세정액에 의해 세정된 결과물을 세정하는 단계 및 TMAH(Tetra Methyl Ammonium Hydroxide), 구연산, 수산화암모늄 및 과산화수소 중 적어도 하나를 포함하는 슬러리용 세정액 을 이용하여, 상기 염기성 세정액에 의해 세정된 결과물을 세정하는 단계로 이루어지는 것이 바람직하다.
또는, 상기 다른 과제를 이루기 위해, 슬러리를 사용하여 금속을 연마하여 평탄화하는 본 발명에 의한 반도체 소자의 제조 방법은, 플루오르를 포함하는 플루오르 세정액을 이용하여, 상기 평탄화된 결과물을 세정하는 단계와, TMAH(Tetra Methyl Ammonium Hydroxide), 구연산, 수산화암모늄 및 과산화수소 중 적어도 하나를 포함하는 슬러리용 세정액을 이용하여, 상기 플루오르 세정액에 의해 세정된 결과물을 세정하는 단계 및 금속 이온과 결합하여 염화물을 생성하는 염기성 세정액을 이용하여, 상기 슬러리용 세정액에 의해 세정된 결과물을 세정하는 단계로 이루어지는 것이 바람직하다.
본 발명에 의한 반도체 소자의 제조 방법은 예를 들면 90nm 이하의 금속 배선을 갖는 반도체 소자의 제조 공정시 슬러리를 이용하여 금속을 평탄화한 이후에 잔존하는 찌꺼기들을 솔벤트와 같은 고가의 유기 화합물에 의존하는 대신에 HCl, DHF, TMAH 등과 같은 저가의 무기 화합물에 의존하여 세정하므로, 세정 비용을 절감시키며 수율을 향상시키는 효과를 갖는다.
일반적으로, 다마신 공정에 의해 반도체 소자에 금속 배선을 형성하고자 할 경우, 층간 절연막(미도시)에 트렌치(미도시)와 비아(미도시)를 형성하고, 형성된 트렌치와 비아에 구리 같은 금속층을 매립한다. 금속층을 층간 절연막의 상부을 덮 도록 두텁게 형성하여 단차를 없애도록 CMP 공정에 의해 층간 절연막의 상부가 노출될 때까지 평탄화 작업을 진행한다. CMP 공정 이후에, 구리 금속층과 층간 절연막의 상부에는 구리 같은 금속 찌꺼기와 CMP 공정시 사용되었던 구리 CMP를 위한 슬러리의 찌꺼기가 잔존하게 된다. 본 발명의 경우, 이해를 돕기 위해, 금속 찌꺼기와 슬러리 찌꺼기를 제거하여 세정하는 데 국한시켜 본 발명을 설명하지만 본 발명은 이에 국한되지 않고 CMP 공정후에 잔존하는 다른 찌꺼기를 세정하는데 이용될 수 있다. 구리 찌꺼기와 구리 CMP를 위한 슬러리의 찌꺼기 등을 세정하기 위한 본 발명의 실시예들을 다음과 같이 첨부된 도면들을 참조하여 설명한다.
도 2는 본 발명의 일 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 플로우차트이다.
먼저, 염기성 세정액을 이용하여, 평탄화된 결과물을 세정한다(제100 단계). 염기성 세정액이란, 금속 이온과 결합하여 염화물을 생성하는 용액으로서, 생성된 염화물은 DI(DeIonized) 워터(water)를 이용하여 제거될 수 있다. 이러한 염기성 세정액으로서, 염산(HCl)이 이용될 수 있다. 평탄화된 결과물을 염기성 세정액에 의해 세정하므로서, 평탄화된 결과물에 잔존하는 금속 찌꺼기 예를 들면 구리 찌꺼기 등을 제거하여 세정할 수 있다. 따라서, 구리 찌꺼기가 절연막의 내부로 확산되는 것이 방지될 수 있다.
제100 단계 후에, 플루오르 세정액을 이용하여, 염기성 세정액에 의해 세정된 결과물을 세정한다(제120 단계). 플루오르 세정액이란, 플루오르를 포함하는 세정액을 의미한다. 플루오르 세정액으로서, 희석된 불산(DHF:Diluted HF)이 사용될 수 있다. 희석된 불산(DHF)에서 DI 워터와 불산(HF)의 혼합비는 800 내지 1000 : 1 이 될 수 있다. 플루오르 세정액을 이용하여 세정하므로서, 구리 표면을 약하게(slightly) 에칭하고 산화시켜, 구리 파티클을 제거할 수 있다.
제120 단계 후에, 슬러리용 세정액을 이용하여, 플루오르 세정액에 의해 세정된 결과물을 세정한다(제140 단계). 슬러리용 세정액이란, TMAH(Tetra Methyl Ammonium Hydroxide), 구연산(citric acid), 수산화암모늄(NH4OH) 및 과산화수소(H2O2) 중 적어도 하나를 포함한다.
일반적으로 슬러리로 사용되는 실리카는 전기적으로 포지티브(positive)이며 평탄화된 금속 예를 들면 평탄화된 구리면은 전기적으로 네거티브(negative)이다. 따라서, 실리카는 구리면에 전기적으로 붙게 된다. 슬러리용 세정액은 이와 같이 구리면에 전기적으로 붙어있는 실리카 같은 슬러리 찌꺼기를 제거하기 위한 세정에 사용된다. 본 발명에 의하면, 슬러리용 세정액은 다음과 같이 다양한 모습으로 구현될 수 있다.
본 발명의 일 모습에 의하면, TMAH와 구연산을 혼합하고, 혼합된 결과물을 슬러리용 세정액으로 사용할 수 있다. TMAH는 pH가 11로서 제타 전하(zeta charge)가 negative를 가지고 있다. 따라서, TMAH의 pH를 4 내지 7 예를 들면 6 이하로 만들기 위해서, TMAH에 구연산을 혼합한다.
본 발명의 다른 모습에 의하면, pH 3.5 정도인 구연산을 단독으로 슬러리용 세정액으로 사용할 수 있다. 이러한 성질을 갖는 구연산을 슬러리용 세정액으로 사 용할 경우, 슬러리 찌꺼기들은 전기적으로 네거티브로 변하게 된다. 따라서, 네거티브로 변한 슬러리 찌꺼기와 네거티브 성질을 갖는 구리면 간에 척력이 작용하여 구리 면으로부터 슬러리 찌꺼기가 쉽게 제거(lift off)될 수 있다.
본 발명의 또 다른 모습에 의하면, 수산화암모늄(NH4OH) 또는 과산화수소(H2O2)를 슬러리용 세정액으로 사용할 수 있다. 이 경우, 수산기(OH-)가 슬러리용 찌꺼기를 제거하는 데 사용된다.
도 3은 본 발명의 다른 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 플로우차트이다.
먼저, 플루오르 세정액을 이용하여, 평탄화된 결과물을 세정한다(제200 단계). 제200 단계 후에, 염기성 세정액을 이용하여, 플루오르 세정액에 의해 세정된 결과물을 세정한다(제220 단계). 제220 단계 후에, 슬러리용 세정액을 이용하여, 염기성 세정액에 의해 세정된 결과물을 세정한다(제240 단계).
제200, 제220 및 제240 단계들에서 언급되는 염기성 세정액, 플루오르 세정액 및 슬러리용 세정액은 도 2에 도시된 제100, 제120 및 제140 단계에서 각각 언급한 세정액과 동일하므로 이들에 대한 설명은 생략한다.
도 4는 본 발명의 또 다른 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 플로우차트이다.
먼저, 플루오르 세정액을 이용하여, 평탄화된 결과물을 세정한다(제300 단계). 제300 단계 후에, 슬러리용 세정액을 이용하여, 플루오르 세정액에 의해 세정 된 결과물을 세정한다(제320 단계). 제320 단계 후에, 염기성 세정액을 이용하여, 슬러리용 세정액에 의해 세정된 결과물을 세정한다(제340 단계).
제300, 제320 및 제340 단계들에서 언급되는 염기성 세정액, 플루오르 세정액 및 슬러리용 세정액은 도 2에 도시된 제100, 제120 및 제140 단계에서 각각 언급한 세정액과 동일하므로 이들에 대한 상세한 설명은 생략한다.
도 2에 도시된 본 발명의 일 실시예에 의하면, 염기성 세정액이 사용된 후 플루오르 세정액이 사용되고, 플루오르 세정액이 사용된 후 슬러리용 세정액이 사용되었다. 도 3에 도시된 본 발명의 다른 실시예에 의하면, 플루오르 세정액이 사용된 후 염기성 세정액이 사용되고, 염기성 세정액이 사용된 후 슬러리용 세정액이 사용되었다. 도 4에 도시된 본 발명의 또 다른 실시예에 의하면, 플루오르 세정액이 사용된 후 슬러리용 세정액이 사용되고, 슬러리용 세정액이 사용된 후 염기성 세정액이 사용되었다. 이와 같이, 염기성 세정액은 플루오르 세정액의 사용 전후에 사용될 수도 있고 슬러리용 세정액의 사용 전후에 사용될 수도 있다. 그러나, 슬러리용 세정액은 플로오르 세정액보다 나중에 사용되는 것이 바람직하다.
본 발명에 의하면, 도 2, 3 및 4에 도시된 각 단계에서, 염기성 세정액을 사용하는 세정 단계, 플루오르 세정액을 사용하는 세정 단계 및 슬러리용 세정액을 사용하는 세정 단계 중 적어도 하나는 복수 횟수 만큼 반복하여 수행될 수 있다. 즉, 제100, 제220 또는 제340 단계에서, 염기성 세정액을 사용하여 세정하는 단계를 복수 횟수만큼 반복되어 수행될 수 있다. 제120, 제200 또는 제300 단계에서, 플로우르 세정액을 사용하여 세정하는 단계를 복수 횟수 만큼 반복되어 수행될 수 있다. 제140, 제240 또는 제320 단계에서, 슬러리용 세정액을 사용하여 세정하는 단계를 복수 횟수 만큼 반복되어 수행될 수 있다.
본 발명에 의하면, 염기성 세정액, 플루오르 세정액 또는 슬러리용 세정액을 이용하는 세정 장비의 형태는 싱글(single) 타입이고, 세정 장비의 회전 속도는 100 내지 200 rpm(분당 회전수)이고, 건조 형태는 N2(중심에서 엣지 방향) 타입이고, 세정시 각 세정액의 유속은 분당 0.5 내지 1 리터이고, 각 세정액이 세정에 사용되는 시간은 각각 10 내지 15 초가 될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1a 내지 도 1b는 반도체 소자를 위한 일반적인 구리 배선 형성 과정을 보이는 공정 단면도이다.
도 2는 본 발명의 일 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 플로우차트이다.
도 3은 본 발명의 다른 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 플로우차트이다.
도 4는 본 발명의 또 다른 실시예에 의한 반도체 소자의 제조 방법을 설명하기 위한 플로우차트이다.
Claims (10)
- 슬러리를 사용하여 금속을 연마하여 평탄화하는 반도체 소자의 제조 방법에 있어서,금속 이온과 결합하여 염화물을 생성하는 염기성 세정액을 이용하여, 상기 평탄화된 결과물을 세정하는 단계;플루오르를 포함하는 플루오르 세정액을 이용하여, 상기 염기성 세정액에 의해 세정된 결과물을 세정하는 단계; 및TMAH(Tetra Methyl Ammonium Hydroxide), 구연산, 수산화암모늄 및 과산화수소 중 적어도 하나를 포함하는 슬러리용 세정액을 이용하여, 상기 플루오르 세정액에 의해 세정된 결과물을 세정하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 슬러리를 사용하여 금속을 연마하여 평탄화하는 반도체 소자의 제조 방법에 있어서,플루오르를 포함하는 플루오르 세정액을 이용하여, 상기 평탄화된 결과물을 세정하는 단계;금속 이온과 결합하여 염화물을 생성하는 염기성 세정액을 이용하여, 상기 플루오르 세정액에 의해 세정된 결과물을 세정하는 단계; 및TMAH(Tetra Methyl Ammonium Hydroxide), 구연산, 수산화암모늄 및 과산화수 소 중 적어도 하나를 포함하는 슬러리용 세정액을 이용하여, 상기 염기성 세정액에 의해 세정된 결과물을 세정하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 슬러리를 사용하여 금속을 연마하여 평탄화하는 반도체 소자의 제조 방법에 있어서,플루오르를 포함하는 플루오르 세정액을 이용하여, 상기 평탄화된 결과물을 세정하는 단계;TMAH(Tetra Methyl Ammonium Hydroxide), 구연산, 수산화암모늄 및 과산화수소 중 적어도 하나를 포함하는 슬러리용 세정액을 이용하여, 상기 플루오르 세정액에 의해 세정된 결과물을 세정하는 단계; 및금속 이온과 결합하여 염화물을 생성하는 염기성 세정액을 이용하여, 상기 슬러리용 세정액에 의해 세정된 결과물을 세정하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 염기성 세정액은 염산인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 플루오르 세정액은 희석된 불산인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제5 항에 있어서, 상기 희석된 불산에서 DI 워터와 불산의 혼합비는 800 내지 1000 : 1 인 것을 특징으로 하는 반도체 소자의 제조 방법
- 제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 슬러리용 세정액의 pH는 4 내지 7인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 염기성 세정액, 상기 플루오르 세정액 또는 상기 슬러리용 세정액의 세정시 유속은 분당 0.5 내지 단위 리터인 것을 특징으로 하는 하는 반도체 소자의 제조 방법.
- 제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 염기성 세정액, 상기 플루오르 세정액 및 상기 슬러리용 세정액을 이용하는 세정 장비의 형태는 싱글 타입이고, 상기 세정 장비의 회전 속도는 100 내지 200 rpm이고, 건조 형태는 N2(중심에서 엣지 방향) 타입인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1 항 내지 제3 항 중 어느 한 항에 있어서, 상기 염기성 세정액을 사용하는 세정 단계, 상기 플루오르 세정액을 사용하는 세정 단계 및 상기 슬러리용 세정액을 사용하는 세정 단계 중 적어도 하나는 복수 횟수만큼 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112122A KR20090046145A (ko) | 2007-11-05 | 2007-11-05 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070112122A KR20090046145A (ko) | 2007-11-05 | 2007-11-05 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090046145A true KR20090046145A (ko) | 2009-05-11 |
Family
ID=40856071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070112122A KR20090046145A (ko) | 2007-11-05 | 2007-11-05 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090046145A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728446B2 (en) | 2013-12-16 | 2017-08-08 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| CN110147008A (zh) * | 2013-07-03 | 2019-08-20 | 东友精细化工有限公司 | 制造液晶显示器用阵列基板的方法 |
-
2007
- 2007-11-05 KR KR1020070112122A patent/KR20090046145A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110147008A (zh) * | 2013-07-03 | 2019-08-20 | 东友精细化工有限公司 | 制造液晶显示器用阵列基板的方法 |
| CN110147008B (zh) * | 2013-07-03 | 2022-03-22 | 东友精细化工有限公司 | 制造液晶显示器用阵列基板的方法 |
| US9728446B2 (en) | 2013-12-16 | 2017-08-08 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470616B1 (en) | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention | |
| CN107731739B (zh) | 半导体结构的形成方法 | |
| US20070264824A1 (en) | Methods to eliminate contact plug sidewall slit | |
| TW201735101A (zh) | 半導體裝置及其形成方法 | |
| TWI786457B (zh) | 半導體裝置及其製造方法 | |
| US20220384254A1 (en) | Metal interconnect structure and method for fabricating the same | |
| US7629265B2 (en) | Cleaning method for use in semiconductor device fabrication | |
| CN108807143B (zh) | 清洁半导体装置的方法 | |
| US6551943B1 (en) | Wet clean of organic silicate glass films | |
| KR20090046145A (ko) | 반도체 소자의 제조 방법 | |
| JP4963815B2 (ja) | 洗浄方法および半導体装置の製造方法 | |
| TWI774415B (zh) | 形成半導體裝置的方法 | |
| US6117763A (en) | Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water | |
| US7015149B2 (en) | Simplified dual damascene process | |
| KR100707589B1 (ko) | 구리 배선 형성 후의 세정방법 | |
| US20180350663A1 (en) | Method of forming semiconductor device | |
| CN111081630B (zh) | 半导体结构及其形成方法 | |
| KR100847835B1 (ko) | 화학기계적 연마 공정에서 저유전율 절연막의 이물질 제거방법 | |
| US11670499B2 (en) | Method of forming conductive feature including cleaning step | |
| US20230307240A1 (en) | Wet etching chemistry and method of forming semiconductor device using the same | |
| CN103165515A (zh) | 半导体器件的制作方法 | |
| US20240087950A1 (en) | Wet etch process and methods to form air gaps between metal interconnects | |
| KR100640965B1 (ko) | 반도체 소자의 형성방법 | |
| KR100571398B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100639205B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |