TW201834192A - 電子裝置 - Google Patents

電子裝置 Download PDF

Info

Publication number
TW201834192A
TW201834192A TW106135624A TW106135624A TW201834192A TW 201834192 A TW201834192 A TW 201834192A TW 106135624 A TW106135624 A TW 106135624A TW 106135624 A TW106135624 A TW 106135624A TW 201834192 A TW201834192 A TW 201834192A
Authority
TW
Taiwan
Prior art keywords
substrate
short side
long side
electronic device
distance
Prior art date
Application number
TW106135624A
Other languages
English (en)
Inventor
板東晃司
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201834192A publication Critical patent/TW201834192A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本發明之課題係使電子裝置之性能提高。 本發明之電子裝置EA1包含：具有搭載半導體晶片之頂面(表面)CSt及頂面CSt之相反側的底面(背面)CSb之基板CS1、及藉由接著材BD1固定於基板CS1之殼體(盒體)HS。殼體HS具有在X方向分別形成於其中一短邊側及另一短邊側之貫穿孔。基板CS1配置於上述貫穿孔之間。基板CS1之頂面CSt的一部分固定成與形成於異於殼體HS之底面HSb的高度之階差面的一部分對向。又，上述階差面中沿著殼體HS之短邊延伸的部分(階差面Hf6)與基板CS1之頂面CSt的間隔(距離D1)大於上述階差面中沿著殼體HS之長邊延伸的部分(階差面Hf5)與基板CS1之頂面CSt的間隔(距離D3)。

Description

電子裝置
本發明係有關於一種電子裝置(半導體模組)，舉例而言，其係有關於一種適用於裝設有覆蓋搭載於基板上之半導體零件的盒體之電子裝置且有效的技術。
日本專利公開公報平08-236667號(專利文獻1)記載有一種電子裝置，該電子裝置於配線基板上搭載有複數個密封了形成有絕緣閘極雙極性電晶體(IGBT：Insulated Gate Bipolar Transistor)之半導體晶片及形成有二極體之半導體晶片。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利公開公報平08-236667號
[發明欲解決之問題]
在驅動空氣調節裝置、汽車或各種產業機器等之電力供給系統裝入變流電路等電力轉換電路。此電力轉換電路之結構例有下述電子裝置(電力轉換裝置、半導體模組)，前述電子裝置係複數個具有作為開關元件來運作之電晶體(功率電晶體)的半導體晶片搭載於1個基板且彼此電性連接。
電子裝置之態樣有搭載於基板上之半導體晶片等複數的半導體零件藉由基板上之配線或電線等導電性構件彼此連接的結構。又，有一種構造，該構造係藉於基板裝設具有螺絲插入用貫穿孔之盒體並將盒體鎖緊固定於安裝基板等，可將電子裝置固定於安裝基板上(以下將具有上述構造之模組稱為盒體模組)。
本案發明人針對上述盒體模組亦即電子裝置功能提高之策略的一環、即盒體模組之安裝面積的減低作了檢討。結果，可知在盒體模組，因插入螺絲之孔的位置之不同，有以螺絲鎖緊之力傳達至基板而損傷基板之情形。
其他之問題及新特徵從本說明書之記述及附加圖式應可明瞭。 [解決問題之手段]
一實施形態之電子裝置包含：具有搭載半導體晶片之表面及上述表面之相反側的背面之基板、及藉由接著材固定於上述基板之盒體。上述盒體在長向亦即第1方向，具有形成於其中一短邊側之第1孔、及形成於另一短邊側之第2孔。在從上述基板之背面側觀看的平面視圖中，上述基板配置於上述第1孔與上述第2孔之間。上述基板之表面的一部分固定成與形成於異於上述盒體之底面的高度之階差面的一部分隔著上述接著材對向。又，上述階差面中沿著上述盒體之短邊延伸的部分與上述基板之上述表面的間隔大於上述階差面中沿著上述盒體之長邊延伸的部分與上述基板之上述表面的間隔。 [發明之功效]
根據上述一實施形態，可使電子裝置之性能提高。
[用以實施發明之形態]
(本案之記載形式、基本用語、用法之說明) 在本案中，實施態樣之記載依需要，為了方便而分為複數段等記載，除了特別明示並非如此之主旨的情形外，該等並非相互獨立分開，不論記載之前後，單一例之各部分其中一者是另一者的部分細節、或是一部分或全部之變形例等。又，原則上，同樣的部分省略重複之說明。又，實施態樣之各構成要件除了特別明示並非如此之主旨的情形、理論上限定其數目之情形及從文章脈絡顯而易見並非如此之情形外，並非必要。
同樣地，在實施態樣等記載中，關於材料、組成等，提及「由A構成之X」等，也是除了特別明示並非如此之主旨的情形及從文章脈絡顯而易見並非如此之情形外，並不排除包含A以外之要件。舉例而言，就成分來說，其係指「包含A作為主要成分之X」等。舉例而言，提及「矽構件」等，也是並不限單一之矽，也包含SiGe(矽鍺)合金、或其他以矽為主要成分之多元合金、含有其他添加物等的構件是無須贅言的。又，提及鍍金、Cu層、鍍鎳等，也是除了特別明示並非如此之主旨的情形外，不僅是包含單一成分，分別以金、Cu、鎳等為主要成分之構件也包含在內。
再者，提及特定之數值、數量時，也是除了特別明示並非如此之主旨的情形、理論上限定其數目之情形及從文章脈絡顯而易見並非如此之情形外，可為超過該特定數值之數值，亦可為不到該特定數值之數值。
又，在實施形態之各圖中，同一或同樣之部分以同一或類似之記號或者參照號碼顯示，說明原則上不重複。
又，在附加圖式中，倒是繁雜時或與空隙之區別明確時，有即使為截面，仍省略剖面線等之情形。與此相關的是從說明等顯而易見時等，即使為平面上封閉之孔，也有省略背景之輪廓線的情形。再者，即使非截面，為了明示非空隙或明示區域之界限，也有附上剖面線或點圖型之情形。
在本實施形態中，複數之半導體裝置搭載於基板的電子裝置之例係提出包含有變流電路(電力轉換電路)之半導體模組亦即電力轉換裝置來說明。
變流電路係指將直流電力轉換成交流電力之電路。舉例而言，若將直流電源之正極與負極交互輸出，電流之方向便會隨此倒轉。此時，由於電流之方向交互倒轉，故輸出可視為交流電力。此為變流電路之原理。在此，提及交流電力時，亦如同具代表性之單相交流電力及3相交流電力，有各種形態。在本實施形態中，舉將直流電力轉換成3相交流電力之3相變流電路為例來說明。惟，本實施形態之技術性思相並不限應用於3相變流電路之情形，亦可廣泛地應用於例如單相變流電路等。
＜3相變流電路之結構＞ 圖1係於直流電源與3相感應馬達之間配置有3相變流電路之電路圖。如圖1所示，為了從直流電源E轉換成3相交流電力，而使用以開關SW1~SW6這6個開關構成之3相變流電路INV。具體而言，如圖1所示，3相變流電路INV包含有串聯了開關SW1及開關SW2之橋臂LG1、串聯了開關SW3及開關SW4之橋臂LG2、串聯了開關SW5及開關SW6之橋臂LG3，橋臂LG1~LG3並聯。此時，開關SW1、開關SW3、開關SW5構成上臂，開關SW2、開關SW4、開關SW6構成下臂。
又，開關SW1與開關SW2之間的點U與3相感應馬達MT之U相彼此連接。同樣地，開關SW3與開關SW4之間的點V與3相感應馬達MT之V相彼此連接，開關SW5與開關SW6之間的點W與3相感應馬達MT之W相彼此連接。如此進行，構成了3相變流電路INV。
＜電路動作＞ 接著，就具有上述結構之3相變流電路INV的動作作說明。圖2係說明3相變流電路之動作的隨時間變化圖。如圖2所示，在3相變流電路INV，由開關SW1及開關SW2構成之橋臂LG1(參照圖1)如以下動作。舉例而言，開關SW1開啟時，開關SW2關閉。另一方面，開關SW1關閉時，開關SW2則開啟。又，由開關SW3及開關SW4構成之橋臂LG2(參照圖1)、以及由開關SW5及開關SW6構成之橋臂LG3(參照圖1)分別也與橋臂LG1同樣地動作。即，開關SW3開啟時，開關SW4關閉。另一方面，開關SW3關閉時，開關SW4則開啟。再者，開關SW5開啟時，開關SW6關閉。另一方面，開關SW5關閉時，開關SW6則開啟。
接著，如圖2所示，進行3組開關對(即，圖1所示之橋臂LG1、LG2、及LG3)之開關動作而使彼此有120度之相位差。此時，點U、點V、點W各自之電位隨著3組開關對之開關動作，變化成E2(例如0「V」之接地電位)及E1。又，舉例而言，因U相與V相之間的線間電壓係從U相之電位減去V相之電位的電壓，故描繪出變化為+E1、E2(0)、-E1之電壓波形。V相與W相之間的線間電壓為相對於U相與V相之間的線間電壓相位偏移120度之電壓波形，再者，W相與U相之間的線間電壓為相對於V相與W相之間的線間電壓相位偏移120度之電壓波形。如此，藉使開關SW1~開關SW6進行開關動作，各線間電壓形成為階梯狀之交流電壓波形，且彼此之間的線間電壓之交流電壓波形有120度之相位差。因而，根據3相變流電路INV，可將從直流電源E供給之直流電力轉換成3相交流電力。
＜電路結構例＞ 本實施形態之電子裝置EA1(參照圖3)係用於例如汽車、空氣調節裝置(空調：air conditioner)、或產業機器等之3相感應馬達的驅動電路使用的裝置。此驅動電路包含變流電路，此變流電路係具有將直流電力轉換成交流電力之功能的電路。圖3係顯示包含本實施形態之變流電路及3相感應馬達之馬達電路的結構之電路圖。
在圖3中，馬達電路具有3相感應馬達MT及變流電路INV。3相感應馬達MT構造成以相位不同之3相電壓驅動。在3相感應馬達MT，利用稱為具有彼此偏移120度之相位的U相、V相、W相之3相交流，使旋轉磁場繞著導體亦即轉子RT產生。此時，磁場繞著轉子RT旋轉。此即表示橫過導體亦即轉子RT之磁束產生變化。結果，於導體亦即轉子RT產生電磁感應，感應電流流至轉子RT。在旋轉磁場中感應電流流動係指因弗萊明左手定則而對轉子RT施力之意，轉子RT因此力而旋轉。如此，在3相感應馬達MT，藉利用3相交流，可使轉子RT旋轉。因而，在3相感應馬達MT，需要3相交流。是故，在馬達電路，藉利用從直流產生交流之變流電路INV，而將3相交流供至3相感應馬達。
以下，就此變流電路INV之實際結構例作說明。如圖3所示，舉例而言，於本實施形態之變流電路INV，對應3相而設有電晶體Q1及二極體FWD。即，在實際之變流電路INV，如圖1所示之開關SW1~開關SW6分別由反並聯了圖3所示之電晶體Q1及二極體FWD之構成要件構成。即，在圖3中，橋臂LG1之上臂及下臂、橋臂LG2之上臂及下臂、橋臂LG3之上臂及下臂分別由反並聯了電晶體Q1與二極體FWD之構成要件構成。
圖3所示之電晶體Q1係裝入至電力轉換電路等大電流流動之電路的功率電晶體(電力電路用電晶體)，在本實施形態之例中為例如IGBT。變形例亦可使用功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金屬氧半導體場效應電晶體)作為變流電路INV之開關元件。根據此功率MOSFET，由於為以對閘極電極施加之電壓控制開啟/關閉動作之電壓驅動型，故具有可高速開關之優點。另一方面，在功率MOSFET，隨著謀求高耐壓化，有開啟電阻升高而發熱量增大之性質。此係因在功率MOSFET，雖藉使低濃度之磊晶層(漂移層)的厚度厚，而確保了耐壓，但當低濃度之磊晶層的厚度增厚時，副作用有電阻增大。
又，開關元件亦有可處理大電力之雙極電晶體，但由於雙極電晶體為以基極電流控制開啟/關閉動作之電流驅動型，故一般有開關速度比前述功率MOSFET慢之性質。
因而，在大電力且需高速開關之用途上，宜使用IGBT作為開關元件。此IGBT由功率MOSFET與雙極電晶體之組合構成，為兼具功率MOSFET之高速開關特性及雙極電晶體之高耐壓性的半導體元件。即，根據IGBT，由於大電力且可高速開關，故可謂適合大電流且需高速開關之用途的半導體元件。從以上，本實施形態之變流電路INV採用了IGBT作為構成開關元件之電晶體Q1。
又，在本實施形態之變流電路INV，於被供給相對高之電位的高端端子(正電位端子)HT與3相感應馬達MT之各相(U相、V相、W相)之間反並聯有電晶體Q1及二極體FWD。又，於3相感應馬達MT之各相與被供給相對低之電位的低端端子(負電位端子)LT之間亦反並聯有電晶體Q1及二極體FWD。即，於各單相設有2個電晶體Q1及2個二極體FWD，3相便設有6個電晶體Q1及6個二極體FWD。再者，於各電晶體Q1之閘極電極連接有閘極控制電路GC，而可以此閘極控制電路GC控制電晶體Q1之開關動作。在如此構成之變流電路INV，藉以閘極控制電路GC控制電晶體Q1之開關動作，可將直流電力轉換成3相交流電力，並將此3相交流電力供至3相感應馬達MT。
在本實施形態之變流電路INV使用電晶體Q1作為開關元件，二極體FWD設成與此電晶體Q1反並聯。單從以開關元件實現開關功能之觀點而言，作為開關元件之電晶體Q1雖為必要，但並無設二極體FWD之必要性。關於此點，當連接於變流電路INV之負載含有電感時，則需設二極體FWD。
當負載為不含電感之純電阻時，由於無回流之能量，故不需二極體FWD。然而，當於負載連接有諸如馬達之含有電感的電路時，則具有負載電流往與開啟之開關相反的方向流動的模式。即，負載含有電感時，有能量從負載之電感返回至變流電路INV之情形(有電流逆流之情形)。
此時，在IGBT亦即電晶體Q1單體，由於不具可使此回流電流流動之功能，故需將二極體FWD與電晶體Q1反並聯。即，在變流電路INV，當如馬達控制般負載含有電感時，於關掉電晶體Q1時，必須釋出儲存於電感之能量(1/2LI2 )。然而，在電晶體Q1單體，並無法使用以釋放儲存於電感之能量的回流電流流動。是故，為使儲存於此電感之電能回流，而將二極體FWD與電晶體Q1反並聯。亦即，為釋放儲存於電感之電能，二極體FWD具有使回流電流流動這樣之功能。從以上之情形，在連接於含有電感之負載的變流電路，需將二極體FWD設成與開關元件亦即電晶體Q1反並聯。此二極體FWD稱為穩流二極體。
又，本實施形態之變流電路INV如圖3所示，於高端端子HT與低端端子LT之間連接有電容元件CAP。此電容元件CAP具有例如謀求在變流電路INV之開關雜訊的平滑化及系統電壓之穩定化的功能。在圖3所示之例中，電容元件CAP設於變流電路INV之外部，電容元件CAP亦可設於變流電路INV之內部。
＜半導體晶片之構造＞ 接著，就包含有構成圖3所示之變流電路INV的電晶體Q1及二極體FWD之半導體晶片的構造，一面參照圖式，一面說明。圖4係顯示形成有圖3所示之電晶體的半導體晶片之表面側的形狀之平面圖。圖5係顯示圖4所示之半導體晶片的背面之平面圖。圖6係顯示圖4及圖5所示之半導體晶片具有的電晶體之構造例的截面圖。
在圖3所示之電子裝置EA1，構成變流電路INV之電晶體Q1及二極體FWD形成於彼此獨立之半導體晶片。在以下，就形成有電晶體Q1之半導體晶片作說明後，就形成有二極體FWD之半導體晶片作說明。
如圖4及圖5所示，本實施形態之半導體晶片SC1具有表面(面、頂面、主面)SCt(參照圖4)、及表面SCt之相反側的背面(面、底面、主面)SCb(參照圖5)。半導體晶片SC1之表面SCt及背面SCb分別為四角形。表面SCt之面積與背面SCb之面積為例如相等。
又，如圖4所示，半導體晶片SC1具有形成於表面SCt之閘極電極(閘極電極墊、表面電極)GP及射極電極(射極電極墊、表面電極)EP。在圖4所示之例中，1個閘極電極GP及複數個(在圖4為4個)射極電極EP露出至表面SCt。複數個射極電極EP各自之露出面積大於閘極電極GP之露出面積。細節後述，射極電極EP連接於變流電路INV(參照圖3)之輸出端子或低端端子LT(參照圖3)。因此，藉使射極電極EP之露出面積大，可減低大電流流動之傳送路徑的阻抗。又，複數個射極電極EP彼此電性連接。再者，圖4之變形例亦可設1個大面積之射極電極EP取代複數個射極電極EP。又，設有1個大面積之射極電極EP時，於覆蓋射極電極EP之絕緣膜的複數處設開口部，在複數之開口部，射極電極EP之複數的部分亦可露出。
又，如圖5所示，半導體晶片SC1具有形成於背面SCb之集極電極(集極電極墊、背面電極)CP。遍及半導體晶片SC1之背面SCb整面形成有集極電極CP。比較圖4及圖5便可知集極電極CP之露出面積遠大於射極電極EP之露出面積。細節後述，集極電極CP連接於變流電路INV(參照圖3)之輸出端子或高端端子HT(參照圖3)。因此，藉使集極電極CP之露出面積大，可減低大電流流動之傳送路徑的阻抗。
此外，在圖4及圖5中，就半導體晶片SC1之基本結構作了說明，可適用各種變形例。舉例而言，除了圖4所示之電極，還可設溫度檢測用電極、電壓探測用電極或電流探測用電極等半導體晶片SC1之動作狀態監視用或半導體晶片SC1之檢查用電極等。設該等電極時，與閘極電極GP同樣地在半導體晶片SC1之表面SCt露出。又，該等電極相當於信號傳送用電極，各電極之露出面積小於射極電極EP之露出面積。
又，半導體晶片SC1具有之電晶體Q1具有如圖6所示之構造。於形成在半導晶片SC1之背面SCb的集極電極CP上形成有p+ 型半導體區域PR1。於p+ 型半導體區域PR1上形成有n+ 型半導體區域NR1，於此n+ 型半導體區域NR1上形成有n- 型半導體區域NR2。而且於n- 型半導體區域NR2上形成有p型半導體區域PR2，並形成有貫穿此p型半導體區域PR2而到達n- 型半導體區域NR2之溝槽TR。再者，作為射極區域之n+ 型半導體區域ER對齊溝槽TR而形成。於溝槽TR之內部形成有由例如氧化矽膜構成之閘極絕緣膜GOX，隔著此閘極絕緣膜GOX形成有閘極電極GE。此閘極電極GE由例如聚矽膜形成，並形成為填埋溝槽TR。
在如此構成之電晶體Q1，閘極電極GE與圖4所示之閘極電極GP連接。同樣地，作為射極區域之n+ 型半導體區域ER與射極電極EP電性連接。作為集極區域之p+ 型半導體域PR1與形成於半導體晶片SC1之背面SCb的集極電極CP電性連接。
如此構成之電晶體Q1兼具了功率MOSFET之高速開關特性及電壓驅動特性與雙極電晶體之低開啟電壓特性。
此外，n+ 型半導體區域NR1稱為緩衝層。此n+ 型半導體區域NR1係為了於電晶體Q1關掉時，防止從p型半導體區域PR2成長至n- 型半導體區域NR2內之空乏層接觸形成於n- 型半導體區域NR2之下層的p+ 型半導體區域PR1之衝穿現象而設。又，為了限制電洞從p+ 型半導體區域PR1注入至n- 型半導體區域NR2的量等之目的，而設有n+ 型半導體區域NR1。
又，電晶體Q1之閘極電極連接於圖3所示之閘極控制電路GC。此時，藉閘極控制電路GC之信號經由閘極電極GP(參照圖6)對電晶體Q1之閘極電極GE(參照圖6)施加，可從閘極控制電路GC控制電晶體Q1之開關動作。
接著，就形成有圖3所示之二極體FWD的半導體晶片作說明。圖7係顯示形成有圖3所示之二極體的半導體晶片之表面側的形狀之平面圖。圖8係顯示圖7所示之半導體晶片的背面之平面圖。又，圖9係顯示圖7及圖8所示之半導體晶片具有之二極體的構造例之截面圖。
如圖7及圖8所示，本實施形態之半導體晶片SC2具有表面(面、頂面、主面)SCt(參照圖7)、及表面SCt之相反側的背面(面、底面、主面)SCb(參照圖8)。半導體晶片SC2之表面SCt及背面SCb分別為四角形。表面SCt之面積與背面SCb之面積為例如相等。又，比較圖4及圖7便可知半導體晶片SC1(參照圖4)之表面SCt的面積大於半導體晶片SC2(參照圖7)之表面SCt的面積。
又，如圖7所示，半導體晶片SC2具有形成於表面SCt之陽極電極(陽極電極墊、表面電極)ADP。再者，如圖8所示，半導體晶片SC2具有形成於背面SCb之陰極電極(陰極電極墊、背面電極)CDP。橫亙半導體晶片SC2之背面SCb整面形成有陰極電極CDP。
又，半導體晶片SC2具有之二極體FWD具有如圖9所示之構造。如圖9所示，於形成在半導體晶片SC2之背面SCb的陰極電極CDP上形成有n+ 型半導體區域NR3。而且於n+ 型半導體區域NR3上形成有n- 型半導體區域NR4，於n- 型半導體區域NR4上形成有彼此拉開間隔之p型半導體區域PR3。於p型半導體區域PR3之間形成有p- 型半導體區域PR4。於p型半導體區域PR3及p- 型半導體區域PR4上形成有陽極電極ADP。陽極電極ADP由例如鋁-矽構成。
根據如此構成之二極體FWD，當對陽極電極ADP施加正電壓，對陰極電極CDP施加負電壓時，n- 型半導體區域NR4與p型半導體區域PR3之間的pn接面便會受到順向偏壓，電流因而流動。另一方面，當對陽極電極ADP施加負電壓，對陰極電極CDP施加正電壓時，n- 型半導體區域NR4與p型半導體區域PR3之間的pn接面則會受到逆向偏壓，電流不致流動。如此進行，可使具有整流功能之二極體FWD運作。
＜電子裝置之構造＞ 接著，就構成圖3所示之變流電路INV的電子裝置EA1之結構例作說明。圖10係顯示圖3所示之電子裝置的外觀之立體圖。又，圖11係顯示圖10所示之電子裝置的背面側之平面圖。圖11雖為平面圖，但對在基板CS1之底面CSb的周圍露出之接著材BD1附上剖面線顯示。又，圖12係沿著圖11之A-A線的截面圖。再者，圖13係顯示圖11所示之基板的頂面側之佈置的平面圖。
構成圖3所示之變流電路INV的本實施形態之電子裝置EA1如圖10所示，頂面側被殼體(盒體、外殼)HS覆蓋。電子裝置EA1係彼此電性連接之複數的半導體晶片SC1、SC2(參照圖13)收容於殼體HS內且外部端子亦即複數之端子LD從殼體HS露出的盒體模組。
殼體HS具有覆蓋複數之半導體晶片SC1、SC2(參照圖13)之蓋部(蓋材、蓋)HST、支撐蓋部HST之支撐部(框架)HSF。構成殼體HS之支撐部HSF及蓋部HST分別為樹脂製構件，以例如聚對酞酸乙二酯(以下記載為PET)為主要原料。此外，在本實施形態，蓋部HST與支撐部HSF為彼此獨立而可分離之構件。惟，蓋部HST與支撐部HSF亦可彼此無法分離。舉例而言，蓋部HST與支撐部HSF亦可藉由接著材接著固定。或者，蓋部HST與支撐部HSF亦可形成一體。
又，如圖11所示，支撐部HSF連續包圍基板CS1之周圍。如圖12所示，蓋部HST覆蓋基板CS1之頂面(面、表面、主面)CSt整面。於支撐部HSF之內部設有空間，於被支撐部HSF、蓋部HST及基板CS1包圍之空間(收容部PKT)內收容有搭載於基板CS1上之複數的半導體晶片SC1、SC2。細節後述，基板CS1之頂面CSt之周緣部藉由接著材(膠)BD1與殼體HS接著固定。
又，複數之端子LD從殼體HS之蓋部HST突出。於殼體HS之蓋部HST形成有複數之貫穿孔(省略圖示)，複數之端子LD分別插入至複數之貫穿孔。複數之端子LD分別為電子裝置EA1之外部端子，與搭載於圖13所示之基板CS1上的複數之半導體晶片SC1電性連接。
又，如圖11所示，電子裝置EA1之殼體HS在平面視圖中，具有沿著X方向延伸之邊(長邊)HSe1、位於邊HSe1之相反側的邊(長邊)HSe2、沿著與X方向交叉(在圖11為垂直相交)之Y方向延伸的邊(短邊)HSe3、及位於邊HSe3之相反側的邊(短邊)HSe4。又，邊HSe1及邊HSe2比起邊HSe3及邊HSe4相對較長。此外，在圖11所示之例中，電子裝置EA1之殼體HS在平面視圖中呈四角形(在圖11為長方形)。惟，電子裝置EA1之平面形狀除了四角形以外，有各種變形例。舉例而言，亦可將四角形之4個角部中邊HSe3與邊HSe1交叉之交點的部分對著X方向及Y方向斜切而形成五角形。此時，斜切後之角部可利用作為用以識別電子裝置EA1之方向的調正標示。
又，如圖10及圖11所示，殼體HS具有用以將電子裝置EA1固定於例如散熱器或支撐構件等之安裝部分亦即凸緣部(部分)FLG。如圖11所示，凸緣部FLG在平面視圖中之殼體HS的長向亦即X方向，設於支撐部HSF之兩端。換言之，在X方向，2個凸緣部FLG隔著收容基板CS1之收容部PKT，配置於彼此之相反側。又，於複數之凸緣部FLG之中央分別形成有貫穿孔(孔、螺孔、螺絲插入孔)THH。貫穿孔THH為於厚度方向貫穿殼體HS之凸緣部FLG的開口部，於將電子裝置EA1固定於例如散熱器或支撐構件等之際，藉將螺絲BOL(參照後述之圖15)插入至貫穿孔THH，可將電子裝置EA1鎖緊固定。
在圖11所示之例中，沿著於長向亦即X方向延伸成連結邊HSe3之中心與邊HSe4之中心的假想線(中心線)VL1，形成有2個貫穿孔THH。在圖11所示之例中，假想線VL1係在X方向連結(通過)配置於其中一側之貫穿孔THH的中心點與配置於另一側之貫穿孔THH的中心點之直線。又，在圖11所示之例中，在從基板CS1之底面(面、背面、主面)CSb側觀看之平面視圖中，假想線VL1穿過(通過)基板CS1之底面CSb。在此，基板CS1之底面CSb的中心點可與圖13所示之基板CS1的頂面(面、表面、主面)CSt之中心點同樣地定義。即，圖13所示之基板CS1的底面CSb(參照圖11)及頂面CSt之中心點係連結基板CS1之邊(長邊、基板邊)CSe1的中點與邊(長邊、基板邊)CSe2之中點的線(圖中未示之假想線)跟連結邊(短邊、基板邊)CSe3之中點與邊(短邊、基板邊)CSe4之中點的線(圖中未示之假想線)之交點。關於殼體HS，上述以外之詳細構造後述。
接著，就收容於電子裝置EA1之殼體HS的收容部PKT之基板CS1及固定於基板CS1之各構件作說明。
如圖12及圖13所示，電子裝置EA1包含有基板CS1、形成於基板CS1之頂面CSt的複數之金屬圖形(由金屬構成之圖形、金屬膜、圖形)MP、搭載於複數之金屬圖形MP中之一部分的複數之半導體晶片SC1。
如圖12所示，基板CS1具有搭載複數之半導體晶片SC1的晶片搭載面亦即頂面(表面、主面、面)CSt、位於頂面CSt之相反側的的底面(背面、主面、面)CSb。基板CS1係由陶瓷材料構成之陶瓷基板。構成基板CS1之材料除了可使用礬土(氧化鋁：Al2 O3 )等氧化物系材料外，還可使用氮化鋁(AlN)等氮化物系材料。又，構成基板之主成分的材料除了上述鋁外，還可使用以矽(硅：Si)為主成分之材料。使用矽作為主成分之材料可例示例如氮化矽(Si3 N4 )等氮化物系材料。
如圖13所示，基板CS1在平面視圖中，具有沿著X方向延伸(伸展)之邊(長邊、基板邊)CSe1、位於邊CSe1之相反側的邊(長邊、基板邊)CSe2、沿著與X方向交叉(在圖13中為垂直相交)之Y方向延伸(伸展)的邊(短邊、基板邊)CSe3、及位於邊CSe3之相反側的邊(短邊、基板邊)CSe4。又，邊CSe1及邊CSe2比起邊CSe3及邊CSe4相對較長。在圖13所示之例中，基板CS1在平面視圖中呈四角形(詳而言之為長方形)。
又，如圖12所示，於基板CS1之頂面CSt及底面CSb接合有複數之金屬圖形MP。該等複數之金屬圖形MP為例如鎳(Ni)膜積層於銅(Cu)膜之表面的積層膜，於基板CS1之頂面CSt或底面CSb直接接合有銅膜。如本實施形態般於由銅構成之金屬圖形MP上直接搭載半導體晶片SC1之基板CS1亦有稱為DBC(Direct Bonding Copper：直接覆銅)基板之情形。
形成於基板CS1之底面CSb側的金屬圖形MPB係構成電子裝置EA1之射熱路徑的金屬膜，其一樣形成為覆蓋基板CS1之底面CSb的大部分。藉於陶瓷基板亦即基板CS1之底面CSb形成金屬膜，可使電子裝置EA1之射熱性提高。又，形成於基板CS1之頂面CSt的複數之金屬圖形MP分別構成變流電路INV(參照圖3)之導電路徑的一部分，且彼此分離(拉開間隔)。
複數之金屬圖形MP含有被供給高端側電位E1(參照圖3)之金屬圖形MPH。又，複數之金屬圖形MP含有被供給低端側電位E2(參照圖3)之金屬圖形MPL。再者，複數之金屬圖形MP含有被供給隨電晶體Q1之開關動作變化的電位之金屬圖形MPU、MPV、MPW。又，複數之金屬圖形MP含有用以連接電子裝置EA1之外部端子亦即端子LD之複數的金屬圖形MPT。
分別對金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW供給各自不同之電位而具120度之相位差。因此，金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW分別彼此分離(拉開間隔)。又，金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW各藉由複數之電線BW與連接有輸出用端子LD(輸出端子TU、TV及TW)之金屬圖形MPT連接。因此，圖3所示之U相、V相及W相的輸出用傳送路徑包含圖13所示之電線BW。
對金屬圖形MPH供給在U相、V相、W相(參照圖3)各相相同之電位(高端側電位E1(參照圖3))。因而，金屬圖形MPH不致對應U相、V相及W相的區別被分割，而形成一體。換言之，高端側電位E1在不藉由電線BW下供至複數之半導體晶片SCH各晶片。此外，圖13之變形例亦可將金屬圖形MPH對應U相、V相及W相之區別而被分割，被分割之金屬圖形MPH分別藉由電線等導電性構件(省略圖示)電性連接。
又，對金屬圖形MPL供給在U相、V相、W相(參照圖3)各相相同之電位(低端側電位E2(參照圖3))。因而，金屬圖形MPL不致對應U相、V相及W相之區別被分割，而形成一體。此外，圖13之變形例亦可將圖13所示之金屬圖形MPL對應U相、V相及W相之區別而分割，被分割之金屬圖形MPL分別藉由電線等導電性構件(省略圖示)電性連接。
又，在上述複數的金屬圖形MP之中，於複數之金屬圖形MPT分別連接有1個端子LD。又，在複數的金屬圖形MP之中，於金屬圖形MPH及金屬圖形MPL分別形成有複數之端子LD。再者，於金屬圖形MPH及金屬圖形MPL沿著基板CS1之頂面CSt具有的四邊中之短邊亦即邊CSe3及邊CSe4分別各搭載有1個端子LD。
又，在上述複數的金屬圖形MP之中，未於金屬圖形MPU、金屬圖形MPV及金屬圖形MPW各搭載端子LD。換言之，在複數的金屬圖形MP之中，未於金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW各直接連接端子LD。金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW分別藉由複數之電線BW與金屬圖形MPT電性連接。亦即，金屬圖形MPU、金屬圖形MPV及金屬圖形MPW分別藉由複數之電線BW及金屬圖形MPT與端子LD電性連接。
又，於複數之金屬圖形MP中的一部分(金屬圖形MPH、金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW)搭載有複數之半導體晶片SC1及半導體晶片SC2。如使用圖6所說明，複數之半導體晶片SC1係形成有IGBT亦即電晶體Q1之開關元件，分別搭載於金屬圖形MPH、金屬圖形MPU、金屬圖形MPV及金屬圖形MPW。半導體晶片SC1之中搭載於金屬圖形MPH的是相當於高端側開關SW1、SW3、SW5(參照圖1)的半導體晶片SCH。又，半導體晶片SC1之中搭載於金屬圖形MPU、金屬圖形MPV及金屬圖形MPW的是相當於低端側開關SW2、SW4、SW6(參照圖1)的半導體晶片SCL。再者，如使用圖9所說明，複數之半導體晶片SC2具有二極體FWD。複數之半導體晶片SC2各與複數之半導體晶片SC1分別成組地搭載於金屬圖形MPH、金屬圖形MPU、金屬圖形MPV及金屬圖形MPW。
如圖12所示，在本實施形態中，半導體晶片SC1分別藉由導電性接著材(固晶材、導電性構件、連接構件、接合材)SD於金屬圖形MP上接著固定成半導體晶片SC1之背面SCb與金屬圖形MP之頂面(表面)MPt對向。導電性接著材SD係例如焊料或樹脂中含有複數(許多)之導電性粒子(例如銀粒子)的導電性樹脂等。如圖5所示，於半導體晶片SC1之背面SCb形成有集極電極CP，集極電極CP藉由圖12所示之導電性接著材SD與金屬圖形MP電性連接。
又，雖在圖13省略了圖示，但半導體晶片SC2分別藉由導電性接著材SD(參照圖12)於金屬圖形MP上接著固定成半導體晶片SC2之背面SCb(參照圖8)與金屬圖形MP之頂面(表面)MPt(參照圖12)對向。如圖8所示，於半導體晶片SC2之背面SCb形成有陰極電極CDP，陰極電極CDP藉由圖12所示之導電性接著材SD與金屬圖形MP電性連接。
又，如圖13所示，於半導體晶片SC1之射極電極EP(參照圖4)連接有複數之電線BW。詳而言之，高端用半導體晶片SCH之射極電極EP藉由複數之電線BW連接於金屬圖形MPU、金屬圖形MPV及金屬圖形MPW中之任一者。換言之，高端用半導體晶片SCH之射極電極EP連接於U相之輸出端子TU、V相之輸出端子TV或W相之輸出端子TW中之任一者。又，低端用半導體晶片SCL之射極電極EP藉由複數之電線BW連接於金屬圖形MPL。換言之，低端用半導體晶片SCL之射極電極EP與圖3所示之被供給以低端用電位E2的低端端子LT電性連接。
又，如圖13所示，於半導體晶片SC1之閘極電極GP(參照圖4)連接有1條電線BW。詳而言之，如圖13所示，高端用半導體晶片SCH及低端用半導體晶片SCL各自具有之閘極電極GP(參照圖4)分別藉由電線BW與金屬圖形MPT電性連接。從金屬圖形MPT供給用以驅動半導體晶片SCH及半導體晶片SCL具有之電晶體Q1(參照圖3)的開關動作之驅動信號(閘極信號)。
又，於陽極電極ADP(參照圖7)連接有複數之電線BW。詳而言之，高端用半導體晶片SC2之陽極電極ADP藉由複數之電線BW連接於金屬圖形MPU、金屬圖形MPV或金屬圖形MPW任一者。又，高端用半導體晶片SC2之陽極電極ADP藉由複數之電線BW亦連接於輸出用金屬圖形MPT。換言之，高端用半導體晶片SC2之陽極電極ADP連接於U相之輸出端子TU、V相之輸出端子TV或W相之輸出端子TW中之任一者。又，低端用半導體晶片SC2之陽極電極ADP藉由複數之電線BW連接於金屬圖形MPL。換言之，低端用半導體晶片SC2之陽極電極ADP與圖3所示之被供給以低端用電位E2的低端端子LT電性連接。
圖13所示之複數的電線BW係金屬線，在本實施形態中由例如鋁構成。惟，電線BW之材料有各種變形例，除了鋁外，亦可使用金或銅。
又，如圖12所示，於殼體HS與基板CS1之間的空間填充有密封材(凝膠狀絕緣材)MG。複數之半導體晶片SC1及複數之電線BW分別以此密封材MG密封。密封材MG係保護複數之半導體晶片SC1、SC2、複數之電線BW及端子LD之一部分的構件。密封用構件有使用例如環氧樹脂等藉加熱而硬化而可確保某程度之強度的樹脂材料之方法。然而，密封材MG一硬化，會於電子裝置EA1產生溫度變化時，因基板CS1與密封材MG之線膨脹係數的差，而於電子裝置EA1之內部產生應力。是故，在本實施形態中，使用比環氧樹脂軟之凝膠狀材料(高分子化合物)形成了密封材MG。詳而言之，在本實施形態中，密封材MG為矽氧凝膠。矽氧凝膠係具有以矽氧烷鍵為主鏈之高分子化合物亦即矽氧樹脂的一種。矽氧樹脂被分類為藉給予熱能而硬化之熱硬化性樹脂，具有硬化後之彈性如天然橡膠般低之特性。又，矽氧樹脂中矽氧凝膠為硬化後形成凝膠狀態之樹脂，鏈狀高分子之架橋構造的密度比稱為矽氧橡膠之合成橡膠低。因此，矽氧凝膠硬化後之彈性比矽氧橡膠硬化後之彈性低。在本實施形態中，圖12所示之接著材BD1使用矽氧橡膠，密封材MG之彈性比接著材BD1低。換言之，密封材MG比接著材BD1軟而易變形。於電子裝置EA1產生溫度變化時所產生之應力藉矽氧凝膠之密封材MG變形而減低。
＜電子裝置之安裝＞ 接著，就盒體模組亦即電子裝置EA1之安裝態樣、即於安裝基板上安裝電子裝置EA1之方法作說明。圖14係顯示將圖10所示之電子裝置接著於安裝基板上後將之鎖緊固定的狀態之截面圖。又，圖15係顯示將圖14之檢討例的電子裝置接著於安裝基板上後將之鎖緊固定的狀態之截面圖。此外，在圖14及圖15中，將藉將螺絲BOL鎖入而對電子裝置EAH施加之外力EF1使用空白箭頭示意顯示。又，在圖14及圖15中，以箭頭之粗度示意顯示外力EF1之大小。又，圖14及圖15對應沿著圖13所示之A-A的截面。
圖14所示之電子裝置EA1與圖15所示之電子裝置EAH係在貫穿孔THH(參照圖1)之附近，介於基板CS1與殼體HS之間的接著材BD1之量不同。詳而言之，電子裝置EA1與電子裝置EAH在殼體HS之中在貫穿孔THH之附近與基板CS1對向之階差面的高度不同。使用圖15說明之電子裝置EAH在相當於後述圖16之距離D1及圖17之距離D2的間隔與圖19所示之距離D3及圖20所示之距離D4相同這點與圖14所示之電子裝置EA1不同。再者，因階差面之高度不同，在圖15所示之電子裝置EAH介於基板CS1與殼體HS之間的接著材BD1之量少於在圖14所示之電子裝置EA1介於基板CS1與殼體HS之間的接著材BD1之量。電子裝置EA1與電子裝置EAH除了上述不同點外皆相同，故省略重複之說明。圖14所示之電子裝置EA1的階差面之詳細的構造後述。
如圖14所示，將盒體模組亦即電子裝置EA1固定於基板(安裝基板、基底板)BP1之方法有將電子裝置EA1隔著熱傳導材(散熱膏)BD2配置於基板BP1上後將螺絲BOL鎖入之方法。熱傳導材BD2係例如熱傳導率高之金屬粒子或金屬氧化物之粒子混合於諸如潤膏之高黏度液體(半固體)中的材料。潤膏係於潤滑油(基油)添加了調整黏度等之材料(增稠劑)者，黏度比油高。在本實施形態中，使用將耐熱性、耐寒性優異之矽氧潤膏用作基油的散熱膏作為熱傳導材BD2。由於藉使熱傳導材BD2介於形成在基板CS1之底面CSb(參照圖11)的金屬圖形MPB與基板BP1之間，而使從金屬圖形MPB至基板BP1之散熱路徑的路徑截面積擴大，故散熱特性可提高。又，熱傳導材BD2亦即潤膏係比基板CS1及接著材BD1軟而易變形之材料。因此，熱傳導材BD2具有應力緩和層之功能，該應力緩和層係將螺絲BOL鎖入而將電子裝置EA1固定於基板BP1時，使從基板BP1傳達至電子裝置EA1之基板CS1的應力分散。
當將螺絲BOL鎖入時，如圖14所示，凸緣部FLG之底面Hf1及底面Hf3便分別被下壓而靠近基板BP1之頂面(面、主面、安裝面)BPt。伴隨此，對殼體HS往靠近基板BP1之方向施加外力EF1。如圖14示意顯示，外力EF1之大小並非一定，在電子裝置EA1，在與螺絲BOL之距離近的位置，外力EF1相對大。又，在與螺絲BOL之距離遠的位置，外力EF1則相對小。本實施形態之電子裝置EA1及圖15所示之檢討例的電子裝置EAH分別於凸緣部FLG之中央形成貫穿孔THH(參照圖11)，於此貫穿孔THH插入有螺絲BOL。因此，在Y方向，對位於支撐部HSF之兩端的凸緣部FLG施加之外力EF1大於對凸緣部FLG之間的區域施加之外力EF1。結果，殼體HS之凸緣部FLG周邊的部分變形，凸緣部FLG被下壓至比其他部分更靠近基板BP1之頂面BPt的位置。
此時，如於圖14及圖15以放大圖顯示，在基板CS1之中至螺絲BOL之距離短的邊(短邊)CSe3(及邊(短邊)CSe4)，從殼體HS施加外力EF1。再者，可知因對基板CS1施加之外力EF1的程度之不同，有基板CS1損傷之情形。
特別是從使電子裝置EA1的平面面積(安裝面積)小型化的觀點而言，宜使螺絲BOL至基板CS1之距離小，但使螺絲BOL至基板CS1之距離越小，便會對基板CS1施加越強之力。
以下所示之數值為一例，可應用各種變形例是無須贅言的，舉例而言，圖11所示之本實施形態的電子裝置EA1(圖15所示之電子裝置EAH亦相同)在平面視圖中，2個貫穿孔THH之中心間距離為55mm。又，貫穿孔THH之開口徑(圓形開口部之直徑)為4mm左右，大於殼體HS之邊HSe1與基板CS1之邊CSe1的距離(3mm左右)。又，基板CS1之長向亦即X方向的長度(即，邊CSe1及邊CSe2之長度)為42mm，Y方向之長度(邊CSe3及邊Cse4之長度)為36mm。因而，從其中一貫穿孔THH之中心至基板CS1之邊CSe3、CSe4的長度為5~6mm左右。又，從其中一貫穿孔THH之緣至基板CS1之邊CSe3、CSe4的最短距離小於貫穿孔THH之開口徑。
將上述數值例應用於圖15所示之電子裝置EAH時，可知基板CS1之損傷明顯化。
又，根據本案發明人之檢討，可知若使螺絲BOL至基板CS1之距離非常長，可減低基板CS1之損傷。此係因藉使螺絲BOL之位置離基板CS1遠，可減低施加於基板CS1的外力EF1之故。然而，此時，因螺絲BOL與基板CS1之距離長，而仍存在電子裝置之安裝面積大的問題。
＜殼體之構造細節＞ 是故，本案發明人對減低安裝面積且抑制基板CS1之損傷的技術作了檢討，找出了以下之方法。即，如圖14所示，方法係藉使介於基板CS1與殼體HS的支撐部HSF之間的接著材BD1之厚度厚，而緩和對基板CS1施加之外力EF1。如上述，接著材BD1由矽氧橡膠等低彈性材料構成。因此，當對接著材BD1施加外力EF1時，因由彈性比基板CS1低之材料構成的接著材BD1變形，而使外力EF1之方向分散。換言之，外力EF1之中作用於對基板CS1造成損傷之方向的成分因接著材BD1變形而緩和。作用於對上述基板CS1造成損傷之方向的成分係指例如基板CS1之厚度方向(Z方向)的成分。基板CS1之厚度方向係指從圖12所示之基板CS1的頂面CSt及底面CSb中的其中一面往另一面之方向。換言之，基板CS1之厚度方向係指與X方向及Y方向兩方向交叉之方向。以接著材BD1緩和外力EF1之程度與接著材BD1之量成比例地增大。因而，藉使在基板CS1之邊CSe3及邊CSe4介於基板CS1與殼體HS之間的接著材BD1之量增加，可抑制基板CS1之損傷。
藉以下之方法可實現使在基板CS1之邊CSe3及邊CSe4介於基板CS1與殼體HS之間的接著材BD1之量增加。圖16係顯示於圖14放大顯示之接著材變形前的狀態之放大截面圖。又，圖17係顯示位於圖16所示之凸緣部的相反側之凸緣部的接著材之周邊的放大截面圖。
圖16所示之底面Hf1及頂面Hf2構成圖11所示之2個凸緣部FLG中邊HSe3側之凸緣部FLG的頂面及底面。圖11所示之貫穿孔THH中形成於邊HSe3側之貫穿孔(第1孔)THH係從底面Hf1及頂面Hf2中之其中一面到達另一面的開口部。又，圖17所示之底面Hf3及頂面Hf4構成圖11所示之2個凸緣部FLG中邊HSe4側之凸緣部FLG的頂面及底面。圖11所示之貫穿孔THH中形成於邊HSe4側之貫穿孔(第2孔)THH係從底面Hf3及頂面Hf4中之其中一面到達另一面的開口部。
如圖16所示，殼體HS之支撐部HSF具有構成殼體HS之底面HSb(凸緣部FLG之底面)的底面(面、被安裝面、凸緣部底面)Hf1、位於底面Hf1之相反側的頂面(面、螺絲插入面、凸緣部頂面)Hf2。又，殼體HS之支撐部HSF具有階差面(面、基板保持面)Hf6，該階差面以底面Hf1為基準面而位於底面Hf1與頂面Hf2之間的高度，其一部分並與基板CS1之頂面CSt對向。此時，藉使階差面Hf6與基板CS1之頂面CSt的間隔亦即距離D1大，在基板CS1之邊CSe3介於基板CS1與殼體HS之間的接著材BD1之量(厚度)增加。
又，如顯示圖16所示之凸緣部FLG的相反側之凸緣部FLG的周邊之圖17所示，殼體HS之支撐部HSF具有構成殼體HS之底面HSb(凸緣部FLG之底面)的底面(面、被安裝面、凸緣部底面)Hf3、位於底面Hf3之相反側的頂面(面、螺絲插入面、凸緣部頂面)Hf4。又，殼體HS之支撐部HSF具有階差面(面、基板保持面)Hf8，該階差面以底面Hf3為基準面而位於底面Hf3與頂面Hf4之間的高度，其一部分並與基板CS1之頂面CSt對向。此時，藉使階差面Hf8與基板CS1之頂面CSt的間隔亦即距離D2大，在基板CS1之邊CSe4介於基板CS1與殼體HS之間的接著材BD1之量(厚度)增加。在圖16及圖17所示之例中，距離D1與距離D2彼此相等，例如與基板CS1之厚度相同，為0.5mm左右。距離D1及距離D2之值大於圖13所示之複數的金屬圖形MP之中搭載半導體晶片SC1之金屬圖形MP的厚度。此外，在本實施形態之例中，複數之金屬圖形MP的厚度(Z方向之長度、膜厚)分別相等，為例如0.3mm左右。此外，金屬圖形MP之厚度可適用各種變形例。因而，舉例而言，金屬圖形之厚度厚時，亦有圖16所示之距離D1及圖17所示之距離D2小於金屬圖形MP的厚度之情形。
又，圖16所示之距離D1及圖17所示之距離D2各自之大小可如以下呈現。即，圖12所示之複數的半導體晶片SC1具有表面SCt及背面SCb。在基板CS1之厚度方向亦即Z方向，圖16所示之殼體HS的階差面Hf6位於圖12所示之半導體晶片SC1的表面SCt與背面SCb之間的高度。又，在基板CS1之厚度方向亦即Z方向，圖17所示之殼體HS的階差面Hf8位於圖12所示之半導體晶片SC1的表面SCt與背面SCb之間的高度。
又，如圖16及圖17所示，在本實施形態中，在基板CS1之厚度方向亦即Z方向，殼體HS之底面Hf1(及圖17所示之底面Hf3)位於基板CS1之頂面CSt與金屬圖形MPB的底面MPb之間的高度。換言之，在殼體HS之底面HSb，至少形成於基板CS1之底面CSb的金屬圖形MPB之一部分對底面Hf1(及圖17所示之底面Hf3)延長之面，往從頂面CSt朝底面CSb之方向突出。藉此，由於可使圖16所示之距離D1及圖17所示之距離D2大，故介於基板CS1與殼體HS之間的接著材BD1之量(Z方向之厚度)多。
又，使在圖16及圖17所示之X方向介於基板CS1與殼體HS之間的接著材BD1之量(厚度)增加的方法亦有使圖16所示之距離P1及圖17所示之距離P2大的方法。詳而言之，如圖16所示，殼體HS之支撐部HSF具有與殼體HS之底面Hf1相連且其一部分與基板CS1之側面(短側面)Css3對向的內側面Hsi3。在圖16所示之例中，內側面Hsi3與底面Hf1及階差面Hf6分別相連。又，如圖17所示，殼體HS之支撐部HSF具有與殼體HS之底面Hf3相連且其一部分與基板CS1之側面(短側面)Css4對向的內側面Hsi4。在圖17所示之例中，內側面Hsi4與底面Hf3及階差面Hf8分別相連。在此，若圖16所示之內側面Hsi3與基板CS1之側面Css3的間隔亦即距離P1大，在內側面HSi3與基板CS1的側面Css3之間可增加接著材BD1之量。又，若圖17所示之內側面Hsi4與基板CS1之側面Css4的間隔亦即距離P2大時，在內側面Hsi4與基板CS1的側面Css4之間可增加接著材BD1之量。然而，當圖16所示之距離P1及圖17所示之距離P2增大時，會造成電子裝置EA1之安裝面積增加。因此，從使安裝面積減低之觀點而言，距離P1、P2宜小。在本實施形態之例中，圖16所示之距離D1大於距離P1，圖17所示之距離D2大於距離P2。
另外，如圖18所示，階差面Hf5、Hf6、Hf7及Hf8於本實施形態之殼體HS的底面HSb側設成包圍收容部PKT。圖18係顯示圖11所示之殼體的底面側之平面圖。又，圖19及圖20係在沿著圖18之A-A線的截面將階差面的周邊放大顯示之放大截面圖。在圖18中，為顯示殼體HS之支撐部HSF具有的各面之範圍，雖為平面，但於複數之面分別附上彼此不同之剖面線。又，在圖18，以虛線顯示圖11所示之基板CS1的輪廓。
如圖18所示，殼體HS在平面視圖中，具有以下之邊。首先，殼體HS於其最外周具有於X方向延伸(伸展)之邊(長邊)HSe1、邊(長邊)HSe2、於與X方向交叉(在圖18為垂直相交)之Y方向延伸(伸展)的邊(短邊)HSe3、及邊(短邊)HSe4。又，殼體HS於最外周之各邊的內側具有以下之邊。即，殼體HS具有於X方向延伸且位於邊HSe1與邊HSe2之間的邊(長邊)HSe5、於X方向延伸且位於邊HSe5與邊HSe2之間的邊(長邊)HSe6。又，殼體HS具有於Y方向延伸且位於邊HSe3與邊HSe4之間的邊(短邊)HSe7、於Y方向延伸且位於邊HSe7與邊HSe4之間的邊(短邊)HSe8。
又，在平面視圖中，基板CS1於殼體HS之收容部PKT內如下收容。即，基板CS1之邊(長邊)CSe1沿著殼體HS之邊HSe1延伸且配置於邊HSe1與邊HSe5之間。基板CS1之邊(長邊)CSe2沿著殼體HS之邊HSe2延伸且配置於邊HSe2與邊HSe6之間。基板CS1之邊(短邊)CSe3沿著殼體HS之邊HSe3延伸且配置於邊HSe3與邊HSe7之間。基板CS1之邊(短邊)CSe4沿著殼體HS之邊HSe4延伸且配置於邊HSe4與邊HSe8之間。
又，殼體HS具有位於邊HSe1與邊CSe1之間的底面(面、被安裝面)Hf9、位於邊HSe2與邊CSe2之間的底面(面、被安裝面)Hf10、位於邊HSe3與邊CSe3之間的底面Hf1、位於邊HSe4與邊CSe4之間的底面Hf3。該等面分別構成殼體HS之最底面亦即底面HSb。
又，殼體HS具有具沿著X方向延伸且位於邊HSe5與邊CSe1之間的部分之階差面(面、基板保持面)Hf5、具沿著X方向延伸且位於邊HSe6與邊CSe2之間的部分之階差面(面、基板保持面)Hf7。又，殼體HS具有具沿著Y方向延伸且位於邊HSe7與邊CSe3之間的部分之階差面(面、基板保持面)Hf6、具沿著Y方向延伸且位於邊HSe8與邊CSe4之間的部分之階差面(面、基板保持面)Hf8。
又，在圖18所示之例中，殼體HS具有沿著X方向依序排列且各包含邊HSe5之階差面(面、基板保持面)Hf11、Hf5、及Hf12、沿著X方向依序排列且各包含邊HSe6之階差面(面、基板保持面)Hf13、Hf7、及Hf14。階差面Hf5、Hf6、Hf7、Hf8、Hf11、Hf12、Hf13及Hf14分別具有在基板CS1之厚度方向與基板CS1之頂面CSt(參照圖16)對向的部分。
換言之，基板CS1之頂面CSt(參照圖13)的最外周之一部分遍及整周與階差面Hf5、Hf6、Hf7、Hf8、Hf11、Hf12、Hf13及Hf14中之任一者皆有對向。又，於階差面Hf5、Hf6、Hf7、Hf8、Hf11、Hf12、Hf13及Hf14各面與基板CS1之頂面CSt之間遍及整周存在接著材BD1(參照圖16)。如此，基板CS1之最外周遍及整周與階差面對向時，可穩定地保持基板CS1。
在此，如上述圖16及圖17所示，藉使距離D1及距離D2大時，圖19及圖20所示之距離D3、D4亦為與圖16及圖17所示之距離D1、D2相同之值。然而，可知當使距離D1、D2、D3、D4各距離為相等且大之值時，因接著材BD1之塗佈量的不均等之影響，基板CS1之位置精確度降低。舉例而言，在圖18，當基板CS1之位置整體過於偏向殼體HS之邊HSe3的方向時，圖16所示之距離P1便會變窄，內側面Hsi3與基板CS1的側面Css3之間的接著材BD1會不足。又舉例而言，當基板CS1之位置整體過於偏向殼體HS之邊HSe4的方向時，圖17所示之距離P2便會變窄，內側面Hsi4與基板CS1的側面Css4之間的接著材BD1會不足。又，舉例而言，在階差面Hf5、Hf6、Hf7、Hf8各面與基板CS1的頂面CSt之間的一部分接著材BD1之塗佈量極多時，會造成圖18所示之基板CS1以傾斜之狀態收容於收容部PKT內。圖16、圖17、圖19或圖20任一圖所示之階差面Hf5、Hf6、Hf7、及Hf8各面與基板CS1之頂面CSt理想上宜平行。然而，當基板CS1傾斜時，各階差面與基板CS1之頂面CSt便不會平行。
如例示，當殼體HS之收容部PKT內之基板CS1的位置精確度降低時，有在基板CS1之周緣區域的一部分接著材BD1之量不足的情形。又，當在圖18所示之貫穿孔THH附近，產生接著材BD1(參照圖16)之不足時，會造成對基板CS1施加較大之外力。
是故，本案發明人對抑制基板CS1之損傷且使殼體HS之收容部PKT內的基板CS1之位置精確度提高的技術作了檢討。如上述，因鎖緊圖14所示之螺絲BOL，而產生基板CS1之損傷這點易在殼體HS之長向、即圖18所示之X方向，於貫穿孔THH附近之區域產生。因而，在例如於X方向延伸之階差面Hf5及階差面Hf7，不論接著材BD1(參照圖19)之量，幾乎不致產生基板CS1之損傷。本案發明人著眼於此點，找出了下述技術，前述技術係在即使接著材BD1之量少也不易產生基板CS1之損傷的區域，藉特意使接著材BD1之量減少，而使殼體HS之收容部PKT內之基板CS1的位置精確度提高。
即，比較圖16及圖19便可知，本實施形態之電子裝置EA1係圖16所示之基板CS1的頂面CSt與殼體HS之階差面Hf6之距離D1大於圖19所示之基板CS1的頂面CSt與殼體HS之階差面Hf5的距離D3。換言之，本實施形態之電子裝置EA1係從圖16所示之基板CS1的頂面CSt至殼體HS之階差面Hf6的高度(距離D1)大於從圖19所示之基板CS1的頂面CSt至殼體HS之階差面Hf5的高度(距離D3)。如此，在電子裝置EA1，圖19所示之基板CS1的頂面CSt與殼體HS之階差面Hf5的距離D3小。在圖19及圖20所示之例中，圖19所示之距離D3及圖20所示之距離D4各距離與圖19所示之距離P3及圖20所示之距離P4各距離同程度，例如為0.2mm左右。又，圖19所示之距離D3及圖20所示之距離D4分別小於基板CS1之厚度(從頂面CSt及底面CSb其中一面至另一面的距離)。因此，將基板CS1與殼體HS接著固定之際，不易產生基板CS1之傾斜。此外，圖19及圖20所示之例的變形例亦可使距離D3及距離D4更小。舉例而言，距離D3及距離D4亦可不到0.1mm。此時，距離D3及距離D4小於形成於基板CS1之頂面CSt上的金屬圖形MP之厚度。
此外，圖19所示之距離P3及圖20所示之距離P4可如下定義。即，如圖19所示，殼體HS之支撐部HSF具有與殼體HS之底面Hf9相連且其一部分與基板CS1之側面(長側面)Css1對向的內側面Hsi1。在圖19所示之例中，內側面Hsi1與底面Hf9及階差面Hf5分別相連。又，如圖20所示，殼體HS之支撐部HSF具有與殼體HS之底面Hf10相連且其一部分與基板CS1之側面(長側面)Css2對向的內側面Hsi2。在圖20所示之例中，內側面Hsi2與底面Hf10及階差面Hf7分別相連。在此，圖19所示之距離P3係內側面Hsi1與基板CS1之側面Css1的間隔。又，圖20所示之距離P4係內側面Hsi2與基板CS1之側面Css2的間隔。從減低電子裝置EA1之安裝面積的觀點而言，距離P3及距離P4宜盡量小，在本實施形態中，距離P3及距離P4分別係與圖16所示之距離P1及圖17所示之距離P2相同的值。
又，如圖18所示，階差面Hf5與階差面Hf6及階差面Hf8分別拉開間隔。換言之，在X方向，於階差面Hf6與階差面Hf5之間配置有階差面Hf11。因此，階差面Hf5與貫穿孔THH之距離遠。舉例而言，圖19所示之截面係沿著連結殼體HS之邊HSe1的中心與邊HSe5之中心的假想線切斷之截面。因而，階差面Hf5在X方向，位於2個貫穿孔THH之中間。換言之，階差面Hf5包含殼體HS之邊HSe5的中點。如此，在與貫穿孔THH之距離遠的位置，即使圖19所示之距離D3的值小時，使用圖14所說明之外力EF1的影響仍小。因而，當圖19所示之距離D3小時，亦不易產生基板CS1之損傷。
又，在配置於靠近圖18所示之貫穿孔THH的位置之階差面Hf6，如圖16所示，基板CS1之頂面CSt與殼體HS之階差面Hf6的距離D1大。藉此，由於將螺絲BOL(參照圖14)插入至貫穿孔THH(參照圖18)並加以鎖入時，仍可使從圖16所示之階差面Hf6的附近對基板CS1之邊CSe3附近施加的外力EF1(參照圖14)分散，故可抑制基板CS1之損傷。
又，在上述，就比較圖16與圖19之結構作了說明，圖16所示之階差面Hf6的周邊之構造與圖17所示之階差面Hf8的周邊之構造相同。又，圖19所示之階差面Hf5的周邊之構造與圖20所示之階差面Hf7的周邊之構造相同。因而，所有結構雖省略重複說明，但在圖16與圖20之比較、圖17與圖19之比較、或圖17與圖20之比較中，同樣之關係亦成立。舉例而言，比較圖17與圖19可知，本實施形態之電子裝置EA1係圖17所示之基板CS1的頂面CSt與殼體HS之階差面Hf8的距離D2大於圖19所示之基板CS1的頂面CSt與殼體HS之階差面Hf5的距離D3。因此，於貫穿孔THH(參照圖18)插入螺絲BOL(參照圖14)並加以鎖入時，仍可使從圖17所示之階差面Hf8的附近對基板CS1之邊CSe4附近施加的外力EF1(參照圖14)分散，故可抑制基板CS1之損傷。
又，舉例而言，比較圖16及圖20可知，本實施形態之電子裝置EA1係圖16所示之基板CS1的頂面CSt與殼體HS之階差面Hf6的距離D1大於圖20所示之基板CS1的頂面CSt與殼體HS之階差面Hf7的距離D4。因此，將基板CS1配置於殼體HS之收容部PKT(參照圖18)之際，基板CS1之頂面CSt支撐於圖18所示之階差面Hf5及階差面Hf7兩者。如此，藉在彼此拉開間隔之複數的位置支撐基板CS1，基板CS1之姿勢穩定。換言之，易控制殼體HS之複數的階差面與基板CS1之頂面CSt構成的角度。因此，殼體HS之複數的階差面與基板CS1之頂面CSt配置成以大約平行之狀態(實質上視為平行之程度的狀態)彼此對向。此時，如圖11所示，在從基板CS1之底面CSb側觀看的平面視圖中，基板CS1之底面CSb的中心點與收容部PKT之中心點大約一致。又，在從基板CS1之底面CSb側觀看的平面視圖中，基板CS1與殼體HS之間隔(圖16所示之距離P1、圖17所示之距離P2、圖19所示之距離P3、及圖20所示之距離P4)為大約相同之值，故可減低接著材BD1之量的不均。
又，圖18所示之複數的階差面中於長邊方向排列之階差面為如圖21所示之構造。圖21係顯示在沿著圖18之B-B線的截面中階差面與基板之關係的放大截面圖。此外，圖21係具有圖18之邊HSe5的階差面之放大截面圖，由於具有圖18所示之邊HSe6的階差面之構造亦相同，故在圖21，亦同時附上具有邊HSe6之階差面的符號。又，在以下之說明中，就具有圖18之邊HSe5的階差面之構造作說明，( )內亦同時記載具有圖18所示之邊HSe6的階差面之構造的說明。
如圖21所示，殼體HS具有在X方向位於階差面Hf6與階差面Hf5(或階差面Hf7)之間且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向的階差面Hf11(或階差面Hf13)。又，基板CS1之頂面CSt與殼體HS之階差面Hf11(或階差面Hf13)的距離D5大於基板CS1之頂面CSt與殼體HS之階差面Hf5(或階差面Hf7)的距離D3(或距離D4)。又，在圖21所示之例中，階差面Hf11(或階差面Hf13)與階差面Hf6相連，距離D5為與距離D1相同之值。因而，可於具有圖18所示之邊HSe5(或邊HSe6)的複數之階差面中配置於最靠近短邊側之階差面Hf6的位置之階差面Hf11(或階差面Hf13)與基板CS1的頂面CSt之間配置充足之量的接著材BD1。
又，殼體HS具有在X方向位於階差面Hf8與階差面Hf5(或階差面Hf7)之間且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向的階差面Hf12(或階差面Hf14)。又，基板CS1之頂面CSt與殼體HS之階差面Hf12(或階差面Hf14)的距離D6大於基板CS1之頂面CSt與殼體HS之階差面Hf5(或階差面Hf7)的距離D3(或距離D4)。又，在圖21所示之例中，階差面Hf12(或階差面Hf14)與階差面Hf8相連，距離D6為與距離D2相同之值。因而，可於具有圖18所示之邊HSe5(或邊HSe6)的複數之階差面中配置於最靠近短邊側之階差面Hf8的位置之階差面Hf12(或階差面Hf14)與基板CS1的頂面CSt之間配置充足之量的接著材BD1。
＜電子裝置之製造方法＞ 接著，就使用圖1~圖21所說明之電子裝置EA1的製造製程，遵循圖22所示之製程流程說明。圖22係顯示圖13所示之電子裝置的組裝流程之說明圖。
＜準備基板＞ 首先，在圖22所示之基板準備製程，準備圖23所示之基板CS1。圖23係在圖22所示之基板準備製程準備的基板之截面圖。此外，圖23對應沿著圖11所示之A-A線的截面。
在本製程準備之基板CS1具有搭載複數之半導體晶片SC1的晶片搭載面亦即頂面(表面、主面、面)CSt、位於頂面CSt之相反側的底面(背面、主面、面)CSb。基板CS1係由陶瓷材料構成之陶瓷基板。
又，於基板CS1之頂面CSt及底面CSb接合有複數之金屬圖形MP。該等複數之金屬圖形MP係例如於銅(Cu)膜之表面積層有鎳(Ni)膜的積層膜，於基板CS1之頂面CSt或底面CSb直接接合有銅膜。於由礬土等陶瓷構成之板材接合銅膜時，利用共晶反應來接合。又，於銅膜之表面積層鎳膜之方法可使用例如電鍍法。
此外，由於複數之金屬圖形MP的種類及佈置誠如前面所說明，故省略重複之說明。
＜搭載晶片＞ 接著，在圖22所示之晶片搭載製程中，如圖24所示，於基板CS1之金屬圖形MP上搭載複數之半導體晶片SC1。圖24係顯示於圖23所示之基板上搭載有複數之半導體晶片的狀態之截面圖。
在本製程中，如使用圖13所說明，於複數的金屬圖形MP之中被供給高端側電位E1(參照圖3)的金屬圖形MPH搭載複數個(在本實施形態為3個)半導體晶片SCH及複數個(在本實施形態為3個)之半導體晶片SC2。又，於複數之金屬圖形MP之中連接於交流電力之輸出端子的金屬圖形MPU、MPV、MPW分別搭載1個半導體晶片SC1及1個半導體晶片SC2。又，複數的金屬圖形MP之中被供給低端側電位E2(參照圖3)的金屬圖形MPL未搭載半導體晶片SC1。又，複數的金屬圖形MP之中用以連接輸入輸出用端子LD之複數的金屬圖形MPT未搭載半導體晶片SC1、SC2。
又，如圖24所示，在本製程，複數之半導體晶片SC1、SC2(參照圖13)分別以半導體晶片SC1、SC2之背面SCb與金屬圖形MP之頂面MPt對向的狀態、所謂之面朝上安裝方式搭載。又，於半導體晶片SC1之背面SCb形成有集極電極CP(參照圖5)，於半導體晶片SC2之背面SCb形成有陰極電極CDP(參照圖8)，為將集極電極CP及陰極電極CDP與金屬圖形MP電性連接，而藉由導電性接著材(固晶材、導電性構件、連接構件、接合材)SD搭載半導體晶片SC1、SC2。在本實施形態中，提出利用例如焊料作為導電性接著材SD之例來說明。
藉由焊料亦即導電性接著材SD搭載半導體晶片SC1、SC2(參照圖13)之方法如以下進行。首先，於半導體晶片之搭載預定區域塗佈膏狀焊料。此膏狀焊料包含焊料成分及助焊劑成分。接著，準備複數之半導體晶片SC1、SC2(參照圖13)(圖22所示之半導體晶片準備製程)，將該等分別按壓至膏狀焊料。在複數之半導體晶片SC1藉由膏狀焊料暫時接著於金屬圖形MP上之狀態下，對焊料施行回焊處理(加熱處理)。回焊處理在例如真空狀態(減壓狀態)之加熱爐內實施(將此種回焊處理稱為真空回焊處理)。藉此回焊處理，焊料熔融，其中一部分接合於金屬圖形MP，另一部分接合於半導體晶片SC1、SC2之背面SCb的電極。接著，藉將焊料冷卻，而使其硬化，便可將半導體晶片SC1分別固定於金屬圖形MP上。又，由於此後有已硬化之導電性接著材SD的周圍殘留助焊劑成分之殘渣的情形，故清洗基板CS1來去除殘渣。
此外，除了半導體晶片SC1、SC2外，還搭載例如電容器等半導體晶片SC1以外之晶片零件(電子零件、功能性元件)時，在本製程，可一併搭載。
又，上述係晶片搭載製程之一例，可適用各種變形例。舉例而言，亦可以非破壞檢查來檢查半導體晶片SC1、SC2與金屬圖形MP之接合部分的狀態。
＜接合電線＞ 接著，在圖22所示之電線接合製程中，如圖25所示，藉由電線(導電性構件)BW將半導體晶片SC1與金屬圖形MP電性連接。圖25係顯示於圖24所示之半導體晶片連接電線後之狀態的截面圖。
如使用圖13所說明，在本製程中，高端用半導體晶片SCH之射極電極EP(參照圖4)藉由複數之電線BW連接於金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW中之任一者。又，低端用半導體晶片SCL之射極電極EP藉由複數之電線BW連接於金屬圖形MPL。又，高端用半導體晶片SCH及低端用半導體晶片SCL各自具有之閘極電極GP(參照圖4)分別藉由電線BW與金屬圖形MPT電性連接。
又，高端用半導體晶片SC2之陽極電極ADP(參照圖7)藉由複數之電線BW連接於金屬圖形MPU、金屬圖形MPV或金屬圖形MPW任一個及輸出用金屬圖形MPT。又，低端用半導體晶片SC2之陽極電極ADP藉由複數之電線BW連接於金屬圖形MPL。
圖13所示之複數的電線BW係金屬線，在本實施形態中，由例如鋁構成。惟，電線BW之材料有各種變形例，除了鋁外，亦可使用金或銅。此外，在本實施形態中，顯示了使用電線作為連接半導體晶片SC1與金屬圖形MP的構件之例，變形例亦可使用形成帶狀之金屬(例如鋁帶)。又或者亦可使用圖形化之金屬板(銅片)，藉由焊料連接。
又，上述為電線接合製程之一例，可適用各種變形例。舉例而言，亦可檢查電線BW與被接合部之接合部分的狀態。
＜搭載端子＞ 接著，在圖22所示之端子搭載製程中，如圖26所示，於複數之金屬圖形MP上搭載端子LD。圖26係顯示於圖25所示之基板上搭載有複數的端子之狀態的截面圖。端子LD係用以將複數之金屬圖形與圖中未示之外部機器電性連接之導線端子，將細長地延伸之其中一端部連接於金屬圖形MP。在圖26所示之例中，複數之端子LD分別藉由導電性接著材SD搭載於金屬圖形MP上。
又，在圖13所示之例中，複數之金屬圖形MP中被供給高端側電位之金屬圖形MPH、及被供給低端側電位之金屬圖形MPL分別於長向之兩端(短邊亦即邊CSe3側及邊CSe4側)搭載端子LD。又，於複數之金屬圖形MPT各搭載1條端子LD。再者，金屬圖形MPU、金屬圖形MPV、及金屬圖形MPW分別未直接連接端子LD。
此外，在圖26雖省略圖示，但一併連接多個端子LD時，宜使用保持複數之端子LD的圖中未示之夾具。舉例而言，若複數之端子LD藉由圖中未示之框架相互連結時，藉使用夾具保持框架，可一併保持複數之端子LD。此時，連接複數之端子LD後，藉切斷框架，可將複數之端子LD各自分離。
＜裝設殼體＞ 接著，在圖22所示之殼體裝設製程中，如圖27所示，將殼體HS裝設成包圍基板CS1之周圍，並藉由接著材BD1將基板CS1與殼體HS固定。圖27係示意顯示於圖26所示之基板裝設殼體的製程之截面圖。在本製程，將殼體HS之支撐部HSF接著固定成覆蓋基板CS1之頂面CSt的周緣部。基板CS1之頂面CSt的周緣部與殼體HS之支撐部HSF藉由接著材BD1接著固定。
又，在本製程，如圖27所示，方法宜為於在Z方向基板CS1之上下翻轉的狀態下，將基板CS1安裝於殼體HS。即，在圖27所示之例中，首先，在殼體HS之階差面Hf5、Hf7朝上之狀態下，將殼體HS固定於支撐台STG。接著，將接著材BD1塗佈於殼體HS之階差面Hf5、Hf7上。此外，在圖27，代表性地顯示了於殼體HS之階差面Hf5、Hf7上塗佈有接著材BD1之狀態，而在本製程，於圖18所示之階差面Hf5、Hf6、Hf7、Hf8、Hf11、Hf12、Hf13及Hf14上分別塗佈接著材BD1。
接著，如於圖27附上空白箭頭所示意顯示，將基板CS1之頂面CSt朝殼體HS之支撐部HSF按壓。藉此，塗佈於各階差面之接著材BD1變形，在基板CS1與殼體HS的階差面之間擴展。當在此狀態下，使接著材BD1硬化時，基板CS1之頂面CSt的周緣部與殼體HS之支撐部HSF的階差面便藉由接著材BD1接著固定。
根據本實施形態之方法，由於在各階差面朝上之狀態下塗佈接著材BD1，故即使接著材BD1之黏度低時，接著材BD1亦不易擴展至周圍。換言之，接著材BD1之材料選擇的自由度高。又，若硬化前之接著材BD1的黏度低，將基板CS1按壓至殼體HS時，接著材BD1易潤濕擴展。此時，不易於圖18所示之各階差面與基板CS1之間殘留間隙或孔洞。亦即，根據本實施形態，易控制介於基板CS1與殼體HS之間的接著材BD1之量。
如使用圖14所說明，安裝電子裝置EA1時，接著材BD1具有使從殼體HS傳達至基板CS1之外力EF1分散的功能。再者，藉控制介於基板CS1與殼體HS之間的接著材BD1之量，可穩定地抑制基板CS1之損傷。
＜密封＞ 接著，在圖22所示之密封製程中，如圖12所示，將密封材MG供至被基板CS1及殼體HS包圍之空間內，而密封複數之端子LD各自之一部分、複數之半導體晶片SC1、及複數之電線BW。在本實施形態中，在未裝設圖12所示之蓋部(蓋材、蓋)HST的狀態下實施密封製程。又，如圖27所示，於殼體HS之支撐部HSF的內側設有開口部。因此，在本實施形態中，從開口部填充凝膠狀密封材MG，而密封圖13所示之複數的半導體晶片SC1、SC2及複數之電線BW。
又，如本實施形態般，使用流動性較高之凝膠狀密封材MG時，當殼體HS之支撐部HSF與基板CS1的接著部分(接著材BD1與基板CS1及殼體HS之接觸界面)有間隙時，亦有密封材MG從間隙漏出之可能性。因而，從防止密封材MG之漏出的觀點而言，基板CS1之頂面CSt與圖18所示之各階差面的間隔宜小。因而，圖18所示之各階差面中與基板CS1之頂面CSt的間隔大之階差面宜在使用圖14及圖15所說明之對基板CS1的損傷之影響小的部分，使階差面與基板CS1的間隔小成如圖19所示之距離D3及圖20所示之距離D4。
又，如上述，由於在殼體裝設製程，若硬化前之接著材BD1的黏度低時，接著材易潤濕擴展，故不易於殼體HS之支撐部HSF與基板CS1之接著部分(接著材BD1與基板CS1及殼體HS之接觸界面)產生間隙。
＜蓋部裝設＞ 接著，在圖22所示之密封製程中，如圖12所示，將蓋部HST裝設於殼體HS之上部，而覆蓋以密封材MG密封之區域。藉以蓋部HST覆蓋以密封材MG密封之區域，可防止異物侵入至殼體HS之內部的空間。於殼體HS之蓋部HST形成有複數之貫穿孔，複數之端子LD分別插入至複數之貫穿孔(省略圖示)。
蓋部HST與支撐部HSF藉由例如圖中未示之接著材固定。或者，蓋部HST亦可在不藉由接著材下，載置於支撐部HSF之收容部PKT(參照圖12)上。若在支撐部HSF上，蓋部HST之位置不偏離，即使未完全固定，亦可防止異物侵入至殼體HS之內部的空間。
藉以上之各製程，可獲得使用圖3~圖21所說明之電子裝置EA1。之後，進行外觀檢查、電氣測試等必要之檢查、測試，然後運出。並且安裝於圖14所示之基板BP1。圖22之變形例亦可連安裝於圖14所示之基板BP1的製程也包含在內而視為電子裝置之製造方法。
以上，依據實施形態，具體地說明了由本案發明人作成之發明，本發明不限上述實施形態，在不脫離其要旨之範圍可進行各種變更是無須贅言的。此外，在上述實施形態中亦說明了數個變形例，以下就在上述實施形態所說明之變形例以外的代表性變形例作說明。
＜變形例1＞ 舉例而言，在上述實施形態中，就沿著圖18所示之邊HSe5的階差面與沿著邊HSe6之階差面的構造例，使用圖21作了說明，但有各種變形例。圖28及圖29分別係顯示圖21之變形例的放大截面圖。
圖28所示之電子裝置EA2及圖29所示之電子裝置EA3係沿著殼體HS的長向延伸之階差面的形狀分別與圖21所示之電子裝置EA1不同。
圖28所示之電子裝置EA2具有的殼體HS具有在X方向位於階差面Hf5(或階差面Hf7)與階差面Hf6之間且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向的階差面Hf11(或階差面Hf13)。階差面Hf11(或階差面Hf13)係於X方向延伸成連接階差面Hf5(或階差面Hf7)與階差面Hf6之曲面。
又，殼體HS具有在X方向位於階差面Hf8與階差面Hf5(或階差面Hf7)之間且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向的階差面Hf12(或階差面Hf14)。階差面Hf12(或階差面Hf14)係於X方向延伸成連接階差面Hf5(或階差面Hf7)與階差面Hf8之曲面。
在電子裝置EA2，距離D5及距離D6之值係逐漸變化。換言之，在從階差面Hf6(或階差面Hf8)至階差面Hf5(或階差面Hf7)之路徑，無距離D5(或距離D6)急遽地變化之反曲點。因此，殼體HS之凸緣部FLG(參照圖14)變形時，不易產生局部施加強勁之力的地方。
此外，雖省略圖示，但圖28之變形例亦可階差面Hf11、Hf12、Hf13及Hf14各為對與階差面Hf5平行之基準面傾斜的傾斜面。此時，相較於圖21所示之電子裝置EA1，殼體HS之凸緣部FLG(參照圖14)變形時，不易產生局部施加強勁之力的地方。惟，由於在傾斜面與水平面交叉之部分，有施加比其他部分強勁之力的可能性，故如圖28所示，以曲面為更佳。
又，雖省略圖示，但與圖21所示之電子裝置EA1同樣地，圖28所示之電子裝置EA2亦是階差面Hf5(或階差面Hf7)在X方向位於2個貫穿孔THH(參照圖18)之中間。換言之，圖18所示之階差面Hf5(或階差面Hf7)包含殼體HS之邊HSe5(或邊HSe6)的中點。
又，圖29所示之電子裝置EA3具有的殼體HS具有在Y方向(參照圖18)位於邊HSe5(參照圖18)與基板CS1的邊CSe1(參照圖18)之間且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向的複數之階差面Hf5、及配置成夾在複數的階差面Hf5之間的階差面(面、基板保持面)Hf15。又，殼體HS具有在Y方向(參照圖18)位於邊HSe6(參照圖18)與基板CS1的邊CSe2(參照圖18)之間且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向的複數之階差面Hf7、及配置成夾在複數的階差面Hf7之間的階差面(面、基板保持面)Hf16。又，基板CS1之頂面CSt與殼體HS之階差面Hf15(或階差面Hf16)的間隔亦即距離D7大於基板CS1之頂面CSt與殼體HS之階差面Hf5(或階差面Hf7)的間隔亦即距離D3(或距離D4)。
換言之，在電子裝置EA3，在沿著殼體HS之長邊而設的階差面，於複數處設有凸狀部分(階差面Hf5或階差面Hf7)。此時，在上述殼體裝設製程，由於以複數處之凸狀部分支撐基板CS1，故基板CS1之姿勢穩定。換言之，易控制殼體HS之複數的階差面與基板CS1之頂面CSt構成的角度。
如圖29所示，殼體HS具有階差面Hf11(或階差面Hf13)，該階差面在X方向(參照圖18)位於複數之階差面Hf5(或階差面Hf7)中在最靠近階差面Hf6之位置的階差面Hf5(或階差面Hf7)與階差面Hf6之間，且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向。又，基板CS1之頂面CSt與殼體HS之階差面Hf11(或階差面Hf13)的距離D5大於基板CS1之頂面CSt與殼體HS之階差面Hf5(或階差面Hf7)的距離D3(或距離D4)。又，在圖29所示之例中，階差面Hf11(或階差面Hf13)與階差面Hf6相連，距離D5為與距離D1相同之值。因而，可於具有圖18所示之邊HSe5(或邊HSe6)的複數之階差面中配置於最靠近短邊側之階差面Hf6的位置之階差面Hf11(或階差面Hf13)與基板CS1的頂面CSt之間配置充足之量的接著材BD1。
又，殼體HS具有階差面Hf12(或階差面Hf14)，該階差面在X方向位於複數之階差面Hf5(或階差面Hf7)中在最靠近階差面Hf8之位置的階差面Hf5(或階差面Hf7)與階差面Hf8之間，且在Z方向隔著接著材BD1與基板CS1之頂面CSt對向。又，基板CS1之頂面CSt與殼體HS之階差面Hf12(或階差面Hf14)的距離D6大於基板CS1之頂面CSt與殼體HS之階差面Hf5(或階差面Hf7)的距離D3(或距離D4)。又，在圖29所示之例中，階差面Hf12(或階差面Hf14)與階差面Hf8相連，距離D6為與距離D2相同之值。因而，可於具有圖18所示之邊HSe5(或邊HSe6)的複數之階差面中配置於最靠近短邊側之階差面Hf8的位置之階差面Hf12(或階差面Hf14)與基板CS1的頂面CSt之間配置充足之量的接著材BD1。
又，圖29所示之階差面Hf15(或階差面Hf16)設於沿著殼體HS之長邊而設的階差面之中間地點。換言之，階差面Hf15(或階差面Hf16)包含圖18所示之殼體HS的邊HSe5(或邊HSe6)之中點。此時，由於隔著邊HSe5(或邊HSe6)之中點於兩側配置凸狀部分，故易使基板CS1之姿勢穩定。
又，在圖29所示之例中，階差面Hf15(或階差面Hf16)之距離D7為與距離D1相同之值。因而，在Z方向，階差面Hf15(或階差面Hf16)位於圖12所示之半導體晶片SC1的表面SCt與背面SCb之間的高度。
＜變形例2＞ 又舉例而言，在上述實施形態中，就使用IGBT作為構成開關元件的電晶體Q1之例作了說明。然而，變形例亦可使用功率MOSFET作為變流電路之開關元件。功率MOSFET於構成電晶體之半導體元件內形成寄生二極體亦即內接二極體。此內接二極體發揮圖9所示之二極體(穩流二極體)FWD的功能。因此，若使用具有功率MOSFET之半導體晶片時，便於該半導體晶片之內部裝備內接二極體。因而，使用功率MOSFET時，1個開關元件只要使用1個半導體晶片即可。
又，使用功率MOSFET作為變流電路之開關元件時，在上述實施形態之說明中，可將記載為射極之部分置換為源極，將記載為集極之部分置換為汲極來應用。因此，省略重複之說明。
＜變形例3＞ 又，舉例而言，在上述實施形態，一例係記載了電子裝置EA1之各構成構件的尺寸例，除了在上述實施形態所說明之例外，可應用各種變形例。舉例而言，在上述實施形態，就例示圖11所示之貫穿孔THH的開口徑(圓形開口部之直徑)且開口徑大於殼體HS之邊HSe1與基板CS1之邊CSe1的距離之實施形態作了說明。又在上述實施形態，就從其中一貫穿孔THH之緣至基板CS1之邊CSe3、CSe4的最短距離小於貫穿孔THH之開口徑的實施態樣作了說明。從使電子裝置EA1之固定強度提高的觀點而言，宜使圖14所示的螺絲BOL之直徑大。因而，當使螺絲BOL之插入位置靠近基板CS1時，上述關係便易成立，基板CS1因而易損傷。不過，貫穿孔THH之開口徑小的電子裝置亦可適用在上述實施形態及變形例所說明之技術。
＜變形例4＞ 又，舉例而言，誠如上述，就各種變形例作了說明，可將在上述所說明之各變形例彼此組合來應用。
又，對在上述實施形態所說明之電子裝置及其製造方法擷取技術性思想時，可如下述呈現。
〔附註1〕 一種電子裝置之製造方法，包含下列製程： (a)準備第1基板，該第1基板搭載複數之半導體晶片，具有形成有由金屬構成之第1圖形的第1表面及形成有由金屬構成之第2圖形且為該第1表面之相反側的第1背面； (b)藉由接著材將盒體固定成包圍該第1基板之周緣部； (c)於該(b)製程後，將密封材填充於該盒體內而密封該複數之半導體晶片； (d)於該(c)製程後，在該第1基板之該第1背面與第2基板隔著熱傳導材對向之狀態下，將該盒體鎖緊固定於該第2基板； 在從該第1基板之該第1背面側觀看之平面視圖中，該盒體具有於第1方向延伸之第1長邊、於該第1方向延伸且位於該第1長邊之相反側的第2長邊、於該第1方向延伸且位於該第1長邊與該第2長邊之間的第3長邊、於該第1方向延伸且位於該第3長邊與該第2長邊之間的第4長邊、沿著與該第1方向交叉之第2方向延伸的第1短邊、於該第2方向延伸且位於該第1短邊之相反側的第2短邊、於該第2方向延伸且位於該第1短邊與該第2短邊之間的第3短邊、於該第2方向延伸且位於該第3短邊與該第2短邊之間的第4短邊， 該第1基板具有於該第1方向延伸且位於該第1長邊與該第3長邊之間的第5長邊、沿著該第5長邊延伸且位於該第2長邊與該第4長邊之間的第6長邊、沿著該第2方向延伸且位於該第1短邊與該第3短邊之間的第5短邊、沿著該第5短邊延伸且位於該第2短邊與該第4短邊之間的第6短邊， 該盒體具有在平面視圖中位於該第1短邊與該第1基板的該第5短邊之間的第1面、在從該第1基板之該第1表面及該第1背面中其中一面朝向另一面的方向亦即第3方向位於該第1面之相反側的第2面、在平面視圖中位於該第2短邊與該第1基板的該第6短邊之間的第3面、在該第3方向位於該第3面之相反側的第4面、在平面視圖中位於該第3長邊與該第5長邊之間且在該第3方向隔著該接著材與該第1基板的該第1表面對向之第5面、在平面視圖中位於該第3短邊與該第5短邊之間且在該第3方向隔著該接著材與該第1基板之該第1表面對向的第6面， 在該第1方向，於該第1短邊與該第3短邊之間形成從該第1面或該第2面中其中一面到達另一面且可在該(d)製程插入螺絲之第1孔， 在該第1方向，於該第2短邊與該第4短邊之間形成從該第3面或該第4面中其中一面到達另一面且可在該(d)製程插入螺絲之第2孔， 在該第3方向，該盒體之該第1面位於該第1基板之該第1表面與該第2圖形的背面之間的高度， 該第1基板之該第1表面與該盒體之該第6面的間隔大於該第1基板之該第1表面與該盒體之該第5面的間隔。
ADP‧‧‧陽極電極(陽極電極墊、表面電極)
BD1‧‧‧接著材(膠)
BD2‧‧‧熱傳導材(散熱膏)
BOL‧‧‧螺絲
BP1‧‧‧基板(安裝基板、基底板)
BPt‧‧‧頂面(面、主面、安裝面)
BW‧‧‧電線(導電性構件)
CAP‧‧‧電容元件
CDP‧‧‧陰極電極(陰極電極墊、背面電極)
CP‧‧‧集極電極(集極電極墊、背面電極)
CS1‧‧‧基板
CSb‧‧‧底面(背面、主面、面)
CSe1‧‧‧邊(長邊、基板邊)
CSe2‧‧‧邊(長邊、基板邊)
CSe3‧‧‧邊(短邊、基板邊)
CSe4‧‧‧邊(短邊、基板邊)
CSt‧‧‧頂面(面、表面、主面)
Css1‧‧‧側面(長側面)
Css2‧‧‧側面(長側面)
Css3‧‧‧側面(短側面)
Css4‧‧‧側面(短側面)
D1‧‧‧距離(間隔、拉開距離)
D2‧‧‧距離(間隔、拉開距離)
D3‧‧‧距離(間隔、拉開距離)
D4‧‧‧距離(間隔、拉開距離)
D5‧‧‧距離(間隔、拉開距離)
D6‧‧‧距離(間隔、拉開距離)
D7‧‧‧距離(間隔、拉開距離)
E‧‧‧直流電源
E1‧‧‧電位
E2‧‧‧電位
EA1‧‧‧電子裝置
EA2‧‧‧電子裝置
EA3‧‧‧電子裝置
EAH‧‧‧電子裝置
EF1‧‧‧外力
EP‧‧‧射極電極(射極電極墊、表面電極)
ER‧‧‧半導體區域
FLG‧‧‧凸緣部(部分)
FWD‧‧‧二極體(穩流二極體)
GC‧‧‧閘極控制電路
GE‧‧‧閘極電極
GOX‧‧‧閘極絕緣膜
GP‧‧‧閘極電極(閘極電極墊、表面電極)
Hf1‧‧‧底面(面、被安裝面)
Hf2‧‧‧頂面(面、螺絲插入面、凸緣部頂面)
Hf3‧‧‧底面(面、被安裝面)
Hf4‧‧‧頂面(面、螺絲插入面、凸緣部頂面)
Hf5‧‧‧階差面(面、基板保持面)
Hf6‧‧‧階差面(面、基板保持面)
Hf7‧‧‧階差面(面、基板保持面)
Hf8‧‧‧階差面(面、基板保持面)
Hf9‧‧‧底面(面、被安裝面)
Hf10‧‧‧底面(面、被安裝面)
Hf11‧‧‧階差面(面、基板保持面)
Hf12‧‧‧階差面(面、基板保持面)
Hf13‧‧‧階差面(面、基板保持面)
Hf14‧‧‧階差面(面、基板保持面)
Hf15‧‧‧階差面(面、基板保持面)
Hf16‧‧‧階差面(面、基板保持面)
HS‧‧‧殼體(盒體、外殼)
HSb‧‧‧底面(面、被安裝面)
HSe1‧‧‧邊(長邊、殼體邊)
HSe2‧‧‧邊(長邊、殼體邊)
HSe3‧‧‧邊(短邊、殼體邊)
HSe4‧‧‧邊(短邊、殼體邊)
HSe5‧‧‧邊(長邊、殼體邊)
HSe6‧‧‧邊(長邊、殼體邊)
HSe7‧‧‧邊(短邊、殼體邊)
HSe8‧‧‧邊(短邊、殼體邊)
HSF‧‧‧支撐部(框架)
HSi1‧‧‧內側面
HSi2‧‧‧內側面
HSi3‧‧‧內側面
HSi4‧‧‧內側面
HST‧‧‧蓋部(蓋材、蓋構件、蓋)
HT‧‧‧高端端子(正電位端子)
INV‧‧‧變流電路
LD‧‧‧端子
LG1‧‧‧橋臂
LG2‧‧‧橋臂
LG3‧‧‧橋臂
LT‧‧‧低端端子(負電位端子)
MG‧‧‧密封材(凝膠狀絕緣材)
MP‧‧‧金屬圖形(由金屬構成之圖形、金屬膜、圖形)
MPB‧‧‧金屬圖形(由金屬構成之圖形、金屬膜、圖形)
MPH‧‧‧金屬圖形(由金屬構成之圖形、金屬膜、圖形)
MPT‧‧‧金屬圖形(由金屬構成之圖形、金屬膜、圖形)
MPU‧‧‧金屬圖形(由金屬構成之圖形、金屬膜、圖形)
MPV‧‧‧金屬圖形(由金屬構成之圖形、金屬膜、圖形)
MPW‧‧‧金屬圖形(由金屬構成之圖形、金屬膜、圖形)
MPb‧‧‧底面(背面)
MPt‧‧‧頂面(表面)
MT‧‧‧3相感應馬達
NR1‧‧‧半導體區域
NR2‧‧‧半導體區域
NR3‧‧‧半導體區域
NR4‧‧‧半導體區域
P1‧‧‧距離(間隔、拉開距離)
P2‧‧‧距離(間隔、拉開距離)
P3‧‧‧距離(間隔、拉開距離)
P4‧‧‧距離(間隔、拉開距離)
PKT‧‧‧收容部(部分)
PR1‧‧‧半導體區域
PR2‧‧‧半導體區域
PR3‧‧‧半導體區域
PR4‧‧‧半導體區域
Q1‧‧‧電晶體
RT‧‧‧轉子
SC1‧‧‧半導體晶片
SC2‧‧‧半導體晶片
SCH‧‧‧半導體晶片
SCL‧‧‧半導體晶片
SCb‧‧‧背面(面、底面、主面)
SCt‧‧‧表面(面、頂面、主面)
SD‧‧‧導電性接著材(固晶材、導電性構件、連接構件、接合材)
STG‧‧‧支撐台
SW1‧‧‧開關
SW2‧‧‧開關
SW3‧‧‧開關
SW4‧‧‧開關
SW5‧‧‧開關
SW6‧‧‧開關
THH‧‧‧貫穿孔(孔、螺孔、螺絲插入孔)
TR‧‧‧溝槽
TU‧‧‧輸出端子
TV‧‧‧輸出端子
TW‧‧‧輸出端子
U‧‧‧點
V‧‧‧點
VL1‧‧‧假想線(中心線)
W‧‧‧點
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
圖1係於直流電源與3相感應馬達之間配置有3相變流電路的電路圖。 圖2係說明3相變流電路之動作的隨時間變化圖。 圖3係顯示包含一實施形態之變流電路及3相感應馬達之馬達電路的結構之電路圖。 圖4係顯示形成有圖3之電晶體的半導體晶片之表面側的形狀之平面圖。 圖5係顯示圖4之半導體晶片的背面之平面圖。 圖6係顯示圖4及圖5所示之半導體晶片具有的電晶體之構造例的截面圖。 圖7係顯示形成有圖3所示之二極體的半導體晶片之表面側的形狀之平面圖。 圖8係顯示圖7所示之半導體晶片的背面之平面圖。 圖9係顯示圖7及圖8所示之半導體晶片具有的二極體之構造例的截面圖。 圖10係顯示圖3所示之電子裝置的外觀之立體圖。 圖11係顯示圖10所示之電子裝置的背面側之平面圖。 圖12係沿著圖11之A-A線的截面圖。 圖13係顯示圖11所示之基板的頂面側之佈置的平面圖。 圖14係顯示將圖10所示之電子裝置接著於安裝基板上後將之鎖緊固定的狀態之截面圖。 圖15係顯示將圖14之檢討例的電子裝置接著於安裝基板上後將之鎖緊固定的狀態之截面圖。 圖16係顯示於圖14放大顯示之接著材變形前的狀態之放大截面圖。 圖17係顯示位於圖16所示之凸緣部相反側的凸緣部之接著材周邊的放大截面圖。 圖18係顯示圖11所示之殼體的底面側之平面圖。 圖19係在沿著圖18之A-A線的截面將階差面之周邊放大顯示的放大截面圖。 圖20係在沿著圖18之A-A線的截面將位於圖19所示之階差面相反側的階差面周邊放大顯示之放大截面圖。 圖21係顯示在沿著圖18之B-B線的截面中階差面與基板之關係的放大截面圖。 圖22係顯示圖10所示之電子裝置的組裝流程之說明圖。 圖23係在圖22所示之基板準備製程準備的基板之截面圖。 圖24係顯示於圖23所示之基板上搭載有複數之半導體晶片的狀態之截面圖。 圖25係顯示於圖24所示之半導體晶片連接電線後的狀態之截面圖。 圖26係顯示於圖25所示之基板上搭載有複數之端子的狀態之截面圖。 圖27係示意顯示將殼體裝設於圖26所示之基板的製程之截面圖。 圖28係顯示圖21之變形例的放大截面圖。 圖29係顯示圖21之另一變形例的放大截面圖。

Claims (20)

  1. 一種電子裝置，包含： 基板，具有形成有由金屬構成之第1圖形的第1表面、及位於該第1表面之相反側且形成有由金屬構成之第2圖形的第1背面； 複數之半導體晶片，搭載於該第1圖形之第2表面上； 盒體，藉由接著材固定於該基板之該第1表面；及 密封材，將該基板之該第1表面與該複數之半導體晶片密封； 該基板之該第2圖形具有朝向與該基板的該第1背面相同側的第2背面； 在平面視圖中，該盒體具有於第1方向延伸之第1長邊、於該第1方向延伸且位於該第1長邊之相反側的第2長邊、於該第1方向延伸且位於該第1長邊與該第2長邊之間的第3長邊、於該第1方向延伸且位於該第3長邊與該第2長邊之間的第4長邊、沿著與該第1方向交叉之第2方向延伸的第1短邊、於該第2方向延伸且位於該第1短邊之相反側的第2短邊、於該第2方向延伸且位於該第1短邊與該第2短邊之間的第3短邊、於該第2方向延伸且位於該第3短邊與該第2短邊之間的第4短邊， 該基板具有於該第1方向延伸且位於該第1長邊與該第3長邊之間的第5長邊、沿著該第5長邊延伸且位於該第2長邊與該第4長邊之間的第6長邊、沿著該第2方向延伸且位於該第1短邊與該第3短邊之間的第5短邊、沿著該第5短邊延伸且位於該第2短邊與該第4短邊之間的第6短邊， 該盒體具有在平面視圖中位於該第1短邊與該基板的該第5短邊之間的第1面、在從該基板之該第1表面及該第1背面中其中一面朝向另一面的方向亦即第3方向位於該第1面之相反側的第2面、在平面視圖中位於該第2短邊與該基板的該第6短邊之間的第3面、在該第3方向位於該第3面之相反側的第4面、在平面視圖中位於該第3長邊與該第5長邊之間且在該第3方向隔著該接著材與該基板的該第1表面對向之第5面、在平面視圖中位於該第3短邊與該第5短邊之間且在該第3方向隔著該接著材與該基板之該第1表面對向的第6面， 在該第1方向，於該第1短邊與該第3短邊之間，形成從該第1面或該第2面中其中一面到達另一面之第1孔， 在該第1方向，於該第2短邊與該第4短邊之間，形成從該第3面或該第4面中其中一面到達另一面之第2孔， 在該第3方向，該盒體之該第1面位於該基板之該第1表面與該第2圖形的該第2背面之間的高度， 該基板之該第1表面與該盒體之該第6面的間隔大於該基板之該第1表面與該盒體之該第5面的間隔。
  2. 如申請專利範圍第1項之電子裝置，其中， 在該第3方向，該基板之該第1表面與該盒體之該第6面的間隔大於搭載該半導體晶片之該第1圖形的厚度。
  3. 如申請專利範圍第1項之電子裝置，其中， 該基板之該第1表面與該盒體之該第5面的間隔小於該基板之厚度。
  4. 如申請專利範圍第1項之電子裝置，其中， 該複數之半導體晶片分別具有第3表面、及位於該第3表面之相反側且與該第1圖形之該第2表面對向的第3背面， 在該第3方向，該盒體之該第6面位於該半導體晶片之該第3表面與該第3背面之間的高度。
  5. 如申請專利範圍第1項之電子裝置，其中， 該第1孔之直徑大於從該盒體之該第1長邊至該基板之該第5長邊為止的長度。
  6. 如申請專利範圍第1項之電子裝置，其中， 從該第1孔之緣至該基板之該第5短邊為止的最短矩離小於該第1孔之直徑。
  7. 如申請專利範圍第1項之電子裝置，其中， 該盒體具有在該第1方向位於該第5面與該第6面之間，且在該第3方向隔著該接著材與該基板之該第1表面對向的第7面， 該基板之該第1表面與該盒體之該第7面的間隔，大於該基板之該第1表面與該盒體之該第5面的間隔。
  8. 如申請專利範圍第7項之電子裝置，其中， 該盒體具有在該第1方向位於該第4短邊與該第6短邊之間且在該第3方向隔著該接著材與該基板之該第1表面對向的第8面、及在該第1方向位於該第5面與該第8面之間且在該第3方向隔著該接著材與該基板之該第1表面對向的第9面， 該基板之該第1表面與該盒體之該第8面的間隔，大於該基板之該第1表面與該盒體之該第5面的間隔， 該基板之該第1表面與該盒體之該第7面的間隔，大於該基板之該第1表面與該盒體之該第5面的間隔。
  9. 如申請專利範圍第1項之電子裝置，其中， 該盒體具有在該第2方向位於該第5面與該第6面之間，且在該第3方向隔著該接著材與該基板之該第1表面對向的第7面， 該第7面係於該第2方向延伸成連接該第5面與該第6面的曲面。
  10. 如申請專利範圍第9項之電子裝置，其中， 該盒體具有在該第1方向位於該第4短邊與該第6短邊之間且在該第3方向隔著該接著材與該基板之該第1表面對向的第8面、及在該第2方向位於該第5面與該第8面之間且在該第3方向隔著該接著材與該基板之該第1表面對向的第9面， 該基板之該第1表面與該盒體之該第8面的間隔，大於該基板之該第1表面與該盒體之該第5面的間隔， 該第9面係於該第2方向延伸成連接該第5面與該第8面之曲面。
  11. 如申請專利範圍第7項之電子裝置，其中， 該第5面包含該盒體之該第3長邊的中點。
  12. 如申請專利範圍第1項之電子裝置，其中， 該盒體具有： 複數之該第5面，在該第2方向位於該第3長邊與該第5長邊之間且在該第3方向隔著該接著材與該基板之該第1表面對向；及第10面，配置成被夾在複數的該第5面之間， 該基板之該第1表面與該盒體之該第10面的間隔，大於該基板之該第1表面與該盒體之複數的該第5面各面之間隔。
  13. 如申請專利範圍第12項之電子裝置，其中， 該盒體具有第7面，該第7面在該第2方向位在複數之該第5面中之最靠近該第6面之位置的該第5面與該第6面之間，且在該第3方向隔著該接著材與該基板之該第1表面對向， 該基板之該第1表面與該盒體之該第7面的間隔，大於該基板之該第1表面與該盒體之該第5面的間隔。
  14. 如申請專利範圍第12項之電子裝置，其中， 該第10面包含該盒體之該第3長邊的中點。
  15. 如申請專利範圍第12項之電子裝置，其中， 該複數之半導體晶片分別具有第3表面、及位在該第3表面之相反側的第3背面且與該第1圖形之該第2表面相對的第3背面， 在該第3方向，該盒體之該第10面位於該半導體晶片之該第3表面與該第3背面之間的高度。
  16. 如申請專利範圍第1項之電子裝置，其中， 在從該基板之該第1背面側觀看的平面視圖中，連結該第1孔之中心點與該第2孔之中心點的第1假想線通過該基板之該第1背面的中心點。
  17. 如申請專利範圍第1項之電子裝置，其中， 在從該基板之該第1背面側觀看的平面視圖中，在該基板之該第3短邊與該盒體的該第1面之間的間隙，露出該接著材之一部分， 該基板之該第1表面與該盒體之該第6面的間隔，大於該接著材之一部分露出的該間隙之間隔。
  18. 如申請專利範圍第1項之電子裝置，其中， 該盒體具有第8面，該8面在該第1方向位於該第4短邊與該基板的該第6短邊之間，且在該第3方向隔著該接著材與該基板之該第1表面對向， 該基板之該第1表面與該盒體之該第8面的間隔，大於該基板之該第1表面與該盒體之該第5面的間隔。
  19. 如申請專利範圍第1項之電子裝置，其中， 該盒體具有第11面，該第11面在該第2方向位於該第4長邊與該基板的該第6長邊之間，且在該第3方向隔著該接著材與該基板之該第1表面對向， 該基板之該第1表面與該盒體之該第6面的間隔，大於該基板之該第1表面與該盒體之該第11面的間隔。
  20. 一種電子裝置，包含： 基板，具有形成有由金屬構成之第1圖形的第1表面、位於該第1表面之相反側且形成有由金屬構成之第2圖形的第1背面、及位於該第1表面與該第1背面之間的複數之側面； 複數之半導體晶片，搭載於該第1圖形之第2表面上； 盒體，藉由接著材固定於該基板之該第1表面；及 密封材，將該基板之該第1表面與該複數之半導體晶片密封； 該基板之該第2圖形具有朝向與該基板之該第1背面相同側的第2背面； 在從該基板之該第1背面側觀看的平面視圖中，該盒體具有於第1方向延伸之第1長邊、於該第1方向延伸且位於該第1長邊之相反側的第2長邊、於該第1方向延伸且位於該第1長邊與該第2長邊之間的第3長邊、於該第1方向延伸且位於該第3長邊與該第2長邊之間的第4長邊、沿著與該第1方向交叉之第2方向延伸的第1短邊、於該第2方向延伸且位於該第1短邊之相反側的第2短邊、於該第2方向延伸且位於該第1短邊與該第2短邊之間的第3短邊、於該第2方向延伸且位於該第3短邊與該第2短邊之間的第4短邊， 該基板具有於該第1方向延伸且位於該第1長邊與該第3長邊之間的第5長邊、沿著該第5長邊延伸且位於該第2長邊與該第4長邊之間的第6長邊、沿著該第2方向延伸且位於該第1短邊與該第3短邊之間的第5短邊、沿著該第5短邊延伸且位於該第2短邊與該第4短邊之間的第6短邊， 該盒體具有在平面視圖中位於該第1短邊與該基板的該第5短邊之間的第1面、在從該基板之該第1表面及該第1背面中之其中一面朝向另一面的方向亦即第3方向位於該第1面之相反側的第2面、在平面視圖中位於該第2短邊與該基板的該第6短邊之間的第3面、在該第3方向位於該第3面之相反側的第4面、在平面視圖中位於該第3長邊與該第5長邊之間且在該第3方向隔著該接著材與該基板的該第1表面對向之第5面、在平面視圖中位於該第3短邊與該第5短邊之間且在該第3方向隔著該接著材與該基板之該第1表面對向的第6面、與該第6面及該第1面交叉且與該第6面及該第1面相連之第1側面， 在該第1方向，於該第1短邊與該第3短邊之間形成從該第1面或該第2面中之其中一面到達另一面之第1孔， 在該第1方向，於該第2短邊與該第4短邊之間形成從該第3面或該第4面中之其中一面到達另一面之第2孔， 在該第3方向，該盒體之該第1側面與該基板之複數的面中之第2側面相互對向， 從該基板之該第1表面至該盒體之該第6面為止的高度，大於從該基板之該第1表面至該盒體之該第5面為止的高度。
TW106135624A 2016-10-31 2017-10-18 電子裝置 TW201834192A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-213676 2016-10-31
JP2016213676A JP6673803B2 (ja) 2016-10-31 2016-10-31 電子装置

Publications (1)

Publication Number Publication Date
TW201834192A true TW201834192A (zh) 2018-09-16

Family

ID=60201334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135624A TW201834192A (zh) 2016-10-31 2017-10-18 電子裝置

Country Status (6)

Country Link
US (2) US10050007B2 (zh)
EP (1) EP3316291A1 (zh)
JP (1) JP6673803B2 (zh)
CN (2) CN207503955U (zh)
HK (1) HK1252139A1 (zh)
TW (1) TW201834192A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673803B2 (ja) * 2016-10-31 2020-03-25 ルネサスエレクトロニクス株式会社 電子装置
US11107962B2 (en) * 2018-12-18 2021-08-31 Soulnano Limited UV LED array with power interconnect and heat sink
JP2022044549A (ja) * 2020-09-07 2022-03-17 ロバート ボッシュ （オーストラリア） ピーティーワイ リミテッド 整流素子のパッケージング方法および整流素子
US11678468B2 (en) * 2020-09-24 2023-06-13 Dana Tm4 Inc. High density power module
CN115101512B (zh) * 2022-06-16 2023-06-27 宁波芯健半导体有限公司 一种晶圆级mpw芯片封装结构及封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3225457B2 (ja) * 1995-02-28 2001-11-05 株式会社日立製作所 半導体装置
JP5362624B2 (ja) * 2010-03-09 2013-12-11 株式会社三社電機製作所 パワー半導体モジュール
JP5634621B2 (ja) * 2011-11-30 2014-12-03 三菱電機株式会社 半導体装置、及び車載用電力変換装置
JP2015122453A (ja) * 2013-12-25 2015-07-02 ダイキン工業株式会社 パワーモジュール
CN104810328B (zh) * 2014-01-28 2018-07-06 台达电子企业管理（上海）有限公司 封装外壳及具有该封装外壳的功率模块
JP6673803B2 (ja) * 2016-10-31 2020-03-25 ルネサスエレクトロニクス株式会社 電子装置

Also Published As

Publication number Publication date
CN108022885A (zh) 2018-05-11
CN207503955U (zh) 2018-06-15
US10177110B2 (en) 2019-01-08
US20180122767A1 (en) 2018-05-03
JP6673803B2 (ja) 2020-03-25
HK1252139A1 (zh) 2019-05-17
US20180337158A1 (en) 2018-11-22
EP3316291A1 (en) 2018-05-02
JP2018074047A (ja) 2018-05-10
US10050007B2 (en) 2018-08-14

Similar Documents

Publication Publication Date Title
US10778113B2 (en) Intelligent power module, electric vehicle, and hybrid car
TW201834192A (zh) 電子裝置
US10056309B2 (en) Electronic device
US20170092596A1 (en) Power module and fabrication method for the same
CN105470226B (zh) 半导体器件
JP2023059971A (ja) インテリジェントパワーモジュール、および電気自動車またはハイブリッドカー
CN105470248B (zh) 半导体器件
US9721875B2 (en) Power module and fabrication method for the same
TWI753996B (zh) 電子裝置
US9673128B2 (en) Power module and fabrication method for the same
WO2012051704A1 (en) A power module for converting dc to ac
KR20150058015A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JP6560407B2 (ja) 半導体装置
JP6574019B2 (ja) 半導体装置
JP2024072092A (ja) 半導体モジュール及び半導体装置
CN114823575A (zh) 一种灌胶型碳化硅智能功率模组