JP2022044549A - 整流素子のパッケージング方法および整流素子 - Google Patents

整流素子のパッケージング方法および整流素子 Download PDF

Info

Publication number
JP2022044549A
JP2022044549A JP2021100396A JP2021100396A JP2022044549A JP 2022044549 A JP2022044549 A JP 2022044549A JP 2021100396 A JP2021100396 A JP 2021100396A JP 2021100396 A JP2021100396 A JP 2021100396A JP 2022044549 A JP2022044549 A JP 2022044549A
Authority
JP
Japan
Prior art keywords
rectifying element
terminal
semiconductor die
element according
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021100396A
Other languages
English (en)
Inventor
ベマル ラジャ マニカム，
Raja Manikam Vemal
ダミール クルジュキジェビック，
Kljukijevic Damir
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch Australia Pty Ltd
Original Assignee
Robert Bosch Australia Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2020903195A external-priority patent/AU2020903195A0/en
Application filed by Robert Bosch Australia Pty Ltd filed Critical Robert Bosch Australia Pty Ltd
Publication of JP2022044549A publication Critical patent/JP2022044549A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】熱サイクルなどを通じて時間の経過とともに壊れやすいはんだ接合部を弱めることによって電気的性能及び機械的性能が熱で劣化することを防止する整流素子を提供する。【解決手段】半導体ダイ２０５と、第１の端子２４０及び第２の端子２４５と、を含む整流素子２００であって、第１の端子２４０に接続されたソース端子２３０を有するパワートランジスタ２１０を含む。トランジスタのドレイン端子２３５は、整流素子２００の第２の端子２４５に接続される。ゲート制御回路２１５は、第１の端子２４０と第２の端子２４５との間の電圧及び電流の少なくとも一方に関する少なくとも１つのパラメータに基づいて、パワートランジスタ２１０のゲート２４０におけるゲート電圧を制御する。モノリシック構造を形成する半導体ダイ２０５において、パワートランジスタ２１０、ゲート制御回路２１５及びコンデンサ構造が配置される。【選択図】図２

Description

[0001]本発明は、半導体に関し、より詳細には、半導体構造およびその使用方法に関する。
[0002]整流ダイオードは、広く使用されている半導体素子である。整流ダイオードは、一般に、電流を一方向のみに流す２リード半導体である。整流ダイオードは、多くの場合、ｎ型半導体材料とｐ型半導体材料とを接合することによって形成される。整流ダイオードは、車両用のオルタネータを含む電源において不可欠な構成要素であり、そこで整流ダイオードは、交流（ＡＣ）電圧を直流（ＤＣ）電圧に変換するために使用される。
[0003]車両用の公知のオルタネータにおいて、オルタネータと関連付けられた全波整流器は、オルタネータのかなりの部分を占める可能性がある（整流ダイオードは、多くの場合、パッケージされ、次いで、オルタネータのアセンブリの一部を形成する整流板上に組み立てられる）。これは、整流器の構成要素の構造と十分な大きさの冷却面を有する必要性との両方のためである。冷却は、車両のオルタネータ（および他の電源）においては、熱サイクルなどを通じて時間の経過とともに壊れやすいはんだ接合部を弱めることによって整流ダイオードの電気的性能および機械的性能が熱で劣化する可能性があるため、十分に重要な問題である。
[0004]典型的な先行技術の整流器は、後で配線されて全波整流器を形成する、個別に実装されパッケージされた整流ダイオードを利用する。各ダイオードの典型的な実装は、半導体ダイオードチップおよびその他の構成要素が外部接続部にはんだ付けされる略カップ形状の金属ハウジングである、「缶」である。缶の開放端部は、外部接続部が缶から延出するように封止され、この外部接続部は、「ヘッドワイヤ」と呼ばれることが多く、接続部およびはんだ接合部の熱伝導率および電気伝導率を低下させ得る機械的応力および熱機械的負荷を受けやすい可能性がある。缶内には、ヘッドワイヤの一定量の伸縮を許容する内部空間がある。
[0005]上記の問題のうちの１つまたは複数を改善または少なくとも軽減する整流ダイオードを提供すること、または代替案を提供することが望ましいであろう。
[0006]また、公知の整流素子の１つまたは複数の欠点または不都合点を改善または克服する整流ダイオードを提供することも望ましいであろう。
[0007]また、製造が容易であり、容易に冷却され、強固なはんだ接合部を有する簡素なモノリシック整流器構造を提供することも望ましいであろう。
[0008]先行技術として与えられる特許文献またはその他の事項への本明細書における言及は、該文献もしくは事項が公知であったこと、または該文献もしくは事項が含む情報が特許請求項のいずれかの優先日の時点での一般常識の一部であったことの承認または示唆とみなされるべきではない。
[0009]本発明の一態様によれば、互いに反対側にある第１および第２の面を有する半導体ダイと、第１の端子および第２の端子と、整流素子の第１の端子または第２の端子の一方に接続されたソース端子、整流素子の第１の端子または第２の端子の他方に接続されたドレイン端子、およびゲートを有するパワートランジスタと、第１の端子と第２の端子との間の電圧および電流の少なくとも一方に関する少なくとも１つのパラメータに基づいて、パワートランジスタのゲートにおけるゲート電圧を制御するように動作可能であるゲート制御回路と、コンデンサ構造と、を備え、パワートランジスタ、ゲート制御回路、およびコンデンサ構造が、モノリシック構造を形成する半導体ダイ内に配置され、互いに反対側にある第１および第２の面が少なくとも部分的に金属化されている、整流素子が提供される。有利には、モノリシック構成は、例えば、構造の簡素化およびコスト削減をもたらし得る。
[0010]１つまたは複数の実施形態では、互いに反対側にある第１および第２の面の少なくとも一方は、はんだ付け可能表面である。はんだ付け可能表面は、その上に外部接続部を受け、半導体ダイの上面または底面の一部分を形成するように構成された接続箇所であり得る。
[0011]１つまたは複数の実施形態では、互いに反対側にある第１および第２の面は銅（Ｃｕ）表面である。Ｃｕ表面は、はんだ付け時の金属間化合物の形成を低減するためにＣｕ表面の少なくとも一部に堆積されたニッケル（Ｎｉ）拡散バリアを含み得る。有利には、本発明のこの特定の形態では、はんだ中のスズ（Ｓｎ）が銅基板または銅層と反応するリフロー中に起こり得る金属間化合物の形成が低減され得る。Ｃｕ基板上のＳｎに富むはんだでは、はんだ／基板界面に最終的なディウェッティングにつながるＣｕ６Ｓｎ５（η）またはＣｕ３Ｓｎ（ε）金属間層が形成される可能性があり、これは（界面金属間化合物層が亀裂発生および破壊および他の機械的特性の低下を起こしやすいため）はんだ接合部不良をもたらす可能性がある。
[0012]１つまたは複数の実施形態では、互いに反対側にある第１および第２の面の少なくとも一方は、Ａｇ、Ａｕ、Ａｌ、およびそれらの合金からなる群から選択される。
[0013]１つまたは複数の実施形態では、Ｃｕ表面は、はんだ付け時の金属間化合物の形成を低減するためにその上に配置された金属メッシュをさらに含み得る。他の実装形態では、メッシュは、高い熱安定性を有するポリマーなどの高融点非金属材料を含み得る。有利には、メッシュの組込みはまた、機械的負荷および熱機械的負荷に対してはんだを安定させ、接合部の熱伝導率を高め得る。はんだを安定させることにより、製造中のヘッドワイヤの傾きを低減させ、「はんだウェッジ」の形成を回避することもできる。加えて、はんだのクリープが遅くなる可能性もあり、それによってぬれが向上する。
[0014]１つまたは複数の実施形態では、Ｃｕ表面は、はんだ付け時に金属間化合物およびはんだにおいて形成され得る亀裂の伝播を防止するためにテクスチャー加工され得る。有利には、テクスチャー加工表面または粗い表面は、界面に沿ったせん断に対する抵抗の減少により、はんだ接合部の機械的特性を改善し得る。テクスチャー加工は、冷間圧延、化学エッチング、銅ナノ粒子の堆積などによって達成され得る。
[0015]１つまたは複数の実施形態では、Ｃｕ表面は、はんだフローを制御するためにパターニングされた複数の構造を含み得る。複数の構造は、Ｃｕ表面上に配置された金属バンプまたはポリマーバンプを含み得る。それらの構造は、はんだ接合ラインと同様の高さになるように寸法決めされ、格子状パターンに配置され得るか、またはＣｕ表面上にランダムまたは疑似ランダムに配置され得る。
[0016]１つまたは複数の実施形態では、半導体ダイは、ソケットおよびヘッドワイヤを有する２端子プレスフィットパッケージにパッキングされるようになっていてもよい。２端子プレスフィットパッケージは車両のオルタネータに一般的に使用される。
[0017]１つまたは複数の実施形態では、半導体ダイは、ソケットとヘッドワイヤとの間にはんだ付けされる。
[0018]１つまたは複数の実施形態では、半導体ダイは、金属粒子を含有するはんだを用いてソケットとヘッドワイヤとの間にはんだ付けされ得る。金属粒子は、はんだ付け時の互いに反対側にある第１および第２の面の少なくとも一方における金属間化合物の形成を低減するのに役立ち得る。金属間化合物の形成を低減するだけでなく、粒子は、はんだ接合部の機械的補強にも役立ち得る。
[0019]１つまたは複数の実施形態では、金属粒子は、Ｎｉ、Ａｇ、Ｃｕ、希土類金属、またはそれらの組合せを含み得る。しかしながら、Ｆｅ２Ｏ３粒子、ＴｉＯ２粒子、およびＳｉＣ粒子またはグラフェンフレークなどの他の粒子も機械的補強を提供するために使用され得ることが理解されよう。粒子の適切な直径は、４０～１００ミクロン程度であり得る。
[0020]１つまたは複数の実施形態では、半導体ダイは、ソース端子がソケットに面するようにソケットとヘッドワイヤとの間に配置され得る。
[0021]１つまたは複数の実施形態では、半導体ダイは、ドレイン端子がソケットに面するようにソケットとヘッドワイヤとの間に配置され得る。
[0022]１つまたは複数の実施形態では、半導体ダイは、平面視されたときに略長方形形状のものであり得る。本発明の他の形態では、六角形、正方形、円形、ならびに半導体ダイの特定の点へのまたは特定の点からの力を制御するように、例えば、層と層の上に支持された外部接続部との間の界面力を低減するように、ダイシングされ得る任意の形状を含む、他の形状が可能である。
[0023]１つまたは複数の実施形態では、半導体ダイは、シリコーン、炭化ケイ素、ヒ化ガリウム、窒化ガリウム、またはそれらの組合せを含み得る。本発明の他の形態では、半導体基板またはウェーハは、例えば、シリコン系半導体基板、または炭化ケイ素系半導体基板、またはヒ化ガリウム系半導体基板、または窒化ガリウム系半導体基板であり得る。
[0024]１つまたは複数の実施形態では、半導体ダイは、電子用成形材料を用いて２端子プレスフィットパッケージにパッキングされ得る。成形材料は、プラスチック材料、例えばアクリルやエポキシド系のプラスチック材料を含み得る。半導体ダイは、成形材料とチップとの間のより良好な接着をもたらすために、成形材料、例えばガラスエポキシ材料でオーバーモールドされ得る。
[0025]１つまたは複数の実施形態では、半導体ダイは、エポキシ樹脂および硬化剤を含むエポキシ組成物を用いて２端子プレスフィットパッケージにパッキングされ得る。
[0026]次に本発明を、添付の図面を参照してさらに詳細に説明する。図面の詳細は、本発明の前述の説明の一般性に優先するものではないことを理解されたい。
整流素子の断面図である。 整流素子の概略図である。 図３ａは、半導体ダイの断面図であり、図３ｂは、半導体ダイの平面図であり、図３ｃは、半導体ダイの平面図である。 金属メッシュによるはんだ接合部の機械的補強を有する半導体ダイの断面図である。 ナノサイズ材料によるはんだ接合部の機械的補強を有する半導体ダイの断面図である。 図６ａは、バンプまたは隆起部によるはんだ接合部の機械的補強を有する半導体ダイの等角図であり、図６ｂは、バンプまたは隆起部によるはんだ接合部の機械的補強を有する半導体ダイの平面図である。 図７ａは、表面テクスチャー加工によるはんだ接合部の機械的補強を有する半導体ダイの断面図であり、図７ｂは、表面テクスチャー加工によるはんだ接合部の機械的補強を有する半導体ダイの拡大平面図である。
[0038]本発明は、プレスフィットパッケージングにおけるパッケージングに適しており、本発明をその例示的であるが非限定的な用途に関して説明することが好都合であろう。
[0039]最初に図１を参照すると、本発明による方法によって製造することができるプレスフィット整流ダイオードの一実施形態が図示されている。このプレスフィット整流ダイオード１００は、例えば、車両のオルタネータシステムにおいて整流板の対応する凹部に押し込むことができる、ローレット加工１１０が設けられたソケット１０５を有する。ベース１１５は、同時に、整流ダイオードの整流板への永続的な熱的接続および電気的接続を前提としている。ベース１１５は、モノリシック半導体ダイ１２０がはんだ接合部１２５、１３０によって固定される固定領域を有する。
[0040]はんだ１２５と半導体ダイ１２０との間には、金属化された接合層１３５が設けられている。はんだ１３０と半導体ダイ１２０との間にも、金属化された接合層１４０が設けられている。金属化された接合層１３５および１４０は、真空蒸着などによって半導体ダイ１２０の両側に配置され得、当業者であれば、記載の機能を提供するための適切な導電性材料、例えば、銅（Ｃｕ）、銅合金、鉄－ニッケル合金（例えば、いわゆる「合金４２」）、アルミニウム（Ａｌ）、銀（Ａｇ）、貴金属、パラジウム（Ｐｄ）、金（Ａｕ）などを認めるであろう。金属化された接合層１３５および１４０は、異なる材料または同じ材料であり得る。すなわち、モノリシック半導体ダイ１２０の互いに反対側にある第１および第２の面は各々銅であり得るか、または例えば、一方の面が銅であり、他方の面がアルミニウムであり得るか、またはそれらの任意の組合せであり得る。
[0041]１つまたは複数の実施形態では、第１の端子１４５および第２の端子１５０は各々、それぞれのはんだ接合部１２５、１３０にはんだ付けされる。１つまたは複数の実施形態では、第１の端子１４５または第２の端子１５０は、プレスフィットパッケージのソケット１０５（もしくは「缶」）または「ヘッドワイヤ」を備え得ることが理解されよう。
[0042]１つまたは複数の実施形態では、モノリシック半導体ダイ１２０は、電子用成形材料を用いて、またはエポキシ樹脂および硬化剤を含むエポキシ組成物１５５を用いて、２端子プレスフィットパッケージにパッキングされる。電子用成形材料またはエポキシ組成物は、機械的応力緩衝材として設けられ得る。
[0043]図２を参照すると、整流素子２００の一実施形態が図示されている。
[0044]整流素子２００は、第１の対向面２２０および第２の対向面２２５を有するモノリシック半導体ダイ２０５上に形成されたパワートランジスタ２１０とゲート制御回路２１５とを含む。パワートランジスタ２１０は、ソース端子２３０と、ドレイン端子２３５と、ゲート端子２４０とを含む。１つまたは複数の実施形態では、ゲート端子２４０は外部端子ではない。整流素子２００の第１の端子２４０（またはバイアスに応じた入力）は、パワートランジスタ２１０のソース端子２３０に結合されている。整流素子２００の第２の端子２４５（またはバイアスに応じた出力）は、パワートランジスタ２１０のドレイン端子２４５に結合されている。整流素子２００のゲート端子２４０は、ゲート制御回路２１５に結合されている。結合は、図示のように、外部接合なしで半導体ダイ２０５の金属層２５０内にあり得る。
[0045]第１の端子２４０と第２の端子２４５との間の電圧および電流の少なくとも一方に関する少なくとも１つのパラメータに基づいてパワートランジスタ２１０のゲート端子２４０のゲート電圧を制御するように動作可能なゲート制御回路２１５。理解されるように、第１の端子２４０および第２の端子２４５は、整流素子２００のバイアスに応じて「入力」または「出力」とみなされ得る。また理解されるように、ソース端子２３０、ドレイン端子２３５、およびゲート端子２４０という用語は、それぞれ、エミッタ、コレクタ、およびベースとも呼ばれ得る。
[0046]有利には、パワートランジスタのゲートを制御するためのゲート制御回路とパワートランジスタとを共通の半導体ダイ上に形成することにより、整流素子を動作させるためのさらなる外部制御または電源回路は不要になり得る。さらに、整流素子は、２つの外部端子のみを必要とし、図１を参照して説明されているハウジングを含む２端子ハウジングにパッケージされ得る。例えば、自動車用途などで、ダイオード整流器に一般的に使用されるプレスフィットパッケージが、本発明の整流素子とともに使用され得る。モノリシック構成は、例えば、構造の簡素化およびコストの削減をもたらし得る。
[0047]整流素子２００は、単一の半導体ダイまたは半導体チップ上に実装される。例えば、パワートランジスタ２１０およびゲート制御回路２１５は、同じ半導体ダイ２０５上またはその中に形成される。半導体基板またはウェーハは、例えば、シリコン系半導体基板、または炭化ケイ素系半導体基板、またはヒ化ガリウム系半導体基板、または窒化ガリウム系半導体基板であり得る。半導体ダイ２０５の各面は金属化２２０、２２５される。
[0048]半導体ダイ２０５は、平面視されたときに略長方形形状のものである。しかしながら、六角形、正方形、円形、ならびに半導体ダイ２０５の特定の点へのまたは特定の点からの力を制御するように、例えば、層と層の上に支持された外部接続部との間の界面力を低減するように、ダイシングされ得る任意の形状を含む、他の形状が可能である。
[0049]整流素子２００は、交流信号を整流するために、例えば、交流（ＡＣ）入力を直流（ＤＣ）出力に変換するために使用され得る。例えば、整流素子２００は、オルタネータ回路の一部として、自動車などの車両内のオルタネータに接続され得る。理解されるように、１組の整流器（ダイオードブリッジ）が、いずれかの極性の入力に対して同じ極性の出力を提供するブリッジ回路構成で相互接続され得る。本出願で使用される場合、ブリッジ整流器は、２線式ＡＣ入力から全波整流を提供し得る。例えば、１組の整流素子が共通の半導体ダイ上に実装され得る。
[0050]整流素子２００は、例えば、その第１の端子２４０を介して入力交流信号を受け取るように構成され得る。整流素子２００は、交流信号を整流し得る。例えば、整流素子２００は、整流素子２００の第２の端子２４５で整流出力信号を生成するように構成され得る。このようにして、パワートランジスタ２１０は、ＡＣ信号の正または負の半分を、他方の半分が遮断されている間に通過させるように構成され得る。これは、トランジスタのオン状態またはトランジスタのオフ状態で交互に動作することによって、例えば、トランジスタのオン状態（導電状態）とトランジスタのオフ状態（遮断状態）とを切り替え、単相電源の半波整流を得ることなどによって達成され得る。
[0051]理解されるように、交流信号供給のタイプおよび整流素子の構成に応じて、出力電圧は、均一な定常電圧を生成するために追加の平滑化を必要とする場合がある。これらの用途では、整流器の出力は、１つのコンデンサ構造または１組のコンデンサ構造であり得る電子フィルタによって平滑化され、続いて電圧調整器によって定常電圧が生成され得る。
[0052]整流素子２００に使用されるパワートランジスタ２１０は、３端子デバイスであり得る。「ソースまたはエミッタ端子」は、例えば、３端子デバイスの第１の端子を指し得る。「ドレインまたはコレクタ端子」は、例えば、３端子デバイスの第２の端子を指し得る。「ゲートまたはベース端子」は、例えば、３端子デバイスの第３の端子を指し得る。トランジスタ端子のうちの２つのみが、デバイスの外部から、または共通の半導体ダイの外部から外部アクセス可能であり得る。
[0053]用途に応じて、パワートランジスタは、例えば、ソース端子、ドレイン端子およびゲート端子を有する電界効果トランジスタ（金属酸化膜半導体電界効果トランジスタＭＯＳＦＥＴなど）、または例えば、エミッタ端子、コレクタ端子およびベース端子を有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）もしくはバイポーラ接合トランジスタ（ＢＪＴ）であり得る。
[0054]図３ａを参照すると、モノリシック半導体ダイ３００の一実施形態が図示されている。図２を参照して論じられているように、整流素子は、単一の半導体ダイまたは半導体チップ３００上に実装される。例えば、パワートランジスタおよびゲート制御回路は、同じ半導体ダイ３００上またはその中に形成される。半導体基板３０５またはウェーハは、例えば、シリコン系（例えば、バルクシリコーン）半導体基板、または炭化ケイ素系半導体基板、またはヒ化ガリウム系半導体基板、または窒化ガリウム系半導体基板であり得る。半導体ダイ３００の各面は金属化３１０、３２０される。イミド３１５は、機械的応力緩衝材として設けられ、電気絶縁体およびはんだバリアとしても作用する。
[0055]図示の実施形態では、半導体基板３０５の各側面が金属化されている。金属は、構造の機械的強度を高め、熱放散を向上させる。底層３１０は、厚さ約２００ミクロンの銀の層でめっきされている。上層３２０は、銅でめっきされている。金属層は、例えば、プレスフィットパッケージングを介して半導体から高い熱損失を放散した。理解されるように、プレスフィットパッケージングは、特に整流板に実装されるときに、熱抵抗を提供する。さらに、半導体ダイ３００または半導体チップは、金属表面３１０、３２０を通して両側から（例えば、ダイ表面またはダイ裏面から）冷却され得る。
[0056]半導体ダイ３００は、図１を参照して説明されているように、少なくとも１つの接点、例えば「ヘッドワイヤ」をそれぞれ有するはんだ付け可能な表面および裏面を含む。図示の実施形態は、Ｃｕ－Ｓｉ－Ａｌ銅－シリコン－アルミニウム整流器構成に関する。しかしながら、本発明は、異なる金属、例えばＣｕ－Ｓｉ－Ｃｕ銅－シリコン－銅などに適している。
[0057]１つまたは複数の実施形態では、はんだ付け時の金属間化合物の形成を低減するために銅表面３２０の少なくとも一部にニッケル拡散バリア３２５が堆積される。理解されるように、金属間化合物の形成は、はんだ中のスズ（Ｓｎ）が銅基板または銅層と反応するリフロー中に起こり得る。Ｃｕ基板上のＳｎに富むはんだでは、はんだ／基板界面に最終的なディウェッティングにつながるＣｕ６Ｓｎ５（η）またはＣｕ３Ｓｎ（ε）金属間層が形成される可能性があり、これは（界面金属間化合物層が亀裂発生および破壊および他の機械的特性の低下を起こしやすいため）はんだ接合部不良をもたらす可能性がある。有利には、ニッケルは非常に効果的な拡散バリアを提供し、銅が表面に移動するのを防止し、スズめっき接点およびスズ－鉛めっき接点における銅－スズ金属間化合物の形成を防止するのにも役立つ。ニッケル拡散層の適切な厚さは、４０～１００ミクロン程度であり得る。
[0058]アルミニウムおよび金を含む、表面金属化に適したいくつかの材料があり、当業者であれば、対応する拡散バリアを提供するための適切な材料、例えば、ＮｉＶＣｒやＴｉＮｉＶを認めるであろうことが理解されよう。
[0059]図３ｂを参照すると、モノリシック半導体ダイ３００、例えば図３ａのモノリシック半導体ダイ３００の一実施形態の平面図が示されている。
[0060]ニッケル拡散バリア３２５が、はんだ付け時の金属間化合物の形成を低減するために銅表面３２０上に長方形に堆積されている。半導体ダイ３００は、はんだフローを抑えるために、機械的応力緩衝材を設け、半導体ダイ３００の周りのはんだ排除領域として作用するようにイミド３１５によって囲まれている。長方形の拡散バリアが示されているが、他の形状、例えば、正方形、円形、六角形またはそれらの組合せも可能であることが理解されよう。
[0061]図３ｃを参照すると、モノリシック半導体ダイ３００の代替の実施形態の平面図が示されている。
[0062]ニッケル拡散バリア３２５が、はんだ付け時の金属間化合物の形成を低減するために銅表面３２０全体にわたって堆積されている。
[0063]図４を参照すると、図２を参照して論じられている半導体ダイなどのモノリシック半導体ダイ４００の一実施形態が図示されている。
[0064]半導体基板４０５またはウェーハは、シリコン系（例えば、バルクシリコーン）の半導体基板であってもよく、両面４１０、４１５が金属化されている。図示の実施形態では、各表面４１０および４１５は銅であり、はんだ付け時の金属間化合物の形成を低減するためにその上に配置された金属メッシュ４２５（例えば、金属メッシュ、編組メッシュ、織りメッシュ、または拡張メッシュ）をさらに含む。しかしながら、金属メッシュ４２５は、一方の表面、例えば上面４１５にのみ配置されてもよいことが理解されよう。
[0065]メッシュ４２５の材料に適するいくつかの材料があり、これらの材料には、広く使用されている鉛フリーＳｎ系はんだ合金の化学組成を変更し、Ａｇ、Ｎｉ、Ｂｉ、Ｉｎ、Ｓｂ、またはＣｅなどの合金元素の含有量を追加または変更することによってはんだ接合部を強化し得る材料が含まれることが理解されよう。あるいは、他の実装形態では、メッシュは、高い熱安定性を有するポリマーなどの高融点非金属材料を含み得る。
[0066]メッシュ材料４２５は、はんだ接合ラインと同様の高さ、例えば２５～２００ミクロンになるように寸法決めされ、メッシュ状のパターンで配置され得る。例えば、はんだがリフローはんだ付け中に溶融し、メッシュがリフローはんだ付け中に溶融しない、間隙空間を含むメッシュ。間隙空間は、メッシュが長方形、三角形などである多角形として成形され得る。あるいは、間隙空間は、楕円として成形されてもよい（例えば、メッシュは円形であり得る）。
[0067]金属メッシュ４２５の組み込みはまた、機械的負荷および熱機械的負荷に対してはんだを安定させ、接合部の熱伝導率を高め得る。有利には、はんだを安定させることにより、製造中のヘッドワイヤの傾きを低減させ、「はんだウェッジ」の形成を回避することもできる。加えて、はんだのクリープが遅くなる可能性もあり、それによってぬれが向上する。当業者には理解されるように、「はんだウェッジ」は、はんだ接合部の薄い部分で応力集中を引き起こす表面（例えば、表面４１５）と別の接続部（例えば、ヘッドワイヤや他の外部接続部）との間の不均一なはんだ接合ラインの厚さとみなされ得る。そのようなアセンブリは、はんだ接合部の厚さが熱サイクル後に誘導される亀裂の長さと相関し、早期の破壊などにつながる可能性があるため問題がある。
[0068]図５を参照すると、図２を参照して論じられている半導体ダイなどのモノリシック半導体ダイ５００の一実施形態が図示されている。
[0069]半導体基板５０５またはウェーハは、シリコン系（例えば、バルクシリコーン）の半導体基板であってもよく、両面５１５、５２５が金属化されている。図示の実施形態では、ダイ５００は、Ｃｕ－Ｓｉ－Ｃｕ銅－シリコン－銅５１５、５０５、５２５ダイ５００であり、はんだ５１０の適用時の金属間化合物の形成を低減するためにその上に配置された金属粒子５２０を含有するはんだ５１０をさらに含む。
[0070]１つまたは複数の実施形態では、ダイ５００は、プレスフィットパッケージ、例えば図１を参照して論じられているプレスフィットパッケージのソケットとヘッドワイヤとの間にはんだ付けされるようになっている。金属間化合物の形成を低減するだけでなく、粒子は、はんだ接合部の機械的補強にも役立ち得る。金属粒子は、Ｎｉ、Ａｇ、Ｃｕ、希土類金属、またはそれらの組合せを含み得る。しかしながら、Ｆｅ２Ｏ３、ＴｉＯ２、およびＳｉＣ粒子またはグラフェンフレークなどの他の粒子も機械的補強を提供するために使用され得ることが理解されよう。粒子の適切な直径は、４０～１００ミクロン程度であり得る。
[0071]金属粒子５２０の組込みはまた、機械的負荷および熱機械的負荷に対してはんだを安定させ、接合部の熱伝導率を高め得る。有利には、はんだを安定させることにより、製造中のヘッドワイヤの傾きを低減させ、はんだウェッジの形成を回避することもできる。加えて、はんだのクリープが遅くなる可能性もあり、それによってぬれが向上する。
[0072]図６ａを参照すると、図２を参照して論じられている半導体ダイなどのモノリシック半導体ダイ６００の一実施形態が図示されている。
[0073]半導体基板６０５またはウェーハは、シリコン系であってもよく両面６１０、６２５が金属化されている。図示の実施形態では、ダイ６００は、Ｃｕ－Ｓｉ－Ｃｕ銅－シリコン－銅６１０、６０５、６２５ダイ６００であり、例えば、ヘッドワイヤまでの一貫した接合ラインを提供するようはんだフローを制御するためにパターニングされた複数の構造６２０をさらに含む。
[0074]１つまたは複数の実施形態では、構造６２０は、銅表面６１５に配置された半円形のバンプまたは隆起部である。構造は、はんだ接合ラインと同様の高さ、例えば３０または５０ミクロンになるように寸法決めされ、格子状パターンで配置される。しかしながら、構造６２０は、銅表面６１５上にランダムまたは疑似ランダムに配置されてもよいことが理解されよう。加えて、または代替として、複数の構造６２０は、バンプまたは隆起部を形成するように焼成され得る銅表面６１５に選択的に適用されたポリマー、例えばイミドやポリイミドの樹脂コーティングを含んでいてもよい。あるいは、他の実装形態では、隆起部またはバンプは、銅表面６１５に打ち抜かれてもよい。
[0075]有利には、はんだフローを制御するためにパターニングされた複数の構造６２０を設けることにより、液相拡散によってより多くの銅を溶解することになるため、はんだが溶融している間にはんだ付けドウェル時間を制御することが可能になる。構造６２０はまた、機械的負荷および熱機械的負荷に対してはんだを安定させ、接合部の熱伝導率を高め得る。
[0076]図６ｂは、図６ａを参照して説明されているモノリシック半導体ダイ６００の実施形態平面図で示しており、したがって同じ参照番号を共有している。
[0077]図７ａを参照すると、図２を参照して論じられている半導体ダイなどのモノリシック半導体ダイ７００の一実施形態が図示されている。
[0078]半導体基板７０５またはウェーハは、シリコン系であってもよく、両面７１０、７２０が金属化されている。図示の実施形態では、ダイ７００はＣｕＳｉＣｕ銅－シリコン－銅７２０、７０５、７１０ダイ７００である。表面７２０は、はんだ７２５の適用時に金属間化合物およびはんだにおいて形成され得る亀裂の伝播を防止するためにテクスチャー加工されている。半導体ダイ７００は、機械的応力緩衝材を提供するためにイミド７１５によって囲まれている。
[0079]１つまたは複数の実施形態では、表面７２０は、平滑面ではなく隆起部または溝などで形成されている。隆起部または溝は、はんだ７２５の流入を可能にするように寸法決めされている。有利には、粗い表面は、界面に沿ったせん断に対する抵抗の減少により、接合部の機械的特性を改善し得る。あるいは、他の実装形態では、隆起部または溝は、銅表面６１５に打ち抜かれるか、または化学的にエッチングされてもよい。
[0080]表面テクスチャー加工７２０はまた、Ｎｉ拡散バリアと組み合わせて使用されてもよいことが理解されよう。上述のように、Ｎｉは、溶融したＳｎに富むはんだ中での溶解速度が遅いこと、金属間成長によるＮｉの消費が遅いこと、およびＮｉを通るＣｕの拡散速度が遅いことに起因して、Ｃｕ基板上のメタライゼーションとして使用される場合、Ｃｕ－Ｓｎ金属間成長に対する理想的な拡散バリアを提供する。
[0081]図７ｂは、図７ａを参照して説明されているモノリシック半導体ダイ７００の実施形態の拡大図であり、したがって同じ参照番号を共有している。
[0082]本明細書の説明目的のため、「ｓｉｄｅ（側面）」、「ｔｏｐ（上部）」、「ｂｏｔｔｏｍ（底部）」、「ｕｐｓｉｄｅ ｄｏｗｎ（上下逆さま）」、「ｉｎｖｅｒｔｅｄ（反転された）」という用語およびそれらの派生語は、図１の整流素子に関連するものとする。
[0083]「ｃｏｍｐｒｉｓｅ」、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｅｄ」または「ｃｏｍｐｒｉｓｉｎｇ」という用語が本明細書（特許請求の範囲を含む）で使用される場合、それらは、記載される特徴、整数、ステップまたは構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップまたは構成要素、またはそれらの群の存在を排除しないと解釈されるべきである。
[0084]本発明は限られた数の実施形態と併せて説明されているが、前述の説明に照らして多くの代替、修正、および変形が可能であることが当業者には理解されよう。したがって、本発明は、開示される本発明の趣旨および範囲内に入り得るすべてのそのような代替、修正および変形を包含することが意図されている。

Claims (20)

  1. 整流素子であって、
    互いに反対側にある第１および第２の面を有する半導体ダイと、
    第１の端子および第２の端子と、
    前記整流素子の前記第１の端子または前記第２の端子の一方に接続されたソース端子、前記整流素子の前記第１の端子または前記第２の端子の他方に接続されたドレイン端子、およびゲートを有するパワートランジスタと、
    前記第１の端子と前記第２の端子との間の電圧および電流の少なくとも一方に関する少なくとも１つのパラメータに基づいて、前記パワートランジスタの前記ゲートにおけるゲート電圧を制御するように動作可能なゲート制御回路と、
    コンデンサ構造と
    を備え、
    前記パワートランジスタ、前記ゲート制御回路、および前記コンデンサ構造が、モノリシック構造を形成する前記半導体ダイ内に配置され、互いに反対側にある前記第１および第２の面が少なくとも部分的に金属化されている、
    整流素子。
  2. 互いに反対側にある前記第１および第２の面の少なくとも一方が、はんだ付け可能表面である、請求項１に記載の整流素子。
  3. 互いに反対側にある前記第１および第２の面の少なくとも一方が、Ｃｕ表面である、請求項１または２に記載の整流素子。
  4. 前記Ｃｕ表面が、はんだ付け時の金属間化合物の形成を低減するために前記Ｃｕ表面の少なくとも一部に堆積されたＮｉ拡散バリアを含む、請求項３に記載の整流素子。
  5. 前記Ｃｕ表面が、はんだ付け時の金属間化合物の形成を低減するために前記Ｃｕ表面上に配置された金属メッシュをさらに含む、請求項３または４に記載の整流素子。
  6. 前記Ｃｕ表面が、はんだ付け時に金属間化合物およびはんだに形成され得る亀裂の伝播を防止するためにテクスチャー加工されている、請求項３または４に記載の整流素子。
  7. 前記Ｃｕ表面が、はんだフローを制御するためにパターニングされた複数の構造を含む、請求項３または４に記載の整流素子。
  8. 前記複数の構造が、前記Ｃｕ表面に配置された金属バンプまたはポリマーバンプを含む、請求項７に記載の整流素子。
  9. 互いに反対側にある前記第１および第２の面の少なくとも一方が、Ａｇ、Ａｕ、およびＡｌからなる群から選択される、請求項１～８のいずれか一項に記載の整流素子。
  10. 前記半導体ダイが、ソケットおよびヘッドワイヤを有する２端子プレスフィットパッケージにパッキングされるようになっている、請求項１～９のいずれか一項に記載の整流素子。
  11. 前記半導体ダイが、前記ソケットと前記ヘッドワイヤとの間にはんだ付けされている、請求項１０に記載の整流素子。
  12. 前記半導体ダイが、金属粒子を含有するはんだを用いて前記ソケットと前記ヘッドワイヤとの間にはんだ付けされている、請求項１１に記載の整流素子。
  13. 前記金属粒子が、はんだ付け時の互いに反対側にある前記第１および第２の面の少なくとも一方での金属間化合物の形成を低減するのに役立つ、請求項１２に記載の整流素子。
  14. 前記金属粒子が、Ｎｉ、Ａｇ、Ｃｕ、希土類金属、またはＮｉ、Ａｇ、Ｃｕ、希土類金属の組合せを含む、請求項１３に記載の整流素子。
  15. 前記半導体ダイが、前記ソース端子が前記ソケットに面するように前記ソケットと前記ヘッドワイヤとの間に配置されている、請求項１０～１４のいずれか一項に記載の整流素子。
  16. 前記半導体ダイが、前記ドレイン端子が前記ソケットに面するように前記ソケットと前記ヘッドワイヤとの間に配置されている、請求項１０～１４のいずれか一項に記載の整流素子。
  17. 前記半導体ダイが、平面視されたときに略長方形形状のものである、請求項１～１６のいずれか一項に記載の整流素子。
  18. 前記半導体ダイが、シリコーン、炭化ケイ素、ヒ化ガリウム、窒化ガリウム、またはシリコーン、炭化ケイ素、ヒ化ガリウム、窒化ガリウムの組合せを含む、請求項１～１７のいずれか一項に記載の整流素子。
  19. 前記半導体ダイが、電子用成形材料を用いて前記２端子プレスフィットパッケージにパッキングされている、請求項１０～１８のいずれか一項に記載の整流素子。
  20. 前記半導体ダイが、エポキシ樹脂および硬化剤を含むエポキシ組成物を用いて前記２端子プレスフィットパッケージにパッキングされている、請求項１０～１８のいずれか一項に記載の整流素子。
JP2021100396A 2020-09-07 2021-06-16 整流素子のパッケージング方法および整流素子 Pending JP2022044549A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AU2020903195 2020-09-07
AU2020903195A AU2020903195A0 (en) 2020-09-07 Method of packaging a rectifying device and a rectifying device

Publications (1)

Publication Number Publication Date
JP2022044549A true JP2022044549A (ja) 2022-03-17

Family

ID=80266970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100396A Pending JP2022044549A (ja) 2020-09-07 2021-06-16 整流素子のパッケージング方法および整流素子

Country Status (3)

Country Link
US (1) US20220077142A1 (ja)
JP (1) JP2022044549A (ja)
DE (1) DE102021207739A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
US20060113683A1 (en) * 2004-09-07 2006-06-01 Nancy Dean Doped alloys for electrical interconnects, methods of production and uses thereof
DE102007045184A1 (de) * 2007-09-21 2009-04-02 Robert Bosch Gmbh Halbleitervorrichtung und Verfahren zu deren Herstellung
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
DE102015011718A1 (de) * 2014-09-10 2016-03-10 Infineon Technologies Ag Gleichrichtervorrichtung und Anordnung von Gleichrichtern
JP6673803B2 (ja) * 2016-10-31 2020-03-25 ルネサスエレクトロニクス株式会社 電子装置

Also Published As

Publication number Publication date
US20220077142A1 (en) 2022-03-10
DE102021207739A1 (de) 2022-03-10

Similar Documents

Publication Publication Date Title
US7821130B2 (en) Module including a rough solder joint
US8592986B2 (en) High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
US8593817B2 (en) Power semiconductor module and method for operating a power semiconductor module
US20100068552A1 (en) Module including a stable solder joint
US8097959B2 (en) Semiconductor device including first and second carriers
EP2541593B1 (en) Laminated high melting point soldering layer
KR20190015443A (ko) 상이한 용융 온도를 갖는 인터커넥션들을 가진 패키지
CN110648983A (zh) 散热器件、半导体封装系统及其制造方法
CN107863332B (zh) 电子器件、电子模块及其制造方法
JP2018517302A (ja) クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
JP2019029662A (ja) 半導体装置および半導体装置の製造方法
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
CN109478543B (zh) 半导体装置
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
JP2021111765A (ja) 半導体装置
JP2022044549A (ja) 整流素子のパッケージング方法および整流素子
Schneider-Ramelow et al. Technologies and trends to improve power electronic packaging
CN110957290A (zh) 包括包含化合物sn/sb的焊料化合物的半导体器件
JP3446829B2 (ja) 半導体装置
JP7492375B2 (ja) 半導体装置
JP6119553B2 (ja) 電力用半導体装置およびその製造方法
WO2023136264A1 (ja) 樹脂封止型半導体装置
WO2021240944A1 (ja) 半導体装置
JP2023141693A (ja) 半導体装置
US20170323801A1 (en) Method of generating a power semiconductor module