TW201830465A - 矽氧化物矽氮化物堆疊離子輔助蝕刻 - Google Patents

矽氧化物矽氮化物堆疊離子輔助蝕刻 Download PDF

Info

Publication number
TW201830465A
TW201830465A TW106135379A TW106135379A TW201830465A TW 201830465 A TW201830465 A TW 201830465A TW 106135379 A TW106135379 A TW 106135379A TW 106135379 A TW106135379 A TW 106135379A TW 201830465 A TW201830465 A TW 201830465A
Authority
TW
Taiwan
Prior art keywords
stack
etching
etch
ion
chamber
Prior art date
Application number
TW106135379A
Other languages
English (en)
Other versions
TWI759340B (zh
Inventor
忠魁 譚
華 相
文兵 胡
晴 徐
謙 符
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW201830465A publication Critical patent/TW201830465A/zh
Application granted granted Critical
Publication of TWI759340B publication Critical patent/TWI759340B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • C01B21/068—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron with silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/113—Silicon oxides; Hydrates thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊之方法。使包含氟成份、氦、及氟碳氫化合物或碳氫化合物之蝕刻氣體流入蝕刻腔室內。該氣體在蝕刻腔室中形成為原位電漿。提供約10至約100 伏特的偏壓以加速氦離子至堆疊並活化堆疊的表面，以形成用於離子輔助蝕刻之經活化的表面，其中原位電漿蝕刻堆疊的經活化的表面。

Description

矽氧化物矽氮化物堆疊離子輔助蝕刻
本揭露內容關於半導體元件的形成。更具體而言，本揭露內容關於階梯半導體元件的形成。
[相關申請案的交互參照] 本申請案主張申請於2016年10月19日之美國專利臨時申請案第62/410,225號的優先權，出於所有目的，該美國專利臨時申請案係藉由參照於此併入。
在半導體晶圓處理期間，有時需要階梯特徵部。例如，在3D快閃記憶體元件中，複數單元以鍊的格式彼此向上堆疊以節省空間並提高堆積密度。階梯結構容許與每一閘極層的電性接觸。如此階梯結構可藉由複數矽氧化物與矽氮化物的交替層來形成，其中如此堆疊係稱為ONON堆疊。ONON堆疊亦可用以形成除了階梯半導體元件以外的其他半導體元件。
為達到先前所述以及根據本揭露內容之目的，提供用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊之方法。使包含氟成份、氦、及氟碳氫化合物或碳氫化合物之蝕刻氣體流入蝕刻腔室內。該氣體在蝕刻腔室中形成為原位電漿。提供約10至約100 伏特的偏壓以加速氦離子至堆疊並活化堆疊的表面，以形成用於離子輔助蝕刻之堆疊的經活化的表面，其中原位電漿蝕刻堆疊的經活化的表面。
在另一態樣中，提供用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中堆疊具有有機遮罩且其中堆疊包含複數之矽氧化物與矽氮化物的雙層，該方法包含複數循環，其中各循環包含修整有機遮罩與離子輔助蝕刻堆疊的至少一完整的雙層。離子輔助蝕刻包含：(1)使蝕刻氣體流入蝕刻腔室內，該蝕刻氣體包含氟成份、氦、及氟碳氫化合物或碳氫化合物，(2)在蝕刻腔室中使蝕刻氣體形成為原位電漿，及(3)提供約10至約100 伏特的偏壓以加速氦離子至蝕刻腔室中的堆疊並活化堆疊的表面，以形成堆疊的經活化的表面，其中原位電漿蝕刻堆疊的經活化的表面。
本揭露內容之此等及其他特徵將於以下「實施方式」中、並結合下列圖示而加以詳述。
現將參考隨附圖式中所說明的一些優選實施例而詳細描述本揭露內容。在以下敘述中，提出許多特定細節以提供對於本揭露內容之徹底瞭解。然而，熟習此技藝者明白，本發明可在不具有此等特定細節之若干或全部的情況下加以實施。另一方面，為避免不必要地混淆本揭露內容，眾所周知的製程步驟及/或結構並未詳加描述。
為促進理解，圖1為可在本揭露內容的實施例中使用之製程的高階流程圖，其在堆疊中形成階梯結構。在交替矽氧化物層與矽氮化物層(ONON)的堆疊上方形成有機遮罩(步驟104)。階梯結構係藉由離子輔助蝕刻形成(步驟108)。有機遮罩受到修整(步驟112)。如果階梯的蝕刻沒有完成(步驟116)，則製程轉至離子輔助蝕刻階梯形成步驟(步驟108)。否則，製程係完成且可執行其他步驟。
圖2為使用離子輔助蝕刻來形成階梯結構的步驟的更詳細的流程圖。蝕刻氣體係流入處理腔室內(步驟204)，其中蝕刻氣體包含含氟成份、氦、及氫氟碳化物或氟碳化物成份。使蝕刻氣體在電漿腔室之內形成為電漿(步驟208)。提供10至100 伏特的低偏壓以造成來自氦離子的離子轟擊以活化堆疊的表面來進行離子輔助蝕刻，其中該電漿蝕刻堆疊的經活化的表面(步驟212)。停止離子輔助蝕刻製程(步驟216)。［範例］
在本揭露內容的實施例的範例中，蝕刻階梯記憶體陣列。在如此記憶體陣列中，記憶體堆疊係在晶圓上方形成。圖3A為堆疊300的橫剖面圖，該堆疊300包含在晶圓308上方形成之記憶體堆疊304的複數層。在此實施例中，藉由形成ONON堆疊之一層矽氧化物(SiO2 )316在一層矽氮化物(SiN)312上方的複數雙層堆疊，來形成複數記憶體堆疊的各記憶體堆疊。在記憶體堆疊304上方形成有機遮罩320(步驟104)。有機遮罩可為使用旋塗製程與光微影成像圖案化所形成之光阻劑遮罩。在替代方案中，有機遮罩可為以旋塗或其他方式施加的有機層而不使用光微影成像圖案化。
堆疊300可放置在處理工具中以執行後續步驟。圖4說明可在本揭露內容的實施例中使用之處理工具。圖4為電漿處理系統400的示意圖，其包括電漿處理工具401。電漿處理工具401為電感耦合電漿蝕刻工具且包括其中具有電漿處理腔室404之電漿反應器402。變壓器耦合功率(TCP)控制器450與偏壓功率控制器455分別控制TCP功率供給部451與偏壓功率供給部456，該TCP功率供給部451與該偏壓功率供給部456影響在電漿腔室404內產生之電漿424。
TCP功率控制器450針對TCP功率供給部451設置設定點，該TCP功率供給部451係配置成供給13.56 MHz下的射頻信號(其藉由TCP匹配網路452調諧)至位於電漿腔室404附近之TCP線圈453。RF透射窗454係提供以分隔TCP線圈453與電漿腔室404，同時容許能量從TCP線圈453傳遞至電漿腔室404。
偏壓功率控制器455針對偏壓功率供給部456設置設定點，該偏壓功率供給部456係配置成供給RF信號(藉由偏壓匹配網路457調諧)至位於電漿腔室404內的卡盤電極408，其在適合於承接堆疊300的電極408之上產生直流(DC)偏壓。
氣體供給機構或氣體來源部410包括氣體或複數氣體的氣體源或複數氣體源416，該氣體源或複數氣體源416係經由氣體歧管417附接以供給製程所需的適當化學物質至電漿腔室404的內部。氣體排氣機構418包括壓力控制閥419與排氣泵浦420，以及從電漿腔室404內移除粒子以及在電漿腔室404內維持特定壓力。
溫度控制器480藉由控制冷卻功率供給部484來控制在卡盤電極408之內設置的冷卻再循環系統的溫度。電漿處理系統亦包括電子控制電路470。電漿處理系統亦可具有終點偵測器。如此電感耦合電漿處理腔室的範例為由Lam Research Corporation of Fremont, CA製造的Kiyo，除了介電質與有機材料之外，其用以蝕刻矽、多晶矽與導電層。在本揭露內容的其他實施例中，可使用電容耦合系統。
圖5為顯示電腦系統500的高階方塊圖，其合適於實施在本揭露內容的實施例中使用的控制電路470。電腦系統可具有許多實體形式，其範圍從積體電路、印刷電路板與小型手持裝置上至大型超級電腦。電腦系統500包括一或更多處理器502且進一步可包括電子顯示裝置504(用於顯示圖形、文字與其他數據)、主記憶體506(例如，隨機存取記憶體(RAM))、儲存裝置508(例如，硬碟裝置)、可移除式儲存裝置510(例如，光碟機)、使用者介面裝置512(例如，鍵盤、觸控螢幕、小鍵盤、滑鼠或其他指向裝置等等)、及通訊介面514(例如，無線網路介面)。通訊介面514容許軟體與數據在電腦系統500與外部裝置之間經由連線來轉移。系統亦可包括前述裝置/模組連接至其上的通訊基礎結構516(例如，通訊匯流排、縱橫條(cross-over bar)、或網路)。
經由通訊介面514傳輸的資訊可為訊號之形式，例如能夠經由通訊連結而被通訊介面514接收的電子、電磁、光學、或其他訊號，該通訊連結攜帶訊號且可藉由使用導線或纜線、光纖、電話線、行動電話連結、射頻連結、及/或其他通訊通道加以實現。在使用此種通訊介面之情況下，吾人預期一或更多處理器502可於執行上述方法步驟期間內從網路接收資訊、或可將資訊輸出至網路。此外，本揭露內容的方法實施例可僅在該等處理器上執行，或可透過網路(例如，網際網路)而結合遠端處理器(其分擔一部分的處理)執行。
術語「非暫態電腦可讀媒體」通常係用以意指媒體，例如主記憶體、輔助記憶體、可移除式儲存裝置及儲存裝置(例如硬碟)、快閃記憶體、磁碟機記憶體、CD-ROM、及其他形式的持續性記憶體，且不應被理解為涵蓋暫時性標的(例如，載波或訊號)。電腦碼之範例包含機器碼(例如藉由編譯器產生)、及含有較高階碼的檔案，該較高階的碼係藉由使用解譯器的電腦而執行。電腦可讀媒體亦可為藉由電腦數據訊號而傳輸的電腦碼，該電腦數據訊號係嵌入在載波中且代表了可由處理器執行之指令的序列。
在此範例中，將一階梯離子輔助蝕刻形成(步驟108)。蝕刻氣體係流入處理腔室內(步驟204)，其中蝕刻氣體包含含氟成份、氦、及氫氟碳化物或氟碳化物成份。在此範例中，蝕刻氣體主要由50 sccm SF6 、100 sccm CHF3 、700 sccm He組成。CHF3 為該氫氟碳化物成份。SF6 為該含氟成份。使蝕刻氣體形成為電漿(步驟208)。使用2600 瓦的功率在13.56 MHz下提供電感式耦合RF功率。提供50 伏特的低偏壓以造成來自氦離子的轟擊(步驟212)以活化堆疊的表面來進行離子輔助蝕刻，其中原位電漿蝕刻堆疊的經活化的表面。25秒之後停止蝕刻製程(步驟216)。蝕刻製程可藉由停止蝕刻氣體的氣流來停止。此外，可停止RF功率。如果RF功率用以提供修整，則可繼續該RF功率。圖3B為已經在堆疊中離子輔助蝕刻出階梯之後堆疊300的橫剖面圖。堆疊的暴露的水平表面已經受到蝕刻。在此範例中，蝕刻兩個矽氧化物與矽氮化物的雙層以形成第一階梯324。
修整有機遮罩(步驟112)。用於有機遮罩的修整之配方的範例提供在30至400 mTorr之間的壓力。修整氣體係從氣體源416流至電漿腔室404(步驟204)，其中修整氣體為1000 sccm O2 、40 sccm N2 與50 sccm NF3 。使修整氣體形成為電漿。在此範例中，在13.56 MHz下提供1800 瓦 TCP功率。提供0 伏特的偏壓。維持電漿20至60秒，並接著停止修整氣體。圖3C為修整有機遮罩320之後堆疊300的橫剖面圖。
如果階梯未完成(步驟116)，使用有機遮罩作為遮罩來離子輔助蝕刻另一階梯(步驟108)。可使用如先前的階梯蝕刻相同的配方。圖3D為已經蝕刻出階梯之後堆疊300的橫剖面圖。在此範例中，蝕刻兩個矽氧化物與矽氮化物的雙層以形成第二階梯328，同時加深第一階梯324。在不使用遮罩的情況下第一階梯324的加深蝕刻該第一階梯，且在沒有表面皺化（faceting）的情況下提供垂直側壁與轉角。
有機遮罩320係再次修整(步驟112)。可使用相同的修整配方。圖3E為在有機遮罩320受到修整(步驟112)之後堆疊300的橫剖面圖。
如果階梯未完成(步驟116)，使用有機遮罩作為遮罩來離子輔助蝕刻另一階梯(步驟108)。可使用如先前的階梯蝕刻相同的配方。圖3F為已經蝕刻出階梯之後堆疊300的橫剖面圖。在此範例中，蝕刻兩個矽氧化物與矽氮化物的雙層以形成第三階梯332，同時加深第二階梯328與第一階梯324。
製程係持續直到階梯完成(步驟116)。循環接著停止。可提供例如移除有機遮罩之額外的製程。
完成的階梯以比其他製程更快的方式相較於其他製程產生的階梯提供改善的結構。關於如此階梯蝕刻的特徵為形成階梯之未遮罩區域係加以蝕刻。其他蝕刻製程可取決於化學蝕刻，其在相對於矽氮化物來選擇性蝕刻矽氧化物並接著相對於矽氧化物來選擇性蝕刻矽氮化物之間交替。如此蝕刻製程將交替蝕刻氣體化學物與其他參數以交替選擇性。使用交替蝕刻以選擇性蝕刻個別層之如此製程比以上實施例慢，該上述實施例使用單一蝕刻製程以蝕刻具有單一蝕刻製程之複數個別層。此外，由於化學蝕刻除了水平表面之外將蝕刻垂直表面，所以控制如此化學蝕刻的垂直剖面是更困難的。結果是，造成的階梯結構將具有錐狀剖面。矽氧化物的如此化學蝕刻將使用矽氮化物作為遮罩與蝕刻停止層。矽氮化物的如此化學蝕刻將使用矽氧化物作為遮罩與蝕刻停止層。其他先前的製程可能依賴離子轟擊以使用單一蝕刻製程來蝕刻矽氧化物與矽氮化物。如此離子轟擊傾向具有一些非垂直導向的離子。如此非垂直的離子造成側壁損耗。此外，如此轟擊可能造成階梯的轉角的表面皺化。如此表面皺化亦將造成錐狀的剖面。先前的製程可增加暫時性遮罩以保護側壁或有機遮罩。如此遮罩的形成進一步增加製程時間。
以上的實施例提供離子輔助蝕刻。具有10至100 伏特的低偏壓電壓之氦離子對蝕刻提供離子輔助，同時避免由離子轟擊蝕刻所造成的離子轟擊損傷。氦離子提供低原子量以避免離子轟擊損傷。偏壓電壓應足以在階梯的轉角處沒有任何額外的損傷或表面皺化的情況下活化表面。較佳的是，偏壓電壓容許氦離子在不蝕刻堆疊的情況下活化堆疊的表面。反而，電漿化學地蝕刻堆疊的經活化的表面。在執行離子輔助蝕刻之時，含氟成份、及氫氟碳化物或碳氫化合物的流率可用作控制參數以提供所欲的蝕刻同時提供充分的鈍化以防止側壁損傷與表面皺化。離子輔助容許在使用單一蝕刻製程之下矽氧化物與矽氮化物兩者的蝕刻。實施例提供具有垂直側壁或減少的斜度之側壁之階梯結構。已經發現以上實施例提供一蝕刻製程，其兩倍快於在選擇的蝕刻化學物之間交替的基線化學蝕刻製程。此外，已經發現以上實施例相對於有機遮罩更有選擇性地蝕刻ONON層並幫助改善L/V比率，該L/V比率為橫向有機遮罩修整相對於垂直有機遮罩高度損失的比率。相較於使用兩個交替的蝕刻配方之習知化學蝕刻需要約60秒，已經發現以上實施例能在約30秒內蝕刻具有總厚度170 nm之3對矽氧化物/矽氮化物雙層。因此，以上實施例為先前蝕刻製程的約兩倍快。已經發現以上實施例具有超過85∘的垂直剖面，而使用兩個交替的蝕刻配方之習知化學蝕刻具有低於80∘的垂直剖面。在說明書及申請項中，垂直剖面定義為具有從水平面起算超過85∘的剖面。由於此實施例提供離子輔助蝕刻，僅藉由離子輔助所活化的區域受到化學蝕刻。結果是，在不需要保護性側壁層的情況下側壁蝕刻係減少。因此，在蝕刻製程期間，在一些階梯的上方與階梯側壁的上方，階梯結構不具有遮罩。
此外，以上實施例提供在蝕刻矽氧化物與矽氮化物之間具有大約1比1選擇性之單一蝕刻製程。這造成矽氧化物大約與矽氮化物一樣快地受到蝕刻。在用於蝕刻複數層矽氧化物與矽氮化物之如此單一步驟製程中，可期望以相同速率蝕刻矽氧化物與矽氮化物兩者。
較佳的是，含氟成份為SF6 或NF3 ，其作為用於蝕刻SiN的主要蝕刻劑。較佳的是，氫氟碳化物或氟碳化物為CHF3 或CF4 ，其作為用於蝕刻矽氧化物的主要蝕刻劑。已經發現此兩者蝕刻劑的正確平衡與離子輔助結合可停止橫向化學蝕刻。在大量He稀釋中，主要的離子來自He。較佳的是，He的流率為藉由體積流率(sccm)測量之蝕刻氣體的其餘成份的流率之至少兩倍。蝕刻氣體的其餘成份的流率等於蝕刻氣體的流率減去氦的流率。更佳的是，He的流率為蝕刻氣體的其餘成份的流率之至少四倍。較佳的是，低偏壓電壓在10至100 伏特之間。更佳的是，低偏壓電壓在20至70 伏特之間。較佳的是，蝕刻在5至20 mTorr之間的低壓下，以減少離子間碰撞，導致較高百分比的垂直離子。
較佳的是，循環重複至少5次，使得提供至少5階梯。更佳的是，可提供至少8階梯。在其他實施例中，階梯可在一或更多水平方向(X或Y)中形成。
在其他實施例中，其他特徵部形狀可使用單一離子輔助蝕刻製程蝕刻成複數矽氧化物與矽氮化物雙層。離子輔助蝕刻製程將減少在非階梯結構上的轉角表面皺化與側壁蝕刻，同時增加雙層的蝕刻速率。
在其他實施例中，第一層為矽氮化物層。在其他實施例中，最後的步驟為蝕刻步驟，其中有機層在最後的蝕刻步驟之後不受到接續修整。在一些實施例中，離子輔助可用以蝕刻例如觸點之高深寬比特徵部。
在一些實施例中，蝕刻氣體主要由氟成份、氦、及氟碳氫化合物或碳氫化合物組成。在其他實施例中，蝕刻氣體包含具有一或更多HBr、COS、Cl2 、N2 、Ar、H2 或SiCl4 的添加物之氟成份、氦、及氟碳氫化合物或碳氫化合物。例如，在一實施例中，蝕刻氣體主要由氟成份、氦、HBr、COS、及氟碳氫化合物或碳氫化合物組成。在另一實施例中，蝕刻氣體主要由氟成份、氦、HBr或COS、及氟碳氫化合物或碳氫化合物組成。
在實施例中，堆疊包含至少兩對矽氧化物與矽氮化物的雙層。在另一實施例中，堆疊包含至少100對矽氧化物與矽氮化物的雙層。
本揭露內容雖已透過少數較佳實施例加以說明，但仍有許多落於本揭露內容的範疇內之替代、置換及各種均等物。應注意，有許多本揭露內容之方法及裝置的替代實施方式。因此欲使以下隨附請求項解釋為包含所有落於本揭露內容之真正精神及範疇內的此替代、置換及各種均等物。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
204‧‧‧步驟
208‧‧‧步驟
212‧‧‧步驟
216‧‧‧步驟
300‧‧‧堆疊
304‧‧‧記憶體堆疊
308‧‧‧晶圓
312‧‧‧矽氮化物層
316‧‧‧矽氧化物層
320‧‧‧有機遮罩
324‧‧‧第一階梯
328‧‧‧第二階梯
332‧‧‧第三階梯
400‧‧‧電漿處理系統
401‧‧‧電漿處理工具
402‧‧‧電漿反應器
404‧‧‧腔室
408‧‧‧卡盤電極
410‧‧‧氣體供給機構/氣體來源部
416‧‧‧氣體源/複數氣體源
417‧‧‧氣體歧管
418‧‧‧氣體排氣機構
419‧‧‧壓力控制閥
420‧‧‧排氣泵浦
424‧‧‧電漿
450‧‧‧變壓器耦合功率(TCP)控制器
451‧‧‧TCP功率供給部
452‧‧‧TCP匹配網路
453‧‧‧TCP線圈
454‧‧‧RF透射窗
455‧‧‧偏壓功率控制器
456‧‧‧偏壓功率供給部
457‧‧‧偏壓匹配網路
480‧‧‧溫度控制器
484‧‧‧冷卻功率供給部
470‧‧‧控制電路
500‧‧‧電腦系統
502‧‧‧處理器
504‧‧‧電子顯示裝置
506‧‧‧主記憶體
508‧‧‧儲存裝置
510‧‧‧可移除的儲存裝置
512‧‧‧使用者介面裝置
514‧‧‧通訊介面
516‧‧‧通訊基礎結構
在隨附圖式的圖中，本揭示內容係以示例為目的而不是以限制為目的加以說明，且其中類似的參考數字係關於相似的元件，且其中：
圖1為可在本揭露內容的實施例中使用之製程的高階流程圖。
圖2為圖1中使用離子輔助蝕刻以形成階梯結構的步驟108之更詳細的流程圖。
圖3A-F為根據本揭露內容的實施例所蝕刻的堆疊的示意的橫剖面圖。
圖4為可用於運作本揭露內容之電漿處理腔室的示意圖。
圖5說明電腦系統，其係合適於實施在本揭露內容的實施例中使用的控制器。

Claims (16)

  1. 一種用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，包含： 使一蝕刻氣體流入該蝕刻腔室內，該蝕刻氣體包含氟成份、氦、及氟碳氫化合物或碳氫化合物； 在該蝕刻腔室中將該蝕刻氣體形成為一原位電漿；及 提供約10至約100 伏特的一偏壓以加速氦離子至該堆疊並活化該堆疊的一表面，以形成用於離子輔助蝕刻之一經活化的表面，其中該原位電漿蝕刻該堆疊的該經活化的表面。
  2. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該蝕刻氣體的氦的流率為該蝕刻氣體的其餘成份的流率的至少兩倍。
  3. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該堆疊包含至少兩對矽氧化物與矽氮化物的雙層。
  4. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該堆疊包含至少100對矽氧化物與矽氮化物的雙層。
  5. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該形成該蝕刻氣體為一原位電漿的步驟包含經由電感耦合來提供RF功率至該蝕刻腔室。
  6. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該堆疊為一階梯結構的一形式，其中該階梯結構在部分該堆疊的上方具有一遮罩，其中該遮罩不覆蓋一些階梯與該等階梯的側壁。
  7. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該堆疊係設置在一有機遮罩下方，且該方法更包含修整該有機遮罩。
  8. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該蝕刻氣體更包含HBr、COS、Cl2 、N2 、Ar、H2 或SiCl4 之至少一者。
  9. 如申請專利範圍第1項之用於在蝕刻腔室中離子輔助蝕刻交替的矽氧化物層與矽氮化物層的堆疊的方法，其中該氦離子不蝕刻該堆疊且其中該原位電漿僅化學地蝕刻該堆疊的該經活化的表面。
  10. 一種用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中該堆疊具有一有機遮罩且其中該堆疊包含複數的矽氧化物與矽氮化物的雙層，該方法包含複數循環，其中各循環包含： a)修整該有機遮罩；及 b)離子輔助蝕刻該堆疊至少一完整的雙層，其中該離子輔助蝕刻包含： 使一蝕刻氣體流入一蝕刻腔室內，該蝕刻氣體包含氟成份、氦、及氟碳氫化合物或碳氫化合物； 在該蝕刻腔室中將該蝕刻氣體形成為一原位電漿；及 提供約10至約100 伏特的一偏壓以加速氦離子至該蝕刻腔室中的該堆疊並活化該堆疊的一表面，以形成該堆疊的一經活化的表面，其中該原位電漿蝕刻該堆疊的該經活化的表面。
  11. 如申請專利範圍第10項之用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中步驟a-b的該循環係重複至少5次。
  12. 如申請專利範圍第10項之用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中該有機遮罩為一光阻劑遮罩。
  13. 如申請專利範圍第10項之用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中步驟a-b係在一電感耦合電漿處理腔室中執行。
  14. 如申請專利範圍第10項之用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中該蝕刻氣體的氦的流率為該蝕刻氣體的其餘成份的流率的至少兩倍。
  15. 如申請專利範圍第10項之用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中該氦離子不蝕刻該堆疊且其中該原位電漿僅化學地蝕刻該堆疊的該經活化的表面。
  16. 如申請專利範圍第10項之用於在電漿處理腔室中形成階梯結構於堆疊中的方法，其中該蝕刻氣體更包含HBr、COS、Cl2 、N2 、Ar、H2 或SiCl4 之至少一者。
TW106135379A 2016-10-19 2017-10-17 矽氧化物矽氮化物堆疊離子輔助蝕刻 TWI759340B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662410225P 2016-10-19 2016-10-19
US62/410,225 2016-10-19
US15/726,120 US9997366B2 (en) 2016-10-19 2017-10-05 Silicon oxide silicon nitride stack ion-assisted etch
US15/726,120 2017-10-05

Publications (2)

Publication Number Publication Date
TW201830465A true TW201830465A (zh) 2018-08-16
TWI759340B TWI759340B (zh) 2022-04-01

Family

ID=61904737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106135379A TWI759340B (zh) 2016-10-19 2017-10-17 矽氧化物矽氮化物堆疊離子輔助蝕刻

Country Status (5)

Country Link
US (1) US9997366B2 (zh)
KR (1) KR102433492B1 (zh)
CN (1) CN109983563A (zh)
TW (1) TWI759340B (zh)
WO (1) WO2018075284A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3011018B2 (ja) * 1994-06-06 2000-02-21 株式会社日立製作所 プラズマエッチング方法
JP3440735B2 (ja) * 1996-12-26 2003-08-25 ソニー株式会社 ドライエッチング方法
CN100428416C (zh) * 2006-04-03 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
KR101793160B1 (ko) * 2010-12-10 2017-11-03 삼성전자주식회사 반도체 소자 제조 방법
US8535549B2 (en) * 2010-12-14 2013-09-17 Lam Research Corporation Method for forming stair-step structures
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP5912637B2 (ja) * 2012-02-17 2016-04-27 東京エレクトロン株式会社 半導体装置の製造方法
US9236255B2 (en) * 2013-06-26 2016-01-12 Applied Materials, Inc. Methods for forming three dimensional NAND structures atop a substrate
US9257300B2 (en) * 2013-07-09 2016-02-09 Lam Research Corporation Fluorocarbon based aspect-ratio independent etching
US9748366B2 (en) * 2013-10-03 2017-08-29 Applied Materials, Inc. Etching oxide-nitride stacks using C4F6H2
JP5970004B2 (ja) * 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
US9558928B2 (en) * 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
US9484215B2 (en) * 2015-03-31 2016-11-01 Lam Research Corporation Sulfur and fluorine containing etch chemistry for improvement of distortion and bow control for har etch

Also Published As

Publication number Publication date
KR20190058549A (ko) 2019-05-29
KR102433492B1 (ko) 2022-08-17
US20180108532A1 (en) 2018-04-19
WO2018075284A1 (en) 2018-04-26
CN109983563A (zh) 2019-07-05
TWI759340B (zh) 2022-04-01
US9997366B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
TWI654760B (zh) 具有組合遮罩之高深寬比蝕刻
TWI735522B (zh) 混合式階梯蝕刻
US9748110B2 (en) Method and system for selective spacer etch for multi-patterning schemes
TWI651805B (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
TW201801184A (zh) 蝕刻介電層中之特徵部的方法
US10002773B2 (en) Method for selectively etching silicon oxide with respect to an organic mask
TW201841246A (zh) 介層接觸窗蝕刻
KR20140021610A (ko) 풀 메탈 게이트 구조를 패터닝하는 방법
KR101888217B1 (ko) 계단형 구조들을 형성하는 방법
US11646207B2 (en) Silicon oxide silicon nitride stack stair step etch
US9673057B2 (en) Method for forming stair-step structures
TWI743045B (zh) 陰影修整線邊緣粗糙度減低
TWI759340B (zh) 矽氧化物矽氮化物堆疊離子輔助蝕刻
TW201828360A (zh) 高深寬比蝕刻