TW201822598A - 多層電路板及其製造方法 - Google Patents
多層電路板及其製造方法 Download PDFInfo
- Publication number
- TW201822598A TW201822598A TW105140186A TW105140186A TW201822598A TW 201822598 A TW201822598 A TW 201822598A TW 105140186 A TW105140186 A TW 105140186A TW 105140186 A TW105140186 A TW 105140186A TW 201822598 A TW201822598 A TW 201822598A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- conductor layer
- insulating
- circuit board
- bumps
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種多層電路板,包括多個絕緣凸塊、第一導體層、第二導體層。多個絕緣凸塊設置於第一基板與第二基板之間,多個絕緣凸塊的頂部作為電路連接點。第一導體層設置於第一基板上,且連接至電路連接點。第二導體層設置於第二基板上,且連接至電路連接點。
Description
本發明是有關於一種電路板,且特別是有關於一種使用3D列印技術的多層電路板及其製造方法
電路板是電子裝置中不可或缺的關鍵組件,主要負責內部電子元件之間的訊號傳遞、連結等。在電子裝置不斷追求輕薄短小的趨勢下,電路板上的導線的線寬也不斷跟著縮小,因此業者莫不戮力於研究如何突破製程、材料等限制因素,以獲得低成本、同時具備高可信賴度、高性能的高密度電路板。
為實現高密度的電路設計與高密度的電路層間互連,而需要減少一般電路板中導通孔所占用的線路使用空間。一般常用於高密度連結板(High Density Interconnection;HDI)的層間互連技術的製作方法為自由疊孔結構,其利用雷射鑽孔與金屬填孔之製程來完成電路層間之電氣連接。此種方法存在製程複雜,高污染後處理和成品良率較低等缺點。而嵌入凸塊互連技術(Buried Bump Interconnection Technology,B2it)則為先製作一塊雙面板或多層板,將導電材料透過多次網版印刷在銅箔上以形成圓錐凸塊,再利用組合層壓製程,將絕緣片放在導電凸塊上後,以熱壓方式將絕緣層板壓合在銅箔上並使導電凸塊貫穿絕緣片,使預製導電凸塊可進行電路層間電氣連接。
然而,在B2it製程中由於製作凸塊之導電膏為具有高黏性和低觸變指數(Thixotropic index,TI)之材料特性,所以在對導電材料僅進行一次印刷是無法達到設計高度,必需要重複4〜5次印刷導電材料並使其固化的過程,才能形成具有設計高度的導電凸塊。而凸塊穿刺絕緣層板到疊合增層製程中,導電凸塊容易出現歪斜現象,會造成印刷電路板(PCB)的導通連接不良,降低了生產良率。
本發明提供一種多層電路板,使用非金屬材料(陶瓷材料)預製凸塊,可獲得更好之材料特性,避免凸塊在壓合穿刺製程中出現歪斜現象。
本發明提供一種多層電路的製造方法,利用3D列印技術,以陶瓷類材料來印製凸塊,並搭配3D功能性列印在基板及凸塊上列印導電線路,以製作高密度多層電路板。
本發明的多層電路板,包括:第一基板、多個絕緣凸塊、第一導體層、第二基板以及第二導體層。多個絕緣凸塊設置於第一基板上,其中絕緣凸塊的材料為陶瓷類材料。第一導體層設置於第一基板上,且第一導體層的一部分位於多個絕緣凸塊的頂部。第二基板設置於第一基板上,且具有多個開口分別暴露多個絕緣凸塊的頂部的第一導體層。第二導體層設置於第二基板上,且第二導體層電性連接多個絕緣凸塊的頂部的第一導體層。
在本發明的一實施例中,上述的多層電路板,更包括接合膠層。接合膠層設置於第一基板與第二基板之間。
在本發明的一實施例中,上述的第一導體層包括多個第一導線。多個第一導線包括第一延伸部以及第一連接部。第一延伸部設置於第一基板上。第一連接部位於所述絕緣凸塊的頂部。
在本發明的一實施例中,上述的第二導體層包括多個第二導線。多個第二導線包括第二延伸部以及第二連接部。第二延伸部設置於第二基板上。第二連接部位於所述絕緣凸塊的頂部。
在本發明的一實施例中,上述的第一基板及所述第二基板為絕緣材質所製成。
本發明的一種多層電路板,包括多個絕緣凸塊、第一導體層、第二導體層。多個絕緣凸塊設置於第一基板與第二基板之間,多個絕緣凸塊的頂部作為電路連接點,其中絕緣凸塊的材料為陶瓷類材料。第一導體層設置於第一基板上,且連接至電路連接點。第二導體層設置於第二基板上,且連接至電路連接點。
本發明的多層電路板之製造方法包括下列步驟。在第一基板上形成突起狀的多個絕緣凸塊,其中多個絕緣凸塊包括利用3D列印法形成,且絕緣凸塊的材料為陶瓷類材料。於第一基板上形成第一導體層,且第一導體層的一部分位於多個絕緣凸塊的頂部。於第二基板上形成接合膠層。壓合第一基板與第二基板,絕緣凸塊穿過接合膠層及第二基板,並露出頂部。於第二基板上形成第二導體層,且第二導體層電性連接多個絕緣凸塊的頂部的第一導體層。第一導體層及第二導體層包括利用3D列印法形成。
在本發明的一實施例中,上述的多層電路板之製造方法在利用3D列印法形成多個絕緣凸塊後,更包括進行燒結製程。
在本發明的一實施例中,於第二基板上形成接合膠層之後,壓合第一基板與第二基板之前,更包括於接合膠層上形成多個開口。
在本發明的一實施例中,上述的壓合第一基板與第二基板包括進行熱壓合製程。
基於上述,本發明利用3D列印技術,以陶瓷類材料來印製凸塊,並搭配3D功能性列印在板材及凸塊上列印導電線路,以製作高密度多層電路板。除了能簡化製程、有效利用材料外,並因使用非金屬材料預製凸塊,可獲得更好之材料特性,避免凸塊在壓合穿刺製程中出現歪斜現象。而列印導電線路除可有效減少材料耗用外,更能提供綠色製程方式,降低對於環境之汙染。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參閱圖1A圖至第1G,其為依據本發明較佳實施例所繪示的多層電路板的製造方法示意圖。
請參照圖1A,首先提供基板100。此基板100包括絕緣基板,其材質例如是樹脂。然後,在基板100上形成多個絕緣凸塊102。絕緣凸塊的硬度例如大於銀的硬度,亦即絕緣凸塊的硬度例如大於莫氏硬度2.7。絕緣凸塊102的材料包括陶瓷類材料,例如氧化鋯、氧化鋁、二氧化矽、二氧化鈦、氮化矽、碳化矽或其組合。絕緣凸塊102例如利用3D列印法形成,藉由3D列印技術將陶瓷類材料粉末噴印成凸塊狀。此外,利用3D列印技術形成多個絕緣凸塊102後,也可以進行燒結製程,將陶瓷類粉末燒結成陶瓷體。在一實施例中,多個絕緣凸塊102包括利用模板印刷方式形成。而且,利用3D列印技術可一次完成絕緣凸塊的製作,相較於習知使用模板印刷技術者,可節省多次重複製程來完成絕緣凸塊的成本。
請參照圖1B,於基板100上形成導體層104。導體層104的一部分位於多個絕緣凸塊102的頂部。導體層104包括利用3D列印法形成。利用3D列印技術,在基板100以及多個絕緣凸塊102列印導線電路圖案(導體層104)。導體層104的材質例如是金、銀、銅、鋁或其它金屬。導體層104包括多個導線,多個導線例如分為延伸部104a以及連接部104b。延伸部104a設置於基板100上,而連接部104b位於絕緣凸塊102的頂部。
請參照圖1C,準備另一個基板106,並於基板106上形成接合膠層108。此基板106包括絕緣基板,其材質例如是樹脂。接合膠層108例如是熱壓合接合膠層。接合膠層108例如以貼合的方式形成於基板106上。在一實施例中,將接合膠層108貼合於基板106上之前或之後,選擇性地更包括於接合膠層108形成多個開口110。在一實施例中,於接合膠層108形成多個開口110的步驟中,亦可選擇性地同步於基板106上形成開口。多個開口110的形成方法包括雷射光刻法。多個開口110分別對應基板100上的多個絕緣凸塊102形成。於接合膠層108形成多個開口,可避免後續壓合基板100與基板106時,接合膠層108的殘膠溢出。
請參照圖1D,壓合基板100與基板106,而使多個絕緣凸塊102經由接合膠層108刺穿基板106,而露出形成有導體層104的多個絕緣凸塊102的頂部。壓合基板100與基板106的方法例如是熱壓法。利用熱壓方式將基板106(絕緣層板)與接合膠層108覆蓋於完成線路之基板100上,並使列印有導線電路圖案(導體層104)之絕緣凸塊102穿透上層之基板106。亦即,絕緣凸塊102穿過接合膠層108及以及基板106,並露出所述頂部。
請參照圖1E,於基板106上形成導體層112,且導體層112電性連接多個絕緣凸塊102的頂部的導體層104。導體層112包括利用3D列印法形成。利用3D列印技術,在基板106以及基板106所暴露導體層104上形成導體層112。導體層112的材質例如是金、銀、銅、鋁或其它金屬。導體層112包括多個導線,多個導線例如分為延伸部112a以及連接部112b。延伸部112a設置於基板106上,而連接部112b位於絕緣凸塊102的頂部。
請參照圖1F,準備保護板114,並於保護板114上形成接合膠層116。此保護板114包括絕緣基板,其材質例如是樹脂。接合膠層116例如是熱壓合接合膠層。接合膠層116例如以貼合的方式形成於保護板114。將接合膠層116貼合於保護板114上之後,更包括於保護板114形成多個接點開口118。多個接點開口118的形成方法包括雷射穿孔法。
請參照圖1G,將保護板114壓合於基板106上,其中接點開口118暴露出基板106上的部分導體層112。將保護板114壓合於基板106上的方法例如是熱壓法。
在上述實施例是以形成兩層電路板為例作說明,當然也可以在基板上重複進行形成絕緣凸塊、列印導電圖案、壓合絕緣層板等步驟,之後再將保護板壓合於基板上,而形成兩層以上的電路板。
圖2A及圖2B是依照本發明的實施例的一種多層電路板的剖面示意圖及線路立體結構圖。在圖2A及圖2B中,構件與圖1A至圖1G相同者,給予相同的標號,並省略其詳細說明。
圖2A及圖2B是依照本發明的實施例的一種多層電路板的剖面示意圖及線路立體結構圖。
如圖2A及圖2B所示,本發明的多層電路板包括多個絕緣凸塊102、導體層104以及導體層112。導體層104以及導體層112以絕緣凸塊102的頂部作為電路連接點120。
舉例來說,多個絕緣凸塊102設置於基板100與基板106之間,多個絕緣凸塊102的頂部作為電路連接點120。導體層104設置於基板100上,且連接至電路連接點120。導體層112設置於基板106上,且連接至電路連接點120。
多個絕緣凸塊102設置於基板100上。絕緣凸塊102的硬度例如大於銀的硬度,亦即絕緣凸塊102的硬度例如大於莫氏硬度2.7,其中絕緣凸塊102的材料包括陶瓷類材料,例如是氧化鋯、氧化鋁、二氧化矽、二氧化鈦、氮化矽、碳化矽或其組合。由於以陶瓷類材料取代導電金屬製作凸塊,可利用材料本身特性,避免凸塊在壓合穿刺製程中出現歪斜現象,確保多層電路板良率與完成品質。
導體層104設置於基板100上,且導體層104的一部分位於多個絕緣凸塊102的頂部。基板106設置於基板100上,具有多個開口110分別暴露多個絕緣凸塊102的頂部的導體層104。
導體層112設置於基板106上,導體層112電性連接多個絕緣凸塊102的頂部的導體層104。
在一實施例中,於基板100與基板106之間更包括接合膠層108。接合膠層108例如為熱壓合接合膠層。
在一實施例中,於基板106上更設置有保護板114。保護板114與基板106之間更包括接合膠層116。接合膠層116例如為熱壓合接合膠層。
在本發明的多層電路板及其製造方法中,利用3D列印技術噴印陶瓷類材料來製作絕緣凸塊,並搭配3D列印技術來列印導電線路(導電層),使絕緣凸塊上之線路形成電路層間之導通連接,取代一般使用之導通孔技術,或是B2it技術中之金屬凸塊。
而且,以利用3D列印技術可一次完成絕緣凸塊的製作,使用網板印刷技術則需要多次重複製程來完成絕緣凸塊的製作。以陶瓷類材料取代導電金屬製作凸塊,可利用材料本身特性,避免凸塊在壓合穿刺製程中出現歪斜現象,確保多層電路板良率與完成品質。
使用3D列印技術取代傳統蝕刻製程,來完成電路板製作,除了可有效降低多層基板生產複雜度與所需耗材,並可有效降低基板製造時程與成本。
本發明的多層電路板及其製造方法,於絕緣基板上列印出導電線路,因此可視使用需求而簡易地變更電路佈局,在使用上極具彈性。
此外,在本發明的多層電路板及其製造方法,因無須用到蝕刻、電鍍製程,更能提供一綠色製程方式,降低對於汙水、廢棄物之處理排放成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、106‧‧‧基板
102‧‧‧絕緣凸塊
104、112‧‧‧導體層
104a、112a‧‧‧延伸部
104b、112b‧‧‧連接部
108、116‧‧‧接合膠層
110‧‧‧開口
114‧‧‧保護板
118‧‧‧接點開口
120‧‧‧電路連接點
圖1A至圖1G是依照本發明的實施例的一種多層電路板的製造方法的示意圖。 圖2A及圖2B是依照本發明的實施例的一種多層電路板的剖面示意圖及線路立體結構圖。
Claims (10)
- 一種多層電路板,包括: 第一基板; 多個絕緣凸塊,設置於所述第一基板上,其中所述絕緣凸塊的材料為陶瓷類材料; 第一導體層,設置於所述第一基板上,且所述第一導體層的一部分位於所述多個絕緣凸塊的頂部; 第二基板,設置於所述第一基板上,具有多個開口分別暴露所述多個絕緣凸塊的頂部的所述第一導體層;以及 第二導體層,設置於所述第二基板上,且所述第二導體層電性連接所述多個絕緣凸塊的頂部的所述第一導體層。
- 如申請專利範圍第1項所述的多層電路板,更包括接合膠層,設置於所述第一基板與所述第二基板之間。
- 如申請專利範圍第1項所述的多層電路板,其中所述第一導體層包括多個第一導線,所述多個第一導線包括:第一延伸部,設置於所述第一基板上;以及第一連接部,位於所述絕緣凸塊的頂部。
- 如申請專利範圍第1項所述的多層電路板,其中所述第二導體層包括多個第二導線,所述多個第二導線包括:第二延伸部,設置於所述第二基板上;以及第二連接部,位於所述絕緣凸塊的頂部。
- 如申請專利範圍第1項所述的多層電路板,其中所述第一基板及所述第二基板為絕緣材質所製成。
- 一種多層電路板,包括: 多個絕緣凸塊,設置於第一基板與第二基板之間,所述多個絕緣凸塊的頂部作為電路連接點,其中所述絕緣凸塊的材料為陶瓷類材料; 第一導體層,設置於所述第一基板上,且連接至所述電路連接點;以及 第二導體層,設置於所述第二基板上,且連接至所述電路連接點。
- 一種多層電路板之製造方法,包括: 在第一基板上形成突起狀的多個絕緣凸塊,其中所述多個絕緣凸塊包括利用3D列印法形成,且所述絕緣凸塊的材料為陶瓷類材料; 於所述第一基板上形成第一導體層,且所述第一導體層的一部分位於所述多個絕緣凸塊的頂部; 於第二基板上形成接合膠層; 壓合所述第一基板與所述第二基板,所述絕緣凸塊穿過所述接合膠層及所述第二基板,並露出所述頂部;以及 於所述第二基板上形成第二導體層,且所述第二導體層電性連接所述多個絕緣凸塊的所述頂部的所述第一導體層; 其中所述第一導體層及所述第二導體層包括利用3D列印法形成。
- 如申請專利範圍第7項所述的多層電路板之製造方法,其中利用3D列印法形成所述多個絕緣凸塊後,更包括進行燒結製程。
- 如申請專利範圍第7項所述的多層電路板之製造方法,其中於所述第二基板上形成所述接合膠層之後,壓合所述第一基板與所述第二基板之前,更包括於所述接合膠層上形成多個開口。
- 如申請專利範圍第7項所述的多層電路板之製造方法,其中壓合所述第一基板與所述第二基板包括進行熱壓合製程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105140186A TWI672078B (zh) | 2016-12-06 | 2016-12-06 | 多層電路板及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105140186A TWI672078B (zh) | 2016-12-06 | 2016-12-06 | 多層電路板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201822598A true TW201822598A (zh) | 2018-06-16 |
TWI672078B TWI672078B (zh) | 2019-09-11 |
Family
ID=63258198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105140186A TWI672078B (zh) | 2016-12-06 | 2016-12-06 | 多層電路板及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI672078B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166333A (en) * | 1998-01-14 | 2000-12-26 | Packard Hughes Interconnect Company | Bumps with plural under-bump dielectric layers |
DE10016132A1 (de) * | 2000-03-31 | 2001-10-18 | Infineon Technologies Ag | Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung |
JP2006287094A (ja) * | 2005-04-04 | 2006-10-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
TWI391045B (zh) * | 2009-12-11 | 2013-03-21 | Nan Ya Printed Circuit Board | 複合埋入式元件結構及其製造方法 |
JP5921477B2 (ja) * | 2013-03-25 | 2016-05-24 | 株式会社東芝 | Mems素子 |
-
2016
- 2016-12-06 TW TW105140186A patent/TWI672078B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI672078B (zh) | 2019-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149920B2 (ja) | リジッドフレキシブル基板およびその製造方法 | |
JP4291279B2 (ja) | 可撓性多層回路基板 | |
US20150382459A1 (en) | Printed Circuit Board And Method For Fabricating The Same, And Apparatus For Fabricating Printed Circuit Borad | |
TWI622332B (zh) | 軟硬複合線路板 | |
KR100990576B1 (ko) | 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법 | |
US10609824B2 (en) | Manufacturing method of a multi-layer circuit board | |
JP2004140018A (ja) | 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器 | |
US7421779B2 (en) | Multilayer board manufacturing method | |
JP2006310421A (ja) | 部品内蔵型プリント配線板とその製造方法 | |
JP2008258357A (ja) | リジッドフレキ基板とその製造方法 | |
JP2019021863A (ja) | 多層基板 | |
JP4728054B2 (ja) | 多層配線用基材および多層配線用基材の製造方法および多層配線板 | |
JP4672290B2 (ja) | 回路基板、パッケージ基板の製造方法及びパッケージ基板 | |
TWI672078B (zh) | 多層電路板及其製造方法 | |
JP2014232812A (ja) | プリント配線板およびその製造方法 | |
JP3830911B2 (ja) | 多層配線板の製造方法 | |
TW201703601A (zh) | 一種柔性線路板及其製作方法 | |
JP2000269642A (ja) | 多層配線板とその製造方法 | |
JP2022178380A (ja) | 電子部品内蔵基板 | |
TW201940024A (zh) | 複合電路板及其製造方法 | |
KR102241371B1 (ko) | 직접 회로 인쇄를 이용한 내장 트레이스 기판 형성 방법 | |
TWI479974B (zh) | 印刷電路板之製作方法 | |
JP2009129933A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
KR101969643B1 (ko) | 리지드 플렉시블 회로기판 제조방법 | |
WO2019198154A1 (ja) | 部品内蔵基板、及び部品内蔵基板の製造方法 |