TW201815239A - 晶片之封裝結構 - Google Patents
晶片之封裝結構 Download PDFInfo
- Publication number
- TW201815239A TW201815239A TW105131632A TW105131632A TW201815239A TW 201815239 A TW201815239 A TW 201815239A TW 105131632 A TW105131632 A TW 105131632A TW 105131632 A TW105131632 A TW 105131632A TW 201815239 A TW201815239 A TW 201815239A
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit board
- chip
- wafer
- package structure
- active area
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一種晶片之封裝結構,其包含:一晶片其正面上設有一作用區及多個晶墊排列設在該作用區之至少一側邊上;一第一電路板其第一表面上設有多個第一線路層供分別對應連接於該晶片之正面上所設之各晶墊;一絕緣層其覆蓋設在該第一電路板之第一表面上及該晶片之背面;及一第二電路板其具有一第一表面及一第二表面,其中該第一表面係覆蓋設在該絕緣層之背面上,其中該第二表面上設有多個第二線路層供用以對應連接至外部一印刷電路板;其中該第一電路板所設之各第一線路層與該第二電路板上所設之各第二線路層之間係分別利用一導電穿孔(PTH)來對應電性連結;其中各導電穿孔係設在該晶片之周圍的外部並穿透該第一電路板、該絕緣層、及該第二電路板,藉此簡化該晶片之封裝結構及其製程。
Description
本發明係有關一種晶片之封裝結構,尤指一種在一晶片之周圍的外部設置多個導電穿孔(PTH,Plated Through Hole),以使該晶片之正面上所設各晶墊能藉由該等導電穿孔(PTH)而移位至該指紋辨識晶片之背面上供可電性連結並安裝在一印刷電路板上,藉以使該晶片之正面上所設之作用區能配合該印刷電路板而達成作用區之作用功能。
利用表面黏著技術(SMT)將一晶片以覆晶(flip-chip)方式電性連結並安裝在一印刷電路板(PCB)上,乃為目前晶片常見的使用組態及習知技術,此時該晶片之正面上所設之多個晶墊(die pad)即面對該印刷電路板(PCB)且能對應電性連接於該印刷電路板表面上所設電路層上各預設之接點上。
然,當一晶片之正面上設有一作用區(active area)時,如指紋辨識晶片,即無法以習知覆晶(flip-chip)方式電性連接並安裝在一印刷電路板(PCB)上。在此將第3圖中所示之晶片10當作一指紋辨識晶片為例說明但非用以限制本發明,該晶片10之正面11上設有多個晶墊14及一作用區(active area)13如指紋辨識感應區(sensor active area),該作用區(指紋辨識感應區)13係用以對外感應一指紋影像(如手指按壓或滑動在指紋辨 識感應區之表面上)並轉換成電子訊號,再透過該些晶墊14將電子訊號傳輸至一印刷電路板(如第2、3圖所示之印刷電路板60)供進行指紋辨識功能或相關作業。由於該作用區(指紋辨識感應區)13是對外感應,故其表面須朝向該印刷電路板(60)之相對側,否則會被該印刷電路板遮住,因此該晶片10之正面11上的多個晶墊14無法以覆晶方式電性連接並安裝在該印刷電路板(60)上。
雖然,該晶片(指紋辨識晶片)10之正面11上多個晶墊14與印刷電路板之間可採用其他接合方式來進行電性連結,如採用導線連結(wire bond)方式,但所使用之導線是從晶墊14表面呈弧狀拉引至位於該晶片10之背面12處之印刷電路板上,因此導線之最高點相對會高出該晶片10之正面11或其上之晶墊14一段高度,又該些導線(wire)外圍一般會再施作一絕緣外護層用以蓋住並保護該些導線(wire),以致製作完成後之晶片之封裝結構的整體總高度相對加大,不符合輕薄短小的要求。另,在該晶片10之正面11及背面12之間安排多個電性導通用矽通孔(TSV,Through Silicon Via),此類矽通孔(TSV)之設計常見於晶片封裝及相關先前技術中,但製程相對麻煩且複雜,不符合成本效益。
由上可知,對一正面上同時設有多個晶墊14及一在正面設有作用區(如指紋辨識感應區)之晶片而言,本領域之先前技術的結構及/或製程實難以符合實際使用時之需求,因此在此類晶片之封裝領域中,仍存在進一步改進之需要性。
本發明主要目的乃在於提供一種晶片之封裝結構,其係在 一晶片之周圍的外部設置多個導電穿孔(PTH,Plated Through Hole),其中各導電穿孔(PTH)係設在該晶片之周圍的外部並穿透一第一電路板、一絕緣層及一第二電路板,以使該晶片正面上所設各晶墊能藉由該等導電穿孔(PTH)而移位至該晶片之背面上供可電性連結並安裝在一印刷電路板上,藉以使該晶片正面上所設之作用區(如指紋辨識感應區)能配合該印刷電路板而達成作用區功能(如指紋辨識功能)。
為達成上述目的,本發明之晶片之封裝結構,其包含:一晶片其具有一正面及一背面,在該正面上設有一作用區(如指紋辨識感應區)及多個晶墊排列設在該作用區之至少一側邊上;一第一電路板其具有一第一表面及一第二表面,在該第一表面之一部分區域上設有多個第一線路層供分別對應連接於該晶片正面上所設之各晶墊,且該第一電路板係由該晶片之正面上所設之該多個晶墊向外延伸至該晶片之外圍;一絕緣層,其覆蓋設在該第一電路板之該第一表面上及該晶片之背面上,並形成一平整的背面;及一第二電路板其具有一第一表面及一第二表面,其中該第一表面係覆蓋設在該絕緣層之該背面上,其中該第二表面上設有多個第二線路層供用以與外部一相配合使用之印刷電路板對應連接,以使該晶片能藉該第二電路板而安裝在該印刷電路板上並達成電性連接;其中該第一電路板所設之各第一線路層與該第二電路板上所設之各第二線路層之間係分別利用一具有導電鍍層之導電穿孔來對應電性連結;其中各導電穿孔係穿設在該晶片之周圍的外部並穿透該第一電路板、該絕緣層、及該第二電路板。
在本發明一實施例中,其中該作用區(如指紋辨識感應區)係設在該晶片(如指紋辨識晶片)之正面之中央區域,而該多個晶墊係排 列設在該作用區之一側邊上或排列設在該作用區之相對二側邊上,以使該多個晶墊位於該晶片之正面上並靠近該晶片之邊緣的區域。
在本發明一實施例中,該等導電穿孔(PTH)係設在該作用區之一側邊上或設在該作用區之相對的二側邊上。
在本發明一實施例中,其中在該晶片之正面上所設之作用區與該第一電路板之該第一表面之間進一步設置一介質層,且該介質層係設置在該晶片之正面上並完全遮護該作用區但露出各晶墊。
在本發明一實施例中,其中該第一電路板及該第二電路板係以軟性電路板(FPC)製成。
在本發明一實施例中,其中該封裝結構的總厚度,即由該第一電路板之第二表面至該第二電路板之該第二表面上之第二線路層的厚度,係等於或小於500μm。
在本發明一實施例中,其中該晶片之正面的尺寸為長度9.8mm及寬度4.18mm。
在本發明一實施例中,其中該封裝結構之正面的最大尺寸為長度16mm及寬度7mm,而正面的最小尺寸為長度11mm及寬度4.5mm,用以在應用時能提供多種選擇。
1‧‧‧封裝結構
1a‧‧‧封裝結構
1b‧‧‧封裝結構
10‧‧‧晶片
11‧‧‧正面
12‧‧‧背面
13‧‧‧作用區
14‧‧‧晶墊
20‧‧‧第一電路板
21‧‧‧第一表面
22‧‧‧第二表面
23‧‧‧第一線路層
30‧‧‧絕緣層
31‧‧‧背面
40‧‧‧第二電路板
41‧‧‧第一表面
42‧‧‧第二表面
43‧‧‧第二線路層
50‧‧‧導電穿孔
51‧‧‧導電鍍層
60‧‧‧印刷電路板
70‧‧‧介質層
80‧‧‧焊錫
第1圖係本發明晶片之封裝結構一實施例之剖視示意圖。
第2圖係本發明晶片之封裝結構另一實施例之剖視示意圖。
第3圖係本發明晶片之封裝結構中晶片之正面尺寸及其封裝結構之正面最 大及最小尺寸一實施例之示意圖。
為使本發明更加明確詳實,茲列舉較佳實施例並配合下列圖示,將本發明之結構及其技術特徵詳述如後:參考第1圖所示之實施例,本發明之晶片之封裝結構1,其包含:一晶片10、一第一電路板20、一絕緣層30、及一第二電路板40;其中該晶片10係以一指紋辨識晶片為例說明但非用以限制本發明。
該晶片10係具有一正面11及一背面12,其中在該正面11上設有一作用區(如指紋辨識感應區)13及多個晶墊14,該多個晶墊14係排列設在該作用區13之至少一側邊上。
該第一電路板20係具有一第一表面21及一第二表面22,其中在該第一表面21之一部分區域上設有多個第一線路層23供分別對應連接於該晶片10之正面11上所設之各晶墊14,如第1圖所示藉由焊錫80方式來進行焊結但不限制;其中該第一電路板20係由該晶片10之正面11上所設之該多個晶墊14向外延伸(如第1圖中之右側)至該晶片10之外圍如第1圖所示。
該絕緣層30係覆蓋設在該第一電路板20之該第一表面21上及該晶片10之背面12上,並得形成一平整的背面31。
該第二電路板40係具有一第一表面41及一第二表面42,其中該第一表面41係覆蓋設在該絕緣層30之該背面31上,其中該第二表面42上設有多個第二線路層43(圖中只以兩第二線路層43表示)供用以與外部一相配合使用之印刷電路板60對應連接,以使該晶片10能藉該第二電路板40而安裝在該印刷電路板60上(如第1圖中箭頭A所示)並達成電性連接。
本發明之主要技術特徵在於:該第一電路板20所設之各第一線路層23與該第二電路板40上所設之各第二線路層43之間係分別利用一具有導電鍍層51之導電穿孔(PTH,Plated Through Hole)50來對應電性連結,以使該晶片10之正面11上所設各晶墊14能藉由該等導電穿孔(PTH)50而移位至該晶片10之背面側上以供可電性連結並安裝在一相配合之印刷電路板60上,藉以使該晶片10之正面11上所設之作用區13能配合該印刷電路板60而達成作用區功能(如指紋辨識功能);其中各導電穿孔(PTH)50係設在該晶片10之周圍的外部並穿透該第一電路板20、該絕緣層30、及該第二電路板40如第1圖所示,也就是,本發明所採用之該等導電穿孔(PTH)50並非屬於先前技術常見之矽通孔(TSV,Through Silicon Via)結構型態,故本發明能有效地簡化該晶片之封裝結構1及其製程以符合成本效益。
在本發明一實施例中,該作用區13係設在該晶片10之正面11之中央區域如第3圖所示。此外,該多個晶墊14係排列設在該作用區13之一側邊上(圖未示,如同第3圖中上下兩排晶墊14中之一排),或排列設在該作用區13之相對二側邊上如第3圖所示,以使該多個晶墊14位於該晶片10之正面11上並靠近該晶片10之邊緣的區域。以第3圖所示為例說明,該晶片(指紋辨識晶片)10之正面11上設有十四個晶墊(die pad)14,其係被設計並排列成二排而每排七個晶墊(die pad)14但非用以限制本發明,因此在第1圖中只顯示其中一晶墊(die pad)14但非用以限制本發明。
此外,該晶片10之正面11上所設之多個晶墊(die pad)14的排列(布局)方式,可隨該晶片10之作用功能(如指紋辨識功能)需要而作出不同佈局,如在第1圖所示實施例中,該第一電路板20所設之各第一線 路層23及各導電穿孔(PTH,Plated Through Hole)50係排列設在該作用區(指紋辨識感應區)13之一側邊上(如第1圖中之右側邊)但非用以限制本發明。
此外,在第2圖所示之實施例中,該第一電路板20所設之各第一線路層23及各導電穿孔(PTH,Plated Through Hole)50係排列設在該作用區(指紋辨識感應區)13之相對的二側邊上(如第2圖中之左、右側邊)但非用以限制本發明。
如第1、2圖所示,在該晶片10之正面11上所設之作用區13與該第一電路板20之該第一表面21之間可進一步設置一介質層70,且該介質層70係設置在該晶片10之正面11上並完全遮護該作用區13但露出各晶墊14,其中該介質層70並不會影響該作用區13之作用(如指紋辨識)功能。
在本發明一實施例中,該第一電路板20及該第二電路板40係以厚度為50μm之軟性電路板(FPC,Flexible Printed Circuit)製成,藉以簡化本發明之封裝結構及其製程。
在本發明一實施例中,當該晶片(如指紋辨識晶片)10之厚度為250μm,且該第一電路板20與該第二電路板40以厚度為50μm之軟性電路板(FPC)製成時,則製作完成之本發明之封裝結構1的總厚度,即由該第一電路板20之第二表面22至該第二電路板40之該第二表面42上之第二線路層43的厚度,得控制為等於或小於500μm如第1、2圖所示。
此外,為使本發明之晶片之封裝結構1能增進其適用範圍,如方便選擇以配合並組裝於各種電子裝置(如手機)上使用,其中該晶片10之正面的尺寸可進一步設定為長度9.8mm及寬度4.18mm;其中該晶片之封裝結構1之正面的最大尺寸(如第3圖中封裝結構1b所示)可進一步設定為長 度16mm及寬度7mm,又正面的最小尺寸(如第3圖中封裝結構1a所示)可進一步設定為長度11mm及寬度4.5mm;也就是,當該晶片之封裝結構1之正面的長度與寬度被預先設定在一最大尺寸(長度16mmX寬度7mm)及一最小尺寸(長度11mmX寬度4.5mm)之間的範圍時,則可方便於各種電子裝置(如手機)在應用時能做出最佳選擇。
以上所述僅為本發明的優選實施例,對本發明而言僅是說明性的,而非限制性的;本領域普通技術人員理解,在本發明權利要求所限定的精神和範圍內可對其進行許多改變,修改,甚至等效變更,但都將落入本發明的保護範圍內。
Claims (10)
- 一種晶片之封裝結構,其包含:一晶片,其具有一正面及一背面,在該正面上設有一作用區及多個晶墊排列設在該作用區之至少一側邊上;一第一電路板,其具有一第一表面及一第二表面,該第一表面之一部分區域上設有多個第一線路層供分別對應連接於該晶片之正面上所設之各晶墊,且該第一電路板係由該晶片之正面上所設之該多個晶墊向外延伸至該晶片之外圍;一絕緣層,其覆蓋設在該第一電路板之該第一表面上及該晶片之背面上,並形成一平整的背面;及一第二電路板,其具有一第一表面及一第二表面,其中該第一表面係覆蓋設在該絕緣層之該背面上,其中該第二表面上設有多個第二線路層供用以與外部一相配合使用之印刷電路板對應連接,以使該晶片能藉該第二電路板而安裝在該印刷電路板上並達成電性連接;其中該第一電路板所設之各第一線路層與該第二電路板上所設之各第二線路層之間係分別利用一具有導電鍍層之導電穿孔來對應電性連結,以使該晶片之正面上所設各晶墊能藉由該等導電穿孔而移位至該晶片之背面側以供電性連結並安裝在該印刷電路板上;其中各導電穿孔係穿設在該晶片之周圍的外部並穿透該第一電路板、該絕緣層、及該第二電路板。
- 如請求項1所述之晶片之封裝結構,其中該晶片為一指紋辨識晶片,且設在該晶片之正面上之該作用區係一指紋辨識感應區。
- 如請求項1所述之晶片之封裝結構,其中該作用區係設在該晶片之正面之中央區域,而該多個晶墊係排列設在該作用區之一側邊上或排列設在該作用區之相對二側邊上,以使該多個晶墊位於該晶片之正面上並靠近該晶片之邊緣的區域。
- 如請求項1所述之晶片之封裝結構,其中該等導電穿孔係設在該作用區之一側邊上或設在該作用區之相對的二側邊上。
- 如請求項1所述之晶片之封裝結構,其中在該晶片之正面上所設之作用區與該第一電路板之該第一表面之間進一步設置一介質層。
- 如請求項5所述之晶片之封裝結構,其中該介質層係設置在該晶片之正面上並完全遮護該作用區但露出各晶墊。
- 如請求項1所述之晶片之封裝結構,其中該第一電路板及該第二電路板係以軟性電路板(FPC)製成。
- 如請求項1所述之晶片之封裝結構,其中該封裝結構的總厚度,即由該第一電路板之第二表面至該第二電路板之該第二表面上之第二線路層的厚度,係等於或小於500μm。
- 如請求項1所述之晶片之封裝結構,其中該晶片之正面的尺寸為長度9.8mm及寬度4.18mm。
- 如請求項1所述之晶片之封裝結構,其中當該晶片之正面的尺寸為長度9.8mm及寬度4.18mm時,該封裝結構之正面的最大尺寸為長度16mm及寬度7mm,而正面的最小尺寸為長度11mm及寬度4.5mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105131632A TWI625077B (zh) | 2016-09-30 | 2016-09-30 | Chip package structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105131632A TWI625077B (zh) | 2016-09-30 | 2016-09-30 | Chip package structure |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201815239A true TW201815239A (zh) | 2018-04-16 |
TWI625077B TWI625077B (zh) | 2018-05-21 |
Family
ID=62639426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105131632A TWI625077B (zh) | 2016-09-30 | 2016-09-30 | Chip package structure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI625077B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100561851B1 (ko) * | 2003-11-18 | 2006-03-16 | 삼성전자주식회사 | 지문 인식 센서 및 그 제조 방법 |
CN104050445B (zh) * | 2014-04-08 | 2018-10-16 | 南昌欧菲生物识别技术有限公司 | 指纹识别装置、指纹识别装置的封装方法和智能终端 |
CN105047657A (zh) * | 2015-08-13 | 2015-11-11 | 陈明涵 | Aio封装结构及封装方法 |
-
2016
- 2016-09-30 TW TW105131632A patent/TWI625077B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI625077B (zh) | 2018-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
US20220254695A1 (en) | Embedded package structure and preparation method therefor, and terminal | |
TW201533860A (zh) | 配線基板及使用其之半導體裝置 | |
TW201507089A (zh) | 半導體裝置 | |
TW201537719A (zh) | 堆疊型半導體封裝 | |
JP5041593B2 (ja) | チップ型半導体装置の製造方法 | |
JP2009278064A (ja) | 半導体装置とその製造方法 | |
US7180182B2 (en) | Semiconductor component | |
US9922918B2 (en) | Substrate for stacked module, stacked module, and method for manufacturing stacked module | |
US9793241B2 (en) | Printed wiring board | |
US6833512B2 (en) | Substrate board structure | |
TW201523798A (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
JP3632024B2 (ja) | チップパッケージ及びその製造方法 | |
KR20160126311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
TWI625077B (zh) | Chip package structure | |
US20180042112A1 (en) | Electronic device | |
TWI615933B (zh) | 半導體裝置及其製造方法 | |
TWI423405B (zh) | 具載板之封裝結構 | |
JP6666200B2 (ja) | 配線基板および電子装置 | |
WO2018072050A1 (zh) | 芯片的封装结构 | |
JP2012109386A (ja) | 配線基板 | |
US11139228B2 (en) | Semiconductor device | |
KR102345061B1 (ko) | 반도체 패키지 | |
US7939951B2 (en) | Mounting substrate and electronic apparatus | |
JP2010027856A (ja) | 半導体装置 |