TW201815071A - 數位控制振盪器的頻率校正方法及其頻率校正裝置 - Google Patents

數位控制振盪器的頻率校正方法及其頻率校正裝置 Download PDF

Info

Publication number
TW201815071A
TW201815071A TW105130447A TW105130447A TW201815071A TW 201815071 A TW201815071 A TW 201815071A TW 105130447 A TW105130447 A TW 105130447A TW 105130447 A TW105130447 A TW 105130447A TW 201815071 A TW201815071 A TW 201815071A
Authority
TW
Taiwan
Prior art keywords
clock signal
frequency
controlled oscillator
digitally controlled
error value
Prior art date
Application number
TW105130447A
Other languages
English (en)
Other versions
TWI613890B (zh
Inventor
王元鴻
Original Assignee
茂達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂達電子股份有限公司 filed Critical 茂達電子股份有限公司
Priority to TW105130447A priority Critical patent/TWI613890B/zh
Priority to US15/383,411 priority patent/US20180083637A1/en
Application granted granted Critical
Publication of TWI613890B publication Critical patent/TWI613890B/zh
Publication of TW201815071A publication Critical patent/TW201815071A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Abstract

本發明實施例提供一種數位控制振盪器的頻率校正方法及其頻率校正裝置。所述的頻率校正方法可有效地檢測出該數位控制振盪器於每一單位週期下所輸出的時脈信號之實際頻率與一期望頻率間的偏差程度，並據以進行相關的頻率校正，以確保該數位控制振盪器所輸出的時脈信號可如願達到符合該期望頻率的工作表現。

Description

數位控制振盪器的頻率校正方法及其頻率校正裝置
本發明是有關於一種頻率校正方法及其頻率校正裝置，且特別是一種適用於數位控制振盪器(digitally controlled oscillator，DCO)的頻率校正方法及其頻率校正裝置。
一般而言，各類型的電子產品於運作過程時，皆會是需要使用到時脈信號，但針對不同的電子產品可能要有不同振盪頻率的時脈信號。因此，近年來一種可透過輸入適當的控制碼，而來輸出不同振盪頻率的時脈信號之數位控制振盪器(DCO)最被受到重視，且已廣泛地應用在各類電子產品之中。進一步來說，相較於類比式的電壓控制振盪器(voltage controlled oscillator，VCO)，數位控制振盪器所輸出的時脈信號之振盪頻率較不易受到製程及週遭環境因素的影響，且其具有使用晶片面積較小及抗雜訊能力較好的優點。
因此，數位控制振盪器正逐漸取代成為當前鎖相迴路(phase-locked loops，PLL)中的核心元件。然而，目前卻並沒有任何廠商或發明者來設計直接有關於數位控制振盪器的頻率校正方法及其頻率校正裝置。
本發明實施例提供一種數位控制振盪器的頻率校正方法。其中，所述數位控制振盪器會是根據所接收到的一控制碼來輸出一時脈信號，且所述頻率校正方法的步驟如下。利用一計數器，根據一標準時脈信號來計算此時脈信號於一預設週期內所含有的脈波數目。利用一控制模組，根據此脈波數目來調整控制碼，並且使得數位控制振盪器則會是根據經調整後的控制碼來輸出此時脈信號。
優選的，所述計數器則用以根據標準時脈信號的一單位週期來作為預設週期，並且計算此時脈信號於此單位週期內所表示為上升緣的週期數目來作為脈波數目。
優選的，所述控制模組則用以來將一期望數目減去脈波數目之結果作為一誤差值，並且將此誤差值加入至控制碼中，使得數位控制振盪器則會是根據控制碼中的此誤差值來選擇提高、降低或不改變所輸出的此時脈信號之頻率。
本發明實施例另提供一種頻率校正裝置，適用於一數位控制振盪器中。其中，所述數位控制振盪器會是根據所接收到的一控制碼來輸出一時脈信號，且所述頻率校正裝置包括一計數器及控制模組。計數器耦接於數位控制振盪器，並且用以根據一標準時脈信號來計算此時脈信號於一預設週期內所含有的脈波數目。控制模組則耦接於此計數器及數位控制振盪器間，並且用以根據此脈波數目來調整控制碼，使得數位控制振盪器則會是根據經調整後的控制碼來輸出此時脈信號。
優選的，所述計數器則用以根據標準時脈信號的一單位週期來作為預設週期，並且計算此時脈信號於此單位週期內所表示為上升緣的週期數目來作為脈波數目。
優選的，所述控制模組則用以來將一期望數目減去脈波數目之結果作為一誤差值，並且將此誤差值加入至控制碼中，使得數位 控制振盪器則會是根據控制碼中的此誤差值來選擇提高、降低或不改變所輸出的此時脈信號之頻率。
綜上所述，本發明實施例所提供的數位控制振盪器的頻率校正方法及其頻率校正裝置，並不需要引入複雜的電路設計，而是僅需要透過簡單的計數器，便可有效量測出該數位控制振盪器於每一單位週期下所輸出的時脈信號與一期望頻率間的頻率偏差程度，並且藉由直接調整相關的控制碼，以進而使得該數位控制振盪器可如願輸出為達到符合該期望頻率的時脈信號。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
S101~S103‧‧‧流程步驟
20‧‧‧數位控制振盪器
10、50‧‧‧頻率校正裝置
100‧‧‧計數器
110‧‧‧控制模組
Ctrl‧‧‧控制碼
CS‧‧‧時脈信號
NUM‧‧‧脈波數目
CLK‧‧‧標準時脈信號
N、N+1、N+2‧‧‧週期
T‧‧‧期望數目
ERR‧‧‧誤差值
R‧‧‧暫存器
510、520‧‧‧除頻器
圖1是本發明實施例所提供的數位控制振盪器的頻率校正方法之流程示意圖。
圖2是本發明實施例所提供的頻率校正裝置之功能方塊示意圖。
圖3是圖2之頻率校正裝置中的計數器的標準時脈信號及時脈信號之時序示意圖。
圖4是圖2之頻率校正裝置中的控制模組之應用示意圖。
圖5是本發明另一實施例所提供的頻率校正裝置之功能方塊示意圖。
在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中相同參考數字可用以表示類似的元件。
首先，請同時參閱到圖1及圖2，圖1是本發明實施例所提供的數位控制振盪器的頻率校正方法之流程示意圖，而圖2是本發明實施例所提供的頻率校正裝置之功能方塊示意圖。其中，圖1的數位控制振盪器的頻率校正方法是可以執行於圖2的頻率校正裝置中，但本發明並不限制圖1的數位控制振盪器的頻率校正方法僅能夠執行於圖2的頻率校正裝置中。另外，圖2的頻率校正裝置也僅只是所述數位控制振盪器的頻率校正方法的其中一種實現方式，其並非用以限制本發明。
簡單來說，本發明實施例所提供的數位控制振盪器的頻率校正方法及其頻率校正裝置，是可以適用於任何的數位控制振盪器中。換言之，本發明並不限制數位控制振盪器的具體實現方式。除此之外，由於數位控制振盪器的動作原理為本技術領域中具有通常知識者所習知，因此有關於數位控制振盪器的細部內容於此就不再多加贅述。
若以圖2的數位控制振盪器20為例，數位控制振盪器20會是根據所接收到的一控制碼Ctrl來輸出一期望頻率為fout的時脈信號CS。然而，由於受到製程及週遭環境因素的影響，數位控制振盪器20所輸出的時脈信號CS之實際頻率fout’，將有可能地會與該期望頻率fout間仍存在著有一定程度的頻率偏差(亦即，fout’≠fout)。因此，本發明實施例所提供的數位控制振盪器的頻率校正方法及其頻率校正裝置，便是用於來校正數位控制振盪器20所輸出的時脈信號CS之實際頻率fout’，並藉以使得該時脈信號CS之實際頻率fout’能夠趨近似於該期望頻率fout。
進一步來說，所述頻率校正裝置10可包括計數器100及控制模組110。其中，上述計數器100及控制模組110可以是透過純硬件電路來實現，或者是透過硬件電路搭配固件或軟件來實現，但本發明皆並不以此為限制。另外，上述計數器100及控制模組110可以是整合或是分開設置，且本發明亦不以此為限制。總而言之， 本發明並不限制頻率校正裝置10的具體實現方式。
具體來說，計數器100耦接於數位控制振盪器20，並且用以根據一標準時脈信號CLK來計算該時脈信號CS於一預設週期(未繪示)內所含有的脈波數目NUM。另外，控制模組110則耦接於計數器100及數位控制振盪器20間，並且用以根據該脈波數目NUM來調整控制碼Ctrl，使得數位控制振盪器20則會是根據經調整後的控制碼Ctrl來輸出該時脈信號CS。
需要說明的是，本發明實施例並不限制最先送入控制碼Ctrl給數位控制振盪器20時的具體實現方式。換言之，在數位控制振盪器20開始正式運作前，本發明實施例是可以先藉由其它控制單元(未繪示)或該控制模組110來輸入一初始化過的控制碼Ctrl給數位控制振盪器20，並且使得數位控制振盪器20據以輸出時脈信號CS後，本發明實施例的計數器100才會開始進行計數。
另一方面，若再改以數位控制振盪器20的頻率校正方法，來做進一步說明的話，可請復參閱回圖1。首先，在步驟S101中，頻率校正裝置10將利用計數器100，根據一標準時脈信號CLK來計算該時脈信號CS於一預設週期(未繪示)內所含有的脈波數目NUM。接著，在步驟S103中，頻率校正裝置10則利用控制模組110，根據該脈波數目NUM來調整控制碼Ctrl，並且使得數位控制振盪器20則會是根據經調整後的控制碼Ctrl來該輸出時脈信號CS。
於是，根據以上內容之教示，本技術領域中具有通常知識者應可理解到，本發明實施例的數位控制振盪器的頻率校正方法及其頻率校正裝置的主要精神之一乃在於，可利用計數器100來記錄數位控制振盪器20所輸出的時脈信號CS之實際頻率fout’，並且根據該實際頻率fout’來計數出一脈波數目NUM。接著，本發明實施例則再利用控制模組110，根據該計數器100所得到的脈波數目NUM，以使得該數位控制振盪器20來選擇提高、降低或不改變後 續所輸出的該時脈信號CS之實際頻率fout’(亦即，使得數位控制振盪器20則會是根據經調整後的該控制碼Ctrl來輸出時脈信號CS)。
然而，以下將針對本實施例的計數器100的實現方式作進一步地介紹。請一併參閱到圖3，圖3是圖2之頻率校正裝置中的計數器的標準時脈信號及時脈信號之時序示意圖。其中，圖3中部分與圖2相同之元件以相同之圖號標示，故於此便不再多加贅述。
詳細來說，計數器100係用以根據標準時脈信號CLK的一單位週期來作為該預設週期，並且計算時脈信號CS於該單位週期內所表示為上升緣的週期數目來作為該脈波數目NUM。因此，根據上述內容可知，本發明實施例的該標準時脈信號CLK之頻率，必須低於該數位控制振盪器20所輸出的時脈信號CS之頻率，才能使得該計數器100可正常運作。
也就是說，本發明並不改變該時脈信號CS於目前週期內(例如，圖3中的第一單位週期N)的實際頻率fout’，而是直接量測出該時脈信號CS於目前週期內所能表示為上升緣的週期數目。舉例來說，若以圖3所示為例，該時脈信號CS於第一單位週期N內的脈波數目NUM即可表示為12。然而，由於計數器100的電路佈局面積較小，且其具有較佳的抗雜訊能力。因此，本發明實施例的數位控制振盪器的頻率校正方法及其頻率校正裝置，可以是在維持增益穩定的前提下，以更經濟的方式來實現頻率的量測功能。
接著，以下將再針對本實施例的控制模組110的實現方式作進一步地介紹。請一併參閱到圖4，圖4是圖2之頻率校正裝置中的控制模組之應用示意圖。其中，圖4中部分與圖2相同之元件以相同之圖號標示，故於此便不再多加贅述。
詳細來說，控制模組110係用以來將一期望數目T減去該脈波數目NUM之結果作為一誤差值ERR，並且將該誤差值ERR加入 至控制碼Ctrl中，使得數位控制振盪器20則會是根據該控制碼Ctrl中的誤差值ERR來選擇提高、降低或不改變所輸出的時脈信號CS之實際頻率fout’。
需要說明的是，本發明實施例並不限制期望數目T的具體實現方式，故本技術領域中具有通常知識者應可依據實際需求或應用來進行有關該期望數目T的設計。另外，本發明實施例亦不限制將該誤差值ERR所加入至控制碼Ctrl時的具體實現方式，故本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。
然而，應當理解的是，該期望數目T即可定義為符合該期望頻率fout的時脈信號CS於該標準時脈信號CLK的每一單位週期內所能表示為上升緣的週期數目。因此，該期望數目T所減去該脈波數目NUM之結果(亦即，誤差值ERR)，則將會是用以來指示出該時脈信號CS之實際頻率fout’與該期望頻率fout間的頻率偏差程度。
舉例來說，若仍以圖3所示為例，假設在該期望數目T為14的情況下，當該時脈信號CS於第一單位週期N內的脈波數目NUM為12時，即可表示該誤差值ERR為+2。也就是說，該數位控制振盪器20於第一單位週期N內所輸出的時脈信號CS之實際頻率fout’，則低於該期望頻率fout(亦即，fout’<fout)。因此，本發明實施例的頻率校正方法及頻率校正裝置10，將必須是要來控制使得該數位控制振盪器20，以選擇提高於第二單位週期N+1內所輸出的該時脈信號CS之實際頻率fout’(亦即，如圖3中的該時脈信號CS於第二單位週期N+1所示)。如此一來，才可使得該數位控制振盪器20所輸出的時脈信號CS之實際頻率fout’能夠校正至符合該期望頻率fout。
更進一步來說，如圖4所示，控制模組110是可以直接地將上述誤差值ERR加入至前一次週期時所輸出的控制碼Ctrl中，以作 為調整後的控制碼Ctrl。對此，應當理解的是，該控制模組110中更應包含有至少一暫存器R，而該暫存器R則負責用以儲存前一次週期所輸出的控制碼Ctrl之內容。於是，當數位控制振盪器20接收到目前週期所輸出的控制碼Ctrl時，該數位控制振盪器20便可根據該控制碼Ctrl中的誤差值ERR，來直接判斷出前一次週期時該時脈信號CS之實際頻率fout’與該期望頻率fout間的頻偏程度。值得一提的是，上述根據所採用的實現方式在此僅是用以舉例，其並非用以限制本發明。
總而言之，根據以上內容，本技術領域中具有通常知識者應可理解到，當在該誤差值ERR的狀態表示為零時，即可表示該期望數目T等於該時脈信號CS於當前週期內的脈波數目NUM。也就是說，該數位控制振盪器20所輸出的時脈信號CS之實際頻率fout’，則等於為該期望頻率fout(亦即，fout’=fout)。因此，本發明實施例的頻率校正方法及其頻率校正裝置10，將必須是要來控制使得該數位控制振盪器20，以選擇並不改變所輸出的該時脈信號CS之實際頻率fout’。換言之，該數位控制振盪器20則會是根據該誤差值ERR來選擇不改變所輸出的該時脈信號CS之實際頻率fout’。
同理，當在該誤差值ERR的狀態表示為一正整數時，即可表示該期望數目T大於該時脈信號CS於當前週期內的脈波數目NUM。也就是說，該數位控制振盪器20所輸出的時脈信號CS之實際頻率fout’，則低於該期望頻率fout(亦即，fout’<fout)。因此，本發明實施例的頻率校正方法及其頻率校正裝置10，將必須是要來控制使得該數位控制振盪器20，以選擇提高所輸出的該時脈信號CS之實際頻率fout’。換言之，該數位控制振盪器20則會是根據該誤差值ERR來選擇提高所輸出的該時脈信號CS之實際頻率fout’。
相反地，當在該誤差值ERR的狀態表示為一負整數時，即可 表示該期望數目T小於該時脈信號CS於當前週期內的脈波數目NUM。也就是說，該數位控制振盪器20所輸出的時脈信號CS之實際頻率fout’，則高於該期望頻率fout(亦即，fout’>fout)。因此，本發明實施例的頻率校正方法及其頻率校正裝置10，將必須是要來控制使得該數位控制振盪器20，以選擇降低所輸出的該時脈信號CS之實際頻率fout’。換言之，該數位控制振盪器20則會是根據該誤差值ERR來選擇降低所輸出的該時脈信號CS之實際頻率fout’。
值得注意的是，上述所採用的各方式在此僅只是用以舉例，其並非用以限制本發明。另外，本發明亦不限制該數位控制振盪器20所對於提高或降低該時脈信號CS之實際頻率fout’時的詳細實現方式，故本技術領域中具有通常知識者可依據實際需求或應用來進行設計。
舉例來說，若仍以圖3所示為例，由於該時脈信號CS於第二單位週期N+1內的脈波數目NUM(13)仍小於該期望數目T(14)。因此，本發明實施例的頻率校正方法及頻率校正裝置10，將會是繼續地控制使得該數位控制振盪器20，以選擇提高後續所輸出的該時脈信號CS之實際頻率fout’，並且直到該時脈信號CS於第i單位週期N+i內(其中，i為大於等於2的任意正整數)的脈波數目NUM等於該期望數目T(14)時，本發明實施例的頻率校正方法及頻率校正裝置10，則才會控制使得該數位控制振盪器20，以選擇不改變所輸出的該時脈信號CS之實際頻率fout’。
同理，當在檢測出該時脈信號CS於第j單位週期N+j內(其中，j為同樣大於等於2的任意正整數，但j大於i)的脈波數目NUM又不等於該期望數目T(14)時，本發明實施例的頻率校正方法及頻率校正裝置10，則會再次據以控制使得該數位控制振盪器20，以選擇提高或降低後續所輸出的該時脈信號CS之實際頻率fout’，以藉此使得該時脈信號CS之頻率能夠有效持續地被維 持校正在趨近似於該期望頻率fout的理想狀況下。
因此，本發明實施例所提供的數位控制振盪器的頻率校正方法及其頻率校正裝置，將可以有效檢測出該數位控制振盪器於每一單位週期下所輸出的時脈信號之實際頻率與該期望頻率間的偏差程度(亦即，所述誤差值)，並據以進行相關的頻率校正，以確保該數位控制振盪器所輸出的時脈信號可如願達到符合該期望頻率的工作表現。
一般而言，計數器中更可搭配有除頻器的使用，以藉此將能夠提升該計數器的解析度，並使其量測的特性更能掌握，且更為精準。因此，在本發明中更進一步地提供了另一種實施方式。請參閱圖5，圖5是本發明另一實施例所提供的頻率校正裝置之功能方塊示意圖。其中，圖5中部分與圖2相同之元件以相同之圖號標示，故於此便不再多加贅述。
簡單來說，相較於圖2的頻率校正裝置10，圖5的頻率校正裝置50更包括除頻器510及520。其中，除頻器510用以來對該時脈信號CS進行除頻，而除頻器520則用以來對該標準時脈信號CLK進行除頻。然而，由於除頻器510及520的動作原理亦為本技術領域中具有通常知識者所習知，因此有關於其細部內容於此就不再多加贅述。然而，應當理解的是，在此種情況下，雖然計數器100將可以藉此大幅提升該頻偏程度的檢測能力，但卻不會影響到本發明的頻率校正方法。因此，有關於圖5的頻率校正裝置50所應執行的數位控制振盪器的頻率校正方法，則如同前述實施例所述，故於此便不再多加贅述。
綜上所述，本發明實施例所提供的數位控制振盪器的頻率校正方法及其頻率校正裝置，並不需要引入複雜的電路設計，而是僅需要透過簡單的計數器，便可有效量測出該數位控制振盪器於每一單位週期下所輸出的時脈信號與一期望頻率間的頻率偏差程度，並且藉由直接調整相關的控制碼，以進而使得該數位控制振 盪器可如願輸出為達到符合該期望頻率的時脈信號。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

Claims (12)

  1. 一種數位控制振盪器(digitally controlled oscillator，DCO)的頻率校正方法，其中該數位控制振盪器會是根據所接收到的一控制碼來輸出一時脈信號，該頻率校正方法包括：利用一計數器，根據一標準時脈信號來計算該時脈信號於一預設週期內所含有的脈波數目；以及利用一控制模組，根據該脈波數目來調整該控制碼，並且使得該數位控制振盪器則會是根據經調整後的該控制碼來輸出該時脈信號。
  2. 如請求項第1項所述的頻率校正方法，其中該計數器係用以根據該標準時脈信號的一單位週期來作為該預設週期，並且計算該時脈信號於該單位週期內所表示為上升緣的一週期數目來作為該脈波數目。
  3. 如請求項第2項所述的頻率校正方法，其中該控制模組係用以來將一期望數目減去該脈波數目之結果作為一誤差值，並且將該誤差值加入至該控制碼中，使得該數位控制振盪器則會是根據該控制碼中的該誤差值來選擇提高、降低或不改變所輸出的該時脈信號之頻率。
  4. 如請求項第3項所述的頻率校正方法，其中當在該誤差值的狀態表示為零時，該數位控制振盪器則會是根據該誤差值來選擇並不改變所輸出的該時脈信號之頻率。
  5. 如請求項第3項所述的頻率校正方法，其中當在該誤差值的狀態表示為一正整數時，該數位控制振盪器則會是根據該誤差值來選擇提高所輸出的該時脈信號之頻率。
  6. 如請求項第3項所述的頻率校正方法，其中當在該誤差值的狀態表示為一負整數時，該數位控制振盪器則會是根據該誤差值來選擇降低所輸出的該時脈信號之頻率。
  7. 一種頻率校正裝置，適用於一數位控制振盪器中，其中該數位 控制振盪器會是根據所接收到的一控制碼來輸出一時脈信號，該頻率校正裝置包括：一計數器，耦接於該數位控制振盪器，並且用以根據一標準時脈信號來計算該時脈信號於一預設週期內所含有的脈波數目；以及一控制模組，耦接於該計數器及該數位控制振盪器間，並且用以根據該脈波數目來調整該控制碼，使得該數位控制振盪器則會是根據經調整後的該控制碼來輸出該時脈信號。
  8. 如請求項第7項所述的頻率校正裝置，其中該計數器係用以根據該標準時脈信號的一單位週期來作為該預設週期，並且計算該時脈信號於該單位週期內所表示為上升緣的一週期數目來作為該脈波數目。
  9. 如請求項第8項所述的頻率校正裝置，其中該控制模組係用以來將一期望數目減去該脈波數目之結果作為一誤差值，並且將該誤差值加入至該控制碼中，使得該數位控制振盪器則會是根據該控制碼中的該誤差值來選擇提高、降低或不改變所輸出的該時脈信號之頻率。
  10. 如請求項第9項所述的頻率校正裝置，其中當在該誤差值的狀態表示為零時，該數位控制振盪器則會是根據該誤差值來選擇並不改變所輸出的該時脈信號之頻率。
  11. 如請求項第9項所述的頻率校正裝置，其中當在該誤差值的狀態表示為一正整數時，該數位控制振盪器則會是根據該誤差值來選擇提高所輸出的該時脈信號之頻率。
  12. 如請求項第9項所述的頻率校正裝置，其中當在該誤差值的狀態表示為一負整數時，該數位控制振盪器則會是根據該誤差值來選擇降低所輸出的該時脈信號之頻率。
TW105130447A 2016-09-21 2016-09-21 數位控制振盪器的頻率校正方法及其頻率校正裝置 TWI613890B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105130447A TWI613890B (zh) 2016-09-21 2016-09-21 數位控制振盪器的頻率校正方法及其頻率校正裝置
US15/383,411 US20180083637A1 (en) 2016-09-21 2016-12-19 Frequency calibration method for digitally controlled oscillator and apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105130447A TWI613890B (zh) 2016-09-21 2016-09-21 數位控制振盪器的頻率校正方法及其頻率校正裝置

Publications (2)

Publication Number Publication Date
TWI613890B TWI613890B (zh) 2018-02-01
TW201815071A true TW201815071A (zh) 2018-04-16

Family

ID=61621428

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130447A TWI613890B (zh) 2016-09-21 2016-09-21 數位控制振盪器的頻率校正方法及其頻率校正裝置

Country Status (2)

Country Link
US (1) US20180083637A1 (zh)
TW (1) TWI613890B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020140207A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 频率调节器及其频率调节方法、电子设备
CN111026232A (zh) * 2019-11-08 2020-04-17 深圳市汇顶科技股份有限公司 时钟校准方法、芯片、电子设备
CN111711445A (zh) * 2020-06-24 2020-09-25 中国地质科学院地球物理地球化学勘查研究所 标称频率误差的校正方法、装置以及电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741928B1 (en) * 2007-10-10 2010-06-22 Marvell International Ltd. Frequency modulation using a digital frequency locked loop

Also Published As

Publication number Publication date
TWI613890B (zh) 2018-02-01
US20180083637A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
US8049569B1 (en) Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
EP2291916B1 (en) Automatic synchronization of an internal oscillator to an external frequency reference
US7825719B2 (en) System and method for wideband phase-adjustable common excitation
US9590646B1 (en) Frequency synthesizers with adjustable delays
JP2007033447A (ja) 周波数誤差を補正するスペクトルアナライザ及びその方法
US20070194824A1 (en) Digital DLL circuit
US8461933B2 (en) Device and method for frequency calibration and phase-locked loop using the same
KR20040046329A (ko) 디지털 위상 혼합기를 갖는 2 코스 하프 딜레이 라인을이용한로우 지터 ｄｌｌ
TWI613890B (zh) 數位控制振盪器的頻率校正方法及其頻率校正裝置
US9362928B1 (en) Low-spurious fractional N-frequency divider and method of use
US10141942B1 (en) Apparatuses and methods for providing frequency divided clocks
US8552804B1 (en) Frequency synthesizers with dynamic calibration intervals
TWI638526B (zh) 頻率合成裝置及其方法
US20110032012A1 (en) Phase-locked loop circuit
JP4381975B2 (ja) 位相同期ループ
US20170126211A1 (en) System and method for adjusting duty cycle in clock signals
JP2006119123A (ja) 位相差検出装置
JP2003188720A (ja) Ｐｌｌ回路
US10862487B2 (en) Locked loop circuit with reference signal provided by un-trimmed oscillator
US9825587B1 (en) Mitigation of long wake-up delay of a crystal oscillator
US9966963B2 (en) Frequency synthesizer
JP6312197B2 (ja) クロック生成回路
JP2008249529A (ja) ジッタ判定回路およびジッタ判定方法
TWI500269B (zh) 具電流補償機制的鎖相迴路及其方法
CN107872223B (zh) 用于执行相位误差校正的系统和方法