TW201813300A - 訊號產生電路及訊號產生方法 - Google Patents

訊號產生電路及訊號產生方法 Download PDF

Info

Publication number
TW201813300A
TW201813300A TW105130827A TW105130827A TW201813300A TW 201813300 A TW201813300 A TW 201813300A TW 105130827 A TW105130827 A TW 105130827A TW 105130827 A TW105130827 A TW 105130827A TW 201813300 A TW201813300 A TW 201813300A
Authority
TW
Taiwan
Prior art keywords
signal
period
level
low level
high level
Prior art date
Application number
TW105130827A
Other languages
English (en)
Inventor
董哲維
林煒力
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105130827A priority Critical patent/TW201813300A/zh
Priority to CN201611074743.9A priority patent/CN106409210A/zh
Priority to US15/482,393 priority patent/US20180090097A1/en
Publication of TW201813300A publication Critical patent/TW201813300A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本案揭示一種訊號產生電路，此訊號產生電路包含時序控制器與準位位移器，且準位位移器電性連接時序控制器。時序控制器用以產生時脈訊號與控制訊號。準位位移器用以接收時脈訊號與控制序號。另外，準位位移器依據時脈訊號與控制訊號而於一週期的第一極性期間輸出高準位訊號，並局部地調高高準位訊號，再依據時脈訊號與控制訊號而於一週期的第二極性期間輸出低準位訊號，並局部地調低低準位訊號。

Description

訊號產生電路及訊號產生方法
本案係關於一種訊號處理電路及訊號處理方法，特別係關於一種訊號產生電路及訊號產生方法。
隨著影像顯示技術的快速發展，影像顯示技術被廣泛地應用於顯示裝置。舉例而言，由閘極驅動陣列(Gate Driver on Array，GOA)電路所組成的顯示裝置具有高集成度與薄型化之特性。然而，閘極驅動陣列電路中的位移暫存器係用以接收並在預設的時序下複製訊號產生電路所提供的準位訊號，從而產生輸出訊號。因此，閘極驅動陣列電路所產生的輸出訊號之波形不僅取決於自身的薄膜電晶體(Thin-Film Transistor，TFT)之電性，更與準位訊號之波形所對應的電壓值息息相關。一般而言，由於閘極驅動陣列電路所產生的輸出訊號係透過複製準位訊號之波形而產生，因此，相較於準位訊號，輸出訊號之波形的表現(如，訊號延遲)具有明顯地衰減。
因此，如何有效地維持閘極驅動陣列電路的運作並提升輸出訊號之波形的表現來進行訊號產生電路的設計，可是一大挑戰。
本案揭示的一態樣係關於一種訊號產生電路，此訊號產生電路包含時序控制器與準位位移器，且準位位移器電性連接時序控制器。時序控制器用以產生時脈訊號與控制訊號。準位位移器用以接收時脈訊號與控制序號。另外，準位位移器依據時脈訊號與控制訊號而於一週期的第一極性期間輸出高準位訊號，並局部地調高高準位訊號，再依據時脈訊號與控制訊號而於一週期的第二極性期間輸出低準位訊號，並局部地調低低準位訊號。
本案揭示的另一態樣係關於一種訊號產生方法，且此感測方法包含以下步驟：透過時序控制器產生時脈訊號與控制訊號；透過準位位移器接收時脈訊號與控制訊號；透過準位位移器依據時脈訊號與控制訊號而於一週期的第一極性期間輸出高準位訊號，並局部地調高高準位訊號；以及透過準位位移器依據時脈訊號與控制訊號而於一週期的第二極性期間輸出低準位訊號，並局部地調低低準位訊號。
綜上所述，本案之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，可達到相當的技術進步，並具有產業上的廣泛利用價值，本案所揭示之訊號產生電路與訊號產生方法係透過局部地對準位訊號進行調整，從而閘極驅動陣列電路中的位移暫存器可以依據經調整後的準位訊號而輸出具有更為理想之波形表現的輸出訊號。舉例而言，本案所揭示之訊號產生電路與訊號產生方法輸出高準位訊 號與低準位訊號，並局部地調高高準位訊號與局部地調低低位準訊號。另外，相較於傳統上提高或降低整體準位訊號之技術方案，由於本案所揭示之訊號產生電路與訊號產生方法僅局部地對準位訊號進行調整，因此，本案所揭示之技術方案可以顯著地降低功率消耗。
100‧‧‧訊號產生電路
102‧‧‧時序控制器
104‧‧‧準位位移器
110‧‧‧位移暫存器
112‧‧‧驅動控制電路
114‧‧‧驅動電路
116‧‧‧重置電路
122‧‧‧第一穩壓控制電路
124‧‧‧第一穩壓電路
126‧‧‧第二穩壓控制電路
128‧‧‧第二穩壓電路
130‧‧‧下拉電路
300‧‧‧訊號產生方法
S301、S302、S303、S304‧‧‧步驟
CLK‧‧‧時脈訊號
CTRL‧‧‧控制訊號
DCLK、DCLK'、DCLK(n)‧‧‧準位訊號
DCLK1‧‧‧高準位訊號
DCLK2‧‧‧低準位訊號
F1、F2‧‧‧下降時間
LC1、LC2‧‧‧低頻驅動訊號
ST(n-2)、ST(n)‧‧‧掃描訊號
Q(n-2)、Q(n)‧‧‧控制訊號
R1、R2‧‧‧上升時間
Sout、Sout'、Sout(n)、Sout(n+4)‧‧‧輸出訊號
VGH1、VGH2‧‧‧高準位電壓
VGL1、VGL2‧‧‧低準位電壓
VGSD、VSS‧‧‧電源
W1、W2‧‧‧時間長度
第1A圖為依據本案揭示的實施例所繪製的訊號產生電路的方塊示意圖；第1B圖為依據本案揭示的實施例所繪製的位移暫存器的方塊示意圖；第1C圖為依據本案揭示的實施例所繪製的位移暫存器的電路示意圖；第2A、2B、2C圖為依據本案揭示的實施例所繪製的訊號產生電路所產生的準位訊號的波形示意圖；以及第3圖為依據本案揭示的實施例所繪製的訊號產生方法的流程圖。
下文是舉實施例配合所附圖式作詳細說明，以更好地理解本案的態樣，但所提供的實施例並非用以限制本揭示所涵蓋的範圍，而結構操作的描述非用以限制其執行的順序， 任何由元件重新組合的結構，所產生具有均等功效的裝置，皆為本揭示所涵蓋的範圍。此外，根據業界的標準及慣常做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同的符號標示來進行說明以便於理解。
在全篇說明書與申請專利範圍所使用的用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭示的內容中與特殊內容中的平常意義。某些用以描述本案揭示的用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本案揭示的描述上額外的引導。
此外，在本案中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。
於本案中，當一元件被稱為『連接』或『耦接』時，可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本案中使用『第一』、『第二』、...等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本案。
第1A圖為依據本案揭示的實施例所繪製的訊號產生電路100的方塊示意圖。如第1A圖所示，訊號產生電路100包含時序控制器102與準位位移器104，且準位位移器104電性連接時序控制器102。時序控制器102用以產生時脈訊號 CLK與控制訊號CTRL，並將時脈訊號CLK與控制訊號CTRL傳送至準位位移器104。準位位移器104用以接收時脈訊號CLK、控制訊號CTRL，並依據時脈訊號CLK、控制訊號CTRL而輸出準位訊號DCLK。於此實施例中，準位位移器104更用以接收第一高準位電壓VGH1、第二高準位電壓VGH2、第一低準位電壓VGL1以及第二低準位電壓VGL2。
於一實施例中，準位位移器104先依據時脈訊號CLK與控制訊號CTRL而於一週期的第一極性期間輸出高準位訊號(如，第2A圖所示之高準位訊號DCLK1)，並局部地調高高準位訊號。隨後，準位位移器104再依據時脈訊號CLK與控制訊號CTRL而於一週期的第二極性期間輸出低準位訊號(如，第2A圖所示之低準位訊號DCLK2)，並局部地調低低準位訊號。如此，準位位移器104可以依據經調高後的高準位訊號與經調低後的低準位訊號而輸出準位訊號DCLK。舉例而言，請參閱第2A圖，第2A圖為依據本案揭示的實施例所繪製的訊號產生電路100所產生的準位訊號DCLK的波形示意圖。如第2A圖所示，當準位位移器104於一週期(如，時間T1~T5)的第一極性期間(如，時間T1~T3)輸出高準位訊號DCLK1後，準位位移器104局部地(如，於週期T1~T5中的局部時間T1~T2)調高高準位訊號DCLK1；當準位位移器104於一週期(如，時間T1~T5)的第二極性期間(如，時間T3~T5)輸出低準位訊號DCLK2後，準位位移器104局部地(如，於週期T1~T5中的局部時間T3~T4)調低低準位訊號DCLK2。
於另一實施例中，準位位移器104先依據時脈訊 號CLK與控制訊號CTRL而於第一極性期間的第一期間輸出第一高準位訊號，並於第一極性期間的第二期間輸出第二高準位訊號，上述第一高準位訊號之準位高於第二高準位訊號之準位。隨後，準位位移器依據時脈訊號CLK與控制訊號CTRL而於第二極性期間的第三期間輸出第一低準位訊號，並於第二極性期間的第四期間輸出第二低準位訊號，上述第一低準位訊號之準位低於第二低準位訊號之準位。舉例而言，請參閱第2A圖，當準位位移器104於一週期(如，時間T1~T5)的第一極性期間(如，時間T1~T3)輸出高準位訊DCLK1時，準位位移器104於第一極性期間的第一期間(如，時間T1~T2)將高準位訊號DCLK1調至第一高準位電壓VGH1，從而輸出第一高準位訊號，準位位移器104於第一極性期間的第二期間(如，時間T2~T3)將高準位訊號DCLK1調至第二高準位電壓VGH2，從而輸出第二高準位訊號；當準位位移器104於一週期(如，時間T1~T5)的第二極性期間(如，時間T3~T5)輸出低準位訊DCLK2時，準位位移器104於第二極性期間的第三期間(如，時間T3~T4)將低準位訊號DCLK2調至第一低準位電壓VGL1，從而輸出第一低準位訊號，準位位移器104於第二極性期間的第四期間(如，時間T4~T5)將低準位訊號DCLK2調至第二低準位電壓VGL2，從而輸出第二低準位訊號。
於又一實施例中，第一高準位訊號之準位為第一高準位電壓VGH1，且第二高準位訊號之準位為第二高準位電壓VGH2；第一低準位訊號之準位為第一低準位電壓VGL1，且第二低準位訊號之準位為第二低準位電壓VGL2。另外，第 一高準位訊號之準位高於第二高準位訊號之準位，且第一低準位訊號之準位低於第二低準位訊號之準位。換句話說，第一高準位電壓VGH1大於第二高準位電壓VGH2，且第一低準位電壓VGL1小於第二低準位電壓VGL2。於此實施例中，第一高準位電壓VGH1與第二高準位電壓VGH2之差值為5V，且第一低準位電壓VGL1與第二低準位電壓VGL2之差值為5V。應瞭解到，上述關於第一高準位電壓VGH1、第二高準位電壓、第一低準位電壓VGL1以及第二低準位電壓VGL2之實施方式僅用以示範，並非用以限制本案。舉例而言，依據實際操作之需求，第一高準位訊號、第二高準位訊號、第一低準位訊號以及第二低準位訊號之準位可以彈性地進行調整。
於一實施例中，時序控制器102可透過準位位移器104更用以調整第一極性期間的第一期間與第二極性期間的第三期間之時間長度。舉例而言，請參閱第2A圖，當時序控制器102用以延長或縮短第一期間之時間長度W1後，準位位移器104依據經調整後的第一期間之時間長度W1而於第一極性期間(如，時間T1~T3)的第一期間(如，時間T1~T2)輸出具有時間長度W1的第一高準位訊號；當時序控制器102延長或縮短第三期間之時間長度W2後，準位位移器104依據經調整後的第三期間之時間長度W2而於第二極性期間(如，時間T3~T5)的第三期間(如，時間T3~T4)輸出第一低準位訊號。於此實施例中，第一期間之時間長度W1與第三期間之時間長度W2均為5微秒(microsecond)，但本案之實施方式並不僅限於此。
於一實施例中，準位位移器104更用以將所輸出的準位訊號DCLK傳送至位移暫存器110，從而位移暫存器110依據準位訊號DCLK而產生輸出訊號Sout。舉例而言，請參閱第1B、1C圖，第1B圖為依據本案揭示的實施例所繪製的位移暫存器110的方塊示意圖，且第1C圖為依據本案揭示的實施例所繪製的位移暫存器110的電路示意圖。如第1B圖所示，位移暫存器110包含驅動控制電路112、驅動電路114以及重置電路116，且驅動控制電路112電性連接驅動電路114，重置電路116電性連接驅動控制電路112與驅動電路114。驅動控制電路112用以產生並傳送驅動控制訊號至驅動電路114。驅動電路114用以依據驅動控制訊號而於預設的時序下複製訊號產生電路100所輸出的準位訊號DCLK，從而產生輸出訊號Sout。重置電路116用以產生並傳送重置訊號至驅動控制電路112與驅動電路114，從而重置驅動控制電路112與驅動電路114以重新產生輸出訊號Sout。
如第1C圖所示，驅動控制電路112電性連接電源VGSD，且驅動控制電路112用以依據前級掃描訊號ST(n-2)而產生驅動控制訊號，並依據驅動控制訊號與本級準位訊號DCLK(n)而產生本級掃描訊號ST(n)。驅動電路114用以依據驅動控制訊號與本級準位訊號DCLK(n)而產生本級輸出訊號Sout(n)。重置電路116包含第一穩壓控制電路122、第一穩壓電路124、第二穩壓控制電路126、第二穩壓電路128以及下拉電路130，且其均電性連接電源VSS。第一穩壓控制電路122用以依據第一低頻驅動訊號LC1、前級控制訊號Q(n-2)以及本 級控制訊號Q(n)而產生並傳送第一穩壓控制訊號至第一穩壓電路124以為驅動控制電路112與驅動電路114進行穩壓。第二穩壓控制電路126用以依據第二低頻驅動訊號LC2、前級控制訊號Q(n-2)以及本級控制訊號Q(n)而產生並傳送第二穩壓控制訊號至第二穩壓電路128以為驅動控制電路112與驅動電路114進行穩壓。下拉電路130用以依據後級輸出訊號Sout(n+4)而為驅動電路114進行電壓下拉。
於一實施例中，請參閱第2B、2C圖，若準位位移器104將未經局部調整的準位訊號DCLK'傳送至位移暫存器110，則輸出訊號Sout'之波形具有明顯地衰減；若準位位移器104將經局部調整後的準位訊號DCLK傳送至位移暫存器110，則可以有效地降低輸出訊號Sout之波形衰減。於此實施例中，輸出訊號Sout'所對應的上升時間R1為4.41微秒，且輸出訊號Sout'所對應的下降時間F1為2.92微秒。另外，當第一高準位訊號與第二高準位訊號之準位差值為5V，第一低準位訊號與第二低準位訊號之準位差值為5V，且第一高準位訊號所對應的第一期間之時間長度W1與第一低準位訊號所對應的第三期間之時間長度W2均為5微秒時，輸出訊號Sout所對應的上升時間R2為3.49微秒，且輸出訊號Sout所對應的下降時間F2為2.07微秒。因此，相較於輸出訊號Sout'，輸出訊號Sout具有更為理想的上升時間與下降時間，從而輸出訊號Sout之波形更為接近理想方波。
第3圖為依據本案揭示的實施例所繪製的訊號產生方法300的流程圖。於一實施例中，訊號產生方法300可以 實施於上述訊號產生電路100，但本案並不以此為限。為了易於理解訊號產生方法300，後文將以訊號產生電路100作為實施訊號產生方法300的示範標的。如第3圖所示，訊號產生方法300包含以下步驟：S301：透過時序控制器102產生時脈訊號CLK與控制訊號CTRL；S302：透過準位位移器104接收時脈訊號CLK與控制訊號CTRL；S303：透過準位位移器104依據時脈訊號CLK與控制訊號CTRL而於一週期的第一極性期間輸出高準位訊號，並局部地調高高準位訊號；以及S304：透過準位位移器104依據時脈訊號CLK與控制訊號CTRL而於一週期的第二極性期間輸出低準位訊號，並局部地調低低準位訊號。
舉例而言，當準位位移器104依據時脈訊號CLK與控制訊號CTRL於輸出高準位訊號(如，第2A圖所示之高準位訊號DCLK1)與低位準訊號(如，第2A圖所示之低準位訊號DCLK2)，並局部地調高高準位訊號與調低低準位訊號後，準位位移器104可以依據經調高後的高準位訊號與經調低後的低位準訊號而輸出準位訊號DCLK。
於一實施例中，請參閱步驟S303，準位位移器104依據時脈訊號CLK與控制訊號CTRL而於第一極性期間的第一期間輸出第一高準位訊號，並於第一極性期間的第二期間輸出第二高準位訊號。關於第一高準位訊號與第二高準位訊號 之實施方式已為上述實施例所示範(請參閱第2A圖)，故於此不重新贅述。於另一實施例中，第一高準位訊號之準位為第一高準位電壓VGH1，第二高準位訊號之準位為第二高準位電壓VGH2，且第一高準位訊號之準位高於第二高準位訊號之準位。
於一實施例中，請再參閱步驟S303，準位位移器104依據時脈訊號CLK與控制訊號CTRL而於第二極性期間的第三期間輸出第一低準位訊號，並於第二極性期間的第四期間輸出第二低準位訊號。關於第一低準位訊號與第二低準位訊號之實施方式已為上述實施例所示範(請參閱第2A圖)，故於此不重新贅述。於又一實施例中，第一低準位訊號之準位為第一低準位電壓VGL1，且第二低準位訊號之準位為第二低準位電壓VGL2，且第一低準位訊號之準位低於第二低準位訊號之準位。
於上述實施例中，本案所揭示之訊號產生電路與訊號產生方法係透過局部地對準位訊號進行調整，從而閘極驅動陣列電路中的位移暫存器可以依據經調整後的準位訊號而輸出具有較佳波形表現的輸出訊號。舉例而言，本案所揭示之訊號產生電路與訊號產生方法輸出高準位訊號與低準位訊號，並局部地調高該高準位訊號與局部地調低低位準訊號。另外，相較於傳統上提高或降低整體準位訊號之技術方案，由於本案所揭示之訊號產生電路與訊號產生方法僅局部地對準位訊號進行調整，因此，本案所揭示之技術方案可以顯著地降低功率消耗。
技術領域通常知識者可以容易理解到揭示的實施例實現一或多個前述舉例的優點。閱讀前述說明書之後，技術領域通常知識者將有能力對如同此處揭示內容作多種類的更動、置換、等效物以及多種其他實施例。因此本案之保護範圍當視申請專利範圍所界定者與其均等範圍為主。

Claims (10)

  1. 一種訊號產生電路，包含：一時序控制器，用以產生一時脈訊號與一控制訊號；以及一準位位移器，電性連接該時序控制器，用以接收該時脈訊號與該控制訊號；其中該準位位移器依據該時脈訊號與該控制訊號而於一週期的一第一極性期間輸出一高準位訊號，並局部地調高該高準位訊號；其中該準位位移器依據該時脈訊號與該控制訊號而於該週期的一第二極性期間輸出一低準位訊號，並局部地調低該低準位訊號。
  2. 如請求項1所述之訊號產生電路，其中該準位位移器更依據該時脈訊號與該控制訊號而於該第一極性期間的一第一期間輸出一第一高準位訊號，並於該第一極性期間的一第二期間輸出一第二高準位訊號，且該第一高準位訊號之準位高於該第二高準位訊號之準位；其中該準位位移器更依據該時脈訊號與該控制訊號而於該第二極性期間的一第三期間輸出一第一低準位訊號，並於該第二極性期間的一第四期間輸出一第二低準位訊號，且該第一低準位訊號之準位低於該第二低準位訊號之準位。
  3. 如請求項2所述之訊號產生電路，其中該準位位移器更用以調整該第一期間與該第三期間之時間長度。
  4. 如請求項2所述之訊號產生電路，其中該準位位移器更用以調整該第一高準位訊號與該第一低準位訊號之準位。
  5. 如請求項2至4任一項所述之訊號產生電路，其中該準位位移器依序於該第一期間、該第二期間、該第三期間以及該第四期間輸出該些準位訊號。
  6. 一種訊號產生方法，包含：透過一時序控制器產生一時脈訊號與一控制訊號；透過一準位位移器接收該時脈訊號與該控制訊號；透過該準位位移器依據該時脈訊號與該控制訊號而於一週期的一第一極性期間輸出一高準位訊號，並局部地調高該高準位訊號；以及透過該準位位移器依據該時脈訊號與該控制訊號而於該週期的一第二極性期間輸出一低準位訊號，並局部地調低該低準位訊號。
  7. 如請求項6所述之訊號產生方法，其中透過該準位位移器依據該時脈訊號與該控制訊號而於該週期的該第一極性期間輸出該高準位訊號，並局部地調高該高準位訊號包含：透過該準位位移器依據該時脈訊號與該控制訊號而於該第一極性期間的一第一期間輸出一第一高準位訊號，並於該 第一極性期間的一第二期間輸出一第二高準位訊號，且該第一高準位訊號之準位高於該第二高準位訊號之準位，其中透過該準位位移器依據該時脈訊號與該控制訊號而於該週期的該第二極性期間輸出該低準位訊號，並局部地調低該低準位訊號包含：透過該準位位移器依據該時脈訊號與該控制訊號而於該第二極性期間的一第三期間輸出一第一低準位訊號，並於該第二極性期間的一第四期間輸出一第二低準位訊號，且該第一低準位訊號之準位低於該第二低準位訊號之準位。
  8. 如請求項7所述之訊號產生方法，其中透過該時序控制器以調整該第一期間與該第三期間之時間長度。
  9. 如請求項7所述之訊號產生方法，其中透過該準位位移器以調整該第一高準位訊號與該第一低準位訊號之準位。
  10. 如請求項7至9任一項所述之訊號產生方法，其中透過該準位位移器以依序於該第一期間、該第二期間、該第三期間以及該第四期間輸出該些準位訊號。
TW105130827A 2016-09-23 2016-09-23 訊號產生電路及訊號產生方法 TW201813300A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105130827A TW201813300A (zh) 2016-09-23 2016-09-23 訊號產生電路及訊號產生方法
CN201611074743.9A CN106409210A (zh) 2016-09-23 2016-11-29 信号产生电路及信号产生方法
US15/482,393 US20180090097A1 (en) 2016-09-23 2017-04-07 Signal generating circuit and signal generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105130827A TW201813300A (zh) 2016-09-23 2016-09-23 訊號產生電路及訊號產生方法

Publications (1)

Publication Number Publication Date
TW201813300A true TW201813300A (zh) 2018-04-01

Family

ID=58084203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130827A TW201813300A (zh) 2016-09-23 2016-09-23 訊號產生電路及訊號產生方法

Country Status (3)

Country Link
US (1) US20180090097A1 (zh)
CN (1) CN106409210A (zh)
TW (1) TW201813300A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574276B (zh) * 2015-12-23 2017-03-11 友達光電股份有限公司 移位暫存器及其控制方法
CN108154859B (zh) * 2018-01-16 2020-09-08 深圳市华星光电技术有限公司 一种阵列基板及显示装置
CN108831396A (zh) * 2018-07-17 2018-11-16 惠科股份有限公司 时序控制模块、显示装置、以及时钟信号的电平调整方法
CN113421517B (zh) * 2021-06-25 2022-05-06 惠科股份有限公司 移位暂存器及其驱动方法、显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408135A (en) * 1979-12-26 1983-10-04 Tokyo Shibaura Denki Kabushiki Kaisha Multi-level signal generating circuit
US6956407B2 (en) * 2003-11-04 2005-10-18 Altera Corporation Pre-emphasis circuitry and methods
US7256626B2 (en) * 2005-11-22 2007-08-14 United Microelectronics Corp. Low-voltage differential signal driver with pre-emphasis circuit
CN101916540B (zh) * 2010-08-10 2012-08-29 友达光电股份有限公司 时钟脉冲信号产生方法
US9088276B2 (en) * 2011-05-31 2015-07-21 Ati Technologies Ulc Pre-emphasis control circuit for adjusting the magnitude of a signal over a period according to a fraction of a bit-time
TWI563513B (en) * 2015-06-03 2016-12-21 Au Optronics Corp Shift register circuit

Also Published As

Publication number Publication date
US20180090097A1 (en) 2018-03-29
CN106409210A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
US9293223B2 (en) Shift register unit, gate driving circuit and display device
TW201813300A (zh) 訊號產生電路及訊號產生方法
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
KR101824139B1 (ko) 게이트 드라이버-온-어레이 구동 회로 및 구동 방법
TWI527044B (zh) 移位暫存器
KR20170102283A (ko) 액정 디스플레이 장치에 적용되는 게이트 구동 회로
US20160267864A1 (en) Gate driver circuit basing on igzo process
CN104821148A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
TWI486959B (zh) 移位暫存器電路
US9071235B2 (en) Apparatuses and methods for changing signal path delay of a signal path responsive to changes in power
US9071231B2 (en) Apparatuses and methods for duty cycle adjustments
TW201911274A (zh) 閘極驅動電路
US8754688B2 (en) Signal output circuit and semiconductor device including the same
US8471616B2 (en) Duty ratio correction circuit
TW201907383A (zh) 顯示裝置與驅動方法
TWI495265B (zh) 用於產生延遲行選擇信號的記憶裝置和信號延遲電路
KR20150019871A (ko) 반도체 장치 및 반도체 시스템
WO2024000629A1 (zh) 灵敏放大器和半导体存储器
TW201643887A (zh) 移位暫存電路
TW201340065A (zh) 閘極驅動器
TWI556220B (zh) 移位暫存器及其輸出訊號下拉方法
KR101206499B1 (ko) 집적 회로
TWI410947B (zh) 移位暫存器
JP5574570B2 (ja) 伝送制御回路及びそれを備えた半導体記憶装置
TWI810306B (zh) 放大器電路以及使用其的半導體裝置和半導體系統