KR20150019871A - 반도체 장치 및 반도체 시스템 - Google Patents

반도체 장치 및 반도체 시스템 Download PDF

Info

Publication number
KR20150019871A
KR20150019871A KR1020130097291A KR20130097291A KR20150019871A KR 20150019871 A KR20150019871 A KR 20150019871A KR 1020130097291 A KR1020130097291 A KR 1020130097291A KR 20130097291 A KR20130097291 A KR 20130097291A KR 20150019871 A KR20150019871 A KR 20150019871A
Authority
KR
South Korea
Prior art keywords
signal
internal
input
delay
data
Prior art date
Application number
KR1020130097291A
Other languages
English (en)
Other versions
KR102118214B1 (ko
Inventor
송근수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130097291A priority Critical patent/KR102118214B1/ko
Priority to US14/105,471 priority patent/US9129669B2/en
Publication of KR20150019871A publication Critical patent/KR20150019871A/ko
Application granted granted Critical
Publication of KR102118214B1 publication Critical patent/KR102118214B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters

Landscapes

  • Dram (AREA)

Abstract

반도체 시스템은 모드레지스터라이트동작 시 입력교정신호를 인가하고, 리드동작 시 출력데이터와 출력교정신호를 입력받아 상기 출력교정신호의 지연량에 따라 상기 출력데이터의 레벨을 인식하는 시점을 조절하는 제1 반도체 장치 및 상기 모드레지스터라이트동작 시 상기 입력교정신호를 저장하고, 상기 리드동작시 상기 출력교정신호와 상기 출력데이터를 출력하는 제2 반도체 장치를 포함한다.

Description

반도체 장치 및 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 반도체 시스템에 관한 것이다.
반도체시스템은 집적도의 증가와 더불어 그 동작 속도의 향상을 위하여 계속적으로 개선되어 왔다. 동작속도를 향상시키기 위하여 반도체 장치 외부에서 주어지는 클럭(CLK)과 동기되어 동작할 수 있는 소위 동기식(Synchronous) 장치가 등장하였다. 동기식(Synchronous) 반도체장치의 각 데이터 입출핀에서는 외부에서 입력되는 클럭(CLK)의 상승 에지(rising edge)와 하강에지(falling edge)에 동기되어 연속적으로 두 개의 데이터가 입출력된다.
한편, 반도체 시스템은 데이터와 클럭(CLK) 간의 스큐(SKEW)를 제거하기 위한 리드트레이닝(Read Trainning)을 수행한다. 여기서, 리드드레이닝(Read Trainning)이란, 데이터가 입출력되는 채널의 특성에 따라 데이터의 입출력 타이밍을 조절하여 데이터와 클럭(CLK) 간의 스큐(SKEW)를 제거하는 테스트이다.
이와 같은 리드트레이닝(Read Trainning)을 수행하기 위해서는 별도의 테스트모드에 진입하여 데이터와 클럭(CLK) 간의 스큐(SKEW)를 제거하게 되는데, 이는 반도체 시스템의 고유동작인 리드동작 이나 라이트동작을 위한 시간을 감소시켜 반도체 시스템의 효율을 저하하는 요인으로 작용한다.
본 발명은 반도체 장치에서 출력되는 데이터의 지연량을 감지하고, 출력되는 데이터의 지연량에 맞춰 데이터의 인식시점을 조절하는 반도체 시스템을 제공한다.
이를 위해 본 발명은 모드레지스터라이트동작 시 입력교정신호를 인가하고, 리드동작 시 출력데이터와 출력교정신호를 입력받아 상기 출력교정신호의 지연량에 따라 상기 출력데이터의 레벨을 인식하는 시점을 조절하는 제1 반도체 장치 및 상기 모드레지스터라이트동작 시 상기 입력교정신호를 저장하고, 상기 리드동작시 상기 출력교정신호와 상기 출력데이터를 출력하는 제2 반도체 장치를 포함하는 반도체 시스템을 제공한다.
또한, 본 발명은 모드레지스터라이트동작 시 제1 조합의 커맨드를 생성하고, 리드동작 시 제2 조합의 상기 커맨드를 생성하는 커맨드생성부와 상기 리드동작 시점부터 기 설정된 구간 이후 인에이블되는 모니터링신호를 생성하는 모니터링신호생성부와 내부교정신호의 레벨천이시점과 상기 모니터링신호의 레벨천이 시점을 비교하여 입력스트로브신호를 생성하는 입력스트로브신호생성부 및 외부에서 입력되는 출력교정신호를 상기 내부교정신호로 출력하고, 상기 입력스트로브신호에 응답하여 외부에서 입력되는 출력데이터의 레벨에 따라 내부데이터를 생성하는 데이터입력부를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 모드레지스터라이트동작 시점에 입력교정신호를 출력하는 제1 단계와 리드동작 시 상기 입력교정신호로부터 생성되는 출력교정신호의 지연량에 따라 내부스트로브신호의 지연량을 조절하여 입력스트로브신호를 생성하는 제2 단계 및 상기 리드동작 시 상기 입력스트로브신호에 응답하여 출력데이터의 레벨을 인식하는 시점을 조절하는 제3 단계를 포함하되, 상기 출력교정신호는 상기 리드동작 시점부터 기 설정된 시점이후 입력되는 상기 출력데이터와 동일한 시점에 입력되는 신호인 데이터 입력방법을 제공한다.
본 발명에 의하면 리드동작 중 데이터의 지연량을 감지하고, 데이터의 지연량에 맞춰 데이터의 인식 시점을 조절할 수있어 별도의 테스트모드에 진입하지 않아 반도체 시스템의 동작 효율을 증가할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체 시스템에 포함된 모니터링신호생성부의 일 실시예에 따른 블럭도이다.
도 3은 도 1에 도시된 반도체 시스템에 포함된 입력스트로브신호생성부의 일 실시예에 따른 블럭도이다.
도 4는 도 3에 도시된 전달신호생성부 및 선택신호생성부의 동작을 설명하기 위한 표이다.
도 5는 도 3에 도시된 입력스트로브신호생성부에 포함된 지연조절부의 일 실시예에 따른 회로도이다.
도 6은 도 1에 도시된 반도체 시스템에 포함된 데이터 입력부의 일 실시예에 따른 블럭도이다.
도 7은 도 1에 도시된 반도체 시스템에 포함된 제2 반도체 장치의 일 실시예에 따른 블럭도이다.
도 8은 본 발명의 일 실시예에 따른 반도체 시스템의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체 시스템은 제1 반도체 장치(10) 및 제2 반도체 장치(20)를 포함한다.
제1 반도체 장치(10)는 모드레지스터라이트동작 시 입력교정신호(CAL_IN)를 인가하고, 리드동작 시 제1 내지 제8 출력데이터(DQ<1:8>)와 출력교정신호(CAL_OUT)를 입력받아 출력교정신호(CAL_OUT)의 지연량에 따라 제1 내지 제8 출력데이터(DQ<1:8>)의 레벨을 인식하는 시점을 조절한다. 여기서, 제1 반도체 장치(10)는 실실예에 따라 제2 반도체 장치(20)의 동작을 제어하는 컨트롤러 또는 외부 장비로 구현될 수 있다. 또한, 출력교정신호(CAL_OUT)는 리드동작 시 제1 내지 제8 출력데이터(DQ<1:8>)와 동일한 시점에 입력된다.
제2 반도체 장치(20)는 모드레지스터라이트동작 시 입력되는 입력교정신호(CAL_IN)를 저장하고, 리드동작 시 출력교정신호(CAL_OUT)와 제1 내지 제8 출력데이터(DQ<1:8>)를 출력한다.
좀더 구체적으로 제1 반도체 장치(10)의 구성을 살펴보면 다음과 같다.
제1 반도체 장치(10)는 모드레지스터라이트동작에 진입하기 위한 제1 조합의 커맨드(CMD<1:N>) 및 리드동작에 진입하기 위한 제2 조합의 커맨드(CMD<1:N>)를 생성하는 커맨드생성부(11), 모드레지스터라이트동작 시 기 설정된 레벨을 갖는 입력교정신호(CAL_IN)를 출력하는 제1 레지스터(12), 리드동작 시점으로부터 기 설정된 시점 이후 순차적으로 인에이블되는 제1 내지 제3 모니터링신호(M<1:3>)를 생성하는 모니터링신호생성부(13), 출력교정신호(CAL_OUT)로부터 생성되는 내부교정신호(ICAL)의 레벨천이 시점과 제1 내지 제3 모니터링신호(M<1:3>)의 레벨천이 시점을 비교하여 입력스트로브신호(IN_STR)를 생성하는 입력스트로브신호생성부(14) 및 출력교정신호(CAL_OUT)를 내부교정신호(ICAL)로 출력하고, 입력스트로브신호(IN_STR)에 동기되어 제1 내지 제8 출력데이터(DQ<1:8>)의 레벨을 인식하는 데이터입력부(15)로 구성된다.
좀 더 구체적으로 모니터링신호생성부(13)의 구성을 도 2를 참고하여 살펴보면 다음과 같다.
도 2에 도시된 바와 같이, 모니터링신호생성부(13)는 리드동작 시 커맨드(CMD<1:N>)가 제2 조합으로 입력되는 경우 리드동작 시점부터 기 설정된 시점 이후 발생하는 펄스를 포함하는 내부리드신호(IRD)를 생성하는 내부리드신호생성부(131) 및 내부리드신호(IRD)를 지연하여 제1 내지 제3 모니터링신호(M<1:3>)를 생성하는 지연부(132)로 구성된다. 그리고, 지연부(132)는 내부리드신호(IRD)를 지연하여 제1 모니터링신호(M<1>)를 생성하는 제1 지연부(1321), 제1 모니터링신호(M<1>)를 지연하여 제2 모니터링신호(M<2>)를 생성하는 제2 지연부(1322) 및 제2 모니터링신호(M<2>)를 지연하여 제3 모니터링신호(M<3>)를 생성하는 제3 지연부(1323)로 구성된다.
좀 더 구체적으로 입력스트로브신호생성부(14)의 구성을 도 3을 참고하여 살펴보면 다음과 같다.
도 3에 도시된 바와 같이, 입력스트로브신호생성부(14)는 제1 내지 제3 모니터링신호(M<1:3>)의 레벨천이 시점에 내부교정신호(ICAL)를 제1 내지 제3 전달신호(TS<1:3>)로 전달하는 전달신호생성부(141), 제1 내지 제3 전달신호(TS<1:3>)의 레벨조합에 따라 선택적으로 인에이블되는 제1 내지 제4 선택신호(SEL<1:4>)를 생성하는 선택신호생성부(142) 및 제1 내지 제4 선택신호(SEL<1:4>)에 따라 조절되는 지연량으로 스트로브신호(STR)를 지연하여 입력스트로브신호(IN_STR)를 생성하는 지연조절부(143)로 구성된다. 그리고, 전달신호생성부(141)는 제1 모니터링신호(M<1>)의 레벨천이 시점에 내부교정신호(ICAL)를 제1 전달신호(TS<1>)로 전달하는 제1 플립플롭(141), 제2 모니터링신호(M<2>)의 레벨천이 시점에 내부교정신호(ICAL)를 제2 전달신호(TS<2>)로 전달하는 제2 플립플롭(142) 및 제3 모니터링신호(M<3>)의 레벨천이 시점에 내부교정신호(ICAL)를 제3 전달신호(TS<3>)로 전달하는 제3 플립플롭(143)으로 구성된다. 여기서, 선택신호생성부(142)는 제3 전달신호(TS<3>)가 입력되는 시점 이후 제1 내지 제4 선택신호(SEL<1:4>)를 생성하도록 구현되는 것이 바람직하다.
좀더 구체적으로, 제1 내지 제3 전달신호(TS<1:3>)의 레벨조합에 따라 선택적으로 인에이블되는 제1 내지 제4 선택신호(SEL<1:4>)의 로직레벨을 도 4를 참고하여 살펴보면 다음과 같다.
제1 전달신호(TS<1>)가 로직하이레벨 'H'이고, 제2 전달신호(TS<2>)가 로직하이레벨 'H'이며, 제3 전달신호(TS<3>)가 로직하이레벨 'H'인 경우 제1 선택신호(SEL<1>)가 로직하이레벨 'H'로 생성된다.
제1 전달신호(TS<1>)가 로직로우레벨 'L'이고, 제2 전달신호(TS<2>)가 로직하이레벨 'H'이며, 제3 전달신호(TS<3>)가 로직하이레벨 'H'인 경우 제2 선택신호(SEL<2>)가 로직하이레벨 'H'로 생성된다.
제1 전달신호(TS<1>)가 로직로우레벨 'L'이고, 제2 전달신호(TS<2>)가 로직로우레벨 'L'이며, 제3 전달신호(TS<3>)가 로직하이레벨 'H'인 경우 제3 선택신호(SEL<3>)가 로직하이레벨 'H'로 생성된다.
제1 전달신호(TS<1>)가 로직로우레벨 'L'이고, 제2 전달신호(TS<2>)가 로직로우레벨 'L'이며, 제3 전달신호(TS<3>)가 로직로우레벨 'L'인 경우 제1 선택신호(SEL<1>)가 로직하이레벨 'H'로 생성된다.
좀 더 구체적으로 지연조절부(143)의 구성을 도 5를 참고하여 살펴보면 다음과 같다.
지연조절부(143)는 제4 선택신호(SEL<4>)와 내부스트로브신호(STR)를 입력받는 낸드게이트(ND11) 및 전원전압(VDD)을 입력받아 낸드게이트(ND11)의 출력신호를 버퍼링하여 제1 지연신호(D1)를 생성하는 앤드게이트(AD11)를 포함하는 제1 지연조절부(1431), 제3 선택신호(SEL<3>)와 내부스트로브신호(STR)를 입력받는 낸드게이트(ND12) 및 제1 지연신호(D1)를 입력받아 낸드게이트(ND12)의 출력신호를 버퍼링하여 제2 지연신호(D2)를 생성하는 앤드게이트(AD12)를 포함하는 제2 지연조절부(1432), 제2 선택신호(SEL<2>)와 내부스트로브신호(STR)를 입력받는 낸드게이트(ND13) 및 제2 지연신호(D2)를 입력받아 낸드게이트(ND13)의 출력신호를 버퍼링하여 제3 지연신호(D3)를 생성하는 앤드게이트(AD13)를 포함하는 제3 지연조절부(1433) 및 제1 선택신호(SEL<1>)와 내부스트로브신호(STR)를 입력받는 낸드게이트(ND14) 및 제3 지연신호(D3)를 입력받아 낸드게이트(ND14)의 출력신호를 버퍼링하여 입력스트로브신호(IN_STR)를 생성하는 앤드게이트(AD14)를 포함하는 제4 지연조절부(1434)로 구성된다.
좀더 구체적으로, 제1 내지 제4 선택신호(SEL<1:4>)의 로직레벨 조합에 따라 설정되는 지연량으로 스트로브신호(STR)를 지연하여 입력스트로브신호(IN_STR)를 생성하는 동작을 살펴보면 다음과 같다.
제4 선택신호(SEL<4>)가 로직하이레벨로 입력되는 경우 지연조절부(143)는 제1 내지 제4 지연조절부(1431~1434)에 의해 설정되는 제4 지연량으로 내부스트로브신호(STR)가 지연되어 입력스트로브신호(IN_STR)를 생성한다. 여기서, 제4 지연량은 낸드게이트(ND11)와 앤드게이트들(AD11,AD12,AD13,AD14)의 내부 지연량의 총합이다.
제3 선택신호(SEL<3>)가 로직하이레벨로 입력되는 경우 지연조절부(143)는 제2 내지 제4 지연조절부(1432~1434)에 의해 설정되는 제3 지연량으로 내부스트로브신호(STR)가 지연되어 입력스트로브신호(IN_STR)를 생성한다. 여기서, 제3 지연량은 낸드게이트(ND12)와 앤드게이트들(AD12,AD13,AD14)의 내부 지연량의 총합이다.
제2 선택신호(SEL<2>)가 로직하이레벨로 입력되는 경우 지연조절부(143)는 제3 및 제4 지연조절부(1433,1434)에 의해 설정되는 제2 지연량으로 내부스트로브신호(STR)가 지연되어 입력스트로브신호(IN_STR)를 생성한다. 여기서, 제2 지연량은 낸드게이트(ND13)와 앤드게이트들(AD13,AD14)의 내부 지연량의 총합이다.
제1 선택신호(SEL<1>)가 로직하이레벨로 입력되는 경우 지연조절부(143)는 제4 지연조절부(1434)에 의해 설정되는 제1 지연량으로 내부스트로브신호(STR)가 지연되어 입력스트로브신호(IN_STR)를 생성한다. 여기서, 제1 지연량은 낸드게이트(ND14)와 앤드게이트(AD14)의 내부 지연량의 총합이다.
여기서, 제1 지연량은 제2 지연량보다 지연량이 작고, 제2 지연량은 제3 지연량보다 지연량이 작으며, 제3 지연량은 제4 지연량보다 지연량이 작도록 설정된다. 또한, 낸드게이트들(ND11~ND14)의 내부 지연량은 동일하게 설정되고, 앤드게이트들(AD11~AD14)의 내부 지연량은 동일하게 설정되는 것이 바람직하다.
좀 더 구체적으로 데이터입력부(15)의 구성을 도 6을 참고하여 살펴보면 다음과 같다.
도 6에 도시된 바와 같이, 데이터입력부(15)는 출력교정신호(CAL_OUT)와 기준전압(VREF)을 비교하여 내부교정신호(ICAL)를 생성하는 제1 비교부(151), 제1 내지 제8 출력데이터(DQ<1:8>)와 기준전압(VREF)을 비교하여 제1 내지 제8 입력데이터(DIN<1:8>)를 생성하는 제2 비교부(152) 및 입력스트로브신호(IN_STR)에 동기되어 제1 내지 제8 입력데이터(DIN<1:8>)를 제1 내지 제8 내부데이터(ID<1:8>)로 생성하는 제4 플립플롭(153)으로 구성된다.
좀 더 구체적으로 제2 반도체 장치(20)의 구성을 도 7을 참고하여 살펴보면 다음과 같다.
도 7에 도시된 바와 같이, 제2 반도체 장치(20)는 커맨드(CMD<1:N>)가 제1 조합으로 입력되는 경우 모드레지스터라이트동작에 진입하기 위한 제1 내부커맨드(MRW)를 생성하고, 커맨드(CMD<1:N>)가 제2 조합으로 입력되는 경우 리드동작에 진입하기 위한 제2 내부커맨드(RD)를 생성하는 내부커맨드생성부(21), 제1 내부커맨드(MRW)가 입력되는 경우 입력교정신호(CAL_IN)를 저장하고, 제2 내부커맨드(RD)가 입력되는 경우 저장된 입력교정신호(CAL_IN)를 출력교정신호(CAL_OUT)로 출력하는 제2 레지스터(22) 및 제2 커맨드(RD)가 입력되는 경우 메모리셀에 저장된 데이터를 제1 내지 제8 출력데이터(DQ<1:8>)로 출력하는 메모리셀어레이(23)로 구성된다.
이와 같이 구성된 본 실시의 반도체 시스템의 동작을 도 8을 참고하여 리드동작 중 출력데이터의 지연량이 제2 지연량인 경우를 예를 들어 설명하되, 입력스트로브신호를 제2 지연량만큼 지연하여 출력데이터의 인식 시점을 조절하는 동작을 설명하면 다음과 같다.
우선, T1 시점에 모니터링신호생성부(13)의 내부리드신호생성부(131)는 리드동작시점으로부터 기 설정된 시점이후 인에이블되는 내부리드신호(IRD)를 생성한다.
다음으로, T2 시점에 모니터링신호생성부(13)의 지연부(132)는 T1 시점에 생성된 내부리드신호(IRD)를 지연하여 제1 모니터링신호(M<1>)를 생성한다. 입력스트로브신호생성부(14)의 전달신호생성부(141)는 제1 모니터링신호(M<1>)가 로직하이레벨로 레벨천이하는 시점에 내부교정신호(ICAL)를 제1 전달신호(TS<1>)로 전달하여 로직로우레벨의 제1 전달신호(TS<1>)를 생성한다.
다음으로, T3 시점에 데이터입력부(15)는 출력교정신호(CAL_OUT)를 입력받아 내부교정신호(ICAL)를 로직하이레벨로 생성하고, 제1 내지 제8 출력데이터(DQ<1:8>)를 입력받아 제1 내지 제8 입력데이터(DIN<1:8>)를 생성한다. 모니터링신호생성부(13)의 지연부(132)는 T2 시점에 생성된 제1 모니터링신호(M<1>)를 지연하여 제2 모니터링신호(M<2>)를 생성한다. 입력스트로브신호생성부(14)의 전달신호생성부(141)는 제2 모니터링신호(M<2>)가 로직하이레벨로 레벨천이하는 시점에 내부교정신호(ICAL)를 제2 전달신호(TS<2>)로 전달하여 로직하이레벨의 제2 전달신호(TS<2>)를 생성한다.
다음으로, T4 시점에 모니터링신호생성부(13)의 지연부(132)는 T3 시점에 생성된 제2 모니터링신호(M<2>)를 지연하여 제3 모니터링신호(M<3>)를 생성한다. 입력스트로브신호생성부(14)의 전달신호생성부(141)는 제3 모니터링신호(M<3>)가 로직하이레벨로 레벨천이하는 시점에 내부교정신호(ICAL)를 제3 전달신호(TS<3>)로 전달하여 로직하이레벨의 제3 전달신호(TS<3>)를 생성한다. 입력스트로브신호생성부(14)의 선택신호생성부(142)는 제1 전달신호(TS<1>)가 로직로우레벨이고, 제2 전달신호(TS<2>)가 로직하이레벨이며, 제3 전달신호(TS<3>)가 로직하이레벨이므로 제1 내지 제4 선택신호(SEL<1:4>) 중 제2 선택신호(SEL<2>)를 로직하이레벨로 생성한다. 지연조절부(143)는 로직하이레벨의 제2 선택신호(SEL<2>)를 입력받아 내부스트로브신호(STR)를 제2 지연량(td2)만큼 지연하여 입력스트로브신호(IN_STR)를 생성한다.
여기서, 데이터입력부(15)는 제2 지연량(td2)만금 지연된 입력스트로브신호(IN_STR)에 동기되어 제1 내지 제8 입력데이터(DIN<1:8>)를 입력받아 제1 내지 제8 내부데이터(ID<1:8>)를 생성한다. 즉, 데이터입력부(15)는 입력스트로브신호(IN_STR)에 동기되어 제1 내지 제8 입력데이터(DIN<1:8>)의 레벨이 안정화된 이후 제1 내지 제8 내부데이터(ID<1:8>)를 생성한다.
이와 같이 구성된 본 발명의 일 실시예에 따른 반도체 시스템은 리드동작 중 출력데이터와 동일 시점에 출력되는 출력교정신호의 지연량을 감지하고, 출력교정신호의 지연량에 맞춰 출력데이터를 인식하는 시점을 조절할 수 있어 별도의 테스트모드에 진입하지 않아 반도체 시스템의 동작 효율을 증가할 수 있다.
10. 제1 반도체 장치 11. 커맨드생성부
12. 제1 레지스터 13. 모니터링신호생성부
14. 입력스트로브신호생성부 15. 데이터입력부
20. 제2 반도체 장치 21. 내부커맨드생성부
22. 제2 레지스터 23. 메모리셀어레이
131. 내부리드신호생성부 132. 지연부
141. 전달신호생성부 142. 선택신호생성부
143. 지연조절부 151. 제1 비교부
152. 제2 비교부 153. 제4 플립플롭
1321. 제1 지연부 1322. 제2 지연부
1323. 제3 지연부 1411. 제1 플립플롭
1412. 제2 플립플롭 1413. 제3 플립플롭
1431. 제1 지연조절부 1432. 제2 지연조절부
1433. 제3 지연조절부 1434. 제4 지연조절부

Claims (20)

  1. 모드레지스터라이트동작 시 입력교정신호를 인가하고, 리드동작 시 출력데이터와 출력교정신호를 입력받아 상기 출력교정신호의 지연량에 따라 상기 출력데이터의 레벨을 인식하는 시점을 조절하는 제1 반도체 장치; 및
    상기 모드레지스터라이트동작 시 상기 입력교정신호를 저장하고, 상기 리드동작시 상기 출력교정신호와 상기 출력데이터를 출력하는 제2 반도체 장치를 포함하는 반도체 시스템.
  2. 제 1 항에 있어서, 상기 출력교정신호의 지연량은 상기 리드동작 시점으로부터 기 설정된 이후의 시점과 상기 출력교정신호가 레벨천이하는 시점의 차이인 반도체 시스템.
  3. 제 1 항에 있어서, 상기 출력교정신호는 상기 리드동작 시점으로부터 기 설정된 시점이후 입력되는 상기 출력데이터와 동일한 시점에 입력되는 신호인 반도체 시스템.
  4. 제 1 항에 있어서, 상기 제1 반도체 장치는
    상기 모드레지스터라이트동작 시 제1 조합의 커맨드를 생성하고, 상기 리드동작 시 제2 조합의 커맨드를 생성하는 커맨드생성부;
    상기 모드레지스터리드동작시 기 설정된 레벨을 갖는 상기 입력교정신호를 출력하는 제1 레지스터;
    상기 리드동작 시점부터 기 설정된 구간 이후 인에이블되는 모니터링신호를 생성하는 모니터링신호생성부;
    상기 출력교정신호로부터 생성되는 내부교정신호의 레벨천이시점과 상기 모니터링신호의 레벨천이 시점을 비교하여 입력스트로브신호를 생성하는 입력스트로브신호생성부; 및
    상기 출력교정신호를 상기 내부교정신호로 출력하고, 상기 입력스트로브신호에 응답하여 상기 출력데이터의 레벨에 따라 내부데이터를 생성하는 데이터입력부를 포함하는 반도체 시스템.
  5. 제 4 항에 있어서, 상기 모니터링신호생성부는
    상기 리드동작시 입력되는 상기 제2 조합의 커맨드에 응답하여 발생하는 펄스를 포함하는 내부리드신호를 생성하는 내부리드신호생성부; 및
    상기 내부리드신호를 기 설정된 구간만큼 지연하여 제1 및 제2 모니터링신호를 생성하는 지연부를 포함하는 반도체 시스템.
  6. 제 5 항에 있어서, 상기 입력스트로브신호생성부는
    상기 제1 모니터링신호의 라이징에지에 상기 내부교정신호를 제1 전달신호로 전달하고, 상기 제2 모니터링신호의 라이징에지에 상기 내부교정신호를 제2 전달신호로 전달하는 전달신호생성부;
    상기 제1 및 제2 전달신호의 조합에 따라 선택적으로 인에이블되는 제1 내지 제3 선택신호를 생성하는선택신호생성부;
    상기 제1 내지 제3 선택신호의 조합에 따라 설정되는 지연량으로 상기 내부스트로브신호를 지연하여 상기 입력스트로브신호를 생성하는 지연조절부를 포함하는 반도체 시스템.
  7. 제 6 항에 있어서, 상기 지연조절부는
    전원전압에 응답하여 구동되고, 상기 제3 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 버퍼링하여 제1 지연신호를 생성하는 제1 지연조절부;
    상기 제1 지연신호에 응답하여 구동되고, 상기 제2 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 버퍼링하여 제2 지연신호를 생성하는 제2 지연조절부; 및
    상기 제2 지연신호에 응답하여 구동되고, 상기 제1 선택신호가 인에이블되는 경우 상기 내부스트로브신로를 지연하여 상기 입력스트로브신호를 생성하는 제3 지연조절부를 포함하는 반도체 시스템.
  8. 제 7 항에 있어서, 상기 지연조절부는
    상기 제3 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 제3 지연량으로 지연하여 출력하고, 상기 제2 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 제2 지연량으로 지연하여 출력하며, 상기 제1 선택신호가 인에이블되는 경우 상기 내부스트로브신로를 제1 지연량으로 지연하여 출력하는 반도체 시스템.
  9. 제 4 항에 있어서, 상기 데이터입력부는
    상기 출력교정신호와 기준전압을 비교하여 상기 내부교정신호를 생성하는 제1 비교부;
    상기 출력데이터와 상기 기준전압을 비교하여 입력데이터를 생성하는 제2 비교부; 및
    상기 입력스트로브신호의 레벨 천이시점에 상기 입력데이터를 상기 내부데이터로 전달하는 플립플롭을 포함하는 반도체 시스템.
  10. 제 1 항에 있어서, 상기 제2 반도체 장치는
    상기 커맨드의 조합이 제1 조합인 경우 상기 모드레지스터라이트 동작에 진입하기 위한 제1 내부커맨드를 생성하고, 상기 커맨드의 조합이 제2 조합인 경우 상기 리드동작에 진입하기 위한 제2 내부커맨드를 생성하는 내부커맨드생성부;
    상기 제1 내부커맨드에 응답하여 상기 입력교정신호를 저장하고, 상기 제2 내부커맨드에 응답하여 저장된 상기 입력교정신호를 상기 출력교정신호로 출력하는 제2 레지스터; 및
    상기 제2 내부커맨드에 응답하여 메모리셀에 저장된 데이터를 상기 출력데이터로 출력하는 메모리셀 어레이를 포함하는 반도체 시스템.
  11. 모드레지스터라이트동작 시 제1 조합의 커맨드를 생성하고, 리드동작 시 제2 조합의 상기 커맨드를 생성하는 커맨드생성부;
    상기 리드동작 시점부터 기 설정된 구간 이후 인에이블되는 모니터링신호를 생성하는 모니터링신호생성부;
    내부교정신호의 레벨천이시점과 상기 모니터링신호의 레벨천이 시점을 비교하여 입력스트로브신호를 생성하는 입력스트로브신호생성부; 및
    외부에서 입력되는 출력교정신호를 상기 내부교정신호로 출력하고, 상기 입력스트로브신호에 응답하여 외부에서 입력되는 출력데이터의 레벨에 따라 내부데이터를 생성하는 데이터입력부를 포함하는 반도체 장치.
  12. 제 11 항에 있어서, 상기 출력교정신호는 상기 리드동작 시점부터 기 설정된 시점이후 입력되는 상기 출력데이터와 동일한 시점에 입력되는 신호인 반도체 장치.
  13. 제 11 항에 있어서, 상기 모니터링신호생성부는
    상기 리드동작시 입력되는 상기 제2 조합의 커맨드에 응답하여 발생하는 펄스를 포함하는 내부리드신호를 생성하는 내부리드신호생성부; 및
    상기 내부리드신호를 기 설정된 구간만큼 지연하여 제1 및 제2 모니터링신호를 생성하는 지연부를 포함하는 반도체 장치.
  14. 제 13 항에 있어서, 상기 입력스트로브신호생성부는
    상기 제1 모니터링신호의 라이징에지에 상기 내부교정신호를 제1 전달신호로 전달하고, 상기 제2 모니터링신호의 라이징에지에 상기 내부교정신호를 제2 전달신호로 전달하는 전달신호생성부;
    상기 제1 및 제2 전달신호의 조합에 따라 선택적으로 인에이블되는 제1 내지 제3 선택신호를 생성하는선택신호생성부; 및
    상기 제1 내지 제3 선택신호의 조합에 따라 설정되는 지연량으로 상기 내부스트로브신호를 지연하여 상기 입력스트로브신호를 생성하는 지연조절부를 포함하는 반도체 장치.
  15. 제 14 항에 있어서, 상기 지연조절부는
    전원전압에 응답하여 구동되고, 상기 제3 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 버퍼링하여 제1 지연신호를 생성하는 제1 지연조절부;
    상기 제1 지연신호에 응답하여 구동되고, 상기 제2 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 버퍼링하여 제2 지연신호를 생성하는 제2 지연조절부; 및
    상기 제2 지연신호에 응답하여 구동되고, 상기 제1 선택신호가 인에이블되는 경우 상기 내부스트로브신로를 지연하여 상기 입력스트로브신호를 생성하는 제3 지연조절부를 포함하는 반도체 장치.
  16. 제 14 항에 있어서, 상기 지연조절부는
    상기 제3 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 제3 지연량으로 지연하여 출력하고, 상기 제2 선택신호가 인에이블되는 경우 상기 내부스트로브신호를 제2 지연량으로 지연하여 출력하며, 상기 제1 선택신호가 인에이블되는 경우 상기 내부스트로브신로를 제1 지연량으로 지연하여 출력하는 반도체 장치.
  17. 제 11 항에 있어서, 상기 데이터입력부는
    상기 출력교정신호와 기준전압을 비교하여 상기 내부교정신호를 생성하는 제1 비교부;
    상기 기준전압과 상기 출력데이터를 비교하여 입력데이터를 생성하는 제2 비교부; 및
    상기 입력스트로브신호의 레벨 천이시점에 상기 입력데이터를 상기 내부데이터로 전달하는 플립플롭을 포함하는 반도체 시스템.
  18. 모드레지스터라이트동작 시점에 입력교정신호를 출력하는 제1 단계;
    리드동작 시 상기 입력교정신호로부터 생성되는 출력교정신호의 지연량에 따라 내부스트로브신호의 지연량을 조절하여 입력스트로브신호를 생성하는 제2 단계; 및
    상기 리드동작 시 상기 입력스트로브신호에 응답하여 출력데이터의 레벨을 인식하는 시점을 조절하는 제3 단계를 포함하되, 상기 출력교정신호는 상기 리드동작 시점부터 기 설정된 시점이후 입력되는 상기 출력데이터와 동일한 시점에 입력되는 신호인 데이터 입력방법.
  19. 제 18 항에 있어서, 상기 제2 단계는
    상기 리드동작 시점으로부터 기 설정된 시점 이후 인에이블되는 모니터링신호의 레벨천이시점과 상기 출력교정신호의 레벨천이 시점을 비교하여 상기 입력스트로브신호를 생성하는 데이터 입력방법.
  20. 제 18 항에 있어서, 상기 제3 단계는 상기 입력스트로브신호의 레벨천이 시점에 동기되어 상기 출력데이터로부터 내부데이터를 생성하는 데이터 입력방법.
KR1020130097291A 2013-08-16 2013-08-16 반도체 장치 및 반도체 시스템 KR102118214B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130097291A KR102118214B1 (ko) 2013-08-16 2013-08-16 반도체 장치 및 반도체 시스템
US14/105,471 US9129669B2 (en) 2013-08-16 2013-12-13 Semiconductor devices, semiconductor systems including the same, and methods of inputting data into the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130097291A KR102118214B1 (ko) 2013-08-16 2013-08-16 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20150019871A true KR20150019871A (ko) 2015-02-25
KR102118214B1 KR102118214B1 (ko) 2020-06-02

Family

ID=52466737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130097291A KR102118214B1 (ko) 2013-08-16 2013-08-16 반도체 장치 및 반도체 시스템

Country Status (2)

Country Link
US (1) US9129669B2 (ko)
KR (1) KR102118214B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311925B2 (en) 2017-04-21 2019-06-04 SK Hynix Inc. Apparatus and method for data clock calibration for a memory system with memory controller and memory devices
CN110931061A (zh) * 2018-09-20 2020-03-27 爱思开海力士有限公司 半导体器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180106492A (ko) 2017-03-20 2018-10-01 에스케이하이닉스 주식회사 반도체장치
KR102478044B1 (ko) 2018-05-18 2022-12-16 에스케이하이닉스 주식회사 반도체 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100097680A (ko) * 2007-12-21 2010-09-03 램버스 인코포레이티드 메모리 시스템 내 기록 타이밍을 측정하기 위한 방법 및 장치
US20120262998A1 (en) * 2007-04-19 2012-10-18 Rambus Inc. Clock synchronization in a memory system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862316B1 (ko) * 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
KR20110100467A (ko) 2010-03-04 2011-09-14 삼성전자주식회사 메모리 장치를 구비하는 시스템의 데이터 트레이닝 최적화 방법
KR101765060B1 (ko) 2010-04-02 2017-08-07 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼 및 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120262998A1 (en) * 2007-04-19 2012-10-18 Rambus Inc. Clock synchronization in a memory system
KR20100097680A (ko) * 2007-12-21 2010-09-03 램버스 인코포레이티드 메모리 시스템 내 기록 타이밍을 측정하기 위한 방법 및 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311925B2 (en) 2017-04-21 2019-06-04 SK Hynix Inc. Apparatus and method for data clock calibration for a memory system with memory controller and memory devices
CN110931061A (zh) * 2018-09-20 2020-03-27 爱思开海力士有限公司 半导体器件
CN110931061B (zh) * 2018-09-20 2023-11-14 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
US20150049559A1 (en) 2015-02-19
KR102118214B1 (ko) 2020-06-02
US9129669B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
JP4754191B2 (ja) Ｄｌｌを含むメモリ装置
US8144542B2 (en) Semiconductor memory apparatus and method for operating the same
US8208321B2 (en) Apparatus and method for data strobe and timing variation detection of an SDRAM interface
US7840830B2 (en) Semiconductor integrated circuit having data input apparatus and method of inputting data using the same
KR101113331B1 (ko) 데이터입력회로
US10964365B2 (en) Semiconductor apparatus, semiconductor system, and training method
US8009492B2 (en) Circuit for generating data strobe signal and method
US8514639B2 (en) Semiconductor memory device and method for operating the same
KR20090036414A (ko) 반도체 메모리 장치
KR20150019871A (ko) 반도체 장치 및 반도체 시스템
KR20170098539A (ko) 데이터 정렬 장치
KR20140026179A (ko) 반도체 장치의 도메인 크로싱 회로
KR20090071893A (ko) 반도체 메모리 장치의 데이터 입력 회로 및 그 제어 방법
KR101062856B1 (ko) 스큐 검출 회로와 이를 이용한 반도체 메모리 장치
US8823433B2 (en) Data output circuit
US20120243351A1 (en) Semiconductor device
KR20140026046A (ko) 데이터입력회로
JP3953041B2 (ja) 出力バッファ回路および半導体集積回路
KR20070038670A (ko) 반도체 메모리 장치의 ｄｌｌ 회로
KR100776740B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
KR20150014611A (ko) 데이터 출력회로
KR20170008062A (ko) 트레이닝 동작을 수행하는 메모리 장치 및 이를 이용하는 메모리 시스템
KR20110130883A (ko) 라이트 레벨라이제이션 스킴을 포함하는 메모리 장치
KR102061343B1 (ko) 반도체 장치
CN105913873B (zh) 一种用于超高速非易失性存储器的精准读时序控制电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant