TW201810580A - 於半導體封裝中之電容性互連件 - Google Patents

於半導體封裝中之電容性互連件 Download PDF

Info

Publication number
TW201810580A
TW201810580A TW106114491A TW106114491A TW201810580A TW 201810580 A TW201810580 A TW 201810580A TW 106114491 A TW106114491 A TW 106114491A TW 106114491 A TW106114491 A TW 106114491A TW 201810580 A TW201810580 A TW 201810580A
Authority
TW
Taiwan
Prior art keywords
metal
solder
electrode
layer
capacitor
Prior art date
Application number
TW106114491A
Other languages
English (en)
Other versions
TWI742075B (zh
Inventor
榮發 吳
洺雪 林
俊翰 舍
玢霓 陳
康聰 楊
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201810580A publication Critical patent/TW201810580A/zh
Application granted granted Critical
Publication of TWI742075B publication Critical patent/TWI742075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供了電容性互連件以及用於製造該電容性互連件的製程。在一些具體例中，該電容性互連件包括第一金屬層、第二金屬層；以及介電層，該介電層包括嵌插至該第一金屬層的一第一金屬層及該第二金屬層的一第二金屬層的一介電層。此等層可以近乎同心的排列裝配，其中該介電層鄰接第一金屬層以及該第二金屬層鄰接該介電層。此外，該電容性互連件可包括電性耦合至該第一金屬層中的至少一者的一第一電極、以及電性耦合至該第二金屬層中的至少一者的一第二電極，該第二電極係裝配成相對於該第一電極。該第一電極和第二電極可包括各別的焊料頂部。該電容性互連件可用在半導體封裝中，提供可減少上方安裝有半導體封裝的基板中的佔地面積(real estate)利用的緊密總成。

Description

於半導體封裝中之電容性互連件
本發明係有關於半導體封裝中之電容性互連件。
發明背景 積體電路和其他電子部件可裝配在半導體封裝中。該半導體封裝可整合至例如消費電子裝置的電子系統中。此類系統可消耗電力，於是，其可經受電雜訊及/或其他干擾問題。一常見的解決方案包括去耦電容器的裝配，其可允許在半導體封裝中的基板(例如主機板)和積體電路(譬如CPU)之間隔離一定程度的電雜訊及/或干擾。儘管有數種選擇可用於去耦電容器(譬如，晶粒側電容器、焊盤側電容器、板邊緣電容器、以及板背面電容器)，但是封裝設計及/或成本考慮可能使該等選項中的一些為不可行。因此，在包括半導體封裝及/或支撐半導體封裝的基板的半導體產品總成中去耦電容器和佔地面積(real estate)利用的排列設計仍有許多待改進之處。
依據本發明之一實施例，係特地提出一種半導體封裝，包含：一封裝基板，其具有一第一表面以及與該第一表面相對的一第二表面；焊球，其配置成將該封裝基板耦合至一基板，該焊球與該第二表面的各別第一部分接觸；以及一電容器，其裝配成毗鄰該焊球的一焊球，該電容器具有一第一電極和一第二電極，其中該第一電極係耦合至該第二表面的一第一部分，該第一電極耦合至第一金屬層，該第二電極耦合至第二金屬層，以及嵌插在該第一金屬層與該第二金屬層之間的介電層。
詳細說明 本揭示內容─至少在某些態樣中─認知並解決半導體封裝及/或支撐半導體封裝的基板的佔地面積利用的問題。據此，在一態樣中，本揭示內容提供電容性互連件以及用於製造該電容性互連件的製程。該電容性互連件可作為去耦電容器操作，因此可取代通常用於半導體產品總成中的其他類型的去耦電容器，例如板邊緣電容器、焊盤側電容器、及類似物。如下文將更詳細說明，該電容性互連件可緊密地裝配在半導體封裝內，有效地利用可在其上安裝半導體封裝的基板上的可用佔地面積。在一些具體例中，該電容性互連件可包括第一金屬層、第二金屬層；以及介電層，該等介電層包括嵌插至該第一金屬層的一第一金屬層及該第二金屬層的一第二金屬層的一介電層。此等層可以近乎同心的排列裝配，其中該介電層鄰接第一金屬層以及該第二金屬層鄰接該介電層。此外，該電容性互連件可包括電性耦合至該第一金屬層中的至少一者的一第一電極以及電性耦合至該第二金屬層中的至少一者的一第二電極，該第二電極係裝配成相對於該第一電極。該第一電極和第二電極可包括各別的焊料頂部。該電容性互連件可用在半導體封裝中，提供可減少上方安裝有半導體封裝的基板中的佔地面積利用的緊密總成。如下文將更詳細說明，在某些具體例中，該揭示的焊料電容性互連件可經由一或多個固體介質的各式處理形成。
本揭示內容的具體例可提供優於常規的封裝設計與去耦電容器實例的許多優點。一個例示優點包括提供更緊密的封裝設計，以及隨之而來的更大的封裝密度。明確地說，在一些具體例中，半導體封裝中的電容器可體現在裝配的電容性互連件中或者設置在封裝基板下方，其可減少在基板上超出與封裝基板直接相對的表面的佔地面積利用。另一個例示優點包括在一組導電互連中將半導體封裝耦合至基板的電容性互連件的位置靈活性。此類靈活性可改良與傳統半導體產品封裝有關的電源傳遞性能。不欲受限於模型及/或設計分析的限制，在一些態樣中改良的性能可由位於電源互連件(譬如，焊料凸塊、金屬支柱、以及類似物)附近的電容性互連件引起的靈活性而增加，該電源互連件可為包括在半導體封裝中的晶粒提供電源。
參照附圖，圖 1 根據本揭示內容的一或多個具體例例示產品總成100的例子的剖視圖。該例示性產品總成100可具有半導體封裝110，該封裝包括可表面貼裝至一封裝基板114的晶粒112。該封裝基板114可體現在一厚板內或可包括一厚板，在該厚板上可同時或幾乎同時製造多個半導體封裝。在一些態樣中，該封裝基板114可包括在該厚板內的核心的任一側上的互連的增層。在一些具體例中，可使用無核心厚板。如上所述，該封裝基板114可包括在其上用於提供打線的焊墊或需要電性接觸的另一類型的互連件附件。該封裝基板114可由任何剛性或彈性的固體材料製成，例如塑料；陶瓷；複合材料(譬如，金屬-陶瓷複合材料、金屬-塑料複合材料、或類似物)；玻璃；玻璃纖維片材的環氧樹脂層壓板；FR-4材料；FR-5材料；其等的組合、或類似物。該核心及/或互連增層亦可由此類材料中的一者或其組合形成。在一些具體例中，此等層可能並非與用於製造封裝基板114核心的材料之相同材料製成。
關於晶粒112，可允許用數個類型的互連件(在圖1中未描繪)將該晶粒112表面貼裝至封裝基板114的第一表面115a。為此，在一些態樣中，此等互連件可在放置在該封裝基板114表面上的導電焊墊(譬如，金屬焊墊或金屬的焊墊)將晶粒112機械地及/或電性地耦合至該封裝基板114。在一些具體例中，此等互連件可體現在球形陣列中或可包括球形陣列。該晶粒112可包括至少部分地提供一或多個功能(譬如，計算、導航、感測、其等組合、或類似物)的電路。更明確地說，該電路可體現成或可包括微處理器、微控制器、特殊應用積體電路(ASIC)、閘陣列、記憶體裝置、數位信號處理器(DSPs)、可程式邏輯裝置(PLDs)、圖形晶片組及/或PC晶片組、前述的組合、或類似物。在一些具體例中，該晶粒112亦可包括微機電系統(MEMS)，例如在麥克風中可移動的隔膜和背板、陀螺儀或其他類型的固態加速度計、以及類似物，其亦可允許或至少部分地利用該一或多個功能中的至少一者。
該半導體封裝110亦包括可將該封裝基板114耦合(機械性及/或電性)至基板130的互連件116。該基板130不包括在該半導體封裝110中，並且可體現在或可包括印刷電路板(PCB)、主機板、或類似物。在一些具體例中，第一組互連件116可體現在球形陣列(BGA)中或可包括球形陣列(BGA)。於是，在一態樣中，該第一組互連件116的各個互連件可體現在與一部分表面115b接觸的焊球中，並且進一步與相對於表面115b的基板130的第二部分表面接觸。如此，在另一態樣中，該第一組互連件116可體現裝配在具有限定間距的網格內的各別位置的焊球中。該網格亦可稱為正方形點陣。焊球的間距及/或數量可專對於晶粒112，因此，可專對於產品總成100。在一例子中，該間距可約為1.00 mm。在另一個例子中，該間距可約為1.27 mm。焊球的數量(或球數)可對應於晶粒112中的引線數，並且可介於約196至約615的範圍內。球數的例子包括約196、約208、約241、約256、約304、約324、約352、約421、約432、約468、約492、約540、約544、和約615。該焊球可具有基本上相同的直徑(譬如，焊球與焊球之間的直徑差異可約為用於形成該焊球的技術的特徵或空間解析度)。例示直徑可包括400 μm、600 μm、和900 μm。應注意的是，在該半導體封裝110內，焊球的直徑可對應於在平行於表面115b的中間區段平面的該球剖面的直徑。在垂直於該表面115b的方向上，焊球的高度稱為封裝間隔。在一些例子中，為了命名，該封裝間隔可標記為A1 (實數)，以及可介於約300 μm至約700 μm的範圍內(譬如，約300 μm、約400 μm、約500 μm、約560 μm、和約700 μm)。焊球各者可為電導體，並且可由鉛錫合金或無鉛共晶合金形成或可包括鉛錫合金或無鉛共晶合金。該鉛錫合金的例子包括約50% Sn和約50% Pb的共晶混合物，以及約63% Sn和約37% Pb的另一個共晶混合物。無鉛合金的例子可包括金-錫合金或金-矽合金。此外，該焊球可具有決定封裝基板114和基板130之間間隔的限定高度。在一些具體例中，平行於表面115b的平面係界定對應的焊球之實質上圓形的剖面。作為例示，該第一組互連件116可包括焊球118a、焊球118b、焊球118c、和焊球118d。
該互連件116亦可包括裝配在封裝基板114的表面115b上的(多個)各別限定位置的至少一個電容器。因此，該至少一個電容器可稱為(多個)電容性互連件。在一些態樣中，該至少一個電容器中的各者可用作半導體封裝110和基板130之間的去耦電容器。在第一組互連件116體現BGA的具體例中，該至少一個電容器可形成第二組互連件116，各自裝配在與該BGA關聯的網格(或另一類型的格點)內的(多個)各別位置。作為例示，該第一組可包括如本案說明的焊球118a-118d，以及該第二組可包括位在此類網格內各別位置的電容性互連件120a、電容性互連件120b、和電容性互連件120c。用於放置第一組互連件116中的焊球及第二組互連件116中的至少一個電容器的網格和(多個)相關位置可專對於晶粒112。舉例而言，該晶粒112的功能、架構、及/或電源要求可至少部分地決定此類網格的類型和(多個)相關位置。舉例來說，在一些具體例中，例如在圖2中顯示，產品總成200可包括具有互連件216的半導體封裝210，其中焊球118a-118d和電容性互連件120a-120c可排列在基板封裝130上的不同位置。更一般地，互連件116的位置，或在一些具體例中，該互連件216不限於網格內的位置，而是互連件116的至少一個子集，或在一些具體例中，互連件216可根據一或多個限定的標準(設計、電源要求、等等)靈活地定位。
不論互連件116的特定位置，或在一些具體例中，互連件216，此等互連件可裝配在封裝基板114下方，提供緊密的總成設計。在一些態樣中，全部電容器係裝配或以其他方式設置在封裝基板114下方，於是，不會佔據在基板130上超過與封裝基板114表面115b直接相對的表面的佔地面積，當其用於板邊緣電容器的情況時。結果，在一些態樣中，包括電容性互連件的互連件116的緊密總成可允許減少相對於常規半導體封裝的半導體封裝110的形狀因子。明確地說，在一些產品總成中，本案揭示的電容性互連件可避免對於封裝基板114下方空腔的需求，於是允許在半導體封裝110內的BGA中再生(或回復)約48個焊球用於其他功能。尤其，在此類產品總成的其中一者中，可能需要21個電容器用於產品總成的操作，於是在BGA中可恢復約27個焊球用於其他功能。此外，該互連件116 (或在一些具體例中，互連件216)的緊密總成可避免翹曲，該翹曲通常存在於在半導體封裝中央或在半導體封裝中央附近具有大型焊盤側電容器(LSC)空腔的半導體封裝中。
進一步參照圖 1 ，在一些態樣中，包括在互連件116的至少一個電容器中的各者可具有耦合至表面115b的一部分的一第一電極以及耦合至相對於表面115b的基板130之表面的一部分的一第二電極。該至少一個電容器亦可具有，在一些具體例中，耦合至該第一電極的一或多個第一金屬層、耦合至該第二電極的一或多個第二金屬層、以及嵌插在該(多個)第一金屬層和該(多個)第二金屬層之間的介電層。在一具體例中，該第一金屬層的金屬層可由下列形成或可包括下列：銅、鋁、鎢、銀、金、鈀、鉑、鋅、鎳、或前述二或多者的合金。此外或在其他具體例中，該第二金屬層的金屬層可包括銅、鋁、鎢、銀、金、鈀、鉑、鋅、鎳、或前述二或多者的合金。不論構成(多個)第一金屬層和(多個)第二金屬層的金屬的組合，介電層的其中一介電層可由下列形成或可包括下列：舉例來說，陶瓷(例如該等利用在1類和2類電容器者)；氧化矽或另一個高K 材料；前述的組合；或類似物。高K 介電材料可包括，舉例來說，氧化鋁；一氧化矽(SiO，K 約5.0)；二氧化矽(SiO2 ，K 約3.9)；二氧化鈦；氮化矽(SiO3 N4 ，K 約6)；鹼金屬鹵化物(例如溴化銣(RbBr，K約4.7)、氟化鋰(LiF，K 約9.2)、鈦酸鋇(BaTiO3 ，K 約從130至約1000不等)、鈦酸鉛(PbTiO3 ，K 介於約200至約400的範圍內)；以及金屬氧化物(譬如，二氧化鉿(HfO2 ，K 約40)、氧化鉭(TaO5 K 約27)、氧化鎢(WO3 ，K 約42)與二氧化鋯(ZrO2 ，K 約24.7)。其他高K 材料可包括，舉例來說，La2 O3 、SrTiO3 、LaAlO3 、Y2 O3 、Al2 Ox Ny 、HfOx Ny 、ZrOx Ny 、La2 Ox Ny 、TiOx Ny 、SrTiOx Ny 、LaAlOx Ny 、Y2 Ox Ny 、SiON、SiN、其等的矽酸鹽、或其等的合金。在一些具體例中，該介電層亦可由鐵氧體磁珠形成或可包括鐵氧體磁珠，譬如由鎳、鋅、錳、或其他化合物的氧化物製成的非導電陶瓷。
如本案說明，不論包括在互連件116(或在一些具體例中，互連件216)中的一或多個電容器的特定位置，(多個)電容器可裝配在封裝基板114下方，因此不會佔據在基板130上超過與封裝基板114的表面115b直接相對的表面的佔地面積。
作為根據本揭示內容的態樣可包括在將封裝基板耦合至基板的互連件116或任何其他互連件中的電容器的例示，圖 3 根據本揭示內容的一或多個具體例例示焊料電容性互連件310的例子的示意性剖視圖。該例示的焊料電容性互連件310包括第一電極320a和第二電極320b。在一些情況下，該第一電極320a體現為陰極以及該第二電極320b體現為陽極。在其他情況下，該第一電極320a體現為陽極，以及該第二電極320b體現為陰極。不論電路內指定的極性，該第一電極320a可包括頂部324a (譬如，圓頂形的頂部)，其接觸與金屬線328a接觸的端子板326a。如圖所示，該金屬線328a從端子板326a表面的一部分延伸至多層電容器340。另外，該第二電極320b可包括頂部324b (譬如，圓頂形的頂部)，其接觸與金屬線328b接觸的端子板326b。如圖所示，金屬線328b從端子板326b表面的一部分延伸至多層電容器340。此外或在一些具體例中，該焊料電容性互連件310可包括用於固持多層電容器的外殼，並且該電極320a和該電極320b可裝配或以其他方式設置在該外殼上。
為了比較，圖 3 亦根據本揭示內容的一或多個具體例例示焊球的示意性剖視圖，該焊球可包括在存在於半導體封裝中的互連件116或其他互連件內。如圖例示，焊球360的標稱直徑b (實數)可實質上與焊料電容性互連件310的高度相同。如上所述，b 可介於約400 μm至約900 μm的範圍內。
如本案說明，在圖 1 中的互連件116的各者(或在一些具體例中，在圖 2 中的互連件216)可機械地和電性耦合至表面115a的各別部分以及耦合至基板130表面的另一個各別部分，該表面係相對於表面115。在一些具體例中，此類部分可體現為或可構成電導體，例如金屬墊(亦稱為焊墊)。如圖例示，圖 4 根據本揭示內容的一或多個具體例表示在半導體封裝110和基板130之間的耦合例子的示意性剖視圖。如圖例示，導體(由圖4的虛線區域表示)可允許耦合或以其他方式促進耦合，該導體可體現為或可構成例示產品總成100的配電網絡(PDN)或。晶粒至封裝的互連件410可將晶粒112機械地和電性耦合至封裝基板114。在一些具體例中，晶粒至封裝的互連件410可包括，舉例來說，倒裝晶片BGA (FC-BGA)；金屬柱(譬如，銅柱)；焊料凸塊(譬如，鉛-錫焊料凸塊、低鉛焊料凸塊、及/或無鉛焊料凸塊，例如錫-銅凸塊)；打線；楔型接合；控制塌陷高度晶片連接(C4)；異方性導電膜(ACF)；非導電膜(NCF)；其等的組合、或類似物。該封裝基板114可包括導電板420a和導電板420，其各者係設置或以其他方式排列為基本上平行於封裝基板114的頂面(或底面)。此類導電平面可包括在裝配封裝110的PDN中，於是，在一些態樣中可允許或以其他方式利於電源的分配。據此，在一態樣中，該導電板420a和該導電板420b可分別被配置(譬如，偏置)在第一電壓和第二電壓，該第一電壓係大於該第二電壓。如圖例示，耦合至導電凸塊424b的通孔426b可將導電凸塊410的其中一者電性耦合至導電板420b。類似地，通孔428a可將導電凸塊410的另一者電性耦合至導電板420a。此外，耦合至通孔428a的導電凸塊426a可接續地電性連接至通孔424a。該通孔424a可電性耦合至封裝基板114的焊墊422。再者，通孔434a可將導電凸塊410的又另一者耦合至導電凸塊432a，該導電凸塊432a可接續地電性耦合至通孔430a。該通孔430a亦可電性耦合至焊墊422a。
如本案說明，封裝基板114可機械性和電性耦合至基板130。為此，通孔422b可電性耦合至導電互連件446b(譬如，BGA中的焊球)，該導電互連件可在基板130的表面順序的機械性和電性耦合至焊墊454。此外，焊墊422a可機械性和電性耦合至導電互連件446a(譬如，BGA中的另一個焊球)，該導電互連件可機械性和電性耦合至基板130的導電凸塊452a。再者，根據本揭示內容的態樣的電容性互連件448可機械性和電性耦合至焊墊422a和焊墊454。為此，在一些態樣中，該電容性互連件448可包括與焊墊422b接觸的第一電極，該焊墊可形成封裝基板114的一部分表面。該電容性互連件448亦可包括與焊墊454接觸的第二電極，該焊墊可形成基板130的一部分表面。在一些具體例中，如本案說明，該電容性互連件448可包括一或多個第一金屬層和一或多個第二金屬層金屬層，以及嵌插至該(多個)第一金屬層和該(多個)第二金屬層中的介電層。該電容性互連件448的第一電極可包括金屬板和與該金屬板的頂面接觸的一定量焊料材料，其中該金屬板具有與該(多個)第一金屬層接觸的底面。此外，該電容性互連件448的第二電極可包括第二金屬板以及與該第二金屬板的第二頂面接觸的第二定量的焊料材料，其中該第二金屬板具有與該第二金屬層接觸的底面。在某些情況下，導電互連件446b和446a以及電容性互連件448可包括在圖 1 的互連件116中。
如圖例示，基板130可包括導電板450a和導電板450b，其各者設置成或排列成基本上平行於封裝基板114的頂面(或底面)。此等導電板(亦可稱為導電平面)可包括在半導體封裝110的PDN中，於是，在某些態樣中，其可允許或以其他方式利於電源的分配。據此，在一態樣中，該導電板450a和該導電板450b可分別被配置在第一電壓和第二電壓，該第一電壓係大於該第二電壓。如圖 4 例示，金屬焊墊422b可經由導電互連件446和導電凸塊452a與在基板130內的導電板450a電性接觸。此外，金屬焊墊454可經由導電凸塊452b與在基板130內的金屬板450b電性接觸。如圖 4 進一步例示，在一些具體例中，該第一電壓習慣上可稱為Vss以及該第二電壓習慣上可稱為Vcc。再者，在圖 4 中，施加該第一電壓的各個導電元件可用右傾陰影線標記，以及施加該第二電壓的各個導電元件可用左傾陰影線標記。
圖5A-5E 根據本揭示內容的一或多個具體例例示用於形成焊料電容性互連件的例示製程的代表性階段的示意性剖視圖。更明確地說，圖 5A 根據本揭示內容的一或多個具體例例示電容器500的例子的示意性剖視圖。該電容器500可體現為多層陶瓷電容器(MLCC)並作為用於形成電容性互連件的前體。該電容器500可根據各式製程形成，包括舉例來說，將陽極箔和陰極箔捲繞進電容器圓盤捲508中。該電容器500具有一陽極電極512和一陰極電極516。
該電容器500可經過處理，以形成包圍該電容器500的固體結構520，如圖 5B 顯示。該固體結構520可包括第一端表面530a和第二端表面530b。在一具體例中，處理該電容器500可包括模具成型或密封。在另一個具體例中，處理電容器500可包括，舉例來說，用環氧樹脂(例如EX-74)或雙馬來醯亞胺-三嗪(BT)樹脂塗佈該電容器500。
該固體結構520可經過處理，以平面化該端表面530a和530b。此類處理亦可去除電極512和516的至少一部分，產生一陽極電極542和一陰極電極546，如圖 5C 顯示。因此，在一些態樣中，處理該固體結構520可產生另一個固體結構540，如圖 5C 顯示，其包圍該電容器圓盤捲508，該固體結構540具有實質上平坦的第一端表面550a和實質上平坦的第二端表面550b。
如圖 5D 顯示，該固體結構540亦可經過處理，以形成機械耦合以及電性耦合至該陽極電極542的第一導電端子560a，並且亦形成機械耦合以及電性耦合至陰極電極546的第二導電端子560b。為此，在一些具體例中，該端表面550a可經由，舉例來說，無電電鍍及/或電解電鍍進行電鍍，以沉積一定量的金屬(譬如Cu、Al、W、Ni、Ag、Au、Pt、Pd、前述二或多者的合金，或類似物)，以形成導電端子560a。該端表面550b亦可經由，舉例來說，無電學鍍及/或電解電鍍進行電鍍，以沉積另一量的金屬，以形成導電端子560b。
儘管在圖 5D 中顯示的結構可用作電容性互連件，此類結構仍可經過處理，以在導電端子560a和560b上形成各別的焊料頂部585a和焊料頂部585b。在一些實例中，此等頂部的各者可成形為圓頂。更明確地說，在一些具體例中，處理該導電端子560a和560b的各者可包括浸焊此等端子。在其他具體例中，處理該端子560a和560b可包括在此等端子的各別非鄰接表面上印刷某些量的焊膏(譬如，SnPb合金膏)並且加熱(經由回流處理)該印刷量的焊膏。圖 5E 例示產生的焊料電容性互連件580。該焊料頂部585a和585b可允許或以其他方式利於將焊料電容性互連件580整合至焊料BGA中，舉例來說，如本案說明的連接互連件116和互連件216。
圖6A-6I 根據本揭示內容的一或多個具體例例示用於形成多層電容器的例示製程的代表階段的示意性剖視圖。更明確地說，如圖 6A 顯示，在例示製程的起始階段提供一前體元件610。該前體元件610可包括具有第一端和相對第二端的陶瓷核心612。在一些態樣中，該陶瓷核心612可為長橢圓以及近似圓柱形地對稱於該陶瓷核心612的縱軸(譬如，延伸軸)。在另一態樣中，金屬線616基本上沿著該縱軸刺穿該陶瓷核心612，從該第一端直接地延伸至該第二端。該金屬線亦沿著該縱軸從該第一端向外延伸，並且進一步沿著該縱軸的相反方向從該第二端向外延伸。該金屬線616可由Ni、W、Cu、或另一個金屬形成或可包括Ni、W、Cu、或另一個金屬。
該前體元件610可經過處理，以形成固體結構620，其具有塗佈陶瓷核心612和一部分的金屬線616的金屬層622，如圖 6B 例示。為此，該前體元件610可用一定量的金屬覆蓋，譬如，卑/簡單金屬、貴金屬、二或多個金屬的合金、或類似物。在一些態樣中，用一定量的第一金屬覆蓋該前體元件610可藉由下列一或眾多金屬沉積製程的組合達成，包括舉例來說，化學氣相沉積(CVD)；原子層沉積(ALD)；物理氣相沉積(PVD)；濺鍍；化學溶液沉積；電鍍(譬如，無電電鍍或電解電鍍、浸鍍、或其等的組合)；或類似物。化學氣相沉積可包括，舉例來說，金屬有機化學氣相沉積(MOCVD)、低壓化學氣相沉積(LPCVD)、或電漿輔助化學氣相沉積(PECVD)。
因此，在一些具體例中，覆蓋陶瓷核心612和該部分的金屬線616可包括藉由電鍍陶瓷核心612和該部分的金屬線616來沉積一定量的第一金屬(譬如，Cu)。在經由無電電鍍(或自催化電鍍)進行電鍍的實例中，可利用未電鍍的第二部分的金屬線616，以控制在一大桶所含的無電電鍍槽浴中電鍍的陶瓷核心612和該部分的金屬線616的沉浸，該槽浴包括金屬離子(譬如，Cu離子)的水溶液、還原劑和其他試劑、以及槽浴穩定劑。
作為例示製程的一部分，固體結構620的金屬層622可經過處理，以從在陶瓷核心612的第一端和第二端附近的金屬層622移除各別量之第一金屬。如圖 6C 例示，移除此等量可產生具有金屬層632塗佈或以其他方式覆蓋陶瓷核心612的核心-殼結構630。在一些實例中，為了移除該第一金屬，處理固體結構620可包括在限定時間期間選擇性地蝕刻該第一金屬。於是，在一例示中，該第一端和該第二端可在各別限定時間期間依序地浸入含有可選擇性地移除第一金屬(譬如Cu、W、Ag、Au、Pt、或類似物)的大桶中。該蝕刻溶液可包括，舉例來說，氯化鐵或另一個冶金蝕刻溶液。
該固體結構630可覆蓋或者塗佈有一定量的介電材料，得到如圖 6D 顯示的固體結構640。該固體結構640可具有近乎同心地鄰接金屬層632的至少一部分介電層642。如本案說明，可利用數個介電材料，包括陶瓷、高k介電材料、或其等的組合。再者，可利用眾多沉積製程，以沉積一定量的介電材料，其包括CVD、ALD、PVD、濺鍍、化學溶液沉積、或類似物的任何一者或其等的組合。為了硬化該介電材料，該介電層642可被固化或以其他方式處理，於是，使固體結構640機械性地穩定。固化該一定量的介電層642可包括在介於約800o C至約1100o C範圍內的限定溫度下在一限定時間內使該固體結構640退火。該限定時間及/或限定溫度可專對用於形成介電層642的介電材料。
該例示製程可繼續進行固體結構640的額外處理，該處理產生如圖 6E 顯示的固體結構650。於是，在一些態樣中，該固體結構640可用一定量的金屬覆蓋-譬如，卑金屬、貴金屬、二或多個金屬的合金、或類似物。舉例來說，該金屬可與用於形成金屬層622的金屬相同。然而，本揭示內容不限於此，亦可利用另一個金屬。如本案說明，用一定量的金屬覆蓋固體結構640可藉由下列眾多金屬沉積製程的任一者或其組合來完成，其包括，舉例來說，CVD、ALD、PVD、濺鍍、化學溶液沉積、電鍍(自催化電鍍、浸鍍、電解電鍍、或其等的組合)、或類似物。如圖例示，固體結構650包括塗佈或以其他方式覆蓋介電層642和一部分金屬線616的金屬層652。
類似於固體結構620的處理，該固體結構650亦可經過處理，以從靠近該固體結構620的相對端的區域移除各別定量的金屬層652。因此，在一些態樣中，固體結構650的處理可產生如圖 6F 顯示的固體結構660。如圖例示，該固體結構660可包括近乎同心地鄰接至少一部分介電層642的金屬層662。在一個態樣中，在該固體結構660中的介電層642係嵌插在金屬層632和金屬層662之間。據此，該固體結構660可體現電容器或可包括電容器，該電容器具有分別體現在金屬層632和662中的兩個導體，該導體與介電層642接觸並藉由介電層642隔開。
額外的金屬和介電層可加至固體結構660中的電容器，其係藉由本案說明的相似方式處理此類結構。更明確地說，如圖 6G 顯示，為了形成具有介電結構670的固體結構670，可在該固體結構660上沉積一定量的介電材料(譬如，高K 材料)並隨後固化。在一些態樣中，一部分介電結構670係近乎同心地鄰接金屬層662。如本案說明，介電材料的沉積量可藉由眾多沉積製程完成，包括舉例來說，CVD、ALD、PVD、濺鍍；化學溶液沉積；或類似物。在一些實例中，沉積第二定量的介電材料可包括在限定時間期間濺鍍該介電材料。
介電結構670亦可經過處理，以形成近乎同心地鄰接介電結構670的另一個金屬層，產生如圖 6H 顯示的固體結構680。依此，該固體結構680包括額外的介電金屬雙層，並且因此，體現為具有更大尺寸(以及在一態樣中，電容)的另一個多層電容器，相較於體現為固體結構660的電容器。
固體結構680亦可經過處理，以形成額外的金屬和介電層。更明確地說，包括沉積各別量的金屬和介電材料的後續處理可產生如圖 6I 顯示的固體結構690。該固體結構690包括封閉金屬層690並與金屬層690接觸的介電結構694，該固體結構可與金屬層632、662和682近乎同心。因此，在一些態樣中，該固體結構690包括額外的介電金屬雙層，因此，體現為具有更大尺寸(以及在一態樣中，電容)的另一個多層電容器，相較於體現為固體結構680的電容器。
可對固體結構690進行進一步處理並產生固體結構，直到形成令人滿意的或所欲的多層球形電容器為止。令人滿意的電容器可為具有限定數目的金屬層或限定數目的嵌插之介電層的電容器。令人滿意的電容器亦可為具有限定電容的電容器。更一般地，可進行處理直到滿足一或多個完成標準為止。
可根據本揭示內容的態樣參照圖 6A-6I 說明的製程變化及/或其他製程實施製造多層電容器。明確地說，作為例示，圖 7A-7I 根據本揭示內容的一或多個具體例表示用於形成多層電容器的例示製程的代表性階段的示意性剖視圖。如結合圖 6A 中的說明以及如圖 7A 中顯示，可在例示製程的起始階段提供前體元件710。該前體元件710可包括具有第一端和相對的第二端的陶瓷核心712。在一些態樣中，該陶瓷核心712可為長橢圓以及近似圓柱形地對稱於該陶瓷核心712的縱軸(譬如，延伸軸)。在另一個態樣中，金屬線716基本上沿著該縱軸刺穿該該陶瓷核心712，從該第一端直接地延伸至該第二端。該金屬線716亦沿著該縱軸從該第一端向外延伸，並且進一步沿著該縱軸的相反方向從該第二端向外延伸。該金屬線716可由Ni、W、Cu、或另一個金屬形成或可包括Ni、W、Cu、或另一個金屬。
作為例示製程的一部分，該前體元件710可經過處理，以形成具有塗佈或以其他方式覆蓋一部份陶瓷核心712和一部分金屬線716的金屬層722的固體結構720，如圖 7B 例示。為此，該前體元件610可用一定量的金屬，譬如，簡單金屬、貴金屬、二或多個金屬的合金、或類似物覆蓋。在一些態樣中，用該一定量的第一金屬覆蓋該前體元件610可藉由一或眾多金屬沉積製程的組合達成，包括舉例來說，CVD；ALD；PVD；濺鍍；化學溶液沉積；金屬電鍍；上述的組合；或類似物。此外，在一些具體例中，為達成部分覆蓋該前體元件710，可在靠近陶瓷核心712一端的區域中放置一遮罩。在其他具體例中，可將該前體元件710放置或裝配在適於該金屬之量覆蓋一部分陶瓷核心712的位置。舉例而言，在沉積該金屬量的期間，該前體元件710可部分地浸入大桶內的電鍍槽浴中。
因此，在一些具體例中，覆蓋一部分陶瓷核心712和另一部分金屬線716可包括藉由電鍍該陶瓷核心712和該金屬線716的一部分來沉積該定量的金屬(譬如，Cu)。在經由無電電鍍(或自催化電鍍)進行電鍍的實例中，可利用未電鍍的第二部分金屬線616，以控制在一大桶所含的無電電鍍槽浴中電鍍的陶瓷核心712和該部分的金屬線716的沉浸，該槽浴包括金屬離子(譬如，Cu離子)的水溶液、還原劑和其他試劑、以及槽浴穩定劑。
作為例示製程的一部分，可處理固體結構720的金屬層722，以添加一層介電材料。為此，在一態樣中，該固體結構720可覆蓋或塗佈一定量的介電材料，產生如圖 7C 顯示的固體結構730。該固體結構730可具有近乎同心地鄰接金屬層722的至少一部分介電層732。如上所述，可使用數個介電材料，包括陶瓷、高k介電材料、或其等的組合。再者，可利用眾多沉積製程，以沉積該量的介電材料，包括CVD、ALD、PVD、濺鍍、化學溶液沉積、或類似物的任一者或其等的組合。為了硬化介電材料，可固化或處理該介電層732，於是，使該固體結構730機械性地穩定或改良其等的機械穩定性。固化該量的介電層642可包括在介於約800o C至約1100o C範圍內的限定溫度下在一限定時間將固體結構640退火。該限定時間及/或限定溫度可特定於用於形成介電層642的介電材料。
結合圖 7A-7I 的例示製程可繼續進行固體結構730的額外處理，該處理可產生如圖 7D 顯示的固體結構740。於是，在一些態樣中，該固體結構740可用一定量的金屬覆蓋—譬如，卑金屬、貴金屬、二或多個金屬的合金、或類似物。舉例來說，該金屬可與用於形成金屬層722的金屬相同。然而，本揭示內容不限於此，亦可利用另一個金屬。如本案說明，用該定量的金屬覆蓋固體結構740可藉由下列眾多金屬沉積製程的任一者或其組合來完成，其包括，舉例來說，CVD、ALD、PVD、濺鍍、化學溶液沉積、電鍍(自催化電鍍、浸鍍、電解電鍍、或其等的組合)、或類似物。
如圖 7D 例示，該固體結構740包括塗佈或覆蓋一部分介電層732和另一部分金屬線716的金屬層742。該金屬層742近乎同心地鄰接至少一部分介電層742。在一態樣中，在固體結構740中的介電層742係嵌插在金屬層722和金屬層742之間。據此，該固體結構740可體現為電容器或可包括電容器，該電容器具有分別體現在金屬層722和742中的兩個導體，該導體與介電層732接觸並藉由介電層732隔開。
可將額外的金屬和介電層加至固體結構740中的電容器，其係藉由本案說明的相似方式處理此類結構。更明確地說，如圖 7E 顯示，為了形成具有產生的介電結構752的固體結構750，可在固體結構740上沉積一定量的介電材料(譬如，高K 材料)並隨後固化。在一些態樣中，介電結構752的一部分近乎同心地鄰接金屬層742。如本案說明，沉積該量之介電材料的可藉由眾多沉積製程完成，包括舉例來說，CVD、ALD、PVD、濺鍍；化學溶液沉積；或類似物。在一些實例中，沉積該量的介電材料可包括在限定時間內濺鍍該介電材料。
該介電結構750亦可經過處理，以形成近乎同心地鄰接介電結構752的另一金屬層，產生如圖 7F 顯示的固體結構760。依此，在一態樣中，該固體結構760包括額外的介電金屬雙層，並且因此，體現為具有更大尺寸(以及在一態樣中，電容)的另一個多層電容器，相較於體現為固體結構740的電容器。此類額外的介電金屬雙層包括一部分的介電結構752和金屬層762。
固體結構760亦可經過處理，以形成額外的金屬和介電層。更明確地說，包括沉積各別量的金屬和介電材料的後續處理可產出分別如圖 7G 和7H 顯示的固體結構770和固體結構780。該固體結構770包括介電結構772，其可藉由沉積一定量的介電材料並隨後固化該沉積的介電材料而形成。如上所述，可經由眾多沉積製程沉積該量的介電材料，包括舉例來說，CVD、ALD、PVD、濺鍍；化學溶液沉積；或類似物。在一些實例中，沉積該量的介電材料可包括在限定時間期間濺鍍該介電材料。為了使該介電結構772機械性地穩定或提高該等的機械穩定性，亦可如本案說明固化該沉積的材料。
該介電結構772包覆金屬層762並與金屬層762接觸，該金屬層762可近乎同心於金屬層742、和722。因此，在一些態樣中，固體結構770包括至少一個額外的介電金屬雙層，並且因此，體現具有更大尺寸(以及在一態樣中，電容)的另一個多層電容器，相較於體現在固體結構760中的電容器。
固體結構760可經過處理，以形成金屬層782。如本案說明，可藉由在固體結構770上沉積一定量的金屬來形成該金屬層782。該金屬量可藉由實施下列眾多金屬沉積製程的任一者或組合，包括舉例來說，CVD、ALD、PVD、濺鍍、化學溶液沉積、電鍍(自催化電鍍、浸鍍、電解電鍍、或其等的組合)等。此外，該固體結構760可經過處理，以形成另一層介電材料，產生如圖 7I 顯示的固體結構790。更明確地說，此類層的形成可產生一介電結構792。類似於其他介電結構，該介電結構792可包覆金屬層並可與金屬層接觸。因此，在一些態樣中，該固體結構790可體現具有更大尺寸(以及在一態樣中，電容)的另一個多層電容器，舉例來說，相較於體現在固體結構770中的電容器。可加至固體結構780中的介電材料層可藉由藉由實施下列眾多沉積製程中的任一者或組合沉積一定量的介電材料形成，包括舉例來說，CVD、ALD、PVD、濺鍍；化學溶液沉積；或類似物。在一些實例中，沉積該量的介電材料可包括在限定的時間期間濺鍍該介電材料。為了使介電結構792機械性地穩定或提高其等的機械穩定性，該沉積的材料亦可如本案說明固化。
可對固體結構790進行進一步處理並產生固體結構，直到形成令人滿意的或所欲的多層球形電容器為止。令人滿意的電容器可為具有限定數目的金屬層或限定數目的介電夾層的電容器。令人滿意的電容器亦可為具有限定電容的電容器。更一般地，可進行處理直到滿足一或多個完成標準為止。
圖8A-8E 根據本揭示內容的一或多個具體例例示用於形成焊料電容性互連件的例示製程的代表性分別階段的示意性剖視圖。為形成該焊料電容性互連件，在某些態樣中，具有以介電層嵌插的金屬層的多層球形電容器可經過處理，以移除在第一端鄰近處的一部分以及在相對第二端的另一鄰近處的第二部分。明確地說，在一些態樣中，該處理可包括在第一端鄰近處以及相對第二端鄰近處的分別平面化。在一些實例中，此類平面化可藉由在該第一端和該相對第二端的分別鄰近處蝕刻各別量的介電材料來完成。此外或在其他實例中，該平面化可藉由拋光(機械地、化學地、或其他方式)各別量的介電材料來完成。移除各別量的介電材料可產生如圖 8A 顯示的例示多層電容器810。如圖例示，該多層電容器810可包括設置在多層電容器810的縱軸上的核心804(例如陶瓷核心)和金屬棒806。該多層電容器810亦可包括以介電材料814嵌插的金屬層808a、808b、808c、808d、808e、808f、808h，以及808h。因此，在一態樣中，該金屬層808a-808h和該嵌插的介電材料814可形成具有基本上同心排列的金屬和介電材料層。
多層電容器810可經過處理，以移除金屬棒806，產生另一個多層電容器820，如圖8B顯示。處理該固體結構810可包括選擇性地蝕刻形成該金屬棒804的金屬。鑑於移除了金屬棒806的，該多層電容器820係界定一開口824。該多層電容器810的介電金屬多層結構係保存在多層電容器820中。
在後續的處理階段中，為了增加存在於多層電容器820中的介電質之量，可用介電材料填充該開口824。為此，該多層電容器820可經過處理，以沉積一定量的介電材料填充該開口824，產生在陶瓷核心804內的介電棒834。在一個實例中，沉積該量的介電材料可包括濺鍍該介電材料。在另一個實例中，該介電材料可經由CVD或其他製程沉積，以用該量的介電材料覆蓋該開口834。以此類方式處理多層電容器810可產生如圖 8C 顯示的多層電容器830。該多層電容器810的介電金屬多層結構係保存在該多層電容器820中。
該多層電容器820可經過處理，以形成電極，該電極可允許將該多層電容器820電性和機械地耦合至產品總成中的電導體(譬如金屬焊墊、導電平面、通孔、或類似物)。為此，如圖 8D 例示，在一些實例中，第一導電板844可形成在多層電容器820的第一端，以及第二導電板848可形成在多層電容器820的相對第二端。該第一導電板844和該第二導電板848的各者可由選自下列的各別金屬量形成或可包括選自下列的各別金屬量：，舉例來說，Cu、Al、W、Au、Ag、Pt、Pd、或其他貴金屬；鎳；或前述元素的二或多者的合金。因此，在一些實例中，該第一導電板844和該第二導電板848可藉由以一定量的金屬對多層電容器830的第一端進行無電電鍍來形成。在其他實例中，為了沉積形成該第一導電板844和該第二導電板848的各別量的金屬，可利用電解電鍍代替無電電鍍。在一些具體例中，一黏合層(譬如，耐火金屬層、耐火金屬合金層，或類似物)及/或種子層(譬如，Cu種晶層)可在該第一導電板844及/或該第二導電板848的無電電鍍及/或電鍍之前沉積(舉例來說，經由PVD及/或CVD製程)。
該第一導電板844和該第二導電板848的形成可產生藉由圖 8D 顯示的多層電容器840體現電容性互連件的形成。為了利用根據本揭示內容的半導體封裝中的此類電容性互連件，多層電容器840可經過處理，以形成在圖 8E 中顯示的焊料電容性互連件850。更明確地說，該多層電容器840的處理可允許形成以焊料為主的電極。為此，在一些態樣中，第一定量的焊料材料可施加在第一導電板844的表面上，產生第一焊料頂部854。類似地，第二定量的焊料材料可施加在第二導電板848的表面上，產生第二焊料頂部858。在一些實例中，施加該第一定量的焊料材料可包括浸焊該第一導電板844，並且經由回焊製程加熱，舉例來說，該浸焊的結果為焊料材料黏附或接附至第一導電板844。在其他實例中，施加第一定量的焊料材料可包括在第一導電板844上印刷焊料材料的焊膏，並且經由，舉例來說，印刷焊膏的回焊製程加熱。類似地，可利用浸焊或焊料印刷結合加熱製程施加第二定量的焊料材料。
用於形成焊料電容性互連件850的圖8A-8E 表示的例示製程可在形成該第一焊料頂部854和該第二焊料頂部858之後結束。該焊料電容性互連件850可在一組互連件內裝配，譬如，在根據本案說明的態樣的半導體封裝內的互連件116。
在一些態樣中，經由濺鍍形成包括在焊料電容性互連件中的多層電容器中的介電層可產生具有小於一微米(或0.04密耳)厚度的介電層，其可允許達成每單位面積的高電容。舉例而言，藉由如本案說明的介電層連續金屬化和沈積形成的多層電容器可提供大於約1.6倍的電容/面積，相較於典型的MLCC的電容/面積。如不欲受到模型及/或理論的約束，可藉由假設具有約16密耳標稱直徑的模型焊料電容性互連件可建模型為具有一邊約15密耳的立方體來確定此一估計。此外，採用具有約1 μm厚度的介電層，每對金屬層的電容可估計約為1.52 nF。如此，當模型的焊料電容性互連件的估計電容/面積與具有約1 μm電容和約740 μm x×1140 μm面積的1.19 μF/μm2的MLCC比較時，確定該模型焊料電容性互連件可具有比典型MLCC的電容/面積大於約1.6倍的電容/面積。
鑑於本案說明的態樣，可根據本揭示內容實施眾多其他製程以提供焊料電容性互連件。參照圖 9 和圖 10 中的流程圖可較佳地理解此類製程的例示。在例示的流程圖中的每個區塊可代表製程階段或製程操作(譬如，蝕刻或移除一定量的材料，以另一個量的另一個材料塗佈一結構、以及類似製程)。儘管在例示的流程圖內提供區塊的特定順序，但是此類順序並非限制性，並且可改變該區塊的二或多者的順序而不影響製程的結果。為了清楚起見，在例示的流程圖中的區塊的公知元素或態樣中可能不會完整詳細說明。如本案說明的任何其他製程，圖 8-9 例示的例示方法800和900可彼此相互結合實施。
圖9根據本揭示內容的一或多個具體例例示用於提供焊料電容性互連件的方法例子。在區塊910，可提供具有第一端和相對端的多層電容器。在一些實例中，提供多層電容器可包括提供多層陶瓷電容器(MLCC)。在其他實例中，提供多層電容器可包括實施在圖 9 中例示的例示方法900。在區塊920，第一導電端子可形成在多層球形電容器的第一端。該第一導電端子可包括金屬或金屬的合金，其中該金屬可選自，舉例來說，Cu、W、Au、Ag、Pd、或其他貴金屬、或類似物。如此，在一些實例中，該第一導電端子可藉由帶有該金屬的第一端的無電電鍍來形成。在其他實例中，可利用電解電鍍而不是無電電鍍。
在區塊930，第二導電端子可形成在多層球形電容器的第二端。該第二導電端子可包括，舉例來說，包括在該第一導電端子中相同的金屬或相同的金屬合金。然而，本揭示內容不限於此，並且在另一個例示中，該第二導電端子可包括不同的金屬或金屬合金。不管如何，包括在該第二導電端子或形成該第二導電端子的金屬可選自，舉例來說，Cu、W、Au、Ag、Pd、或其他貴金屬；或類似物。在一些實例中，該第二導電端子可藉由以該金屬無電電鍍第二端來形成。在其他實例中，可利用電解電鍍而不是無電電鍍。
如本案說明，第一導電端子和第二導電端子的形成可產生電容性互連件的形成。
在區塊940，第一定量的焊料材料可施加在第一導電端子。在一些實例中，施加第一定量的焊料材料可包括浸焊該第一導電端子的焊料，並且經由回焊製程加熱，舉例來說，該浸焊的結果為該焊料材料黏附或接附至第一導電端子。在其他實例中，施加第一定量的焊料材料可包括在該第一導電端子上印刷焊料材料的焊膏，並且經由，舉例來說，印刷焊膏的回焊製程加熱。
在區塊950，第二定量的焊料材料可施加在第二導電端子處。在一些實例中，施加第二定量的焊料材料可包括浸焊第二導電端子，並且經由舉例來說，回流製程加熱，該浸焊的結果為焊料材料黏附或接附至第二導電端子。在其他實例中，施加第二定量的焊料材料可包括在第二導電端子上印刷焊料材料的焊膏，並且經由舉例來說，印刷焊膏的回焊製程加熱。
第一焊料電極和第二焊料電極的形成可產生焊料電容性互連件。在區塊960，該焊料電容性互連件可裝配在球形陣列中。為了避免焊料電容性互連件的電極經由裝配該焊料電容性互連件在其上的基板(或封裝基板)的金屬焊墊的短路，將焊料電容性互連件裝配或放置在球形陣列上可包括在基板(譬如，基板130)的表面上對準電容性互連件。
圖10 根據本揭示內容的一或多個具體例例示用於製造多層電容器的方法1000的例子。在區塊1010，提供具有第一端和相對的第二端的陶瓷核心。在一些態樣中，該陶瓷核心可為長橢圓以及近似圓柱形地對稱於該陶瓷核心612的縱軸(譬如，延伸軸)。在另一態樣中，金屬線(譬如，Ni線、Cu線、或W線)基本上沿著該縱軸刺穿該陶瓷核心，從該第一端直接地延伸至該第二端。該金屬線亦沿著該縱軸從該第一端向外延伸，並且進一步沿著該縱軸的相反方向從該第二端向外延伸。
在區塊1015，可用一定量的第一金屬(譬如，簡單金屬、貴金屬、二或多個金屬的合金、或類似物)覆蓋陶瓷核心。用一定量的第一金屬覆蓋陶瓷核心/元件可藉由下列眾多金屬沉積製程的任一者或組合來實施，包括舉例來說，CVD(譬如MOCVD、LPCVD、PECVD)；ALD；PVD；濺鍍；化學溶液沉積；電鍍(譬如，無電電鍍或電解電鍍)；或類似物。據此，在一些實例中，覆蓋陶瓷核心/元件可包括藉由電鍍陶瓷核心沉積第一定量的第一金屬。
在區塊1020，各別量的第一金屬可從經覆蓋的第一端和經覆蓋的第二端移除。移除此量可產生具有塗佈或覆蓋該陶瓷核心的金屬層的核心-殼結構。在一些實例中，移除該第一金屬的相應量可包括在限定的時間期間選擇性地蝕刻該第一金屬。為此，在一例中，該第一端和該第二端可在分別限定期間內依序地浸入含有可選擇性地移除該第一金屬(譬如、Cu、W、Ag、Au、Pt、或類似物)的大桶中。
在區塊1025，該核心-殼結構可用一定量的介電材料覆蓋。如本案說明，可利用數個介電材料，包括陶瓷(例如在1類和2類電容器中使用的該等)、高k介電材料、或其等的組合。在區塊1030，可固化該量的介電材料，產生第一多層結構，該結構具有包圍陶瓷核心的金屬層以及近乎同心地鄰接至少一部分金屬層的介電層。該固化可硬化該介電材料，於是，可使第一多層結構機械性地穩定。使該量的介電材料固化可包括在介於約800o C至約1100o C範圍內的限定溫度下使該經覆蓋的核心-殼結構退火。
在區塊1035，該第一多層結構可用第二定量的第二金屬覆蓋。如本案說明，在一些實例中，覆蓋第一多層結構可包括藉由電鍍該第一多層結構沉積第二定量的第二金屬。該電鍍可包括無電電鍍或電解電鍍。在區塊1040，可從經覆蓋的第一多層結構的相對端移除各別量的第二金屬，產生第二多層結構，該結構具有與至少一部分的第一多層結構近乎同心鄰接的第二金屬層。
在區塊1045，可用第二定量的介電材料覆蓋第二多層結構。如本案說明，用第二定量的介電材料覆蓋第二多層結構可藉由眾多沉積製程來完成，包括舉例來說，CVD、ALD、PVD、濺鍍；化學溶液沉積；或類似物。在一些實例中，覆蓋第二多層結構可包括經由濺鍍沉積第二定量的介電材料。該電鍍可包括無電電鍍或電解電鍍。在區塊1050，可固化第二定量的介電材料，產生具有相對端的第三多層結構。該第三多層結構可包括幾乎同心地鄰接至少一部分第二多層結構的第二層介電。依此，在一個態樣中，該第三多層可形成電容結構或可構成電容結構。
在區塊1055，確定是否一令人滿意的多層電容器藉由包括如本案說明的介電-金屬雙層的多層結構的連續形成而被形成。為此，在一個態樣中，確定形成令人滿意的多層電容器可包括應用一形成標準，譬如，形成所欲數目的金屬層、達成的製造步驟的數目、前述的組合、或類似物、至體現多層電容器的現有固體結構。回應於確定未形成令人滿意的多層球形電容器，流程可被導引至區塊1035以形成另一個金屬-介電雙層。在替代方案中，回應於確定已形成令人滿意的多層球形電容器，可結束該例示方法1000。
儘管未顯示，但在一些具體例中，由例示方法1000的一或多個區塊的實例產生固體結構的覆蓋可以省略區塊1020及/或1040實例的方式實施。明確地說，在一些態樣中，用金屬或介電材料的固體結構(譬如，陶瓷核心、核心-殼結構、或多層結構)的覆蓋可以避免移除一定量金屬的方式來實施。舉例而言，固體結構可受控地定位，以允許用金屬部分地覆蓋，於是，可避免隨後移除一部分沉積的金屬。
根據例示具體例，本揭示內容提供一種半導體封裝。該半導體封裝可包括：一封裝基板，其具有一第一表面以及與該第一表面相對的一第二表面；焊球，其配置成將該封裝基板耦合至一基板，該焊球與該第二表面的各別第一部分接觸；以及一電容器，其裝配成毗鄰該焊球的一焊球，該電容器具有一第一電極和一第二電極，其中該第一電極係耦合至該第二表面的一第一部分，該第一電極耦合至第一金屬層，該第二電極耦合至第二金屬層，以及嵌插在該第一金屬層與該第二金屬層之間的介電層。
此外或在一些例示具體例中，該第一電極係在該第二表面的該第一部分與一金屬焊墊接觸，該金屬焊墊與該封裝基板內的一金屬平面電性接觸。進一步或根據其他例示具體例，該第二電極係在該基板的一第三表面的一第二部分處與一第二金屬焊墊接觸，該第二金屬焊墊與該基板內的一第二金屬平面電性接觸，且其中該金屬平面係在一第一電壓以及該第二金屬平面係在小於該第一電壓的一第二電壓。
此外或在一些例示具體例中，該第一金屬層的一金屬層可包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。進一步或在其他例示具體例中，該第二金屬層的一金屬層可包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。進一步或在其他具體例中，該介電層的一介電層包含氧化矽或高K材料的至少一者。
此外或在一些例示具體例中，該第一電極可包括一金屬板以及與該金屬板的一頂面接觸的一定量的焊料材料，且其中該金屬板具有與該第一金屬層接觸的一底面。進一步或在其他例示具體例中，該第二電極可包括一第二金屬板以及與該第二金屬板的一第二頂面接觸的一第二定量的焊料材料，且其中該第二金屬板具有與該第二金屬層接觸的一底面。
此外或在一些具體例中，該電容器和該焊球可具有實質上相同的高度，該高度係對應於該第二表面和該基板之間的間隔(standoff)。再者或在一些具體例中，該焊球可裝配在一陣列的一部分中，且其中該電容器係裝配在該陣列內的一第一位置或在該陣列內的一第二位置的當中一者。
根據例示具體例，本揭示內容可提供一電容器。在一些具體例中，該電容器可包括一或多個第一金屬層；一或多個第二金屬層；一或多個介電層，其包括嵌插至該一或多個第一金屬層的一第一金屬層及該一或多個第二金屬層的一第二金屬層的一介電層，該介電層鄰接該第一金屬層以及該第二金屬層鄰接該介電層；一第一電極，其電性耦合至該一或多個第一金屬層，該第一電極包括一第一焊料頂部；以及一第二電極，其電性耦合至該一或多個第二金屬層，該第二電極係相對於該第一電極並且包括一第二焊料頂部。
此外或在一些具體例中，該第一電極可包括與該一或多個第一金屬層的至少一者接觸的一第一導電板，且其中該第一焊料頂部係與該第一導電板的一表面接觸。此外或在其他具體例中，該第二電極可包括與該一或多個第二金屬層的至少一者接觸的一第二導電板，且其中該第一焊料頂部係與該第二導電板的一第二表面接觸。
此外或在一些具體例中，該第一金屬層可包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金，且其中第二金屬層包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。此外或在其他具體例中，該介電層可包括氧化矽、氧化鋁、一氧化矽、二氧化矽、二氧化鈦、氮化矽、鹼金屬鹵化物、氟化鋰、鈦酸鋇、鈦酸鉛、二氧化鉿、氧化鉭、氧化鎢、和二氧化鋯的至少一者。
根據例示具體例，本揭示內容可提供一種方法。在一些具體例中，該方法可包括提供具有一第一端和一相對第二端的一多層電容器；在該第一端形成一第一導電端子；在該第二端形成一第二導電端子，產生一電容性互連件；施加一第一定量的焊料材料在該第一導電端子；以及施加一第二定量的焊料材料在該第二導電端子，產生一焊料電容性互連件。
此外或在其他具體例中，該方法可包括將該焊料電容性互連件裝配在一半導體封裝的球形陣列中。再者或在一些具體例中，在該第一端形成該第一導電端子可包括將一定量的金屬電鍍至該第一端的一表面上；其中在該第二端形成該第二導電端子包含將一第二定量的該金屬電鍍至該第二端的一第二表面上。
此外或在其他具體例中，施加一第一定量的焊料材料在該第一導電端子可包括使該電容性互連件的一部分浸入一熔融的鉛錫共晶合金或一熔融的無鉛共晶合金中；其中施加該第二定量的焊料材料在該第二導電端子可包括使該電容性互連件的一第二部分浸入該熔融鉛錫共晶合金或該熔融無鉛共晶合金中。
此外或在其他具體例中，提供具有第一端和相對第二端的多層電容器可包括提供一多層陶瓷電容器。進一步或在其他具體例中，該提供可包括提供具有一第一端和一相對第二端的一陶瓷核心；以及用一定量的一第一金屬覆蓋該陶瓷核心。此外或在其他具體例中，該提供可進一步包括從該經覆蓋的第一端與該經覆蓋的第二端移除各別量的該第一金屬，產生一核心-殼結構；以一定量的介電材料覆蓋該核心-殼結構；以及使該量的介電材料固化，產生具有相對端的一第一多層結構。
此外或在其他具體例中，提供具有第一端和相對的第二端的多層電容器亦可包括以一第二定量的一第二金屬覆蓋該第一多層；從該經覆蓋的相對端移除各別量的該第二金屬，產生一第二多層結構；以一第二定量的介電材料覆蓋該第二多層結構；以及使該第二定量的介電材料固化，產生具有相對端的一第三多層結構。
此外或在其他具體例中，提供具有第一端和相對第二端的多層電容器亦可包括確定該多層電容器並未形成；以及形成具有相對端的一額外的多層結構，該額外的多層結構包含一層介電材料和一層金屬，該層介電材料鄰接該層金屬。
此外或在其他具體例中，提供具有第一端和相對第二端的多層電容器亦可包括基於一或多個製造標準確定該多層電容器係被形成。
此外或根據例示具體例，本揭示內容可提供一裝置。該裝置可包括，舉例來說，一封裝基板，其具有一第一表面以及與第一表面相對的一第二表面；焊球，其將該封裝基板耦合至一基板，該焊球與該第二表面的各別第一部分接觸並進一步與該基板的一第三表面的各別第二部分接觸；以及電容器，其裝配成毗鄰該焊球的其中一焊球，該電容器具有耦合至該第二表面的一第一部分的一第一電極以及耦合至該第三表面的一第二部分的一第二電極，該第一電極耦合至該第一金屬層，該第二電極耦合至該第二金屬層，以及嵌插在該第一金屬層和該第二金屬層之間的介電層。
此外或在一些具體例中，該第一電極可在第二表面的第一部分與金屬焊墊接觸，該金屬焊墊與基板內的金屬平面電性接觸。此外或在一些具體例中，該第二電極在第三表面的第二部分與第二金屬焊墊接觸，該第二金屬焊墊與基板內的第二金屬平面電性接觸，其中該金屬平面係在第一電壓以及該第二金屬平面係在小於該第一電壓的第二電壓。
此外或在一些具體例中，該第一金屬層的一金屬層包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。再者或在一些具體例中，該第二金屬層的一金屬層包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。此外或在其他具體例中，介電層的介電層包括氧化矽或高K材料中的至少一者。
此外或在一些具體例中，該第一電極包含一金屬板以及與該金屬板的頂面接觸的一定量的焊料材料，其中該金屬板具有與該第一金屬層接觸的底面。再者或在一些具體例中，該第二電極包含一第二金屬板以及與該第二金屬板的第二頂面接觸的一第二定量的焊料材料，其中該第二金屬板具有與該第二金屬層接觸的底面。
此外或在一些具體例中，該電容器和該焊球可具有實質上相同的高度，該高度係對應於第二表面和第三表面之間的間隔。再者或在一些具體例中，該焊球可裝配在一部分的陣列中，其中該電容器係裝配在該陣列內的第一位置或在該陣列內的第二位置中的當中一者。
根據例示具體例，本揭示內容可提供一種系統。在一些具體例中，該系統可包括一半導體晶粒，其上製造有電路，該半導體晶粒安裝在具有一第一表面以及與該第一表面相對的一第二表面的封裝基板上；一基板，其上安裝有封裝基板；導電互連件，其將該封裝基板耦合至該基板，該導電互連件在該第二表面與各別第一金屬焊墊接觸並且進一步與該基板的第三表面的各別第二金屬焊墊接觸；以及一電容性互連件毗鄰該導電互連件的一導電互連，該電容性互連件具有耦合至該第二表面的一第一金屬焊墊的一第一電極以及耦合至該第三表面的一第二金屬焊墊的一第二電極，該第一電極耦合至第一金屬層，該第二電極耦合至第二金屬層，以及嵌插在該第一金屬層和該第二金屬層之間的介電層。
此外或在一些具體例中，該第一電極可與該第一金屬焊墊接觸，該第一金屬焊墊與基板內的金屬板電性接觸。再者或在一些例示具體例中，該第二電極可與該第二金屬焊墊接觸，該第二金屬焊墊與基板內的第二金屬板電性接觸，其中該金屬板係在第一電壓以及第二金屬板係在小於該第一電壓的第二電壓。
此外或在一些具體例中，該第一金屬層的一金屬層可包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。再者或在一些具體例中，該第二金屬層的一金屬層可包括銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。此外或在一些具體例中，介電層的其中一介電層包含氧化矽或高K材料中的至少一種。
此外或在其他具體例中，該第一電極可包括金屬板以及與該金屬板的頂面接觸的一定量的焊料材料，其中該金屬板可具有與該第一金屬層接觸的底面。再者或在其他具體例中，該第二電極可包括第二金屬板以及與該第二金屬板的第二頂面接觸的第二定量的焊料材料，其中該第二金屬板可具有與該第二金屬層接觸的底面。
此外或在其他具體例中，該電容性互連件以及導電互連件各者可具有對應於第二表面和第三表面之間間隔的高度。再者或在一些具體例中，該導電互連件可裝配在一部分的陣列中，其中該電容性互連件係裝配在該陣列內的第一位置或在該陣列內的第二位置中的當中一者。
如上所述，除非另有明確聲明，否則本文所闡述的任何協議、程序、製程、或方法絕不意味著要求其作法或步驟以特定順序執行。據此，當製程或方法請求項並非確實陳述應遵循其作法或步驟的順序，或在本揭示內容的申請專利範圍或說明中並未以其他方式明確地陳述該等步驟僅限於特定順序時，在任何方面皆無法意圖推斷出順序。此適用於任何可能的非明確的解釋基礎，包括：關於步驟安排或操作流程的邏輯問題；源於語法組織或標點符號的意義；在說明書或附圖中說明的具體例的數目或類型、或類似物。
條件式的語言，例如「可(can)」、「可(could)」、「可能」、或「可(may)」，除非另有明確說明，否則通常在使用的上下文中將理解為旨在表達某些實例可包括─而其他實例並不包括─某些特徵、元件、及/或操作。於是，此類條件語言通常不意欲暗示該等特徵、元件、及/或操作是一或多個實例無論如何所需的，或該一或多個實例必須包括在有或無使用者輸入或提示的情況下用於決定的邏輯，不論這些特徵、元件、及/或操作係包括在任何特定的實例或在任何特定的實例中進行。
本案使用的術語「水平」可定義為平行於平面或表面(譬如，基板的表面)的方向，而不管其方向如何。如本案使用的術語「垂直」可指如剛才說明與水平方向正交的方向。例如術語「在…上」、「在…上方」、「在…下方」、「在…下」、「頂部」、「側」(如在「側邊」)、「更高」、「更低」、「較高」、「在…之上」、以及「較低」可參照該水平平面。如本案使用的術語「製程」通常旨在包括在形成該說明的結構時所需的材料或光阻劑的沉積、圖案化、曝光、顯影、蝕刻、清潔、消融、拋光、及/或該材料或光阻劑的去除。
在本說明書和附圖中本案說明的內容包括焊料電容性互連件的例子以及可提供此類互連件的技術。對於說明本揭示內容的各式特徵之目的而言，當然不可能說明可想到的每個元件及/或方法的組合，但對於具本領域普通技術之人員而言，能夠識別申請專利範圍的主題的許多進一步組合與排列為可能。據此，可對本揭示內容進行各式修改而不逸離其範圍或精神可為顯而易見。此外或在替代方案中，本揭示內容的其他具體例從本案呈現的說明書和附圖以及揭示內容的實踐來考慮可為顯而易見。在說明書和附圖中提出的例子在全部態樣中將認為是說明性而非限制性。儘管本案採用特定術語，但該等僅用於通用性和描述性意義，並非限制之目的。
100‧‧‧產品總成
110‧‧‧半導體封裝
112‧‧‧晶粒
114‧‧‧封裝基板
115a‧‧‧第一表面
115b‧‧‧表面
116‧‧‧互連件
118a‧‧‧焊球
118b‧‧‧焊球
118c‧‧‧焊球
118d‧‧‧焊球
120a‧‧‧電容性互連件
120b‧‧‧電容性互連件
120c‧‧‧電容性互連件
130‧‧‧基板
200‧‧‧產品總成
210‧‧‧半導體封裝
216‧‧‧互連件
310‧‧‧焊料電容性互連件
320a‧‧‧第一電極
320b‧‧‧第二電極
324a‧‧‧頂部
324b‧‧‧頂部
326a‧‧‧端子板
326b‧‧‧端子板
328a‧‧‧金屬線
328b‧‧‧金屬線
340‧‧‧多層電容器
350‧‧‧外殼
360‧‧‧焊球
410‧‧‧晶粒至封裝的互連件
420a‧‧‧導電板
420b‧‧‧導電板
422a‧‧‧焊墊
422b‧‧‧通孔
424a‧‧‧通孔
424b‧‧‧導電凸塊
426a‧‧‧導電凸塊
426b‧‧‧通孔
428a‧‧‧通孔
430a‧‧‧通孔
432a‧‧‧導電凸塊
434a‧‧‧通孔
446a‧‧‧導電互連件
446b‧‧‧導電互連件
448‧‧‧導電互連件
450a‧‧‧導電板
450b‧‧‧導電板
452a‧‧‧導電凸塊
452b‧‧‧導電凸塊
454‧‧‧焊墊
500‧‧‧電容器
508‧‧‧電容器圓盤捲
512‧‧‧陽極電極
516‧‧‧陰極電極
520‧‧‧固體結構
530a‧‧‧第一端表面
530b‧‧‧第二端表面
540‧‧‧固體結構
542‧‧‧陽極電極
546‧‧‧陰極電極
550a‧‧‧第一端表面
550b‧‧‧第二端表面
560a‧‧‧第一導電端子
560b‧‧‧第二導電端子
580‧‧‧焊料電容性互連件
585a‧‧‧焊料頂部
585b‧‧‧焊料頂部
610‧‧‧前體元件
612‧‧‧陶瓷核心
616‧‧‧金屬線
620‧‧‧固體結構
622‧‧‧金屬層
630‧‧‧核心-殼結構
632‧‧‧金屬層
640‧‧‧固體結構
642‧‧‧介電層
650‧‧‧固體結構
652‧‧‧金屬層
660‧‧‧固體結構
662‧‧‧金屬層
670‧‧‧介電結構
680‧‧‧固體結構
682‧‧‧金屬層
690‧‧‧固體結構
694‧‧‧介電結構
710‧‧‧前體元件
712‧‧‧陶瓷核心
716‧‧‧金屬線
720‧‧‧固體結構
722‧‧‧金屬層
730‧‧‧固體結構
732‧‧‧介電層
740‧‧‧固體結構
742‧‧‧金屬層
750‧‧‧固體結構
752‧‧‧介電結構
760‧‧‧固體結構
762‧‧‧金屬層
770‧‧‧固體結構
772‧‧‧介電結構
780‧‧‧固體結構
782‧‧‧金屬層
790‧‧‧固體結構
792‧‧‧介電結構
804‧‧‧核心
806‧‧‧金屬棒
808a‧‧‧金屬層
808b‧‧‧金屬層
808c‧‧‧金屬層
808d‧‧‧金屬層
808e‧‧‧金屬層
808f‧‧‧金屬層
808g‧‧‧金屬層
808h‧‧‧金屬層
810‧‧‧多層電容器
814‧‧‧介電材料
820‧‧‧多層電容器
824‧‧‧開口
830‧‧‧多層電容器
834‧‧‧開口
840‧‧‧多層電容器
844‧‧‧第一導電板
848‧‧‧第二導電板
850‧‧‧焊料電容性互連件
854‧‧‧第一焊料頂部
858‧‧‧第二焊料頂部
900‧‧‧方法
910‧‧‧區塊
920‧‧‧區塊
930‧‧‧區塊
940‧‧‧區塊
950‧‧‧區塊
960‧‧‧區塊
1000‧‧‧方法
1010‧‧‧區塊
1015‧‧‧區塊
1020‧‧‧區塊
1025‧‧‧區塊
1030‧‧‧區塊
1035‧‧‧區塊
1040‧‧‧區塊
1045‧‧‧區塊
1050‧‧‧區塊
1055‧‧‧區塊
b‧‧‧標稱直徑
Vcc‧‧‧第一電壓
Vss‧‧‧第二電壓
附圖為本揭示內容的組成部分並且係併入本說明書中。該圖式例示本揭示內容的例示具體例，並且與說明和申請專利範圍結合用於至少部分地解釋本揭示內容的各式原理、特徵或態樣。下文將參照附圖更完整地說明本揭示內容的某些具體例。然而，本揭示內容的各式態樣可以許多不同的形式實施，並且不應解讀為限於本案闡述的實例。在通篇中，相似的數字係指相似、但不一定相同或一樣的元件。
圖1-2 根據本揭示內容的一或多個具體例例示具有各別半導體封裝的產品總成的例子的剖視圖。
圖3 根據本揭示內容的一或多個具體例例示存在於半導體封裝中的焊球和焊料電容性互連件的例子的剖視圖。
圖4 根據本揭示內容的一或多個具體例例示耦合至基板中的導電平面的半導體封裝的例子。
圖5A-5E 根據本揭示內容的一或多個具體例例示用於形成電容性互連件的舉例製程的各個階段的代表結構的示意性剖視圖。明確地說，圖 5A 根據本揭示內容的一或多個具體例例示多層陶瓷電容器的例子；圖5B 根據本揭示內容的一或多個具體例例示在圖 5A 中顯示的包覆多層電容器的例子；圖5C 根據本揭示內容的一或多個具體例例示經處理的多層電容器的例子；圖5D 根據本揭示內容的一或多個具體例例示在圖 5C 中顯示耦合至該經處理的多層電容器的電極；以及圖5E 根據本揭示內容的一或多個具體例例示焊料電容性互連件的例子。
圖6A-6I 根據本揭示內容的一或多個具體例例示用於形成多層電容器的舉例製程的代表性階段的示意性剖視圖。明確地說，圖 6A 根據本揭示內容的一或多個具體例例示由金屬線穿過陶瓷核心的例子；圖6B 根據本揭示內容的一或多個具體例例示在圖 6A 中顯示的塗佈陶瓷核心和金屬線的一部分的金屬層例子；圖6C 根據本揭示內容的一或多個具體例例示在圖 6B 顯示的塗佈金屬的陶瓷核心以及從該金屬層的處理產生的線的例子；圖6D 根據本揭示內容的一或多個具體例例示覆蓋顯示於圖6C 中的塗佈金屬的陶瓷核心的介電層的例子；圖6E 例示塗佈顯示於圖 6D 中基本上同心的介電金屬多層的另一金屬層的例子；圖6F 根據本揭示內容的一或多個具體例例示由顯示於圖 6E 中的介電金屬多層的處理產生的另一個基本上同心的介電-金屬多層的例子；圖6G 根據本揭示內容的一或多個具體例例示又另一個基本上同心的介電-金屬多層的例子；圖6H 根據本揭示內容的一或多個具體例例示仍另一個近乎同心的介電-金屬多層的例子；以及圖6I 根據本揭示內容的一或多個具體例例示形成的多層電容器的例子。
圖7A-7I 根據本揭示內容的一或多個具體例例示用於形成多層電容器的舉例製程的代表性階段的示意性剖視圖。明確地說，圖 7A 根據本揭示內容的一或多個具體例例示由金屬線刺穿的陶瓷核心的例子；圖7B 根據本揭示內容的一或多個具體例例示顯示於圖7A中塗佈陶瓷核心的一部分及金屬線的另一部分的金屬層例子的；圖7C 根據本揭示內容的一或多個具體例例示介電層的例子，該介電層覆蓋顯示於圖 7B 中的塗佈金屬的陶瓷核心；圖7D 例示塗佈顯示於圖6C中的介電金屬雙層的另一金屬層的例子；圖7E 根據本揭示內容的一或多個具體例例示基本上同心的介電金屬多層的例子，該介電金屬多層由處理顯示於圖7D 中的介電金屬雙層產生；圖7F 根據本揭示內容的一或多個具體例例示又另一金屬層的例子，該金屬層覆蓋顯示於圖 7E 中基本上同心的介電金屬多層；圖7G 根據本揭示內容的一或多個具體例例示又另一個基本上同心的介電金屬多層的例子；圖7H 例示覆蓋圖 7G 的基本上同心的介電金屬多層的另一金屬層的例子；以及圖7I 根據本揭示內容的一或多個具體例例示形成的多層電容器的例子。
圖8A-8E 根據本揭示內容的一或多個具體例例示用於形成電容性互連件的舉例製程的各個階段的代表性結構的示意性剖視圖。明確地說，圖 8A 根據本揭示內容的一或多個具體例例示一處理的基本上同心的介電金屬多層的例子。圖8B 根據本揭示內容的一或多個具體例例示從顯示於圖8A 中介電金屬多層的處理產生的另一個基本上同心的介電金屬多層的例子。圖8C 根據本揭示內容的一或多個具體例例示又另一個基本上同心的介電金屬多層的另一例子。圖8D 根據本揭示內容的一或多個具體例例示耦合至顯示於圖8C 中標稱同心的介電金屬多層的電極。圖8E 例示從顯示於圖8C 中標稱同心的介電金屬多層的處理產生的焊料電容性互連件的例子。
圖9 根據本揭示內容的一或多個具體例例示用於提供焊料電容性互連件的方法的例子。
圖10 根據本揭示內容的一或多個具體例例示用於製造多層電容器的方法的例子。
310‧‧‧焊料電容性互連件
320a‧‧‧第一電極
320b‧‧‧第二電極
324a‧‧‧頂部
324b‧‧‧頂部
326a‧‧‧端子板
326b‧‧‧端子板
328a‧‧‧金屬線
328b‧‧‧金屬線
340‧‧‧多層電容器
350‧‧‧外殼
360‧‧‧焊球

Claims (25)

  1. 一種半導體封裝，包含： 一封裝基板，其具有一第一表面以及與該第一表面相對的一第二表面； 焊球，其配置成將該封裝基板耦合至一基板，該焊球與該第二表面的各別第一部分接觸；以及 一電容器，其裝配成毗鄰該等焊球的一焊球，該電容器具有一第一電極和一第二電極，其中該第一電極係耦合至該第二表面的一第一部分，該第一電極耦合至第一金屬層，該第二電極耦合至第二金屬層，以及嵌插在該第一金屬層與該第二金屬層之間的介電層。
  2. 如請求項1的半導體封裝，其中該第一電極係在該第二表面的該第一部分與一金屬焊墊接觸，該金屬焊墊與該封裝基板內的一金屬平面電性接觸。
  3. 如請求項2的半導體封裝，其中該第二電極係在該基板的一第三表面的一第二部分與一第二金屬焊墊接觸，該第二金屬焊墊與該基板內的一第二金屬平面電性接觸，且其中該金屬平面係處於一第一電壓且該第二金屬平面係處於一小於該第一電壓的第二電壓。
  4. 如請求項1的半導體封裝，其中該第一金屬層的一金屬層包含銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。
  5. 如請求項1的半導體封裝，其中該第二金屬層的一金屬層包含銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。
  6. 如請求項1的半導體封裝，其中該介電層的一介電層包含氧化矽或高K材料的至少一者。
  7. 如請求項1的半導體封裝，其中該第一電極包含一金屬板以及與該金屬板的一頂面接觸的一定量的焊料材料，且其中該金屬板具有與該第一金屬層接觸的一底面。
  8. 如請求項4的半導體封裝，其中該第二電極包含一第二金屬板以及與該第二金屬板的一第二頂面接觸的一第二定量的焊料材料，且其中該第二金屬板具有與該第二金屬層接觸的一底面。
  9. 如請求項1的半導體封裝，其中該電容器和該焊球具有實質上相同的高度，該高度係對應於該第二表面和該基板之間的間隔。
  10. 如請求項1的半導體封裝，其中該焊球係裝配在一陣列的一部分中，且其中該電容器係裝配在該陣列內的一第一位置或該陣列內的一第二位置的其中一者。
  11. 一種電容器，包含： 一或多個第一金屬層； 一或多個第二金屬層； 一或多個介電層，其包括嵌插至該一或多個第一金屬層的一第一金屬層及該一或多個第二金屬層的一第二金屬層的一介電層，該介電層鄰接該第一金屬層且該第二金屬層鄰接該介電層； 一第一電極，其電性耦合至該一或多個第一金屬層，該第一電極包括一第一焊料頂部；以及 一第二電極，其電性耦合至該一或多個第二金屬層，該第二電極係相對於該第一電極並包括一第二焊料頂部。
  12. 如請求項11的電容器，其中該第一電極包含與該一或多個第一金屬層的至少一者接觸的一第一導電板，且其中該第一焊料頂部係與該第一導電板的一表面接觸。
  13. 如請求項12的電容器，其中該第二電極包含與該一或多個第二金屬層的至少一者接觸的一第二導電板，且其中該第一焊料頂部係與該第二導電板的一第二表面接觸。
  14. 如請求項11的電容器，其中該第一金屬層包含銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金，且其中第二金屬層包含銅、鋁、鎢、鈦、鉭、銀、金、鈀、鉑、鋅、鎳、或前述金屬之二或多者的合金。
  15. 如請求項11的電容器，其中該介電層包含氧化矽、氧化鋁、一氧化矽、二氧化矽、二氧化鈦、氮化矽、鹼金屬鹵化物、氟化鋰、鈦酸鋇、鈦酸鉛、二氧化鉿、氧化鉭、氧化鎢、和二氧化鋯的至少一者。
  16. 一種方法，包含： 提供具有一第一端和一相對第二端的一多層電容器； 在該第一端形成一第一導電端子； 在該第二端形成一第二導電端子，產生一電容性互連件； 施加一第一定量的焊料材料在該第一導電端子；以及 施加一第二定量的焊料材料在該第二導電端子，產生一焊料電容性互連件。
  17. 如請求項16的方法，進一步包含將該焊料電容性互連件裝配在一半導體封裝的球形陣列中。
  18. 如請求項16的方法，其中在該第一端形成該第一導電端子包含將一定量的金屬電鍍至該第一端的一表面上；以及 其中在該第二端形成該第二導電端子包含將一第二定量的該金屬電鍍至該第二端的一第二表面上。
  19. 如請求項16的方法，其中施加一第一定量的焊料材料在該第一導電端子包含使該電容性互連件的一部分浸入一熔融的鉛錫共晶合金或一熔融的無鉛共晶合金中；以及 其中施加該第二定量的焊料材料在該第二導電端子包含使該電容性互連件的一第二部分浸入該熔融鉛錫共晶合金或該熔融無鉛共晶合金中。
  20. 如請求項16的方法，其中該提供包含提供一多層陶瓷電容器。
  21. 如請求項18的方法，其中該提供包含提供具有一第一端和一相對第二端的一陶瓷核心；以及 用一定量的一第一金屬覆蓋該陶瓷核心。
  22. 如請求項21的方法，其中該提供進一步包含從該經覆蓋的第一端與該經覆蓋的第二端移除各別量的該第一金屬，產生一核心-殼結構； 以一定量的介電材料覆蓋該核心-殼結構；以及 使該定量的介電材料固化，產生具有相對端的一第一多層結構。
  23. 如請求項22的方法，其中該提供進一步包含以一第二定量的一第二金屬覆蓋該第一多層； 從該經覆蓋的相對端移除各別量的該第二金屬，產生一第二多層結構； 以一第二定量的介電材料覆蓋該第二多層結構；以及 使該第二定量的介電材料固化，產生具有相對端的一第三多層結構。
  24. 如請求項23的方法，其中該提供進一步包含確定該多層電容器並未形成；以及 形成具有相對端的一額外的多層結構，該額外的多層結構包含一層介電材料和一層金屬，該層介電材料鄰接該層金屬。
  25. 如請求項23的方法，其中該提供進一步包含基於一或多個製造標準確定該多層電容器係被形成。
TW106114491A 2016-06-14 2017-05-02 於半導體封裝中之電容性互連件 TWI742075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/182,091 2016-06-14
US15/182,091 US10609813B2 (en) 2016-06-14 2016-06-14 Capacitive interconnect in a semiconductor package

Publications (2)

Publication Number Publication Date
TW201810580A true TW201810580A (zh) 2018-03-16
TWI742075B TWI742075B (zh) 2021-10-11

Family

ID=60573477

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114491A TWI742075B (zh) 2016-06-14 2017-05-02 於半導體封裝中之電容性互連件

Country Status (3)

Country Link
US (1) US10609813B2 (zh)
TW (1) TWI742075B (zh)
WO (1) WO2017218135A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373767B2 (en) * 2017-11-21 2019-08-06 Vactronix Scientific, Llc Structural supercapacitor composite and method of making same
US11404534B2 (en) * 2019-06-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Backside capacitor techniques
JP2023140761A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 電子デバイス

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955776A (en) * 1996-12-04 1999-09-21 Ball Semiconductor, Inc. Spherical shaped semiconductor integrated circuit
JP3477692B2 (ja) * 1998-12-18 2003-12-10 株式会社村田製作所 電子部品
US6418029B1 (en) * 2000-02-28 2002-07-09 Mckee James S. Interconnect system having vertically mounted passive components on an underside of a substrate
US6716692B1 (en) * 2003-05-20 2004-04-06 Via Technologies, Inc. Fabrication process and structure of laminated capacitor
TWI260097B (en) * 2005-01-19 2006-08-11 Via Tech Inc Interconnection structure through passive component
JP2010199171A (ja) * 2009-02-24 2010-09-09 Shinko Electric Ind Co Ltd チップ部品実装配線基板
US9607935B2 (en) * 2009-04-21 2017-03-28 Ati Technologies Ulc Semiconductor chip package with undermount passive devices
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
KR20110139983A (ko) * 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
FR2989007B1 (fr) * 2012-04-04 2015-05-15 M U L Micro Usinage Laser Procede de metallisation d'une patte de connexion d'un composant electrique
KR20140039736A (ko) * 2012-09-25 2014-04-02 삼성전자주식회사 스택 패키지 및 그 제조 방법
KR101452068B1 (ko) * 2012-12-18 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
US10304799B2 (en) * 2016-12-28 2019-05-28 Intel Corporation Land grid array package extension

Also Published As

Publication number Publication date
US10609813B2 (en) 2020-03-31
TWI742075B (zh) 2021-10-11
WO2017218135A1 (en) 2017-12-21
US20170359893A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP3546961B2 (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP4920335B2 (ja) キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) キャパシタ内蔵基板及びその製造方法と電子部品装置
US8810007B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP4077261B2 (ja) 半導体装置
JP2019106429A (ja) ガラス配線基板、その製造方法及び半導体装置
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
US20090017613A1 (en) Method of manufacturing interconnect substrate and semiconductor device
JP2000323613A (ja) 半導体装置用多層基板及びその製造方法
US8669643B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
TWI330053B (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
US20130249083A1 (en) Packaging substrate
TWI742075B (zh) 於半導體封裝中之電容性互連件
TW200828553A (en) A capacitance element embedded in semiconductor package substrate structure and method for fabricating TME same
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP5029581B2 (ja) 半導体パッケージの製造方法
JP4345679B2 (ja) 半導体装置搭載用配線基板の製造方法
JP4819304B2 (ja) 半導体パッケージ
TWI351749B (en) Packaging substrate and method for menufacturing t
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
KR101109053B1 (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
JP2007243229A (ja) 半導体装置
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same