TW201740544A - 記憶體陣列、鐵電電晶體以及與記憶體陣列之記憶體單元相關之讀取與寫入方法 - Google Patents
記憶體陣列、鐵電電晶體以及與記憶體陣列之記憶體單元相關之讀取與寫入方法 Download PDFInfo
- Publication number
- TW201740544A TW201740544A TW106113156A TW106113156A TW201740544A TW 201740544 A TW201740544 A TW 201740544A TW 106113156 A TW106113156 A TW 106113156A TW 106113156 A TW106113156 A TW 106113156A TW 201740544 A TW201740544 A TW 201740544A
- Authority
- TW
- Taiwan
- Prior art keywords
- ferroelectric
- container
- transistors
- memory cells
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000003491 array Methods 0.000 title abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 165
- 229910052751 metal Inorganic materials 0.000 claims abstract description 81
- 239000002184 metal Substances 0.000 claims abstract description 81
- 239000003989 dielectric material Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000013078 crystal Substances 0.000 claims description 77
- 239000012212 insulator Substances 0.000 claims description 21
- 230000010287 polarization Effects 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 description 18
- 239000000758 substrate Substances 0.000 description 15
- 230000005684 electric field Effects 0.000 description 12
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 108091006146 Channels Proteins 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- -1 etc.) Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 150000001247 metal acetylides Chemical class 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 150000004772 tellurides Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
- G11C11/2257—Word-line or row circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
某些實施例包含一種鐵電電晶體。該電晶體具有組態為一第一容器之閘極介電質材料，其中該第一容器具有一第一內表面。含金屬材料組態為嵌套於該第一容器內之一第二容器。該第二容器具有具小於該第一內表面之一面積之一第二內表面。鐵電材料組態為嵌套於該第二容器內之一第三容器。該第三容器具有具小於該第二內表面之一面積之一第三內表面。閘極材料位於該第三容器內。某些實施例包含具有作為記憶體單元之鐵電電晶體之記憶體陣列。某些實施例包含在記憶體陣列之記憶體單元係金屬鐵電金屬絕緣體半導體(MFMIS)電晶體之情況下與記憶體單元相關之寫入/讀取方法。
Description
記憶體陣列、鐵電電晶體以及與記憶體陣列之記憶體單元相關之讀取與寫入方法。
記憶體係一種類型之積體電路，且在電腦系統中用於儲存資料。可將記憶體製作成一或多個個別記憶體單元陣列。記憶體單元可使用數位線(其亦可稱為位元線、資料線、感測線或資料/感測線)及存取線(其亦可稱為字線)來寫入或讀取。數位線可沿著陣列之行以導電方式互連記憶體單元，且存取線可沿著陣列之列以導電方式互連記憶體單元。 記憶體單元可係揮發性的或非揮發性的。非揮發性記憶體單元可儲存資料達延長之時間段(包含當電腦關斷時)。揮發性記憶體耗散且因此在諸多例項中需要每秒多次地經再新/重寫。不管如何，記憶體單元經組態以將記憶體保持或儲存於至少兩個不同可選擇狀態中。在一個二進位系統中，將該等狀態視為一「0」或一「1」。在其它系統中，至少某些個別記憶體單元可經組態以儲存兩個以上資訊層級或資訊狀態。 鐵電場效應電晶體(FeFET)可用作記憶體單元。具體而言，FeFET可具有對應於FeFET內之鐵電材料之兩個不同極化模式之兩個可選擇記憶體狀態。不同極化模式之特徵可在於(舉例而言)不同臨限電壓(Vt)或在於一選定操作電壓之不同通道導電性。可在缺少電力之情況下保持一FeFET之鐵電極化模式(至少達一可量測持續時間)。 一種類型之鐵電電晶體係一金屬鐵電金屬絕緣體半導體(MFMIS)電晶體。此金屬鐵電金屬絕緣體半導體電晶體在金屬(M)與一半導體基板(S)之間具有一閘極介電質(絕緣體，I)。此金屬鐵電金屬絕緣體半導體電晶體亦在金屬上方具有鐵電(F)材料，且在鐵電材料上方具有一閘極(通常包括金屬，M)。在操作中，跨越鐵電材料使用一電場來將鐵電材料自一個極化模式切換至另一個。然而，有問題地發現，當跨越鐵電材料提供一充分高電場來改變極化模式時閘極絕緣體崩潰。 將期望開發解決上文所論述之問題之新的鐵電電晶體及利用此等電晶體之新的記憶體陣列架構。亦將期望開發適合用於該等新的記憶體陣列且可能適合用於其他記憶體陣列之讀取/寫入方法。
一種鐵電電晶體包括：閘極介電質材料，其組態為一第一容器，該第一容器具有一第一內表面；含金屬材料，其組態為嵌套於該第一容器內之一第二容器，該第二容器具有具小於該第一內表面之一面積之一第二內表面；鐵電材料，其組態為嵌套於該第二容器內之一第三容器，該第三容器具有具小於該第二內表面之一面積之一第三內表面；及閘極材料，其位於該第三容器內。 一種記憶體陣列包括：複數個鐵電電晶體，其呈一列/行配置；毗鄰鐵電電晶體沿著該等行實質上係彼此之鏡像且具有一共用源極/汲極區；該等鐵電電晶體中之每一者包括：閘極介電質材料，其組態為具有一第一內表面之一第一容器，該第一容器具有界定一個四側結構之約一半之兩個側；該兩個側係一第一側及一第二側；含金屬材料，其組態為嵌套於該第一容器內之一第二容器，該第二容器具有具小於該第一內表面之一面積之一第二內表面；鐵電材料，其組態為嵌套於該第二容器內之一第三容器，該第三容器具有具小於該第二內表面之一面積之一第三內表面；閘極材料，其位於該第三容器內；該四側結構之一第三側，其沿著該閘極材料、鐵電材料、含金屬材料及閘極介電質材料之邊緣延伸；該第三側直接毗鄰該第二側；毗鄰鐵電電晶體沿著一行之一重複組態，其係其中該等毗鄰鐵電電晶體沿著其各別第三側面向彼此且藉由一介入觸點彼此間隔開之一組態；該共用源極/汲極區位於該等毗鄰鐵電電晶體之該等第三側下面；該介入觸點延伸之該共用源極/汲極區；該共用源極/汲極區係一第一源極/汲極區且橫向地位於一對第二源極/汲極區之間；該等第二源極/汲極區中之一者沿著該等毗鄰鐵電電晶體中之一者之該第一側且該等第二源極/汲極區中之另一者沿著該等毗鄰鐵電電晶體中之另一者之該第一側。
金屬鐵電金屬絕緣體半導體(MFMIS)電晶體可用作記憶體單元。記憶體單元之程式化包括跨越MFMIS電晶體之鐵電材料形成一電場。然而，同時亦跨越閘極介電質提供電場。此等記憶體單元之程式化期間遇到之一問題係：由於閘極介電質具有比鐵電材料低之一介電質常數(k)，因此跨越MFMIS電晶體之閘極介電質之電場遠遠高於跨越鐵電材料之電場。在諸多情形中，跨越閘極介電質之電場可在跨越鐵電材料提供用以程式化記憶體單元之充足電場(亦即，用以達成鐵電材料內之飽和極化之充足電場)之前超過閘極介電質之崩潰電壓。此問題之一可能解決方案係相對於閘極介電質的經受電場之區域減小鐵電材料的經受電場之區域。具體而言，MFMIS電晶體可視為包括串聯連接至包括作為電容性材料之閘極介電質之一介電質電容器(MIS部分)之一鐵電電容器(MFM部分)。跨越兩個電容器平衡電場之一個方式係與介電質電容器相比減小鐵電電容器之區域。 某些實施例包含新的MFMIS電晶體構造，其中MFMIS電晶體之各種材料組態為嵌套容器形狀。此等組態使MFMIS之鐵電電容器區與介電質電容器區相比具有減小區域。某些實施例包含包括新的MFMIS電晶體構造之記憶體陣列。某些實施例包含用於與包括MFMIS電晶體之記憶體陣列相關之讀取/寫入之方法。 下文參考圖1至圖8闡述實例性實施例。 參考圖1，其圖解說明一記憶體陣列10之一部分。所圖解說明部分包括一對鐵電電晶體(具體而言，MFMIS電晶體) 12及14；該對鐵電電晶體可分別稱為第一鐵電電晶體及第二鐵電電晶體。記憶體陣列10包括呈列/行配置之複數個鐵電電晶體(如下文參考圖3所闡述)，且鐵電電晶體12及14沿著陣列之一行毗鄰於彼此。 鐵電電晶體12及14中之每一者包括閘極介電質材料16、含金屬材料18、鐵電材料20及閘極材料22。閘極介電質材料16組態為具有一第一內表面17之一第一容器，含金屬材料組態為嵌套於第一容器內且具有一第二表面19之一第二容器，且鐵電材料組態為嵌套於第二容器內且具有一第三內表面21之一第三容器。材料16、18及20之經嵌套組態導致第三內表面21具有比第二內表面19小之一面積，第二內表面19又具有比第一內表面17小之一面積。 閘極介電質材料16可包括任何適合組成物或組成物之組合，包含(舉例而言)二氧化矽、氧化鋁、氧化鉿、氧化鋯等。儘管閘極介電質材料經圖解說明為包括一單個同質材料，但在其他實施例中，閘極介電質材料可包括兩個或兩個以上離散單獨材料。 含金屬材料18可稱為MFMIS電晶體之一浮動閘極，且可包括任何適合組成物或組成物之組合。舉例而言，含金屬材料可包括元素金屬(舉例而言，鈦、鎢、釕等)、含金屬合金或其他組成物(舉例而言，金屬氮化物、金屬碳化物、金屬矽化物等)。在某些實施例中，含金屬材料18可包括氮化鈦、本質上由氮化鈦組成或由氮化鈦組成。儘管含金屬材料經圖解說明為包括一單個同質材料，但在其他實施例中，含金屬材料可包括兩個或兩個以上離散單獨材料。 鐵電材料20可包括任何適合組成物或組成物之組合；且可(舉例而言)包括一或多個材料、本質上由該一或多個材料組成或由該一或多個材料組成，該一或多個材料選自由以下各項組成之群組：過渡金屬氧化物、鋯、氧化鋯、鉿、氧化鉿、鋯鈦酸鉛、氧化鉭及鈦酸鍶鋇；且其中具有摻雜劑，摻雜劑包括矽、鋁、鑭、釔、鉺、鈣、鎂、鍶及一稀土元素中之一或多者。儘管鐵電材料經圖解說明為包括一單個同質材料，但在其他實施例中，鐵電材料可包括兩個或兩個以上離散單獨材料。 閘極材料22可包括任何適合組合物或組合物之組合。舉例而言，閘極材料可包括元素金屬(舉例而言，鈦、鎢、釕等)、含金屬合金或其他組成物(舉例而言，金屬氮化物、金屬碳化物、金屬矽化物等)。在某些實施例中，閘極材料22可包括氮化鈦、鎢、釕及矽化釕中之一或多者、本質上由氮化鈦、鎢、釕及矽化釕中之一或多者組成或由氮化鈦、鎢、釕及矽化釕中之一或多者組成。儘管閘極材料經圖解說明為包括一單個同質材料，但在其他實施例中，閘極材料可包括兩個或兩個以上離散單獨材料。 鐵電電晶體12及14係由一絕緣材料24封蓋。此絕緣材料可包括任何適合組成物或組成物之組合；且在某些實施例中可包括氮化矽、本質上由氮化矽組成或由氮化矽組成。儘管絕緣材料24經顯示為包括一單個同質材料，但在其他實施例中，此絕緣材料可包括兩個或兩個以上單獨材料。 鐵電電晶體12及14由一基板26支撐。基板26可包括半導體材料；且可(舉例而言)包括單晶矽、本質上由單晶矽組成或由單晶矽組成。基板26可稱為一半導體基板。術語「半導體基板」意指包括半導電材料之任何構造，其包含(但不限於)塊體半導電材料，諸如一半導電晶圓(單獨地或在包括其他材料之總成中)及半導電材料層(單獨地或在包括其他材料之總成中)。術語「基板」係指任何支撐結構，包含(但不限於)上文所闡述之半導體基板。在某些應用中，基板26可對應於含有與積體電路製作相關聯之一或多種材料之一半導體基板。此等材料可包含(舉例而言)耐火金屬材料、障壁材料、擴散材料、絕緣體材料等中之一或多者；且可(舉例而言)在所圖解說明之基板之區下面及/或自該區橫向偏移。在所展示之實施例中，基板26包括p型摻雜半導體材料，例如p型摻雜單晶矽。 在所圖解說明之實施例中，由材料16、18及20形成之第一、第二及第三容器係肘狀的。最外第一容器(介電質材料16之容器)具有在一隅角28處彼此連結之兩個側25及27。此隅角具有約90°之一角度。在其他實施例中，可利用具有具除90°之外的角度之隅角28之其他肘狀組態。 分別對應於材料18及20之第二及第三容器具有與隅角28相似之隅角30及32，且具有與隅角28類似之角度。 第一容器(介電質材料16之容器)之外側25及27可分別稱為一第一側及一第二側。在所圖解說明之實施例中，此等第一側及第二側界定一個四側結構之約一半。具體而言，在所圖解說明之實施例中，側25及27界定一矩形結構之約一半。 側25及27經標記以用於第一鐵電電晶體12。第二鐵電電晶體14具有類似側25a及27a。 一第一源極/汲極區34沿著第一鐵電電晶體12及第二鐵電電晶體14之第二側27及27a且由鐵電電晶體12及14共用。 第二源極/汲極區36沿著第一鐵電電晶體12及第二鐵電電晶體14之第一側25及25a。第一源極/汲極區34橫向地位於第二源極/汲極區36之間。 在所圖解說明之實施例中，第一源極/汲極區34在鐵電電晶體12及14底下且電連接至一電觸點39。所圖解說明之四側鐵電電晶體12及14中之每一者可視為包括一第三側(鐵電電晶體12之29及鐵電電晶體14之29a)；其中該第三側沿著絕緣材料24、閘極材料22、鐵電材料20、含金屬材料18及閘極介電質材料16之邊緣延伸。第三側29/29a直接抵靠四側結構之第二側27/27a。 毗鄰鐵電電晶體12及14可視為沿著各別第三側29及29a面向彼此且視為跨越垂直延伸穿過互連件39之一中心之一平面41而實質上係彼此之鏡像。術語「實質上鏡像」意指在製作及量測之合理容差內毗鄰鐵電電晶體係鏡像。 互連件39可稱為將鐵電電晶體12與14彼此間隔開之一介入觸點。藉由絕緣間隔件40將互連件39之導電材料與鐵電電晶體12/14之導電材料18及22間隔開。 間隔件40可包括任何適合絕緣組成物或組成物之組合，包含(舉例而言)氮化矽、二氧化矽、氮氧化矽等。在所展示之實施例中，絕緣間隔件40完全地沿著鐵電電晶體12及14之第三側29/29a延伸。在其他實施例中，可利用絕緣間隔件之其他組態，例如定位至導電材料18及22之邊緣之間隔件。 導電觸點39可包括任何適合導電組成物或組成物之組合；且在某些實施例中可包括以下各項、本質上由以下各項組成或由以下各項組成：一或多種金屬(舉例而言，銅)、含金屬組成物(舉例而言，金屬氮化物、金屬矽化物、兩個或兩個以上金屬之合金等)及/或經導電摻雜半導體材料(舉例而言，經導電摻雜矽、經導電摻雜鍺等)。 通道區38位於基板26內、沿著第一鐵電電晶體12及第二鐵電電晶體14之第一源極/汲極區34及第二源極/汲極區36之間的閘極介電質材料16之外表面。儘管所圖解說明之實施例包括在n型摻雜源極/汲極區之間延伸之p型通道區，但在其他實施例中，通道區與源極/汲極區之相對摻雜可顛倒使得通道區係n型的且源極/汲極區係p型的。 鐵電電晶體12/14可包括任何適合尺寸，且在某些實施例中可沿著所圖解說明之剖面具有自約200Å至約500Å之一範圍內之一寬度42。毗鄰鐵電電晶體12及14可彼此間隔開任何適合距離44，且在某些實施例中此距離可在自約150Å至約250Å之一範圍內。 在所展示之實施例中，第一容器(介電質材料16之容器)具有一上部邊緣46，且第二容器及第三容器(含金屬材料18及鐵電材料20之容器)分別具有相對於上部邊緣46嵌入之上部邊緣48及50。另外，閘極22具有相對於邊緣48及50嵌入之一上部邊緣52。 參考圖2中所展示之鐵電電晶體12之一區闡述各種嵌入件之實例性尺寸。具體而言，圖2展示相對於介電質材料16之邊緣46以一距離54嵌入的含金屬材料18之邊緣48。在某些實施例中，此距離可大於50 nm。鐵電材料20之上部邊緣50可相對於閘極介電質16之邊緣46以與含金屬材料18之上部邊緣48約相同之一量嵌入，如由標記為50之一虛線所展示。術語「約一相同量」意指在製作及量測之合理容差內量係相同的。在某些實施例中，鐵電材料20之上部邊緣可以比材料18之上部邊緣小之一量嵌入，如由標記為50b之一虛線所展示，且在某些實施例中可以比材料18之上部邊緣大之一量嵌入，如由標記為50a之一虛線所展示。一般而言，鐵電材料20之上部邊緣將不高於閘極介電質材料16之上部邊緣46，且不低於閘極22之上部邊緣52。 材料16、18及20之厚度在圖2中分別標記為56至58。閘極介電質材料16之一實例性厚度係在自約10Å至約50Å之一範圍內；含金屬材料18之一實例性厚度係在自約10Å至約50Å之一範圍內；且鐵電材料20之一實例性厚度係在自約10Å至約50Å之一範圍內。 閘極材料22之一橫向尺寸在圖2中標記為59。在某些實例性實施例中，此橫向尺寸可在自約100Å至約200Å之一範圍內。 字線及數位線分別沿著記憶體陣列10之列及行延伸。此等字線及數位線在圖3中圖解說明。 圖3中展示鐵電電晶體12及14以及記憶體陣列10之再數個鐵電電晶體60至65。記憶體陣列10內之列包括電晶體對12/62、14/63、60/64及61/65。彼此位於一共同列中之鐵電電晶體使其閘極透過一字線彼此電耦合，其中將實例性字線66至69示意性地圖解說明為耦合至鐵電電晶體內之閘極材料22。 彼此位於一共同行中之鐵電電晶體電耦合至兩個數位線。舉例而言，數位線70及70a經展示為沿著含有鐵電電晶體12、14、60及61之行延伸；且數位線72及72a經展示為沿著包括鐵電電晶體62至65之行延伸。沿著一行延伸之兩個數位線可分別稱為一第一數位線及一第二數位線。因此，數位線70及72可表示第一數位線且數位線70a及72a可表示第二數位線。第一數位線與第一源極/汲極區34電耦合且第二數位線與第二源極/汲極區36電耦合。 在所展示之實施例中，所有第一源極/汲極區34及第二源極/汲極區36皆在毗鄰鐵電電晶體之間共用。上文已提及，毗鄰電晶體12及14跨越延伸穿過觸點39之一平面41實質上係彼此之鏡像。圖3圖解說明此關係且亦展示：一第二源極/汲極區36之任一側上之毗鄰電晶體亦跨越延伸穿過第二源極/汲極區之一中心之一平面實質上係彼此之鏡像。舉例而言，毗鄰鐵電電晶體14及60跨越垂直延伸穿過一第二源極/汲極區36之一中心之一平面71實質上係彼此之鏡像。 字線66至69可包括導電閘極材料22，如圖4中之三維視圖中所圖解性地圖解說明。閘極材料22形成自鐵電電晶體12連續地延伸至鐵電電晶體62之字線66。鐵電電晶體中之每一者內之含金屬材料18沿著字線侷限於特定區使得此含金屬材料沿著記憶體陣列之列不連續且不會使毗鄰鐵電電晶體沿著此等列彼此短路。為簡化圖式，圖4中未展示閘極介電質材料16及鐵電材料20。在某些實施例中，閘極介電質材料16 (圖3)可沿著字線連續地延伸，此乃因絕緣閘極介電質將不會使毗鄰裝置彼此短路。另一選擇係，閘極介電質可與含金屬材料18類似地經圖案化(若此簡化一製作程序的話)。鐵電材料20 (圖3)可沿著字線連續地延伸，只要其不使毗鄰裝置彼此短路即可。另一選擇係，鐵電材料20可與含金屬材料18類似地經圖案化(若此簡化一製作程序及/或若鐵電材料可不合意地使毗鄰裝置彼此短路的話)。 圖3之鐵電電晶體12、14及60至65對應於記憶體陣列之記憶體單元。電晶體內之鐵電材料包括兩個可選擇極化模式。極化模式中之一者對應於記憶體單元之一第一資料狀態且極化模式中之另一者對應於記憶體單元之一第二資料狀態。圖5至圖8闡述可用於與記憶體單元相關之讀取/寫入之實例性方法。 參考圖5，示意性地圖解說明記憶體陣列10之一區。此區包括鐵電電晶體(亦即，MFMIS電晶體) 12、14、60、62至64及76至78。電晶體76至78可實質上與上文參考圖3所闡述之電晶體12、14、60及62至64相同。 字線66至68沿著陣列之列延伸；且數位線對70/70a、72/72a及80/80a沿著陣列之行延伸。一寫入操作或一讀取操作之一初始步驟係識別將被存取之一列。此列可稱為一作用中列。舉例而言，圖5藉由展示在一劃界區82內之列及沿著此列之記憶體單元14、63及77而將被選擇之字線67之列圖解性地圖解說明為作用中列。記憶體單元14、63及77具有初始記憶體狀態「1」或「0」。在圖5中，一般將此等記憶體狀態指示為「x」，用以指示在圖5之處理階段處可或可不已知個別記憶體單元之記憶體狀態。 圖6及圖7圖解說明一實例性寫入操作之處理階段。 參考圖6，沿著字線67作用中列之記憶體單元經受一重設操作。針對作用中列內之所有記憶體單元，第一數位線70、72及80以及第二數位線70a、72a及80a係保持為實質上彼此相同電壓，且同時沿著字線67提供一第一偏壓電壓，以藉此將作用中列中之所有記憶體單元設定為一第一資料狀態。第一資料狀態經圖解說明為資料狀態「0」。 在所圖解說明之實施例中，第一偏壓電壓係約-3伏特(V)且當將該偏壓電壓施加至作用中字線時毗鄰作用中字線67之字線保持為約0 V之一電壓。可使用任何適合偏壓電壓，且所圖解說明之偏壓電壓係簡單地出於圖解說明目的提供之一實例性偏壓電壓。在沿著字線67施加偏壓電壓期間，數位線展示為保持為約0 V之一電壓。此係可施加至數位線之一實例性電壓且在其他實施例中可將其他電壓施加至數位線。數位線對(舉例而言，70/70a)內之第一數位線及第二數位線在合理容差內保持為一彼此相同電壓。具體而言，第一數位線及第二數位線保持為實質上彼此相同電壓，其中術語「實質上相同電壓」意指電壓在合理容差內相同使得在圖6之重設操作期間跨越記憶體單元最小化洩漏或理想地完全避免洩漏。 參考圖7，在圖6之重設之後利用一程式化階段來將個別記憶體單元設定為所要資料狀態。在所展示之實施例中，沿著作用中列之字線施加一第二偏壓電壓，其中此第二偏壓電壓係約3 V。針對將保持在第一資料狀態中的作用中列內之記憶體單元，將一第一電壓施加至第一數位線及第二數位線，其中在所展示之實施例中此第一電壓係約3 V且施加至數位線72/72a。針對設定為第二資料狀態之記憶體單元，將一第二電壓施加至第一數位線及第二數位線，其中在所展示之實施例中此第二電壓係約0 V。圖7之所圖解說明電壓係實例性電壓，且在其他實施例中可施加其他電壓。數位線對(舉例而言，70/70a)內之第一數位線及第二數位線經展示為處於彼此相同之一電壓下。在某些實施例中，數位線對內之第一數位線及第二數位線在合理容差內可保持為彼此相同之一電壓。 圖6及圖7之實施例在字線67上利用一第二偏壓電壓，該第二偏壓電壓具有與第一偏壓電壓相反之極性且相對於第一偏壓電壓具有大約相等的絕對值。具體而言，第一偏壓電壓係約-3 V且第二偏壓電壓係約+3 V。在其他實施例中，可沿著作用中字線利用其它關係之第一偏壓電壓及第二偏壓電壓。 圖8圖解說明一實例性讀取操作之處理階段。 針對作用中列內之所有記憶體單元，將數位線對70/70a、72/72a及80/80a內之第一數位線保持為與第二數位線不同之電壓，且同時沿著字線67提供一偏壓電壓。在所圖解說明之實施例中，偏壓電壓係約1.5V且第一數位線與第二數位線之間的電壓差係約0.5V。可使用任何適合偏壓電壓，且可使用第一數位線與第二數位線之間的任何適合電壓差。所圖解說明之電壓係簡單地出於圖解說明目的提供之實例性電壓。 圖5至圖8中之讀取及寫入操作可與包括圖3中所展示之類型之鐵電電晶體組態之MFMIS電晶體陣列或與包括任何其他適合MFMIS電晶體組態之陣列一起利用。 上文所論述之鐵電結構及記憶體陣列可併入電子系統中。此等電子系統可用於(舉例而言)記憶體模組、裝置驅動程式、電力模組、通信數據機、處理器模組以及特殊應用模組中，且可包含多層、多晶片模組。該等電子系統可係一廣泛範圍之系統(例如，相機、無線裝置、顯示器、晶片集、機上盒、遊戲機、照明、運載工具、時鐘、電視、行動電話、個人電腦、汽車、工業控制系統、飛機等)中之任何者。 除非另外規定，否則可利用現在已知或尚未開發之任何適合方法(包含(舉例而言)原子層沈積(ALD)、化學汽相沈積(CVD)、物理汽相沈積(PVD)等)來形成本文中所闡述之各種材料、物質、組成物等。 術語「介電質」及「電絕緣」兩者皆可用於闡述具有絕緣電性質之材料。在本發明中該等術語中視為同義。在某些例項中利用術語「介電質」且在其他例項中利用術語「電絕緣」係用以在本發明內提供語言變化，以在以下申請專利範圍內簡化前置基礎，且並非用以指示任何顯著化學或電差異。 圖式中之各種實施例之特定定向僅係出於圖解說明目的，且可在某些應用中相對於所展示之定向旋轉該等實施例。本文中所提供之說明及以下申請專利範圍係針對在各種特徵之間具有所闡述關係之任何結構，而不管該等結構是處於圖式之特定定向中還是相對於此定向旋轉。 隨附圖解說明之剖面視圖僅展示剖面之平面內之特徵，且為簡化該等圖式未展示剖面之平面後面之材料。 當上文提及一結構在另一結構「上」或「抵靠」另一結構時，其可直接位於另一結構上或還可存在嵌入結構。相比之下，當將一結構稱為「直接在」另一結構「上」或「直接抵靠」另一結構時，不存在介入結構。當將一結構稱為「連接」或「耦合」至另一結構時，其可直接連接或耦合至另一結構，或可存在介入結構。相比之下，當將一結構稱為「直接連接」或「直接耦合」至另一結構時，不存在介入結構。 某些實施例包含一種鐵電電晶體。該電晶體具有組態為一第一容器之閘極介電質材料，其中該第一容器具有一第一內表面。含金屬材料組態為嵌套於該第一容器內之一第二容器。該第二容器具有具小於該第一內表面之一面積之一第二內表面。鐵電材料組態為嵌套於該第二容器內之一第三容器。該第三容器具有具小於該第二內表面之一面積之一第三內表面。閘極材料位於該第三容器內。 某些實施例包含具有呈一列/行配置之複數個鐵電電晶體之一記憶體陣列。沿著行之毗鄰鐵電電晶體實質上係彼此之鏡像且具有一共用源極/汲極區。鐵電電晶體中之每一者具有閘極介電質材料、含金屬材料、鐵電材料及一閘極材料。閘極介電質材料、含金屬材料及鐵電材料分別組態為一個嵌套於另一個內之一第一容器、第二容器及第三容器。第一、第二及第三容器具有第一、第二及第三內表面；其中第三內表面具有比第二內表面小之一面積，且第二內表面具有比第一內表面小之一面積。該第一容器具有界定一個四側結構之約一半之兩個側，其中該兩個側係一第一側及一第二側。四側結構之一第三側沿著閘極材料、鐵電材料、含金屬材料及閘極介電質材料之邊緣延伸。第三側直接毗鄰第二側。毗鄰鐵電電晶體沿著一行之一重複組態係其中毗鄰鐵電電晶體沿著其各別第三側面向彼此且藉由一介入觸點彼此間隔開之一組態。共用源極/汲極區在毗鄰鐵電電晶體之第三側之下面。觸點延伸至共用源極/汲極區。共用源極/汲極區係一第一源極/汲極區且橫向地位於一對第二源極/汲極區之間。第二源極/汲極區中之一者沿著毗鄰鐵電電晶體中之一者之第一側且第二源極/汲極區中之另一者沿著毗鄰鐵電電晶體中之另一者之第一側。 某些實施例包含寫入至一記憶體陣列之記憶體單元之一方法。將記憶體陣列提供為具有作為記憶體單元之金屬鐵電金屬絕緣體半導體(MFMIS)電晶體。記憶體單元之一第一資料狀態對應於MFMIS電晶體內之鐵電材料之一第一極化模式且記憶體單元之一第二資料狀態對應於MFMIS電晶體內之鐵電材料之一第二極化模式。個別MFMIS電晶體包括一閘極及一對源極/汲極區。記憶體陣列包括數列及數行之MFMIS電晶體。彼此位於一共同列中之MFMIS電晶體使其閘極透過一字線彼此電耦合。彼此位於一共同行中之MFMIS電晶體共用一對數位線；數位線中之一第一者連接至該共同行中之MFMIS電晶體中之每一者一個源極/汲極區，且數位線中之一第二者連接至該共同行中之MFMIS電晶體中之每一者之另一源極/汲極區。一作用中列識別為具有一資料狀態將被改變之一或多個記憶體單元。針對作用中列內之所有記憶體單元，第一數位線及第二數位線保持為一實質上相同電壓，同時沿著作用中列之字線同時提供一第一偏壓電壓，以藉此將該作用中列中之所有該等記憶體單元設定為該第一資料狀態。在將作用中列中之所有記憶體單元設定為第一資料狀態之後，同時發生以下操作：針對將保持在第一資料狀態中的作用中列內之記憶體單元中之一或多者，將一第一電壓施加至第一數位線及第二數位線；針對設定為第二資料狀態的作用中列內之記憶體單元中之一或多者，將一第二電壓施加至第一數位線及第二數位線；及沿著作用中列之字線施加一第二偏壓電壓。第二偏壓電壓與第一電壓約相同且高於第二電壓。 某些實施例包含讀取一記憶體陣列之記憶體單元之一方法。將記憶體陣列提供為具有作為記憶體單元之金屬鐵電金屬絕緣體半導體(MFMIS)電晶體。記憶體單元之一第一資料狀態對應於MFMIS電晶體內之鐵電材料之一第一極化模式且記憶體單元之一第二資料狀態對應於MFMIS電晶體內之鐵電材料之一第二極化模式。個別MFMIS電晶體包括一閘極及一對源極/汲極區。記憶體陣列包括數列及數行之MFMIS電晶體。彼此位於一共同列中之MFMIS電晶體使其所有閘極透過一字線彼此電耦合。彼此位於一共同行中之MFMIS電晶體共用一對數位線。數位線中之一第一者連接至該共同行中之MFMIS電晶體中之每一者之一個源極/汲極區，且數位線中之一第二者連接至該共同行中之MFMIS電晶體中之每一者之另一源極/汲極區。一作用中列識別為包括將被讀取之記憶體單元。針對作用中列內之所有記憶體單元提供第一數位線與第二數位線之間的一電壓差，同時沿著作用中列之字線同時提供一偏壓電壓。
0‧‧‧狀態
1‧‧‧狀態
10‧‧‧記憶體陣列
12‧‧‧鐵電電晶體/第一鐵電電晶體/四側鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體
14‧‧‧鐵電電晶體/第二鐵電電晶體/四側鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體/記憶體單元
16‧‧‧閘極介電質材料/材料/介電質材料/閘極介電質
17‧‧‧第一內表面
18‧‧‧含金屬材料/材料/導電材料
19‧‧‧第二表面/第二內表面
20‧‧‧鐵電材料/材料
21‧‧‧第三內表面
22‧‧‧閘極材料/導電材料/閘極/導電閘極材料
24‧‧‧絕緣材料
25‧‧‧側/外側/第一側
25a‧‧‧側/第一側
26‧‧‧基板
27‧‧‧側/外側/第二側
27a‧‧‧側/第二側
28‧‧‧隅角
29‧‧‧第三側
29a‧‧‧第三側
30‧‧‧隅角
32‧‧‧隅角
34‧‧‧第一源極/汲極區
36‧‧‧第二源極/汲極區
38‧‧‧通道區
39‧‧‧電觸點/互連件/導電觸點/觸點
40‧‧‧絕緣間隔件/間隔件
41‧‧‧平面
42‧‧‧寬度
44‧‧‧距離
46‧‧‧上部邊緣/邊緣
48‧‧‧上部邊緣/邊緣
50‧‧‧上部邊緣/邊緣/虛線
50a‧‧‧虛線
50b‧‧‧虛線
52‧‧‧上部邊緣
54‧‧‧距離
56‧‧‧厚度
57‧‧‧厚度
58‧‧‧厚度
59‧‧‧橫向尺寸
60‧‧‧鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體
61‧‧‧電晶體/鐵電電晶體
62‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
63‧‧‧電晶體/記憶體單元
64‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
65‧‧‧鐵電電晶體/電晶體
66‧‧‧字線
67‧‧‧字線/作用中字線
68‧‧‧字線
69‧‧‧字線
70‧‧‧數位線/第一數位線
70a‧‧‧數位線/第二數位線
71‧‧‧平面
72‧‧‧數位線/第一數位線
72a‧‧‧數位線/第二數位線
76‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
77‧‧‧記憶體單元
78‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
80‧‧‧數位線/第一數位線
80a‧‧‧數位線/第二數位線
82‧‧‧劃界區
x‧‧‧記憶體狀態
1‧‧‧狀態
10‧‧‧記憶體陣列
12‧‧‧鐵電電晶體/第一鐵電電晶體/四側鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體
14‧‧‧鐵電電晶體/第二鐵電電晶體/四側鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體/記憶體單元
16‧‧‧閘極介電質材料/材料/介電質材料/閘極介電質
17‧‧‧第一內表面
18‧‧‧含金屬材料/材料/導電材料
19‧‧‧第二表面/第二內表面
20‧‧‧鐵電材料/材料
21‧‧‧第三內表面
22‧‧‧閘極材料/導電材料/閘極/導電閘極材料
24‧‧‧絕緣材料
25‧‧‧側/外側/第一側
25a‧‧‧側/第一側
26‧‧‧基板
27‧‧‧側/外側/第二側
27a‧‧‧側/第二側
28‧‧‧隅角
29‧‧‧第三側
29a‧‧‧第三側
30‧‧‧隅角
32‧‧‧隅角
34‧‧‧第一源極/汲極區
36‧‧‧第二源極/汲極區
38‧‧‧通道區
39‧‧‧電觸點/互連件/導電觸點/觸點
40‧‧‧絕緣間隔件/間隔件
41‧‧‧平面
42‧‧‧寬度
44‧‧‧距離
46‧‧‧上部邊緣/邊緣
48‧‧‧上部邊緣/邊緣
50‧‧‧上部邊緣/邊緣/虛線
50a‧‧‧虛線
50b‧‧‧虛線
52‧‧‧上部邊緣
54‧‧‧距離
56‧‧‧厚度
57‧‧‧厚度
58‧‧‧厚度
59‧‧‧橫向尺寸
60‧‧‧鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體
61‧‧‧電晶體/鐵電電晶體
62‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
63‧‧‧電晶體/記憶體單元
64‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
65‧‧‧鐵電電晶體/電晶體
66‧‧‧字線
67‧‧‧字線/作用中字線
68‧‧‧字線
69‧‧‧字線
70‧‧‧數位線/第一數位線
70a‧‧‧數位線/第二數位線
71‧‧‧平面
72‧‧‧數位線/第一數位線
72a‧‧‧數位線/第二數位線
76‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
77‧‧‧記憶體單元
78‧‧‧電晶體/鐵電電晶體/金屬鐵電金屬絕緣體半導體電晶體
80‧‧‧數位線/第一數位線
80a‧‧‧數位線/第二數位線
82‧‧‧劃界區
x‧‧‧記憶體狀態
圖1係包括一對實例性鐵電電晶體之一構造之一圖解性剖面視圖。 圖2係一實例性鐵電電晶體之區之一圖解性剖面視圖。 圖3展示包括實例性鐵電電晶體之一記憶體陣列之一區。在圖解性剖面中展示陣列之兩個行之部分，且以圖解方式圖解說明沿著兩個行且在兩個行之間延伸之數位線及字線佈線之部分。 圖4係一字線及沿著該字線之記憶體單元之某些組件之一圖解性三維視圖。 圖5係包括金屬鐵電金屬絕緣體半導體(MFMIS)電晶體之一實例性記憶體陣列之一部分之一圖解性示意圖示。 圖6及圖7係圖5之實例性記憶體陣列之部分之圖解性示意圖示，其圖解說明一實例性寫入操作之步驟。 圖8係圖5之實例性記憶體陣列之部分之一圖解性示意圖示，其圖解說明一實例性讀取操作之一步驟。
10‧‧‧記憶體陣列
12‧‧‧鐵電電晶體/第一鐵電電晶體/四側鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體
14‧‧‧鐵電電晶體/第二鐵電電晶體/四側鐵電電晶體/電晶體/金屬鐵電金屬絕緣體半導體電晶體/記憶體單元
16‧‧‧閘極介電質材料/材料/介電質材料/閘極介電質
17‧‧‧第一內表面
18‧‧‧含金屬材料/材料/導電材料
19‧‧‧第二表面/第二內表面
20‧‧‧鐵電材料/材料
21‧‧‧第三內表面
22‧‧‧閘極材料/導電材料/閘極/導電閘極材料
24‧‧‧絕緣材料
25‧‧‧側/外側/第一側
25a‧‧‧側/第一側
26‧‧‧基板
27‧‧‧側/外側/第二側
27a‧‧‧側/第二側
28‧‧‧隅角
29‧‧‧第三側
29a‧‧‧第三側
30‧‧‧隅角
32‧‧‧隅角
34‧‧‧第一源極/汲極區
36‧‧‧第二源極/汲極區
38‧‧‧通道區
39‧‧‧電觸點/互連件/導電觸點/觸點
40‧‧‧絕緣間隔件/間隔件
41‧‧‧平面
42‧‧‧寬度
44‧‧‧距離
46‧‧‧上部邊緣/邊緣
48‧‧‧上部邊緣/邊緣
50‧‧‧上部邊緣/邊緣
52‧‧‧上部邊緣
Claims (28)
- 一種鐵電電晶體，其包括： 閘極介電質材料，其組態為一第一容器，該第一容器具有一第一內表面； 含金屬材料，其組態為嵌套於該第一容器內之一第二容器，該第二容器具有具小於該第一內表面之一面積之一第二內表面； 鐵電材料，其組態為嵌套於該第二容器內之一第三容器，該第三容器具有具小於該第二內表面之一面積之一第三內表面；及 閘極材料，其位於該第三容器內。
- 如請求項1之鐵電電晶體，其中該第一容器、該第二容器及該第三容器係肘狀的。
- 如請求項1之鐵電電晶體，其中該第二容器之一邊緣相對於該第一容器之一邊緣嵌入。
- 如請求項3之鐵電電晶體，其中該第三容器之一邊緣相對於該第一容器之一邊緣之一嵌入量與該第二容器之該邊緣相對於該第一容器之該邊緣之嵌入量約相同。
- 如請求項3之鐵電電晶體，其中該第三容器之一邊緣相對於該第一容器之一邊緣之一嵌入量大於該第二容器之該邊緣相對於該第一容器之該邊緣之嵌入量。
- 如請求項3之鐵電電晶體，其中該第三容器之一邊緣相對於該第一容器之一邊緣之一嵌入量約小於該第二容器之該邊緣相對於該第一容器之該邊緣之嵌入量。
- 如請求項1之鐵電電晶體，其中： 該第一容器具有界定一個四側結構之約一半之兩個側，該兩個側係一第一側及一第二側； 該四側結構之一第三側沿著該閘極材料、鐵電材料、含金屬材料及閘極介電質材料之邊緣延伸；該第三側直接毗鄰該第二側； 一絕緣間隔件完全地沿著該第三側延伸； 一第一源極/汲極區沿著該第二側之一部分並延伸至該絕緣間隔件下方； 一第二源極/汲極區沿著該第一側之一部分；且 一通道區沿著該第一側及該第二側並在該第一源極/汲極區與該第二源極/汲極區之間延伸。
- 一種記憶體陣列，其包括： 複數個鐵電電晶體，其呈一列/行配置；毗鄰鐵電電晶體沿著該等行實質上係彼此之鏡像且具有一共用源極/汲極區；該等鐵電電晶體中之每一者包括： 閘極介電質材料，其組態為具有一第一內表面之一第一容器，該第一容器具有界定一個四側結構之約一半之兩個側；該兩個側係一第一側及一第二側； 含金屬材料，其組態為嵌套於該第一容器內之一第二容器，該第二容器具有具小於該第一內表面之一面積之一第二內表面； 鐵電材料，其組態為嵌套於該第二容器內之一第三容器，該第三容器具有具小於該第二內表面之一面積之一第三內表面； 閘極材料，其位於該第三容器內；及 該四側結構之一第三側，其沿著該閘極材料、鐵電材料、含金屬材料及閘極介電質材料之邊緣延伸；該第三側直接毗鄰該第二側；及 毗鄰鐵電電晶體沿著一行之一重複組態，其係其中該等毗鄰鐵電電晶體沿著其各別第三側面向彼此且藉由一介入觸點彼此間隔開之一組態；該共用源極/汲極區位於該等毗鄰鐵電電晶體之該等第三側下面；該介入觸點延伸至該共用源極/汲極區；該共用源極/汲極區係一第一源極/汲極區且橫向地位於一對第二源極/汲極區之間；該等第二源極/汲極區中之一者沿著該等毗鄰鐵電電晶體中之一者之該第一側且該等第二源極/汲極區中之另一者沿著該等毗鄰鐵電電晶體中之另一者之該第一側。
- 如請求項8之記憶體陣列，其中該等鐵電電晶體中之每一者使該第二容器及該第三容器之邊緣相對於該第一容器之一邊緣嵌入。
- 如請求項8之記憶體陣列，其中： 彼此位於一共同列中之鐵電電晶體使其所有閘極透過一字線彼此電耦合； 彼此位於一共同行中之鐵電電晶體電耦合至兩個數位線；該兩個數位線中之一第一者與第一源極/汲極區電耦合，且該兩個數位線中之一第二者與第二源極/汲極區電耦合；且 該等鐵電電晶體係記憶體單元，其中該等記憶體單元之一第一資料狀態對應於該等鐵電電晶體內之該鐵電材料之一第一極化模式，且該等記憶體單元之一第二資料狀態對應於該等鐵電電晶體內之該鐵電材料之一第二極化模式。
- 如請求項10之記憶體陣列，其中該鐵電材料沿著該陣列之該等列係連續的。
- 如請求項10之記憶體陣列，其中該鐵電材料沿著該陣列之該等列係不連續的。
- 如請求項10之記憶體陣列，其中該閘極介電質材料沿著該陣列之該等列係連續的。
- 如請求項10之記憶體陣列，其中該閘極介電質材料沿著該陣列之該等列係不連續的。
- 一種寫入至如請求項10之記憶體陣列之記憶體單元之方法，該方法包括： 識別包括一資料狀態將被改變之一或多個記憶體單元之一作用中列； 針對該作用中列內之所有該等記憶體單元，將第一數位線及第二數位線保持為一實質上相同電壓，且同時沿著該作用中列之字線施加一第一偏壓電壓，以藉此將該作用中列中之所有該等記憶體單元設定為第一資料狀態；及 在將該作用中列中之所有該等記憶體單元設定為該第一資料狀態之後，同時進行以下操作： 針對將保持在該第一資料狀態中的該作用中列內之該等記憶體單元中之一或多者，將一第一電壓施加至該第一數位線及該第二數位線； 針對將被設定為第二資料狀態的該作用中列內之該等記憶體單元中之一或多者，將一第二電壓施加至該第一數位線及該第二數位線；及 沿著該作用中列之該字線施加一第二偏壓電壓；該第二偏壓電壓與該第一電壓約相同且高於該第二電壓。
- 如請求項15之方法，其中該第二偏壓電壓相對於該第一偏壓電壓具有相反極性。
- 如請求項15之方法，其中該第二偏壓電壓相對於該第一偏壓電壓具有相反極性且具有大約相等的絕對值。
- 一種讀取如請求項10之記憶體陣列之記憶體單元之方法，其包括： 識別包括將被讀取之記憶體單元之一作用中作用中列；及 針對該作用中列內之所有該等記憶體單元提供第一數位線與第二數位線之間的一電壓差，同時沿著該作用中列之字線同時提供一偏壓電壓。
- 一種寫入至一記憶體陣列之記憶體單元之方法，其包括： 將該記憶體陣列提供為具有作為該等記憶體單元之金屬鐵電金屬絕緣體半導體(MFMIS)電晶體，其中該等記憶體單元之一第一資料狀態對應於該等MFMIS電晶體內之鐵電材料之一第一極化模式且該等記憶體單元之一第二資料狀態對應於該等MFMIS電晶體內之該鐵電材料之一第二極化模式； 該等個別MFMIS電晶體包括一閘極及一對源極/汲極區； 該記憶體陣列包括數列及數行之該等MFMIS電晶體； 彼此位於一共同列中之MFMIS電晶體使其閘極透過一字線彼此電耦合； 彼此位於一共同行中之MFMIS電晶體共用一對數位線；該等數位線中之一第一者連接至該共同行中之該等MFMIS電晶體中之每一者之一個源極/汲極區，且該等數位線中之一第二者連接至該共同行中之該等MFMIS電晶體中之每一者之另一源極/汲極區； 識別包括一資料狀態將被改變之一或多個記憶體單元之一作用中列； 針對該作用中列內之所有記憶體單元，將該第一數位線及該第二數位線保持為一實質上相同電壓，同時沿著該作用中列之該字線同時提供一第一偏壓電壓，以藉此將該作用中列中之所有該等記憶體單元設定為該第一資料狀態；及 在將該作用中列中之所有該等記憶體單元設定為該第一資料狀態之後，同時進行以下操作： 針對將保持在該第一資料狀態中的該作用中列內之該等記憶體單元中之一或多者，將一第一電壓提供至該第一數位線及該第二數位線； 針對將被設定為該第二資料狀態的該作用中列內之該等記憶體單元中之一或多者，將一第二電壓提供至該第一數位線及該第二數位線；及 沿著該作用中列之該字線提供一第二偏壓電壓；該第二偏壓電壓與該第一電壓約相同且高於該第二電壓。
- 如請求項19之方法，其中在兩個毗鄰MFMIS電晶體之間共用一共同行內之MFMIS電晶體之所有該等源極/汲極區。
- 如請求項19之方法，其中該等MFMIS電晶體中之每一者包括： 鐵電材料，其部分地包覆該閘極； 含金屬材料，其位於該鐵電材料之外且沿著該鐵電材料延伸以部分地包覆該閘極；及 閘極介電質，其位於該含金屬材料之外且沿著該含金屬材料延伸以部分地包覆該閘極。
- 如請求項21之方法，其中該鐵電材料、含金屬材料及閘極介電質各自組態為一單獨肘狀容器，其中該等肘狀容器嵌套於彼此內。
- 如請求項22之方法，其中該等肘狀容器具有具約90°之角度之隅角。
- 一種讀取一記憶體陣列之記憶體單元之方法，其包括： 將該記憶體陣列提供為具有作為該等記憶體單元之金屬鐵電金屬絕緣體半導體(MFMIS)電晶體，其中該等記憶體單元之一第一資料狀態對應於該等MFMIS電晶體內之鐵電材料之一第一極化模式，且該等記憶體單元之一第二資料狀態對應於該等MFMIS電晶體內之該鐵電材料之一第二極化模式； 該等個別MFMIS電晶體包括一閘極及一對源極/汲極區； 該記憶體陣列包括數列及數行之該等MFMIS電晶體； 彼此位於一共同列中之MFMIS電晶體使其所有閘極透過一字線彼此電耦合； 彼此位於一共同行中之MFMIS電晶體共用一對數位線；該等數位線中之一第一者連接至該共同行中之該等MFMIS電晶體中之每一者之一個源極/汲極區，且該等數位線中之一第二者連接至該共同行中之該等MFMIS電晶體中之每一者之另一源極/汲極區； 識別包括將被讀取之記憶體單元之一作用中列；及 針對該作用中列內之所有該等記憶體單元提供該第一數位線與該第二數位線之間的一電壓差，同時沿著該作用中列之該字線同時提供一偏壓電壓。
- 如請求項24之方法，其中在兩個毗鄰MFMIS電晶體之間共用一共同行內之MFMIS電晶體之所有該等源極/汲極區。
- 如請求項24之方法，其中該等MFMIS電晶體中之每一者包括： 鐵電材料，其部分地包覆該閘極； 含金屬材料，其位於該鐵電材料之外且沿著該鐵電材料延伸以部分地包覆該閘極；及 閘極介電質，其位於該含金屬材料之外且沿著該含金屬材料延伸以部分地包覆該閘極。
- 如請求項26之方法，其中該鐵電材料、含金屬材料及閘極介電質各自組態為一單獨肘狀容器，其中該等肘狀容器嵌套於彼此內。
- 如請求項27之方法，其中該等肘狀容器具有具約90°之角度之隅角。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/134,221 US10636471B2 (en) | 2016-04-20 | 2016-04-20 | Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays |
| US15/134,221 | 2016-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201740544A true TW201740544A (zh) | 2017-11-16 |
| TWI657569B TWI657569B (zh) | 2019-04-21 |
Family
ID=60090299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106113156A TWI657569B (zh) | 2016-04-20 | 2017-04-19 | 記憶體陣列、鐵電電晶體以及與記憶體陣列之記憶體單元相關之讀取與寫入方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US10636471B2 (zh) |
| CN (1) | CN109075176B (zh) |
| TW (1) | TWI657569B (zh) |
| WO (1) | WO2017184523A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875333A (zh) * | 2018-08-29 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 存储器结构、集成芯片和形成存储器结构的方法 |
| TWI741566B (zh) * | 2019-08-30 | 2021-10-01 | 台灣積體電路製造股份有限公司 | 半導體元件及形成包括鐵電場效電晶體的元件的方法 |
| US11869564B2 (en) | 2018-08-29 | 2024-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded ferroelectric memory cell |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11120884B2 (en) | 2015-09-30 | 2021-09-14 | Sunrise Memory Corporation | Implementing logic function and generating analog signals using NOR memory strings |
| US9947687B2 (en) | 2016-06-08 | 2018-04-17 | Micron Technology, Inc. | Memory cells comprising a programmable field effect transistor having a reversibly programmable gate insulator |
| US10679687B2 (en) | 2017-08-22 | 2020-06-09 | Micron Technology, Inc. | Memory cells and arrays of memory cells |
| US10748931B2 (en) * | 2018-05-08 | 2020-08-18 | Micron Technology, Inc. | Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs |
| US10790304B2 (en) | 2018-07-26 | 2020-09-29 | Micron Technology, Inc. | Integrated assemblies comprising ferroelectric transistors and non-ferroelectric transistors |
| US10998338B2 (en) | 2018-11-13 | 2021-05-04 | Micron Technology, Inc. | Integrated assemblies having ferroelectric transistors with heterostructure active regions |
| US10861862B1 (en) * | 2019-06-24 | 2020-12-08 | Wuxi Petabyte Technologies Co, Ltd. | Ferroelectric memory devices |
| US11715797B2 (en) | 2019-08-27 | 2023-08-01 | Micron Technology, Inc. | Ferroelectric transistors and assemblies comprising ferroelectric transistors |
| US11114149B2 (en) * | 2019-11-13 | 2021-09-07 | Wuxi Petabyte Technologies Co, Ltd. | Operation methods of ferroelectric memory |
| WO2021127218A1 (en) | 2019-12-19 | 2021-06-24 | Sunrise Memory Corporation | Process for preparing a channel region of a thin-film transistor |
| US20210408018A1 (en) * | 2020-06-26 | 2021-12-30 | Intel Corporation | Ferroelectric capacitors and methods of fabrication |
| US11672128B2 (en) | 2020-07-20 | 2023-06-06 | Micron Technology, Inc. | Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb, and capacitor configurations incorporating leaker devices |
| US11502179B2 (en) * | 2020-08-24 | 2022-11-15 | Micron Technology, Inc. | Integrated assemblies containing ferroelectric transistors, and methods of forming integrated assemblies |
| US11706927B2 (en) | 2021-03-02 | 2023-07-18 | Micron Technology, Inc. | Memory devices and methods of forming memory devices |
| US11695072B2 (en) | 2021-07-09 | 2023-07-04 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
| TW202310429A (zh) | 2021-07-16 | 2023-03-01 | 美商日升存儲公司 | 薄膜鐵電電晶體的三維記憶體串陣列 |
| US11917834B2 (en) | 2021-07-20 | 2024-02-27 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100279299B1 (ko) * | 1997-10-25 | 2001-02-01 | 윤종용 | 불 휘발성 메모리 장치 및 그것의 제조 방법 |
| US6872996B2 (en) * | 1999-04-30 | 2005-03-29 | Stmicroelectronics S.R.L. | Method of fabricating a ferroelectric stacked memory cell |
| US6337805B1 (en) | 1999-08-30 | 2002-01-08 | Micron Technology, Inc. | Discrete devices including EAPROM transistor and NVRAM memory cell with edge defined ferroelectric capacitance, methods for operating same, and apparatuses including same |
| TW502255B (en) | 2000-02-14 | 2002-09-11 | Infineon Technologies Ag | Method for reading and storing a state from or in a ferroelectric transistor in a memory cell, and a memory matrix |
| JP4303389B2 (ja) * | 2000-02-24 | 2009-07-29 | ローム株式会社 | 強誘電体メモリ装置の製造方法 |
| JP2002110932A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3749851B2 (ja) | 2001-10-25 | 2006-03-01 | 株式会社東芝 | 強誘電体半導体メモリ |
| JP4373647B2 (ja) * | 2002-06-19 | 2009-11-25 | 独立行政法人産業技術総合研究所 | 強誘電体不揮発性記憶装置及びその駆動方法 |
| JP4887481B2 (ja) | 2002-08-20 | 2012-02-29 | 独立行政法人産業技術総合研究所 | 半導体強誘電体記憶デバイス |
| CN100423266C (zh) * | 2002-08-20 | 2008-10-01 | 独立行政法人产业技术综合研究所 | 半导体-铁电体存储器设备以及制造该设备的工艺 |
| KR100597629B1 (ko) * | 2003-12-22 | 2006-07-07 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그에 따른 구동방법 |
| NO322202B1 (no) * | 2004-12-30 | 2006-08-28 | Thin Film Electronics Asa | Fremgangsmate i fremstillingen av en elektronisk innretning |
| KR100866751B1 (ko) * | 2006-12-27 | 2008-11-03 | 주식회사 하이닉스반도체 | 강유전체 소자를 적용한 반도체 메모리 장치 및 그리프레쉬 방법 |
| US8164941B2 (en) * | 2006-12-27 | 2012-04-24 | Hynix Semiconductor Inc. | Semiconductor memory device with ferroelectric device and refresh method thereof |
| US7898009B2 (en) | 2007-02-22 | 2011-03-01 | American Semiconductor, Inc. | Independently-double-gated transistor memory (IDGM) |
| IT1403803B1 (it) * | 2011-02-01 | 2013-10-31 | St Microelectronics Srl | Supporto di memorizzazione provvisto di elementi di memoria di materiale ferroelettrico e relativo metodo di programmazione |
| US9499855B2 (en) | 2013-03-14 | 2016-11-22 | Elwha Llc | Compositions, methods, and computer systems related to making and administering modified T cells |
| FR3004854B1 (fr) * | 2013-04-19 | 2015-04-17 | Arkema France | Dispositif de memoire ferroelectrique |
| US9281044B2 (en) * | 2013-05-17 | 2016-03-08 | Micron Technology, Inc. | Apparatuses having a ferroelectric field-effect transistor memory array and related method |
| WO2015097537A1 (en) | 2013-12-23 | 2015-07-02 | Te Connectivity India Private Limited | Housing for solar panel electric connection |
| US9263577B2 (en) * | 2014-04-24 | 2016-02-16 | Micron Technology, Inc. | Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors |
| US20160005749A1 (en) | 2014-07-01 | 2016-01-07 | Qualcomm Incorporated | Series ferroelectric negative capacitor for multiple time programmable (mtp) devices |
| US9558804B2 (en) * | 2014-07-23 | 2017-01-31 | Namlab Ggmbh | Charge storage ferroelectric memory hybrid and erase scheme |
| US20160071947A1 (en) | 2014-09-10 | 2016-03-10 | Globalfoundries Inc. | Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material |
-
2016
- 2016-04-20 US US15/134,221 patent/US10636471B2/en active Active
-
2017
- 2017-04-17 CN CN201780024915.8A patent/CN109075176B/zh active Active
- 2017-04-17 WO PCT/US2017/027987 patent/WO2017184523A1/en active Application Filing
- 2017-04-19 TW TW106113156A patent/TWI657569B/zh active
-
2020
- 2020-04-02 US US16/838,585 patent/US11276449B2/en active Active
-
2022
- 2022-01-31 US US17/589,603 patent/US11955156B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110875333A (zh) * | 2018-08-29 | 2020-03-10 | 台湾积体电路制造股份有限公司 | 存储器结构、集成芯片和形成存储器结构的方法 |
| TWI701809B (zh) * | 2018-08-29 | 2020-08-11 | 台灣積體電路製造股份有限公司 | 積體晶片、記憶體結構及其形成方法 |
| CN110875333B (zh) * | 2018-08-29 | 2023-12-26 | 台湾积体电路制造股份有限公司 | 存储器结构、集成芯片和形成存储器结构的方法 |
| US11869564B2 (en) | 2018-08-29 | 2024-01-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded ferroelectric memory cell |
| TWI741566B (zh) * | 2019-08-30 | 2021-10-01 | 台灣積體電路製造股份有限公司 | 半導體元件及形成包括鐵電場效電晶體的元件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109075176A (zh) | 2018-12-21 |
| US20170309322A1 (en) | 2017-10-26 |
| US11955156B2 (en) | 2024-04-09 |
| TWI657569B (zh) | 2019-04-21 |
| US10636471B2 (en) | 2020-04-28 |
| WO2017184523A1 (en) | 2017-10-26 |
| CN109075176B (zh) | 2023-04-11 |
| US20200234751A1 (en) | 2020-07-23 |
| US20220157364A1 (en) | 2022-05-19 |
| US11276449B2 (en) | 2022-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI657569B (zh) | 記憶體陣列、鐵電電晶體以及與記憶體陣列之記憶體單元相關之讀取與寫入方法 | |
| US11469250B2 (en) | Integrated assemblies having ferroelectric transistors with body regions coupled to carrier reservoirs; and methods of forming integrated assemblies | |
| US20230043781A1 (en) | Integrated Assemblies Containing Ferroelectric Transistors, and Methods of Forming Integrated Assemblies | |
| TWI600154B (zh) | 包含鐵電材料之凹陷電晶體 | |
| TWI661538B (zh) | 鐵電裝置及形成鐵電裝置之方法 | |
| US11751402B2 (en) | Ferroelectric capacitors with backend transistors | |
| US9379164B2 (en) | Integrated circuit device | |
| US20150070964A1 (en) | Semiconductor memory device and method of operating the same | |
| CN114093945B (zh) | 含有铁电晶体管的集成组合件，以及形成集成组合件的方法 | |
| US20200411634A1 (en) | Capacitor structures | |
| US20070086230A1 (en) | Nonvolatile latch circuit and system on chip with the same | |
| US20240096403A1 (en) | Memory core circuits having cell-on-periphery structures and memory devices including the same | |
| EP4167271A1 (en) | Thin film structure and electronic device including two-dimensional material | |
| US20230062750A1 (en) | Memory chiplet having multiple arrays of memory devices and methods of forming the same | |
| TWI539587B (zh) | 電阻式記憶元件及其操作方法 | |
| US10134916B2 (en) | Transistor devices, memory cells, and arrays of memory cells | |
| JPH09199618A (ja) | 不揮発性半導体記憶装置 |