TW201738882A - 應用於mram的尖峰電流旁路保護控制裝置 - Google Patents

Abstract

一種應用於MRAM的尖峰電流旁路保護控制裝置，於複數磁性記憶元所組成的記憶元陣列中，針對每一列磁性記憶元並聯一旁路單元，以在對前述記憶元陣列中的磁性記憶元讀寫時，於選擇開關導通的瞬間，透過該磁性記憶元所並聯旁路單元，以將流經該磁性記憶元上的尖峰電流導出。

Description

應用於MRAM的尖峰電流旁路保護控制裝置

本發明係涉及一種數據存取技術，特別涉及一種應用於MRAM的尖峰電流旁路保護控制裝置。

磁性隨機存取記憶體（Magnetic Random Access Memory，以下簡稱MRAM）屬於非揮發性記憶體，和現有的動態隨機存取記憶體（DRAM）或靜態隨機存取記憶體（SRAM）材料不同，當電子產品斷電、關機時，仍然可以保持存取性。MRAM具有低耗能、非揮發、可快速讀寫等優點。MRAM的基礎核心記憶體位元（bit cell）是由一個磁性穿隧界面（Magnetic Tunnel Junction，以下簡稱MTJ）元件及一個開關電晶體構成，該MTJ元件就如同一個可變電阻。該MTJ元件有三個層面，如圖1a及圖1b所示，最上面的層為自由層10，中間為穿隧隔離層11，最下面的層是固定層12，其中自由層10的磁場極化方向可以改變，而固定層12的磁場方向固定不變。當自由層10與固定層12的磁場方向相同時（參見圖1a），MTJ元件呈現低電阻(RL)；當自由層10與固定層12的磁場方向相反時（參見圖1b），MTJ元件呈現高電阻(RH)。數位資訊（0或1）可藉由寫入不同極性電流去磁化MTJ元件磁性層方向而儲存在MTJ內，讀取時，如上所述，因不同的磁距方向會展現出不同的電阻特性（即上述低電阻或高電阻），藉此可分辨出數位資訊。再者，上述MTJ元件呈現低電阻(RL)以及高電阻(RH)的不同電阻特性時，其寫入以及讀取操作均有其工作電壓範圍，如圖1c所示。

接著，請參閱圖2，其用以揭示一MRAM電路架構，前述MRAM電路架構包括一記憶元陣列20（以N行X1列為例），對前述記憶元陣列進行寫入操作的控制電路21、以及對前述記憶元陣列20執行讀取操作的控制電路22。前述記憶元陣列20由N行磁性記憶元200組成，每一磁性記憶元200包括MTJ元件MTJ0以及與該MJT元件MTJ0的一端串聯之電晶體2001之汲極D（Drain）組成。前述電路還包括N條字元線WL1至WLn，分別與上述電晶體的閘極（Gate）連接，用於控制前述電晶體開、關動作，位元線BL連接至每一MTJ元件的另一端，以及源極線SL連接至每一電晶體之源極S（Source）。如圖2所示，上述控制電路21、22分別透過開關CS與記憶元陣列連接。對前述MRAM進行寫入操作時，寫入電流的振幅應維持在一定範圍內，既要足夠大改變各MTJ元件的電阻狀態，又要不超過MTJ元件的崩潰電壓。而當對MRAM執行讀取操作時，讀取電流應維持低於一特定振幅，以避免讀取干擾錯誤，因振幅過大導致MTJ元件所儲存資料轉態。請繼續參考圖3，其顯示對上述MRAM執行寫入操作的控制電流WL、CS，讀取操作的控制電流Din以及流經MTJ元件的電流。如圖3所示，在施加寫入控制電流WL、CS或讀取控制電流Din使電路中控制開關導通的瞬間，MTJ元件MTJ0上產生瞬間峰值電流（圖中以虛線圈起來之部分），而該瞬間峰值電流則如圖4所示的寫入信號「0」的電流路徑WP0或如圖5所示的寫入信號「1」的電流路徑WP1通過MTJ元件MTJ0，嚴重時，寫入控制電壓大於MTJ元件MTJ0的崩潰電壓（如圖1c所示的MTJ元件的V-R圖），MTJ元件MTJ0雖未立即損毀，久而久之，會降低MTJ元件MTJ0的可靠性。此外，讀取時，瞬間峰值電流則如圖6所示的讀取路徑RP通過MTJ元件MTJ0，雖未造成數據讀取錯誤，久而久之亦會降低MTJ元件MTJ0的可靠性。

因此，如何提出一種新的MRAM電路架構，以克服習知MRAM電路存在的缺失，實已成為目前業界亟待攻克之難題。

鑒於上述習知技術的諸多缺失，本發明之目的在於提出一種應用於磁性隨機存取記憶體（Magnetic Random Access Memory，以下簡稱MRAM）的尖峰電流旁路保護控制裝置，在選擇開關導通的瞬間，避免將尖峰電流通過讀寫路徑上的磁性記憶元，並將該尖峰電流引導出去，以確保MTJ元件上的電流在其工作範圍內，進而可保證MTJ元件的可靠性。

為達上述及其他目的，本發明提出一種應用於MRAM的尖峰電流旁路保護控制裝置，其係受控於源極線控制電路、位址切換電路單元、位元線控制電路以及讀取電流控制單元來被進行讀寫操作，該MRAM包括：記憶元陣列，由複數行磁性記憶元及複數列磁性記憶元所構成，每一磁性記憶元包括：位元線控制端、字元線控制端以及源極線控制端；本發明尖峰電流旁路保護控制裝置包括：位元線，係與該位元線控制單元連接，且每一列的各該磁性記憶元的位元線控制端與該位元線連接；字元線，係與該位址切換電路單元連接，且每一行的各該磁性記憶元的字元線控制端與該字元線連接；以及旁路單元，係於各該列磁性記憶元配置一該旁路單元，且該配置的旁路單元係與該列磁性記憶元的位元線控制端與源極線控制端連接。

本發明尖峰電流旁路保護控制裝置中，各該磁性記憶元包括：MTJ元件及與前述MTJ元件一端連接的開關單元。較佳地，前述開關單元為電晶體，前述電晶體的汲極（Drain）與前述MTJ元件一端連接，前述MTJ元件的另一端為前述位元線控制端，前述電晶體的閘極（Gate）作為前述字元線控制端，前述電晶體的源極（Source）作為前述源極線控制端。

本發明尖峰電流旁路保護控制裝置中，該旁路單元為一開關單元。較佳地，前述開關單元為低電位導通或高電位導通的旁路電晶體。

本發明尖峰電流旁路保護控制裝置中，該旁路電晶體之閘極與該位址切換電路單元連接，且每一磁性記憶元的位元線控制端以及源極線控制端分別連接一列選擇開關，各該列選擇開關與該位址切換電路單元連接；前述位址切換電路單元用以輸出一列選擇控制信號至該列選擇開關且輸出一行選擇控制信號於該複數行磁性記憶元中的其中一行，並輸出一旁路信號至前述旁路電晶體之閘極。再者，前述列選擇開關為選擇用電晶體，該選擇用電晶體之閘極與該位址切換電路單元連接，用以依據該列選擇控制信號開啟該複數個列磁性記憶元的其中一列。

綜上所述，本發明應用於MRAM的尖峰電流旁路保護控制裝置主要是在習知MRAM電路的記憶元陣列的每一列磁性記憶元上並聯旁路單元，以便在讀寫時，選擇開關導通的瞬間將磁性記憶元內部的MTJ元件上的瞬間電流導引出去，即引導至接地端，進而可提升MTJ元件的可靠性，保證讀寫數位資訊的正確性。

以下內容將搭配圖式，藉由特定的具體實施例說明本發明之技術內容，熟悉此技術之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用。本說明書中的各項細節亦可基於不同觀點與應用，在不背離本發明之精神下，進行各種修飾與變更。尤其是，於圖式中各個元件的比例關係及相對位置僅具示範性用途，並非代表本發明實施的實際狀況。

請參閱圖7，其為例示本發明應用於MRAM的尖峰電流旁路保護控制裝置一電路架構示意圖。如圖7所示，前述MRAM電路架構包括：記憶元陣列60（規格為m行xn列），前述記憶元陣列60包括m行xn列個磁性記憶元，每一磁性記憶元由一個MTJ元件與一電晶體的汲極（Drain）串聯而成，如圖所示，MTJ元件未與電晶體連接的一端作為第一列控制端(如圖所示的標號P11~Pm1)，電晶體的源極（Source）端作為第二列控制端(如圖所示的標號S11~Sm1)，電晶體的閘極（Gate）端作為行控制端(如圖所示的標號G11~G1n)；由寫入電流控制單元61、位址切換電路單元63、讀取電流控制電路64，讀檢測單元65構成的讀寫控制單元，透過所述讀取及寫入電流控制單元自記憶元陣列60中選擇所要讀取/寫入的磁性記憶元以對其進行數位資訊讀取/寫入； m行字元線（又稱為行線）WL1、WL2、…、WLm， n列位元線（又稱為列線）BL1、BL2、…、 BLn，n列源極線SL1、SL2、…、 SLn，以及旁路單元BPS1~BPSn。藉由該位址切換電路單元63以自該記憶元陣列60中確認所欲讀取的磁性記憶元，以本實施例中，即以控制字元線WL1、WL2、…、WLm以及列選擇開關(CSb1~ CSbn以及CSs1~ CSsn)來確定所需的磁性記憶元，詳細說明如下。

前述字元線WL1~ WLm的一端連接至上述位址切換電路單元63，前述字元線WL1~ WLm的另一端分別連接至每一行所有磁性記憶元的行控制端（即電晶體閘極端G，因此該行控制端亦可定義為字元線控制端），以字元線WL1為例，記憶元陣列60中第1行所有磁性記憶元的行控制端G11~G1n均與字元線WL1連接。

前述位元線BL1~BLn的一端連接至上述寫入電流控制單元61，前述位元線BL1~BLn的另一端分別連接至每一列所有磁性記憶元的第一列控制端(因此該第一列控制端亦可定義為位元線控制端)。以位元線BL1為例，記憶元陣列60第1列所有磁性記憶元的第一列控制端P11~Pm1均與位元線BL1連接，每一位元線BL1~BLn上均串接一列選擇開關CSb1~ CSbn。

前述源極線SL1~SLn的一端連接至上述寫入電流控制單元61，前述源極線SL1~SLn的另一端連接至記憶元陣列60之每一列磁性記憶元的第二列控制端(因此該第二列控制端亦可定義為源極線控制端)，以源極線SL1為例，記憶元陣列60第1列所有磁性記憶元的第二列控制端S11~Sm1均與源極線SL1連接。每一源極線SL1~SLn上均串接一列選擇開關CSs1~ CSsn。

當需對記憶元陣列中某一磁性記憶體執行數位資訊0或1的寫入操作時，透過上述寫入電流控制單元61、位址切換電路單元63自記憶元陣列60中選中所需的磁性記憶元，使寫入操作電流從前述磁性記憶元的位元線BL經該記憶元流向源極線SL（BL流向SL定義電流為正，此時寫入的數位資訊例如為0），或者使寫入操作的電流從前述磁性記憶元的源極線SL經該記憶元流向位元線BL（SL流向BL定義電流為負，此時寫入的數位資訊例如為1）。當需對記憶元陣列60中的某一磁性記憶元執行數位資訊的讀取操作時，透過上述寫入電流控制單元61、位址切換電路單元63及讀取電流控制電路64自記憶元陣列中選中所需的磁性記憶元，使讀取操作電流從前述磁性記憶元流向讀檢測單元65，由讀檢測單元65依據一參考信號檢測前述磁性記憶元所儲存的數位資訊是1還是0，並將檢測結果輸出。由於MRAM記憶體的讀寫技術屬於習知技術，且並非本發明之要點所在，故不再繼續針對上述讀寫控制單元65及讀寫操作具體過程進行詳細說明。

請繼續參與圖7，旁路單元BPS1~BPSn分別連接在n列磁性記憶元之第一列控制端（與位元線BL連接）與第二列控制端（與源極線SL連接），於於此實施例中，該旁路單元BPS1~BPSn均採用電晶體結構，作為旁路用之電晶體的閘極與該位址切換電路單元61連接，以在該位址切換電路單元61在選擇所欲讀取的磁性記憶元時，即在該位址切換電路單元61輸出一列選擇控制信號(CS1~CSn)以選擇所欲開啟的列選擇開關(CSb1~ CSbn以及CSs1~ CSsn)以及透過該字元線WL1、WL2、…、WLm來輸出行選擇控制信號時，也一併輸出旁路信號BYPASS，如此，在該位址切換電路單元61選擇某一列的某一個磁性記憶元時，與該選擇的列磁性記憶元所並聯的旁路單元將被開啟(也就是被觸發)。以旁路單元BPS1為例，旁路單元BPS1連接位元線BL1與源極線SL1之間，與位於第一列的m行磁性記憶元並聯。在對陣列中的磁性記憶元進行讀寫操作時，施加圖9所示的讀寫控制信號WL/CS、Din、BYPASS脈衝信號使讀寫路徑中的選擇開關（例如上述開關CSb1~ CSbn以及CSs1~ CSsn、磁性記憶元中的電晶體等）導通瞬間，可使加載在前述讀寫路徑上的尖峰電流透過旁路單元BPS1導流出去，進而使流經前述讀寫路徑的尖峰電流被抑制，而使流經各該MTJ元件的電流更符合讀取操作規範的工作電流(例如圖9所示，流經MTJ元件MTJ11的電流I.MTJ11)，進而可提升磁性記憶元的可靠性，保證數位資訊讀寫正確。

請繼續參閱圖8，其為本發明之應用於MRAM的尖峰電流旁路保護控制裝置一具體實施例，於圖8中顯示出上述旁路單元BPS1~BPSn的具體架構。於此實施例中，旁路單元BPS1~BPSn為高電位導通的電晶體，於其他實施例中，旁路單元BPS1~BPSn亦可採用低電位導通的電晶體。於圖8中亦顯示讀寫控制單元的具體電路結構，例如本實施例中的寫入電流控制單元61’的源極線和位元線電流信號均由控制部分及極性相反的電晶體組成，透過控制部分使電晶體導通使寫電流通過對記憶元陣列中的其中一個記憶元進行寫入操作。圖8還顯示上述讀取電流控制電路64由控制部分及電晶體組成，對讀取操作的電流進行控制。而讀檢測單元65由電晶體及比較器組成，用於將讀取的電流信號與參考信號進行比較。

綜上所述，本發明主要是在記憶元陣列的每一列上並聯一個電晶體開關作為旁路電路，並在進行讀寫操作，選擇開關(例如圖7及8所示的列選擇開關CSb1~ CSbn以及CSs1~ CSsn…等關開元件)導通的瞬間避免將尖峰電流通過讀寫路徑上的磁性記憶元並引導出去，以圖8為例，當MRAM在執行寫入信號「0」而開啟選擇開關的瞬間，可透過本發明旁路單元(BPS1~BPSn)所提供的導引路徑WPP0將所產生的瞬間尖峰電流導引至寫入電流控制單元61的源極線控制電路所提供的接地端，或是在執行寫入信號「1」而開啟選擇開關的瞬間，可透過本發明旁路單元(BPS1~BPSn)所提供的導引路徑WPP1將所產生的瞬間尖峰電流導引至寫入電流控制單元61的位元線控制電路所提供的接地端，或是在執行讀取操作而開啟選擇開關的瞬間，可透過本發明旁路單元(BPS1~BPSn)所提供的導引路徑RPP將所產生的瞬間尖峰電流導引至讀取電流控制電路64的接地端，藉此能防止瞬間尖峰電流通過讀寫路徑上的MTJ元件，以確保MTJ元件上的電流在其工作範圍內，進而可保證MTJ元件的可靠性。

補充說明的是，上述圖7及圖8所示的應用於MRAM的尖峰電流旁路保護控制裝置的電路架構僅為一例示，也就是說，源極線(SL)與位元線(BL)、和位元線(WL)兩者間的行列配置關係並不限於上述實施例，亦可將源極線(SL)與位元線(BL)改換為行的方式配置，而將該位元線(WL)改換為列的方式配置，因此，前述第一列控制端可定義為位元線控制端，前述的行控制端可定義為字元線控制端，前述的第二列控制端可定義為源極線控制端，簡言之，端視實施例型態而有不同的行列配置關係。

上述實施例僅例示性說明本發明之原理及功效，而非用於限制本發明。任何熟習此項技術之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如本發明申請專利範圍所列。

10‧‧‧自由層
11‧‧‧穿隧隔離層
12‧‧‧固定層
20、60‧‧‧記憶元陣列
200‧‧‧磁性記憶元
2001‧‧‧電晶體
MTJ0‧‧‧MTJ元件
WL1~WLm‧‧‧字元線
WP0‧‧‧寫入信號「0」的電流路徑
WP1‧‧‧寫入信號「1」的電流路徑
WPP0、WPP1‧‧‧導引路徑
BL1~BLn‧‧‧位元線
BPS1~BPSn‧‧‧旁路單元
CS1~CSn‧‧‧選擇控制信號
CSb1~CSbn‧‧‧列選擇開關
CSs1~CSsn‧‧‧列選擇開關
RP‧‧‧讀取路徑
SL1~SLn‧‧‧源極線
21、22‧‧‧控制電路
61、61’‧‧‧寫入電流控制單元
63‧‧‧位址切換電路單元
63’‧‧‧字元線控制單元
64‧‧‧讀取電流控制電路
65‧‧‧讀檢測單元

圖1a、圖1b及圖1c分別為習知MTJ元件呈低阻態(RL)示意圖、MTJ元件呈高阻態(RH)示意圖以及MTJ元件呈現不同電阻特性時其寫入以及讀取操作電壓關係圖；

圖2為習知MRAM一電路架構示意圖；

圖3為對圖2所示MRAM進行讀寫所使用的控制信號以及MTJ元件電流信號示意圖；

圖4為習知MRAM電路架構下執行寫入信號「0」的電流路徑示意圖；

圖5為習知MRAM電路架構下執行寫入信號「1」的電流路徑示意圖；

圖6為習知MRAM電路架構下執行讀取操作的電流路徑示意圖；

圖7為本發明之應用於MRAM的尖峰電流旁路保護控制裝置電路架構示意圖；

圖8為圖7所示之應用於MRAM的尖峰電流旁路保護控制裝置一電路架構示意圖；以及

圖9為對圖8所示之MRAM進行讀寫所使用的控制信號以及MTJ元件電流信號示意圖。

60‧‧‧記憶元陣列

WL1~WLm‧‧‧字元線

BL1~BLn‧‧‧位元線

BPS1~BPSn‧‧‧旁路單元

SL1~SLn‧‧‧源極線

61‧‧‧寫入電流控制單元

63‧‧‧字元線控制單元

64‧‧‧讀取電流控制電路

65‧‧‧讀檢測單元

Claims (10)

1. 一種應用於MRAM的尖峰電流旁路保護控制裝置，該MRAM係受控於源極線控制電路、位址切換電路單元、位元線控制電路以及讀取電流控制單元來被進行讀寫操作，且該MRAM具有記憶元陣列，該記憶元陣列由複數行磁性記憶元及複數列磁性記憶元所構成，每一磁性記憶元包括位元線控制端、字元線控制端以及源極線控制端，該尖峰電流旁路保護控制裝置包括： 位元線，係與該位元線控制單元連接，且每一列的各該磁性記憶元的位元線控制端與該位元線連接； 字元線，係與該位址切換電路單元連接，且每一行的各該磁性記憶元的字元線控制端與該字元線連接；以及 旁路單元，係於各該列磁性記憶元配置該旁路單元，且該配置的旁路單元係與該列磁性記憶元的位元線控制端與源極線控制端連接。
2. 如申請專利範圍第1項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，前述磁性記憶元包括MTJ元件以及與前述MTJ元件一端連接的開關單元。
3. 如申請專利範圍第2項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，前述開關單元為電晶體，前述電晶體的汲極（Drain）與前述MTJ元件一端連接，前述MTJ元件的另一端為前述位元線控制端，前述電晶體的閘極（Gate）作為前述字元線控制端，前述電晶體的源極（Source）作為前述源極線控制端。
4. 如申請專利範圍第1項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，前述旁路單元為開關單元。
5. 如申請專利範圍第4項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，前述開關單元為低電位導通或高電位導通的旁路電晶體。
6. 如申請專利範圍第5項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，前述旁路電晶體之閘極與該位址切換電路單元連接，且每一磁性記憶元的位元線控制端以及源極線控制端分別連接一列選擇開關，各該列選擇開關與該位址切換電路單元連接；前述位址切換電路單元用以輸出一列選擇控制信號至該列選擇開關且輸出一行選擇控制信號於該複數行磁性記憶元中的其中一行，並輸出一旁路信號至前述旁路電晶體之閘極。
7. 如申請專利範圍第6項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，前述列選擇開關為選擇用電晶體，該選擇用電晶體之閘極與該位址切換電路單元連接，用以依據該列選擇控制信號開啟該複數個列磁性記憶元的其中一列。
8. 如申請專利範圍第1、2、3、4、5、6或7項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，該MRAM執行寫入信號「0」而開啟與該位址切換電路單元連接的選擇開關時，可透過該旁路單元提供一導引路徑將所產生的瞬間尖峰電流導引至該源極線控制電路所提供的接地端。
9. 如申請專利範圍第1、2、3、4、5、6或7項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，該MRAM執行寫入信號「1」而開啟與該位址切換電路單元連接的選擇開關時，可透過該旁路單元所提供的一導引路徑將所產生的瞬間尖峰電流導引至該位元線控制電路所提供的接地端。
10. 如申請專利範圍第1、2、3、4、5、6或7項所述的應用於MRAM的尖峰電流旁路保護控制裝置，其中，該MRAM執行讀取操作而開啟與該位址切換電路單元連接的選擇開關時，可透過該旁路單元所提供的一導引路徑將所產生的瞬間尖峰電流導引至該讀取電流控制電路所提供的接地端。