CN107404112A - 应用于mram 的尖峰电流旁路保护控制装置 - Google Patents

Abstract

一种应用于MRAM的尖峰电流旁路保护控制装置，在多个磁性记忆元件所组成的记忆元件阵列中，针对每一列磁性记忆元件并联一旁路单元，以在对前述记忆元件阵列中的磁性记忆元件读写时，在选择开关导通的瞬间，通过该磁性记忆元件所并联的旁路单元，以将流经该磁性记忆元件上的尖峰电流导出。

Description

应用于MRAM 的尖峰电流旁路保护控制装置

技术领域

本发明涉及一种数据存取技术，特别是，涉及一种应用于MRAM的尖峰电流旁路保护控制装置。

背景技术

磁性随机存取内存(Magnetic Random Access Memory，以下简称MRAM)属于非挥发性内存，和现有的动态随机存取内存(DRAM)或静态随机存取内存(SRAM)材料不同，当电子产品断电、关机时，仍然可以保持存取性。MRAM具有低耗能、非挥发、可快速读写等优点。MRAM的基础核心内存位(bit cell)是由一个磁性隧道结(Magnetic Tunnel Junction，以下简称MTJ)组件及一个开关晶体管构成，该MTJ组件就如同一个可变电阻。该MTJ组件有三个层面，如图1a及图1b所示，最上面的层为自由层10，中间为穿隧隔离层11，最下面的层是固定层12，其中自由层10的磁场极化方向可以改变，而固定层12的磁场方向固定不变。当自由层10与固定层12的磁场方向相同时(参见图1a)，MTJ组件呈现低电阻(RL)；当自由层10与固定层12的磁场方向相反时(参见图1b)，MTJ组件呈现高电阻(RH)。数字信息(0或1)可藉由写入不同极性电流去磁化MTJ组件磁性层方向而储存在MTJ内，读取时，如上所述，因不同的磁距方向会展现出不同的电阻特性(即上述低电阻或高电阻)，藉此可分辨出数字信息。再者，上述MTJ组件呈现低电阻(RL)以及高电阻(RH)的不同电阻特性时，其写入以及读取操作均有其工作电压范围，如图1c所示。

接着，请参阅图2，其用以揭示MRAM电路架构，前述MRAM电路架构包括记忆元件阵列20(以N行X1列为例)，对前述记忆元件阵列进行写入操作的控制电路21、以及对前述记忆元件阵列20执行读取操作的控制电路22。前述记忆元件阵列20由N行磁性记忆元件200组成，每一磁性记忆元件200包括MTJ组件MTJ0以及与该MJT组件MTJ0的一端串联的晶体管2001的漏极D(Drain)组成。前述电路还包括N条字符线WL1至WLn，分别与上述晶体管 的栅极(Gate)连接，用于控制前述晶体管开、关动作，位线BL连接至每一MTJ组件的另一端，以及源极线SL连接至每一晶体管的源极S(Source)。如图2所示，上述控制电路21、22分别通过开关CS与记忆元件阵列连接。对前述MRAM进行写入操作时，写入电流的振幅应维持在一定范围内，既要足够大改变各MTJ组件的电阻状态，又要不超过MTJ组件的崩溃电压。而当对MRAM执行读取操作时，读取电流应维持低于某一特定振幅，以避免读取干扰错误，因振幅过大导致MTJ组件所储存数据转态。请继续参考图3，其显示对上述MRAM执行写入操作的控制电流WL、CS，读取操作的控制电流Din以及流经MTJ组件的电流。如图3所示，在施加写入控制电流WL、CS或读取控制电流Din使电路中控制开关导通的瞬间，MTJ组件MTJ0上产生瞬间峰值电流(图中以虚线圈起来的部分)，而该瞬间峰值电流则如图4所示的写入信号「0」的电流路径WP0或如图5所示的写入信号「1」的电流路径WP1通过MTJ组件MTJ0，严重时，写入控制电压大于MTJ组件MTJ0的崩溃电压(如图1c所示的MTJ组件的V-R图)，MTJ组件MTJ0虽未立即损毁，久而久之，会降低MTJ组件MTJ0的可靠性。此外，读取时，瞬间峰值电流则如图6所示的读取路径RP通过MTJ组件MTJ0，虽未造成数据读取错误，久而久之亦会降低MTJ组件MTJ0的可靠性。

因此，如何提出一种新的MRAM电路架构，以克服现有MRAM电路存在的缺陷，已成为目前业界亟待攻克的难题。

发明内容

鉴于上述现有技术的诸多缺陷，本发明的目的在于提出一种应用于磁性随机存取内存(Magnetic Random Access Memory，以下简称MRAM)的尖峰电流旁路保护控制装置，在选择开关导通的瞬间，避免将尖峰电流通过读写路径上的磁性记忆元件，并将该尖峰电流引导出去，以确保MTJ组件上的电流在其工作范围内，进而可保证MTJ组件的可靠性。

为达上述及其他目的，本发明提出一种应用于MRAM的尖峰电流旁路保护控制装置，其受控于源极线控制电路、地址切换电路单元、位线控制电路以及 读取电流控制单元来被进行读写操作，该MRAM包括：记忆元件阵列，由多行磁性记忆元件及多列磁性记忆元件所构成，每一磁性记忆元件包括：位线控制端、字符线控制端以及源极线控制端；本发明尖峰电流旁路保护控制装置包括：位线，其与该位线控制单元连接，且每一列的各磁性记忆元件的位线控制端与该位线连接；字符线，其与该地址切换电路单元连接，且每一行的各该磁性记忆元件的字符线控制端与该字符线连接；以及旁路单元，在各列磁性记忆元件配置该旁路单元，且该配置的旁路单元系与该列磁性记忆元件的位线控制端与源极线控制端连接。

本发明尖峰电流旁路保护控制装置中，各磁性记忆元件包括：MTJ组件及与前述MTJ组件一端连接的开关单元。优选地，前述开关单元为晶体管，前述晶体管的漏极(Drain)与前述MTJ组件一端连接，前述MTJ组件的另一端为前述位线控制端，前述晶体管的栅极(Gate)作为前述字符线控制端，前述晶体管的源极(Source)作为前述源极线控制端。

本发明尖峰电流旁路保护控制装置中，该旁路单元为开关单元。优选地，前述开关单元为低电位导通或高电位导通的旁路晶体管。

本发明尖峰电流旁路保护控制装置中，该旁路晶体管的栅极与该地址切换电路单元连接，且每一磁性记忆元件的位线控制端以及源极线控制端分别连接一列选择开关，各该列选择开关与该地址切换电路单元连接；前述地址切换电路单元用以输出一列选择控制信号至该列选择开关且输出一行选择控制信号于该多行磁性记忆元件中的其中一行，并输出旁路信号至前述旁路晶体管的栅极。再者，前述列选择开关为选择用晶体管，该选择用晶体管的栅极与该地址切换电路单元连接，用以依据该列选择控制信号开启该多列磁性记忆元件的其中一列。

综上所述，本发明应用于MRAM的尖峰电流旁路保护控制装置主要是在现有MRAM电路的记忆元件阵列的每一列磁性记忆元件上并联一旁路单元，以便在读写时，选择开关导通的瞬间将磁性记忆元件内部的MTJ组件上的瞬间电流导引出去，即引导至接地端，进而可提升MTJ组件的可靠性，保证读写数字信息的正确性。

附图说明

图1a、图1b及图1c分别为现有MTJ组件呈低阻态(RL)示意图、MTJ组件呈高阻态(RH)示意图以及MTJ组件呈现不同电阻特性时其写入以及读取操作电压关系图；

图2为现有MRAM电路架构示意图；

图3为对图2所示MRAM进行读写所使用的控制信号以及MTJ组件电流信号示意图；

图4为现有MRAM电路架构下执行写入信号“0”的电流路径示意图；

图5为现有MRAM电路架构下执行写入信号“1”的电流路径示意图；

图6为现有MRAM电路架构下执行读取操作的电流路径示意图；

图7为本发明的应用于MRAM的尖峰电流旁路保护控制装置电路架构示意图；

图8为图7所示的应用于MRAM的尖峰电流旁路保护控制装置的电路架构示意图；以及

图9为对图8所示的MRAM进行读写所使用的控制信号以及MTJ组件电流信号示意图。

附图标记说明：

10自由层；11穿隧隔离层；12固定层；20记忆元件阵列；200磁性记忆元件；2001晶体管；21写入操作的控制电路；22读取操作的控制电路；60记忆元件阵列；WL1～WLm字符线；BL1～BLn位线；BPS1～BPSn旁路单元；SL1～SLn源极线；61写入电流控制单元；63字符线控制单元；64读取电流控制电路；65读检测单元。

具体实施方式

以下内容将搭配图式，藉由特定的具体实施例说明本发明的技术内容，熟悉此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可藉由其他不同的具体实施例加以施行或应用。本说明书中的各 项细节亦可基于不同观点与应用，在不背离本发明精神的情况下，进行各种修饰与变更。尤其是，在图式中各个组件的比例关系及相对位置仅具示范性用途，并非代表本发明实施的实际状况。

请参阅图7，其为例示本发明应用于MRAM的尖峰电流旁路保护控制装置的电路架构示意图。如图7所示，前述MRAM电路架构包括：记忆元件阵列60(规格为m行×n列)，前述记忆元件阵列60包括m行×n列个磁性记忆元件，每一磁性记忆元件由一个MTJ组件与晶体管的漏极(Drain)串联而成，如图所示，MTJ组件未与晶体管连接的一端作为第一列控制端(如图所示的标号P11～Pm1)，晶体管的源极(Source)端作为第二列控制端(如图所示的标号S11～Sm1)，晶体管的栅极(Gate)端作为行控制端(如图所示的标号G11～G1n)；由写入电流控制单元61、地址切换电路单元63、读取电流控制电路64，读检测单元65构成的读写控制单元，通过所述读取及写入电流控制单元自记忆元件阵列60中选择所要读取/写入的磁性记忆元件以对其进行数字信息读取/写入；m行字符线(又称为行线)WL1、WL2、…、WLm，n列位线(又称为列线)BL1、BL2、…、BLn，n列源极线SL1、SL2、…、SLn，以及旁路单元BPS1～BPSn。藉由该地址切换电路单元63以自该记忆元件阵列60中确认所欲读取的磁性记忆元件，在本实施例中，即以控制字符线WL1、WL2、…、WLm以及列选择开关(CSb1～CSbn以及CSs1～CSsn)来确定所需的磁性记忆元件，详细说明如下。

前述字符线WL1～WLm的一端连接至上述地址切换电路单元63，前述字符线WL1～WLm的另一端分别连接至每一行所有磁性记忆元件的行控制端(即晶体管栅极端G，因此该行控制端亦可定义为字符线控制端)，以字符线WL1为例，记忆元件阵列60中第1行所有磁性记忆元件的行控制端G11～G1n均与字符线WL1连接。

前述位线BL1～BLn的一端连接至上述写入电流控制单元61，前述位线BL1～BLn的另一端分别连接至每一列所有磁性记忆元件的第一列控制端(因此该第一列控制端亦可定义为位线控制端)。以位线BL1为例，记忆元件阵列60第1列所有磁性记忆元件的第一列控制端P11～Pm1均与位线BL1连接，每一位 线BL1～BLn上均串接一列选择开关CSb1～CSbn。

前述源极线SL1～SLn的一端连接至上述写入电流控制单元61，前述源极线SL1～SLn的另一端连接至记忆元件阵列60的每一列磁性记忆元件的第二列控制端(因此该第二列控制端亦可定义为源极线控制端)，以源极线SL1为例，记忆元件阵列60第1列所有磁性记忆元件的第二列控制端S11～Sm1均与源极线SL1连接。每一源极线SL1～SLn上均串接一列选择开关CSs1～CSsn。

当需对记忆元件阵列中某一磁性内存执行数字信息0或1的写入操作时，通过上述写入电流控制单元61、地址切换电路单元63自记忆元件阵列60中选中所需的磁性记忆元件，使写入操作电流从前述磁性记忆元件的位线BL经该记忆元件流向源极线SL(BL流向SL定义电流为正，此时写入的数字信息例如为0)，或者使写入操作的电流从前述磁性记忆元件的源极线SL经该记忆元件流向位线BL(SL流向BL定义电流为负，此时写入的数字信息例如为1)。当需对记忆元件阵列60中的某一磁性记忆元件执行数字信息的读取操作时，通过上述写入电流控制单元61、地址切换电路单元63及读取电流控制电路64自记忆元件阵列中选中所需的磁性记忆元件，使读取操作电流从前述磁性记忆元件流向读检测单元65，由读检测单元65依据参考信号检测前述磁性记忆元件所储存的数字信息是1还是0，并将检测结果输出。由于MRAM内存的读写技术属于现有技术，且并非本发明的要点所在，故不再继续针对上述读写控制单元65及读写操作具体过程进行详细说明。

请继续参阅图7，旁路单元BPS1～BPSn分别连接在n列磁性记忆元件的第一列控制端(与位线BL连接)与第二列控制端(与源极线SL连接)，在此实施例中，该旁路单元BPS1～BPSn均采用晶体管结构，作为旁路用的晶体管的栅极与该地址切换电路单元61连接，以在该地址切换电路单元61在选择所欲读取的磁性记忆元件时，即在该地址切换电路单元61输出一列选择控制信号(CS1～CSn)以选择所欲开启的列选择开关(CSb1～CSbn以及CSs1～CSsn)以及通过该字符线WL1、WL2、…、WLm来输出行选择控制信号时，也一并输出旁路信号BYPASS，如此，在该地址切换电路单元61选择某一列的某一个磁性记忆元件时，与该选择的列磁性记忆元件所并联的旁路单元将被开启(也就 是被触发)。以旁路单元BPS1为例，旁路单元BPS1连接位线BL1与源极线SL1之间，与位于第一列的m行磁性记忆元件并联。在对阵列中的磁性记忆元件进行读写操作时，施加图9所示的读写控制信号WL/CS、Din、BYPASS脉冲信号使读写路径中的选择开关(例如上述开关CSb1～CSbn以及CSs1～CSsn、磁性记忆元件中的晶体管等)导通瞬间，可使加载在前述读写路径上的尖峰电流通过旁路单元BPS1导流出去，进而使流经前述读写路径的尖峰电流被抑制，而使流经各该MTJ组件的电流更符合读取操作规范的工作电流(例如图9所示，流经MTJ组件MTJ11的电流I.MTJ11)，进而可提升磁性记忆元件的可靠性，保证数字信息读写正确。

请继续参阅图8，其为本发明的应用于MRAM的尖峰电流旁路保护控制装置的具体实施例，在图8中显示出上述旁路单元BPS1～BPSn的具体架构。在此实施例中，旁路单元BPS1～BPSn为高电位导通的晶体管，在其他实施例中，旁路单元BPS1～BPSn亦可采用低电位导通的晶体管。在图8中亦显示读写控制单元的具体电路结构，例如本实施例中的写入电流控制单元61’的源极线和位线电流信号均由控制部分及极性相反的晶体管组成，通过控制部分使晶体管导通使写电流通过对记忆元件阵列中的其中一个记忆元件进行写入操作。图8还显示上述读取电流控制电路64由控制部分及晶体管组成，对读取操作的电流进行控制。而读检测单元65由晶体管及比较器组成，用于将读取的电流信号与参考信号进行比较。

综上所述，本发明主要是在记忆元件阵列的每一列上并联一个晶体管开关作为旁路电路，并在进行读写操作，选择开关(例如图7及8所示的列选择开关CSb1～CSbn以及CSs1～CSsn……等关开组件)导通的瞬间避免将尖峰电流通过读写路径上的磁性记忆元件并引导出去，以图8为例，当MRAM在执行写入信号“0”而开启选择开关的瞬间，可通过本发明旁路单元(BPS1～BPSn)所提供的导引路径WPP0将所产生的瞬间尖峰电流导引至写入电流控制单元61的源极线控制电路所提供的接地端，或是在执行写入信号“1”而开启选择开关的瞬间，可通过本发明旁路单元(BPS1～BPSn)所提供的导引路径WPP1将所产生的瞬间尖峰电流导引至写入电流控制单元61的位线控制电路所提供的接地 端，或是在执行读取操作而开启选择开关的瞬间，可通过本发明旁路单元(BPS1～BPSn)所提供的导引路径RPP将所产生的瞬间尖峰电流导引至读取电流控制电路64的接地端，藉此能防止瞬间尖峰电流通过读写路径上的MTJ组件，以确保MTJ组件上的电流在其工作范围内，进而可保证MTJ组件的可靠性。

补充说明的是，上述图7及图8所示的应用于MRAM的尖峰电流旁路保护控制装置的电路架构仅为例示，也就是说，源极线(SL)与位线(BL)、和位线(WL)两者间的行列配置关系并不限于上述实施例，亦可将源极线(SL)与位线(BL)改换为行的方式配置，而将该位线(WL)改换为列的方式配置，因此，前述第一列控制端可定义为位线控制端，前述的行控制端可定义为字符线控制端，前述的第二列控制端可定义为源极线控制端，简言之，这些端视实施例形态可有不同的行列配置关系。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属在本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种应用于MRAM的尖峰电流旁路保护控制装置，该MRAM受控于源极线控制电路、地址切换电路单元、位线控制电路以及读取电流控制单元来被进行读写操作，且该MRAM具有记忆元件阵列，该记忆元件阵列由多行磁性记忆元件及多列磁性记忆元件所构成，每一磁性记忆元件包括位线控制端、字符线控制端以及源极线控制端，该尖峰电流旁路保护控制装置包括：

位线，其与所述位线控制电路连接，且每一列的各所述磁性记忆元件的位线控制端与该位线连接；

字符线，其与所述地址切换电路单元连接，且每一行的各所述磁性记忆元件的字符线控制端与该字符线连接；以及

旁路单元，在各列磁性记忆元件配置该旁路单元，且该配置的旁路单元与所述列磁性记忆元件的位线控制端与源极线控制端连接。

2.根据权利要求1所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，前述磁性记忆元件包括MTJ组件以及与前述MTJ组件一端连接的开关单元。

3.根据权利要求2所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，前述开关单元为晶体管，前述晶体管的漏极与前述MTJ组件一端连接，前述MTJ组件的另一端为前述位线控制端，前述晶体管的栅极作为前述字符线控制端，前述晶体管的源极作为前述源极线控制端。

4.根据权利要求1所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，其中，前述旁路单元为开关单元。

5.根据权利要求4所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，，前述开关单元为低电位导通或高电位导通的旁路晶体管。

6.根据权利要求5所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，前述旁路晶体管的栅极与前述地址切换电路单元连接，且每一磁性记忆元件的位线控制端以及源极线控制端分别连接一列选择开关，各该列选择开关与该地址切换电路单元连接；前述地址切换电路单元用以输出一列选择控制信号至该列选择开关且输出一行选择控制信号于该多行磁性记忆元件中的其中一行，并输出一旁路信号至前述旁路晶体管的栅极。

7.根据权利要求6所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，前述列选择开关为选择用晶体管，该选择用晶体管的栅极与前述地址切换电路单元连接，用以依据该列选择控制信号开启所述多列磁性记忆元件的其中一列。

8.根据权利要求1、2、3、4、5、6或7所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，该MRAM执行写入信号“0”而开启与前述地址切换电路单元连接的选择开关时，可通过前述旁路单元提供导引路径将所产生的瞬间尖峰电流导引至前述源极线控制电路所提供的接地端。

9.根据权利要求1、2、3、4、5、6或7所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，该MRAM执行写入信号“1”而开启与前述地址切换电路单元连接的选择开关时，可通过前述旁路单元所提供的导引路径将所产生的瞬间尖峰电流导引至该位线控制电路所提供的接地端。

10.根据权利要求1、2、3、4、5、6或7所述的应用于MRAM的尖峰电流旁路保护控制装置，其特征在于，该MRAM执行读取操作而开启与前述地址切换电路单元连接的选择开关时，可通过前述旁路单元所提供的导引路径将所产生的瞬间尖峰电流导引至该读取电流控制电路所提供的接地端。