TW201730889A - 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置 - Google Patents

資料程式化方法、記憶體控制電路單元及記憶體儲存裝置 Download PDF

Info

Publication number
TW201730889A
TW201730889A TW105104885A TW105104885A TW201730889A TW 201730889 A TW201730889 A TW 201730889A TW 105104885 A TW105104885 A TW 105104885A TW 105104885 A TW105104885 A TW 105104885A TW 201730889 A TW201730889 A TW 201730889A
Authority
TW
Taiwan
Prior art keywords
data
physical erasing
type
amount
unit
Prior art date
Application number
TW105104885A
Other languages
English (en)
Other versions
TWI591641B (zh
Inventor
陳家益
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW105104885A priority Critical patent/TWI591641B/zh
Priority to US15/080,595 priority patent/US9613707B1/en
Application granted granted Critical
Publication of TWI591641B publication Critical patent/TWI591641B/zh
Publication of TW201730889A publication Critical patent/TW201730889A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一種資料程式化方法、記憶體控制電路單元及記憶體儲存裝置。此方法包括設定第一類實體抹除單元為目前寫入區域並記錄目前寫入資料量。此方法也包括根據第一類實體抹除單元計算資料量門檻值。此方法更包括接收資料。此方法還包括倘若目前寫入資料量小於資料量門檻值，使用第一程式化模式將資料程式化至至少一個第一類實體抹除單元中；倘若目前寫入資料量不小於資料量門檻值，設定第二類實體抹除單元為目前寫入區域，並使用第二程式化模式將資料程式化至至少一個第二類實體抹除單元中。

Description

資料程式化方法、記憶體控制電路單元及記憶體儲存裝置
本發明是有關於一種資料程式化方法，且特別是有關於一種可複寫式非揮發性記憶體模組的資料程式化方法、記憶體控制電路單元及記憶體儲存裝置。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組（例如，快閃記憶體）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
為了增加可用容量，某些類型的可複寫式非揮發性記憶體模組中的一個記憶胞可用來儲存多個位元。並且，為了提升此類型的可複寫式非揮發性記憶體模組的資料儲存速度，某些類型的可複寫式非揮發性記憶體模組中的還會劃分出不同的儲存區，並且不同儲存區中的實體抹除單元被設定為使用不同的程式化模式來執行程式化。例如，在可複寫式非揮發性記憶體模組的其中一個儲存區的實體抹除單元的儲存速度較慢，但構成此些實體抹除單元的記憶胞可以儲存多個位元（即，可寫入容量較大）；而另一個儲存區的的實體抹除單元的儲存速度較快，但構成此些實體抹除單元的記憶胞只能儲存一個位元（即，可寫入容量較小）。由此，當接收到資料時，可將資料先程式化至儲存速度較快的儲存區。爾後，在適當的時間再在背景運作中將資料搬移至速度較慢的儲存區。
然而，基於優先將資料程式化至儲存速度較快的儲存區的實體抹除單元的緣故，使得在儲存速度較快的儲存區中的實體抹除單元的抹除次數往往會遠大於儲存速度較慢的儲存區中的實體抹除單元的抹除次數。如此一來，儲存速度較快的儲存區中的實體抹除單元的抹除次數會先到達抹除次數上限，而使可複寫式非揮發性記憶體模組無法繼續使用。因此，雖然儲存速度較慢的儲存區中的實體抹除單元的抹除次數尚未達到抹除次數上限卻已無法繼續使用，使得可複寫式非揮發性記憶體模組的整體使用壽命縮短。
本發明提供一種資料程式化方法、記憶體控制電路單元及記憶體儲存裝置，可避免只因部分的實體抹除單元的抹除次數過高導致可複寫式非揮發性記憶體模組無法使用。
本發明的一範例實施例提出一種用於可複寫式非揮發性記憶體模組的資料程式化方法。此可複寫式非揮發性記憶體模組包括多個實體抹除單元。本資料程式化方法包括將實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式為第一程式化模式並且第二類實體抹除單元的程式化模式為第二程式化模式。本資料程式化方法也包括設定第一類實體抹除單元為目前寫入區域並記錄目前寫入資料量。本資料程式化方法還包括根據第一類實體抹除單元的第一可寫入資料量及切換比例計算第一資料量門檻值。本資料程式化方法更包括接收第一資料，並且判斷目前寫入資料量是否小於第一資料量門檻值。倘若目前寫入資料量小於第一資料量門檻值時，使用第一程式化模式將第一資料程式化至第一類實體抹除單元的至少一實體抹除單元中並依據第一資料的資料量更新目前寫入資料量。此外，倘若目前寫入資料量不小於第一資料量門檻值時，設定第二類實體抹除單元為目前寫入區域且重置目前寫入資料量，使用第二程式化模式將第一資料程式化至第二類實體抹除單元的至少一實體抹除單元中，並且依據第一資料的資料量更新目前寫入資料量。
在本發明的一範例實施例中，上述的資料程式化方法更包括根據第二類實體抹除單元的第二可寫入資料量及切換比例計算第二資料量門檻值。
在本發明的一範例實施例中，上述的資料程式化方法在設定第二類實體抹除單元為目前寫入區域且重置目前寫入資料量之後更包括接收第二資料，並且判斷目前寫入資料量是否小於第二資料量門檻值。倘若目前寫入資料量小於第二資料量門檻值時，使用第二程式化模式將第二資料程式化至第二類實體抹除單元的至少一實體抹除單元中並依據第二資料的資料量更新目前寫入資料量。此外，倘若目前寫入資料量不小於第二資料量門檻值時，設定第一類實體抹除單元為目前寫入區域且重置目前寫入資料量，使用第一程式化模式將第二資料程式化至第一類實體抹除單元的至少一實體抹除單元中，並且依據第二資料的資料量更新目前寫入資料量。
在本發明的一範例實施例中，上述的資料程式化方法更包括根據使用第一程式化模式的第一類實體抹除單元之中的其中一個第一類實體抹除單元的容量、第一類實體抹除單元的數目與使用第一程式化模式的第一類實體抹除單元之中的其中一個第一類實體抹除單元的最大抹除次數計算第一可寫入資料量。
在本發明的一範例實施例中，上述的實體抹除單元是由多個記憶胞所構成，記憶胞之中構成第一類實體抹除單元的每一記憶胞在使用第一程式化模式程式化後所儲存的位元資料的數目小於記憶胞之中構成第二類實體抹除單元的每一記憶胞在使用第二程式化模式程式化後所儲存的位元資料的數目。
在本發明的一範例實施例中，上述的資料程式化方法更包括根據第一類實體抹除單元的總容量設定切換比例。
本發明的一範例實施例提出一種用於控制可複寫式非揮發性記憶體模組的記憶體控制電路單元。此可複寫式非揮發性記憶體模組包括多個實體抹除單元。本記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面與記憶體介面。記憶體管理電路用以將實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式為第一程式化模式並且第二類實體抹除單元的程式化模式為第二程式化模式。再者，記憶體管理電路更用以設定第一類實體抹除單元為目前寫入區域並記錄目前寫入資料量。另外，記憶體管理電路更用以根據第一類實體抹除單元的第一可寫入資料量及切換比例計算第一資料量門檻值。此外，記憶體管理電路更用以接收第一資料，並且判斷目前寫入資料量是否小於第一資料量門檻值。倘若目前寫入資料量小於第一資料量門檻值時，記憶體管理電路更用以下達指令序列將第一資料使用第一程式化模式程式化至第一類實體抹除單元中的至少一實體抹除單元中並依據第一資料的資料量更新目前寫入資料量。此外，倘若目前寫入資料量不小於第一資料量門檻值時，記憶體管理電路更用以設定第二類實體抹除單元為目前寫入區域且重置目前寫入資料量，下達指令序列將第一資料使用第二程式化模式程式化至第二類實體抹除單元中的至少一實體抹除單元中，並且依據第一資料的資料量更新目前寫入資料量。
在本發明的一範例實施例中，上述的記憶體管理電路更用以根據第二類實體抹除單元的第二可寫入資料量及切換比例計算第二資料量門檻值。
在本發明的一範例實施例中，上述的記憶體管理電路更用以接收第二資料，並且判斷目前寫入資料量是否小於第二資料量門檻值。倘若目前寫入資料量小於第二資料量門檻值時，上述的記憶體管理電路更用以下達指令序列將第二資料使用第二程式化模式程式化至第二類實體抹除單元的至少一實體抹除單元中並依據第二資料的資料量更新目前寫入資料量。此外，倘若目前寫入資料量不小於第二資料量門檻值時，上述的記憶體管理電路更用以設定第一類實體抹除單元為目前寫入區域且重置目前寫入資料量，下達指令序列將第二資料使用第一程式化模式程式化至第一類實體抹除單元的至少一實體抹除單元中，並且依據第二資料的資料量更新目前寫入資料量。
在本發明的一範例實施例中，上述的記憶體管理電路更用以根據使用第一程式化模式的第一類實體抹除單元之中的其中一個第一類實體抹除單元的容量、第一類實體抹除單元的數目、與使用第一程式化模式的第一類實體抹除單元之中的其中一個第一類實體抹除單元的最大抹除次數計算第一可寫入資料量。
在本發明的一範例實施例中，上述的實體抹除單元是由多個記憶胞所構成，記憶胞之中構成第一類實體抹除單元的每一記憶胞在使用第一程式化模式程式化後所儲存的位元資料的數目小於記憶胞之中構成第二類實體抹除單元的每一記憶胞在使用第二程式化模式程式化後所儲存的位元資料的數目。
在本發明的一範例實施例中，上述的記憶體管理電路更用以根據第一類實體抹除單元的總容量設定切換比例。
本發明的一範例實施例提出一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。連接介面單元用以耦接至主機系統。可複寫式非揮發性記憶體模組包括多個實體抹除單元。記憶體控制電路單元耦接至連接介面單元與可複寫式非揮發性記憶體模組。記憶體控制電路單元用以將實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式為第一程式化模式並且第二類實體抹除單元的程式化模式為第二程式化模式。再者，記憶體控制電路單元更用以設定第一類實體抹除單元為目前寫入區域並記錄目前寫入資料量。另外，記憶體控制電路單元更用以根據第一類實體抹除單元的第一可寫入資料量及切換比例計算第一資料量門檻值。此外，記憶體控制電路單元更用以接收第一資料，並且判斷目前寫入資料量是否小於第一資料量門檻值。倘若目前寫入資料量小於第一資料量門檻值時，記憶體控制電路單元更用以下達指令序列將第一資料使用第一程式化模式程式化至第一類實體抹除單元中的至少一實體抹除單元中並依據第一資料的資料量更新目前寫入資料量。此外，倘若目前寫入資料量不小於第一資料量門檻值時，記憶體控制電路單元更用以設定第二類實體抹除單元為目前寫入區域且重置目前寫入資料量，下達指令序列將第一資料使用第二程式化模式程式化至第二類實體抹除單元中的至少一實體抹除單元中，並且依據第一資料的資料量更新目前寫入資料量。
在本發明的一範例實施例中，上述的記憶體控制電路單元更用以根據第二類實體抹除單元的第二可寫入資料量及切換比例計算第二資料量門檻值。
在本發明的一範例實施例中，上述的記憶體控制電路單元更用以接收第二資料，並且判斷目前寫入資料量是否小於第二資料量門檻值。倘若目前寫入資料量小於第二資料量門檻值時，上述的記憶體控制電路單元更用以下達指令序列將第二資料使用第二程式化模式程式化至第二類實體抹除單元的至少一實體抹除單元中並依據第二資料的資料量更新目前寫入資料量。此外，倘若目前寫入資料量不小於第二資料量門檻值時，上述的記憶體控制電路單元更用以設定第一類實體抹除單元為目前寫入區域且重置目前寫入資料量，下達指令序列將第二資料使用第一程式化模式程式化至第一類實體抹除單元的至少一實體抹除單元中，並且依據第二資料的資料量更新目前寫入資料量。
在本發明的一範例實施例中，上述的記憶體控制電路單元更用以根據使用第一程式化模式的第一類實體抹除單元之中的其中一個第一類實體抹除單元的容量、第一類實體抹除單元的數目、與使用第一程式化模式的第一類實體抹除單元之中的其中一個第一類實體抹除單元的最大抹除次數計算第一可寫入資料量。
在本發明的一範例實施例中，上述的實體抹除單元是由多個記憶胞所構成，記憶胞之中構成第一類實體抹除單元的每一記憶胞在使用第一程式化模式程式化後所儲存的位元資料的數目小於記憶胞之中構成第二類實體抹除單元的每一記憶胞在使用第二程式化模式程式化後所儲存的位元資料的數目。
在本發明的一範例實施例中，上述的記憶體控制電路單元更用以根據第一類實體抹除單元的總容量設定切換比例。
基於上述，所接收的寫入資料會被程式化至目前寫入區域的實體抹除單元中。當對應目前寫入區域的目前寫入資料量達到所設定的資料量門檻值時，目前寫入區域會被變更並且目前寫入資料量會被重置。也就是說，藉由將第一類實體抹除單元與第二類實體抹除單元輪流地設定為目前寫入區域，可使第一類實體抹除單元及第二類實體抹除單元的抹除次數趨於互相平衡的狀態。由此避免因部分的實體抹除單元的抹除次數過高導致可複寫式非揮發性記憶體模組無法使用。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置（亦稱，記憶體儲存系統）包括可複寫式非揮發性記憶體模組與控制器（亦稱，控制電路單元）。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖，且圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體（random access memory, RAM）112、唯讀記憶體（read only memory, ROM）113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排（system bus）110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114是可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟（Solid State Drive, SSD）203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊（Near Field Communication Storage, NFC）記憶體儲存裝置、無線傳真（WiFi）記憶體儲存裝置、藍牙（Bluetooth）記憶體儲存裝置或低功耗藍牙記憶體儲存裝置（例如，iBeacon）等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統（Global Positioning System, GPS）模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡（embedded MMC, eMMC）341及/或嵌入式多晶片封裝儲存裝置（embedded Multi Chip Package, eMCP）342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於序列先進附件（Serial Advanced Technology Attachment, SATA）標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件（Parallel Advanced Technology Attachment, PATA）標準、電氣和電子工程師協會（Institute of Electrical and Electronic Engineers, IEEE）1394標準、高速周邊零件連接介面（Peripheral Component Interconnect Express, PCI Express）標準、通用序列匯流排（Universal Serial Bus, USB）標準、超高速一代（Ultra High Speed-I, UHS-I）介面標準、超高速二代（Ultra High Speed-II, UHS-II）介面標準、安全數位（Secure Digital, SD）介面標準、記憶棒（Memory Stick, MS）介面標準、多晶片封裝（Multi-Chip Package）介面標準、多媒體儲存卡（Multi Media Card, MMC）介面標準、嵌入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃（Compact Flash, CF）介面標準、整合式驅動電子介面（Integrated Device Electronics, IDE）標準或其他適合的標準。在本範例實施例中，連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒（die）或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料（例如，控制資訊與錯誤更正碼）。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組（byte）。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
可複寫式非揮發性記憶體模組406可以是單階記憶胞（Single Level Cell, SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個位元的快閃記憶體模組）、多階記憶胞（Multi Level Cell, MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個位元的快閃記憶體模組）、複數階記憶胞（Triple Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個位元的快閃記憶體模組）、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓（以下亦稱為臨界電壓）的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極（control gate）與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變臨界電壓的程序亦稱為“把資料寫入至記憶胞”或“程式化記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元（Least Significant Bit，LSB）是屬於下實體程式化單元，並且一記憶胞的最高有效位元（Most Significant Bit，MSB）是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506、緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元（未繪示）與唯讀記憶體（未繪示），並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域（例如，記憶體模組中專用於存放系統資料的系統區）中。此外，記憶體管理電路502具有微處理器單元（未繪示）、唯讀記憶體（未繪示）及隨機存取記憶體（未繪示）。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組406中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令以從可複寫式非揮發性記憶體模組406中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令以將資料從可複寫式非揮發性記憶體模組406中抹除；而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。
主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準、UHS-II介面標準、SD標準 、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。
緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。
電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼（Error Checking and Correcting Code, ECC Code），並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會根據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖6A~6B是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之實體抹除單元的運作時，以“提取”、“分組”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6A，記憶體控制電路單元404（或記憶體管理電路502）會將實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。
邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，當從主機系統11接收到寫入指令與欲寫入之資料時，記憶體管理電路502會從閒置區604中提取實體抹除單元，並且將資料寫入至所提取的實體抹除單元中，以替換資料區602的實體抹除單元。
邏輯上屬於系統區606的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體管理電路502會從取代區608中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會根據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的運作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。
請參照圖6B，記憶體控制電路單元404（或記憶體管理電路502）會配置邏輯單元LBA(0)~LBA(H)以映射資料區602的實體抹除單元，其中每一邏輯單元具有多個邏輯子單元以映射對應之實體抹除單元的實體程式化單元。並且，當主機系統11欲寫入資料至邏輯單元或更新儲存於邏輯單元中的資料時，記憶體控制電路單元404（或記憶體管理電路502）會從閒置區604中提取一個實體抹除單元來寫入資料，以輪替資料區602的實體抹除單元。在本範例實施例中，邏輯子單元可以是邏輯頁面或邏輯扇區。
為了識別每個邏輯單元的資料被儲存在哪個實體抹除單元，在本範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）會記錄邏輯單元與實體抹除單元之間的映射。並且，當主機系統11欲在邏輯子單元中存取資料時，記憶體控制電路單元404（或記憶體管理電路502）會確認此邏輯子單元所屬的邏輯單元，並且在此邏輯單元所映射的實體抹除單元中來存取資料。例如，在本範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）會在可複寫式非揮發性記憶體模組406中儲存邏輯位址-實體位址映射表來記錄每一邏輯單元所映射的實體抹除單元，並且當欲存取資料時記憶體控制電路單元404（或記憶體管理電路502）會將邏輯位址-實體位址映射表載入至緩衝記憶體508來維護。
值得一提的是，由於緩衝記憶體508的容量有限無法儲存記錄所有邏輯單元之映射關係的映射表，因此，在本範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）會將邏輯單元LBA(0)~LBA(H)分組為多個邏輯區域LZ(0)~LZ(M)，並且為每一邏輯區域配置一個邏輯位址-實體位址映射表。特別是，當記憶體控制電路單元404（或記憶體管理電路502）欲更新某個邏輯單元的映射時，對應此邏輯單元所屬之邏輯區域的邏輯位址-實體位址映射表會被載入至緩衝記憶體508來被更新。
在本範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）會將可複寫式非揮發性記憶體模組406中的至少部份的實體抹除單元劃分為第一類實體抹除單元，此些第一類實體抹除單元的程式化模式為第一程式化模式。並且，記憶體控制電路單元404（或記憶體管理電路502）還會將可複寫式非揮發性記憶體模組406中的至少另一部份的實體抹除單元劃分為第二類實體抹除單元，此些第二類實體抹除單元的程式化模式為第二程式化模式。在本範例實施例中，第一類實體抹除單元只會使用第一程式化模式來程式化資料，而第二類實體抹除單元只會使用第二程式化模式來程式化資料。也就是說，倘若某個第一類實體抹除單元的資料被抹除之後要再次程式化資料，此第一類實體抹除單元仍會使用第一程式化模式來程式化資料而不會使用第二程式化模式來程式化資料。類似地，倘若某個第二類實體抹除單元的資料被抹除之後要再次程式化資料，此第二類實體抹除單元仍會使用第二程式化模式來程式化資料而不會使用第一程式化模式來程式化資料。
此外，記憶體控制電路單元404（或記憶體管理電路502）也可將第一類實體抹除單元視為一個儲存區並且將第二類實體抹除單元配置視為另一個儲存區來管理。
一般來說，基於第一程式化模式來程式化記憶胞之程式化速度會高於基於第二程式化模式來程式化記憶胞之程式化速度。基於第一程式化模式而被儲存之資料的可靠度也往往高於基於第二程式化模式而被儲存之資料的可靠度。
在本範例實施例中，第一程式化模式是指單層記憶胞（single layer memory cell, SLC）模式、下實體程式化（lower physical programming）模式、混合程式化（mixture programming）模式及少層記憶胞（less layer memory cell）模式的其中之一。在單層記憶胞模式中，一個記憶胞只儲存一個位元的資料。在下實體程式化模式中，只有下實體程式化單元會被程式化，而此下實體程式化單元所對應之上實體程式化單元可不被程式化。在混合程式化模式中，有效資料（或，真實資料）會被程式化於下實體程式化單元中，而同時虛擬資料（dummy data）會被程式化至儲存有效資料之下實體程式化單元所對應的上實體程式化單元中。在少層記憶胞模式中，一個記憶胞儲存一第一數目之位元的資料。例如，此第一數目可設為“1”。
在本範例實施例中，第二程式化模式是指多階記憶胞（MLC）程式化模式、複數階（TLC）記憶胞程式化模式或類似模式。在第二程式化模式中，一個記憶胞儲存有一第二數目之位元的資料，其中此第二數目等於或大於“2”。例如，此第二數目可設為2或3。在另一範例實施例中，上述第一程式化模式中的第一數目與第二程式化模式中的第二數目皆可以是其他數目，只要滿足第二數目大於第一數目即可。換句話說，構成第一類實體抹除單元的每一個記憶胞在使用第一程式化模式程式化後所儲存的位元資料的數目（亦即第一數目）會小於構成第二類實體抹除單元的每一個記憶胞在使用第二程式化模式程式化後所儲存的位元資料的數目（亦即第二數目）。
圖7是根據一範例實施例所繪示的記憶胞之臨界電壓分布的示意圖。
請參照圖7，在本範例實施例中，若基於第一程式化模式來程式化多個記憶胞，則程式化後的記憶胞之臨界電壓分布可能會包括分佈701與702。例如，若某一個記憶胞被程式化以儲存位元“0”，則此記憶胞的臨界電壓會屬於分佈701；若某一個記憶胞被程式化以儲存位元“1”，則此記憶胞的臨界電壓會屬於分佈702。然而，在另一範例實施例中，臨界電壓屬於分佈701的記憶胞也可以是被用以儲存位元“1”，並且臨界電壓屬於分佈702的記憶胞也可以是被用以儲存位元“0”。此外，若基於第二程式化模式來程式化多個記憶胞，則程式化後的記憶胞之臨界電壓分佈可能會包括分佈711~714或者721~728。
在第二數目是“2”的範例實施例中，若某一個記憶胞被程式化以儲存位元“00”，則此記憶胞的臨界電壓會屬於分佈711；若某一個記憶胞被程式化以儲存位元“01”，則此記憶胞的臨界電壓會屬於分佈712；若某一個記憶胞被程式化以儲存位元“10”，則此記憶胞的臨界電壓會屬於分佈713；若某一個記憶胞被程式化以儲存位元“11”，則此記憶胞的臨界電壓會屬於分佈714。然而，在另一範例實施例中，臨界電壓屬於分佈711~714的記憶胞也可以分別用以儲存位元“11”、“10”、“01”及“00”或者其他位元總數為“2”的位元值。
在第二數目是“3”的範例實施例中，屬於分佈721~728的記憶胞分別用以儲存位元“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”。然而，在另一範例實施例中，屬於分佈721~728的記憶胞也可以分別用以儲存位元“111”、“110”、“101”、“100”、“011”、“010”、“001”及“000”或者其他位元總數為“3”的位元值。
為了說明方便，在以下範例實施例中，是以每一個記憶胞儲存“1”個位元之資料的少層記憶胞模式來作為第一程式化模式之範例，並且以每一個記憶胞儲存有“2”或“3”個位元之資料的程式化模式來作為第二程式化模式之範例。但是，在其他範例實施例中，只要滿足上述條件的第一程式化模式與第二程式化模式皆可以被採用。
記憶體控制電路單元404（或記憶體管理電路502）會將所接收的資料輪流寫入至第一類實體抹除單元與第二類實體抹除單元中。換句話說，記憶體控制電路單元404（或記憶體管理電路502）會輪替地使用第一程式化模式與第二程式化模式來操作可複寫式非揮發性記憶體模組406。當從主機系統11接收到寫入指令時，記憶體控制電路單元404（或記憶體管理電路502）會根據寫入至設定為目前寫入區域的實體抹除單元的資料的目前寫入資料量來決定是否要變更目前寫入區域。
具體而言，記憶體控制電路單元404（或記憶體管理電路502）可輪流地設定第一類實體抹除單元及第二類實體抹除單元為目前寫入區域。值得一提的是，在本範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）可以在開始運作時初始地設定第一類實體抹除單元為目前寫入區域。然而，在另一範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）也可以在開始運作時初始地設定第二類實體抹除單元為目前寫入區域，本發明並不限制目前寫入區域的初始設定。此外，記憶體控制電路單元404（或記憶體管理電路502）還會記錄對應目前寫入區域的目前寫入資料量，並根據目前寫入資料量決定是否改變目前寫入區域的設定。換句話說，目前寫入資料量指的是在被設定為目前寫入區域的期間所寫入至被設定為目前寫入區域的實體抹除單元的資料總量。因此，當變更目前寫入區域時，目前寫入資料量會被重新計算，例如將目前寫入資料量重置為0。
更詳細來說，記憶體控制電路單元404（或記憶體管理電路502）會預先設定對應第一類實體抹除單元的資料量門檻值（以下亦稱為第一資料量門檻值）與對應第二類實體抹除單元的資料量門檻值（以下亦稱為第二資料量門檻值），並且根據目前寫入資料量是否大於所設定的資料量門檻值來決定是否改變目前寫入區域的設定。在本範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）是根據第一類實體抹除單元的第一可寫入資料量計算第一資料量門檻值，並且根據第二類實體抹除單元的第二可寫入資料量計算第二資料量門檻值。例如，第一可寫入資料量可根據使用第一程式化模式的其中一個第一類實體抹除單元的容量、所有第一類實體抹除單元的數目以及使用第一程式化模式的其中一個第一類實體抹除單元的最大抹除次數來計算。類似地，第二可寫入資料量可根據使用第二程式化模式的其中一個第二類實體抹除單元的容量、所有第二類實體抹除單元的數目以及使用第二程式化模式的其中一個第二類實體抹除單元的最大抹除次數來計算。也就是說，可寫入資料量是用來表示在實體抹除單元的生命週期（life cycle）內（亦即實體抹除單元的抹除次數達到上限之前）可寫入至實體抹除單元的資料的總資料量。
此外，記憶體控制電路單元404（或記憶體管理電路502）還會預設一個切換比例，並且根據第一可寫入資料量與切換比例來計算第一資料量門檻值，以及根據第二可寫入資料量與切換比例來計算第二資料量門檻值。例如，將第一可寫入資料量及第二可寫入資料量分別乘以切換比例以獲取第一資料量門檻值及第二資料量門檻值。所計算的第一資料量門檻值會小於所有第一類實體抹除單元的總容量，並且所計算的第二資料量門檻值會小於所有第二類實體抹除單元的總容量。在此，所有第一類實體抹除單元的總容量是等於一個第一類實體抹除單元的容量乘以所有第一類實體抹除單元的數目，而所有第二類實體抹除單元的總容量是等於一個第二類實體抹除單元的容量乘以所有第二類實體抹除單元的數目。也就是說，每寫入特定資料量的資料至第一類實體抹除單元後就會改為將資料寫入至第二類實體抹除單元。類似地，每寫入特定資料量的資料至第二類實體抹除單元後就會改為將資料寫入至第一類實體抹除單元。藉此以平衡第一類實體抹除單元與第二類實體抹除單元之間的使用程度。在本範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）是根據所有第一類實體抹除單元的總容量來設定切換比例。然而，切換比例可根據實際應用上的需求來設定，本發明並不限制切換比例的設定值。在另一範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）也可根據所有第二類實體抹除單元的總容量來設定切換比例。
舉例來說，假設使用第一程式化模式的其中一個第一類實體抹除單元的容量為m1個位元組（Bytes）、所有第一類實體抹除單元的數目為n1個以及使用第一程式化模式的其中一個第一類實體抹除單元的最大抹除次數為k1次，則第一類實體抹除單元的第一可寫入資料量即為m1乘以n1乘以k1。而假設切換比例設定為p%，那麼第一資料量門檻值即為m1乘以n1乘以k1乘以p%。類似地，假設使用第二程式化模式的其中一個第二類實體抹除單元的容量為m2個位元組、所有第二類實體抹除單元的數目為n2個以及使用第二程式化模式的其中一個第二類實體抹除單元的最大抹除次數為k2次，那麼第二資料量門檻值即為m2乘以n2乘以k2乘以p%。
假設目前寫入區域是設定為第一類實體抹除單元，倘若目前寫入資料量達到（亦即大於或等於）第一資料量門檻值，記憶體控制電路單元404（或記憶體管理電路502）會變更目前寫入區域而將第二類實體抹除單元設定為目前寫入區域。當目前寫入區域變更時，目前寫入資料量會被重置並重新記錄對應已變更的目前寫入區域的目前寫入資料量。倘若將第二類實體抹除單元設定為目前寫入區域之後的目前寫入資料量達到第二資料量門檻值，記憶體控制電路單元404（或記憶體管理電路502）會再次變更目前寫入區域而將第一類實體抹除單元設定為目前寫入區域。
圖8A~8B是根據一範例實施例所繪示的將寫入資料程式化至目前寫入區域的示意圖。
請參照圖8A，實體抹除單元801(0)~801(A)被劃分為以第一程式化模式來程式化的第一類實體抹除單元，實體抹除單元802(0)~802(B)被劃分為以第二程式化模式來程式化的第二類實體抹除單元（已存有資料的實體抹除單元以斜線表示）。如圖8A所示，假設第一類實體抹除單元被設定為目前寫入區域。
而在將第一類實體抹除單元設定為目前寫入區域之後，對應第一類實體抹除單元的目前寫入資料量為資料量TD1，並且目前寫入資料量（即資料量TD1）小於預先計算的第一資料量門檻值。當接收到欲寫入至邏輯單元810(E)的資料820時，由於記憶體控制電路單元404（或記憶體管理電路502）判定目前寫入資料量（即資料量TD1）尚未達到第一資料量門檻值，因此會將資料820儲存至目前寫入區域中。例如，記憶體控制電路單元404（或記憶體管理電路502）會下達一個指令序列（亦即，寫入指令序列）至可複寫式非揮發性記憶體模組406，以指示將資料820使用第一程式化模式程式化（亦即，寫入）至第一類實體抹除單元中的至少一個實體抹除單元中。在此，指令序列可包括一或多個指令碼或程式碼。
接著，記憶體控制電路單元404（或記憶體管理電路502）會依據所寫入的資料820的資料量來更新目前寫入資料量。請參照圖8B，在程式化資料820後，目前寫入資料量依據資料820的資料量被更新為資料量TD2。換句話說，在變更目前寫入區域之前，記憶體控制電路單元404（或記憶體管理電路502）會持續地將所接收的寫入資料程式化至第一類實體抹除單元，並且根據每次的寫入資料的資料量來更新目前寫入資料量。當記憶體控制電路單元404（或記憶體管理電路502）判定目前寫入資料量達到第一資料量門檻值時，記憶體控制電路單元404（或記憶體管理電路502）會變更目前寫入區域而將第二類實體抹除單元設定為目前寫入區域，並將寫入資料程式化至第二類實體抹除單元中。否則，記憶體控制電路單元404（或記憶體管理電路502）不會變更目前寫入區域而繼續將所接收的寫入資料程式化至第一類實體抹除單元中。
請再參照圖8B，假設記憶體控制電路單元404（或記憶體管理電路502）判定目前寫入資料量（即資料量TD2）達到第一資料量門檻值，記憶體控制電路單元404（或記憶體管理電路502）會變更目前寫入區域而將第二類實體抹除單元設定為目前寫入區域。也就是說，記憶體控制電路單元404（或記憶體管理電路502）會改用第二程式化模式將所接收到的資料程式化至第二類實體抹除單元中。而且，記憶體控制電路單元404（或記憶體管理電路502）會將目前寫入資料量重置為0並且重新開始計算在將第二類實體抹除單元設定為目前寫入區域後的目前寫入資料量。例如，在將第二類實體抹除單元設定為目前寫入區域之後，當接收到指示將資料830寫入至邏輯單元810(K)的寫入指令，記憶體控制電路單元404（或記憶體管理電路502）會下達另一個指令序列以指示將資料830使用第二程式化模式程式化至第二類實體抹除單元中的至少一個實體抹除單元中。
接著，記憶體控制電路單元404（或記憶體管理電路502）會依據所寫入的資料830的資料量來更新目前寫入資料量。請參照圖8B，在程式化資料830後，目前寫入資料量依據資料830的資料量被更新為資料量TD3。換句話說，在變更目前寫入區域之前，記憶體控制電路單元404（或記憶體管理電路502）會持續地將所接收的寫入資料程式化至第二類實體抹除單元，並且根據每次的寫入資料的資料量來更新目前寫入資料量。當記憶體控制電路單元404（或記憶體管理電路502）判定目前寫入資料量達到第二資料量門檻值時，記憶體控制電路單元404（或記憶體管理電路502）會再次變更目前寫入區域而將第一類實體抹除單元設定為目前寫入區域。例如，倘若判定已更新的目前寫入資料量（即資料量TD3）達到第二資料量門檻值，記憶體控制電路單元404（或記憶體管理電路502）會再次變更目前寫入區域而將第一實體抹除單元設定為目前寫入區域。
圖9是根據一範例實施例所繪示的資料程式化方法的流程圖。
請參照圖9，在步驟S901中，記憶體控制電路單元404（或記憶體管理電路502）將可複寫式非揮發性記憶體模組406的多個實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式為第一程式化模式並且第二類實體抹除單元的程式化模式為第二程式化模式。
在步驟S903中，記憶體控制電路單元404（或記憶體管理電路502）設定第一類實體抹除單元為目前寫入區域並記錄目前寫入資料量。
在步驟S905中，記憶體控制電路單元404（或記憶體管理電路502）根據第一類實體抹除單元的第一可寫入資料量及切換比例計算第一資料量門檻值。
在步驟S907中，記憶體控制電路單元404（或記憶體管理電路502）接收第一資料。
在步驟S909中，記憶體控制電路單元404（或記憶體管理電路502）判斷目前寫入資料量是否小於第一資料量門檻值。
倘若判定目前寫入資料量小於第一資料量門檻值時，在步驟S911中，記憶體控制電路單元404（或記憶體管理電路502）會下達指令序列以將第一資料使用第一程式化模式程式化至第一類實體抹除單元的至少一實體抹除單元中並依據第一資料的資料量更新目前寫入資料量。
倘若判定目前寫入資料量不小於第一資料量門檻值時，在步驟S913中，記憶體控制電路單元404（或記憶體管理電路502）設定第二類實體抹除單元為目前寫入區域且重置目前寫入資料量，下達指令序列以將第一資料使用第二程式化模式程式化至第二類實體抹除單元的至少一實體抹除單元中，並且依據第一資料的資料量更新目前寫入資料量。
然而，圖9中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖9中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖9的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
在上述的步驟S911之後，記憶體控制電路單元404（或記憶體管理電路502）可以繼續接收資料（即步驟S907），以及判斷目前寫入資料量是否小於第一資料量門檻值（步驟S909）來決定要將所接收的資料程式化至第一類實體抹除單元（步驟S911）或第二類實體抹除單元（步驟S913）。
此外，在上述的步驟S913之後，記憶體控制電路單元404（或記憶體管理電路502）會判斷已更新的目前寫入資料量是否小於第二資料量門檻值。倘若判定目前寫入資料量小於第二資料量門檻值時，記憶體控制電路單元404（或記憶體管理電路502）會下達寫入指令序列以將資料使用第二程式化模式程式化至第二類實體抹除單元並且更新目前寫入資料量。倘若判定目前寫入資料量不小於第二資料量門檻值時，記憶體控制電路單元404（或記憶體管理電路502）會將第一類實體抹除單元設定為目前寫入區域且重置目前寫入資料量，下達寫入指令以將資料使用第一程式化模式程式化至第一類實體抹除單元，並且更新目前寫入資料量。
值得一提的是，在本範例實施例中，雖然判斷目前寫入資料量是否小於第一資料量門檻值（亦即步驟S909）是接續在接收第一資料（亦即步驟S907）之後執行，但本發明並不限於此。在另一範例實施例中，記憶體控制電路單元404（或記憶體管理電路502）也可在每次更新目前寫入資料量之後立即判斷目前寫入資料量是否小於第一資料量門檻值。當判定目前寫入資料量不小於第一資料量門檻值時，記憶體控制電路單元404（或記憶體管理電路502）即變更目前寫入區域，並且將後續所接收到的資料程式化至變更後的目前寫入區域中。
綜上所述，在目前寫入區域為第一類實體抹除單元的情況下，當第一類實體抹除單元的目前寫入資料量不小於第一資料量門檻值時，目前寫入區域會被變更為第二類實體抹除單元，並且重置目前寫入資料量。而在目前寫入區域會被變更為第二類實體抹除單元之後，當第二類實體抹除單元的目前寫入資料量不小於第二資料量門檻值時，目前寫入區域會再次被變更為第一類實體抹除單元，並且再次重置目前寫入資料量。藉由控制每次變更目前寫入區域後所程式化至實體抹除單元的資料的寫入資料量，交替地將寫入資料程式化至第一類實體抹除單元與第二類實體抹除單元。藉此，可使第一類實體抹除單元的抹除次數與第二類實體抹除單元的抹除次數趨於平衡，避免因部分的實體抹除單元抹除次數過高導致可複寫式非揮發性記憶體模組無法使用。由此提升可複寫式非揮發性記憶體模組的耐用性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
12‧‧‧輸入/輸出（I/O）裝置
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體（RAM）
113‧‧‧唯讀記憶體（ROM）
114‧‧‧資料傳輸介面
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
30‧‧‧記憶體儲存裝置
31‧‧‧主機系統
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
410(0)~410(N)、801(0)~801(A)、802(0)~802(B)‧‧‧實體抹除單元
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧緩衝記憶體
510‧‧‧電源管理電路
512‧‧‧錯誤檢查與校正電路
602‧‧‧資料區
604‧‧‧閒置區
606‧‧‧系統區
608‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯單元
LZ(0)~LZ(M)‧‧‧邏輯區域
810(0)~810(N)‧‧‧邏輯單元
820、830‧‧‧資料
TD1、TD2、TD3‧‧‧資料量
S901‧‧‧將多個實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式為第一程式化模式並且第二類實體抹除單元的程式化模式為第二程式化模式的步驟
S903‧‧‧設定第一類實體抹除單元為目前寫入區域並記錄目前寫入資料量的步驟
S905‧‧‧根據第一類實體抹除單元的第一可寫入資料量及切換比例計算第一資料量門檻值的步驟
S907‧‧‧接收第一資料的步驟
S909‧‧‧判斷目前寫入資料量是否小於第一資料量門檻值的步驟
S911‧‧‧將第一資料使用第一程式化模式程式化至第一類實體抹除單元的至少一實體抹除單元中並依據第一資料的資料量更新目前寫入資料量的步驟
S913‧‧‧設定第二類實體抹除單元為目前寫入區域且重置目前寫入資料量，將第一資料使用第二程式化模式程式化至第二類實體抹除單元的至少一實體抹除單元中，並且依據第一資料的資料量更新目前寫入資料量的步驟
圖1是根據一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。 圖2是根據另一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出（I/O）裝置的示意圖。 圖3是根據另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的概要方塊圖。 圖5是根據一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6A~6B是根據一範例實施例所繪示的管理實體抹除單元的範例示意圖。 圖7是根據一範例實施例所繪示的記憶胞之臨界電壓分布的示意圖。 圖8A~8B是根據一範例實施例所繪示的基於第一程式化模式與第二程式化模式來程式化資料的示意圖。 圖9是根據一範例實施例所繪示的資料程式化方法的流程圖。
S901‧‧‧將多個實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中第一類實體抹除單元的程式化模式為第一程式化模式並且第二類實體抹除單元的程式化模式為第二程式化模式的步驟
S903‧‧‧設定第一類實體抹除單元為目前寫入區域並記錄目前寫入資料量的步驟
S905‧‧‧根據第一類實體抹除單元的第一可寫入資料量及切換比例計算第一資料量門檻值的步驟
S907‧‧‧接收第一資料的步驟
S909‧‧‧判斷目前寫入資料量是否小於第一資料量門檻值的步驟
S911‧‧‧將第一資料使用第一程式化模式程式化至第一類實體抹 除單元的至少一實體抹除單元中並依據第一資料的資料量更新目前寫入資料量的步驟
S913‧‧‧設定第二類實體抹除單元為目前寫入區域且重置目前寫入資料量，將第一資料使用第二程式化模式程式化至第二類實體抹除單元的至少一實體抹除單元中，並且依據第一資料的資料量更新目前寫入資料量的步驟

Claims (18)

  1. 一種資料程式化方法，用於一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該資料程式化方法包括： 將該些實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元，其中該些第一類實體抹除單元的程式化模式為一第一程式化模式，並且該些第二類實體抹除單元的程式化模式為一第二程式化模式； 設定該些第一類實體抹除單元為一目前寫入區域並記錄一目前寫入資料量； 根據該些第一類實體抹除單元的一第一可寫入資料量及一切換比例計算一第一資料量門檻值； 接收一第一資料； 判斷該目前寫入資料量是否小於該第一資料量門檻值； 倘若該目前寫入資料量小於該第一資料量門檻值時，使用該第一程式化模式將該第一資料程式化至該些第一類實體抹除單元的至少一實體抹除單元中並依據該第一資料的資料量更新該目前寫入資料量；以及 倘若該目前寫入資料量不小於該第一資料量門檻值時，設定該些第二類實體抹除單元為該目前寫入區域且重置該目前寫入資料量，使用該第二程式化模式將該第一資料程式化至該些第二類實體抹除單元的至少一實體抹除單元中，並且依據該第一資料的資料量更新該目前寫入資料量。
  2. 如申請專利範圍第1項所述的資料程式化方法，更包括： 根據該些第二類實體抹除單元的一第二可寫入資料量及該切換比例計算一第二資料量門檻值。
  3. 如申請專利範圍第2項所述的資料程式化方法，其中在設定該些第二類實體抹除單元為該目前寫入區域且重置該目前寫入資料量之後，更包括： 接收一第二資料； 判斷該目前寫入資料量是否小於該第二資料量門檻值； 倘若該目前寫入資料量小於該第二資料量門檻值時，使用該第二程式化模式將該第二資料程式化至該些第二類實體抹除單元的至少一實體抹除單元中並依據該第二資料的資料量更新該目前寫入資料量；以及 倘若該目前寫入資料量不小於該第二資料量門檻值時，設定該些第一類實體抹除單元為該目前寫入區域且重置該目前寫入資料量，使用該第一程式化模式將該第二資料程式化至該些第一類實體抹除單元的至少一實體抹除單元中，並且依據該第二資料的資料量更新該目前寫入資料量。
  4. 如申請專利範圍第1項所述的資料程式化方法，更包括： 根據使用該第一程式化模式的該些第一類實體抹除單元之中的其中一個第一類實體抹除單元的容量、該些第一類實體抹除單元的數目與使用該第一程式化模式的該些第一類實體抹除單元之中的其中一個第一類實體抹除單元的最大抹除次數計算該第一可寫入資料量。
  5. 如申請專利範圍第1項所述的資料程式化方法，其中該些實體抹除單元是由多個記憶胞所構成，該些記憶胞之中構成該些第一類實體抹除單元的每一記憶胞在使用該第一程式化模式程式化後所儲存的位元資料的數目小於該些記憶胞之中構成該些第二類實體抹除單元的每一記憶胞在使用該第二程式化模式程式化後所儲存的位元資料的數目。
  6. 如申請專利範圍第1項所述的資料程式化方法，更包括： 根據該些第一類實體抹除單元的總容量設定該切換比例。
  7. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體抹除單元，該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中，該記憶體管理電路用以將該些實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元， 其中，該些第一類實體抹除單元的程式化模式為一第一程式化模式並且該些第二類實體抹除單元的程式化模式為一第二程式化模式， 其中，該記憶體管理電路更用以設定該些第一類實體抹除單元為一目前寫入區域並記錄一目前寫入資料量， 其中，該記憶體管理電路更用以根據該些第一類實體抹除單元的一第一可寫入資料量及一切換比例計算一第一資料量門檻值， 其中，該記憶體管理電路更用以接收一第一資料， 其中，該記憶體管理電路更用以判斷該目前寫入資料量是否小於該第一資料量門檻值， 其中，倘若該目前寫入資料量小於該第一資料量門檻值時，該記憶體管理電路更用以下達指令序列將該第一資料使用該第一程式化模式程式化至該些第一類實體抹除單元中的至少一實體抹除單元中並依據該第一資料的資料量更新該目前寫入資料量， 其中，倘若該目前寫入資料量不小於該第一資料量門檻值時，該記憶體管理電路更用以設定該些第二類實體抹除單元為該目前寫入區域且重置該目前寫入資料量，下達指令序列將該第一資料使用該第二程式化模式程式化至該些第二類實體抹除單元中的至少一實體抹除單元中，並且依據該第一資料的資料量更新該目前寫入資料量。
  8. 如申請專利範圍第7項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據該些第二類實體抹除單元的一第二可寫入資料量及該切換比例計算一第二資料量門檻值。
  9. 如申請專利範圍第8項所述的記憶體控制電路單元，其中該記憶體管理電路更用以接收一第二資料， 其中該記憶體管理電路更用以判斷該目前寫入資料量是否小於該第二資料量門檻值， 其中倘若該目前寫入資料量小於該第二資料量門檻值時，該記憶體管理電路更用以下達指令序列將該第二資料使用該第二程式化模式程式化至該些第二類實體抹除單元的至少一實體抹除單元中並依據該第二資料的資料量更新該目前寫入資料量， 其中倘若該目前寫入資料量不小於該第二資料量門檻值時，該記憶體管理電路更用以設定該些第一類實體抹除單元為該目前寫入區域且重置該目前寫入資料量，下達指令序列將該第二資料使用該第一程式化模式程式化至該些第一類實體抹除單元的至少一實體抹除單元中，並且依據該第二資料的資料量更新該目前寫入資料量。
  10. 如申請專利範圍第7項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據使用該第一程式化模式的該些第一類實體抹除單元之中的其中一個第一類實體抹除單元的容量、該些第一類實體抹除單元的數目、與使用該第一程式化模式的該些第一類實體抹除單元之中的其中一個第一類實體抹除單元的最大抹除次數計算該第一可寫入資料量。
  11. 如申請專利範圍第7項所述的記憶體控制電路單元，其中該些實體抹除單元是由多個記憶胞所構成，該些記憶胞之中構成該些第一類實體抹除單元的每一記憶胞在使用該第一程式化模式程式化後所儲存的位元資料的數目小於該些記憶胞之中構成該些第二類實體抹除單元的每一記憶胞在使用該第二程式化模式程式化後所儲存的位元資料的數目。
  12. 如申請專利範圍第7項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據該些第一類實體抹除單元的總容量設定該切換比例。
  13. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，包括多個實體抹除單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中，該記憶體控制電路單元用以將該些實體抹除單元劃分為多個第一類實體抹除單元與多個第二類實體抹除單元， 其中，該些第一類實體抹除單元的程式化模式為一第一程式化模式，並且該些第二類實體抹除單元的程式化模式為一第二程式化模式， 其中，該記憶體控制電路單元更用以設定該些第一類實體抹除單元為一目前寫入區域並記錄一目前寫入資料量， 其中，該記憶體控制電路單元更用以根據該些第一類實體抹除單元的一第一可寫入資料量及一切換比例計算一第一資料量門檻值， 其中，該記憶體控制電路單元更用以接收一第一資料， 其中，該記憶體控制電路單元更用以判斷該目前寫入資料量是否小於該第一資料量門檻值， 其中，倘若該目前寫入資料量小於該第一資料量門檻值時，該記憶體控制電路單元更用以下達指令序列將該第一資料使用該第一程式化模式程式化至該些第一類實體抹除單元中的至少一實體抹除單元中並依據該第一資料的資料量更新該目前寫入資料量， 其中，倘若該目前寫入資料量不小於該第一資料量門檻值時，該記憶體控制電路單元更用以設定該些第二類實體抹除單元為該目前寫入區域且重置該目前寫入資料量，下達指令序列將該第一資料使用該第二程式化模式程式化至該些第二類實體抹除單元中的至少一實體抹除單元中，並且依據該第一資料的資料量更新該目前寫入資料量。
  14. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據該些第二類實體抹除單元的一第二可寫入資料量及該切換比例計算一第二資料量門檻值。
  15. 如申請專利範圍第14項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以接收一第二資料， 其中該記憶體控制電路單元更用以判斷該目前寫入資料量是否小於該第二資料量門檻值， 其中倘若該目前寫入資料量小於該第二資料量門檻值時，該記憶體控制電路單元更用以下達指令序列將該第二資料使用該第二程式化模式程式化至該些第二類實體抹除單元的至少一實體抹除單元中並依據該第二資料的資料量更新該目前寫入資料量， 其中倘若該目前寫入資料量不小於該第二資料量門檻值時，該記憶體控制電路單元更用以設定該些第一類實體抹除單元為該目前寫入區域且重置該目前寫入資料量，下達指令序列將該第二資料使用該第一程式化模式程式化至該些第一類實體抹除單元的至少一實體抹除單元中，並且依據該第二資料的資料量更新該目前寫入資料量。
  16. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據使用該第一程式化模式的該些第一類實體抹除單元之中的其中一個第一類實體抹除單元的容量、該些第一類實體抹除單元的數目、與使用該第一程式化模式的該些第一類實體抹除單元之中的其中一個第一類實體抹除單元的最大抹除次數計算該第一可寫入資料量。
  17. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該些實體抹除單元是由多個記憶胞所構成，該些記憶胞之中構成該些第一類實體抹除單元的每一記憶胞在使用該第一程式化模式程式化後所儲存的位元資料的數目小於該些記憶胞之中構成該些第二類實體抹除單元的每一記憶胞在使用該第二程式化模式程式化後所儲存的位元資料的數目。
  18. 如申請專利範圍第13項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據該些第一類實體抹除單元的總容量設定該切換比例。
TW105104885A 2016-02-19 2016-02-19 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置 TWI591641B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105104885A TWI591641B (zh) 2016-02-19 2016-02-19 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置
US15/080,595 US9613707B1 (en) 2016-02-19 2016-03-25 Data programming method for avoiding unavailability of rewritable non-volatile memory module due to higher erase count of part of physical erasing units, and memory control circuit unit and memory storage device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105104885A TWI591641B (zh) 2016-02-19 2016-02-19 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI591641B TWI591641B (zh) 2017-07-11
TW201730889A true TW201730889A (zh) 2017-09-01

Family

ID=58419142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104885A TWI591641B (zh) 2016-02-19 2016-02-19 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9613707B1 (zh)
TW (1) TWI591641B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705331B (zh) * 2019-06-24 2020-09-21 群聯電子股份有限公司 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431760B1 (ko) * 2008-06-25 2014-08-20 삼성전자주식회사 Ｅｃｃ 알고리즘을 이용한 플래시 메모리 장치 및 그구동방법
TWI455132B (zh) * 2010-06-23 2014-10-01 Phison Electronics Corp 資料讀取方法、控制電路與記憶體控制器
TWI454913B (zh) * 2012-06-26 2014-10-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI488568B (zh) * 2012-11-15 2015-06-11 Acer Inc 轉軸組件與應用其之電子裝置
TWI479492B (zh) * 2012-11-20 2015-04-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與資料寫入方法
TWI525415B (zh) * 2013-02-25 2016-03-11 群聯電子股份有限公司 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
TWI516927B (zh) * 2013-06-14 2016-01-11 群聯電子股份有限公司 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI501243B (zh) * 2013-11-12 2015-09-21 Phison Electronics Corp 資料寫入方法、記憶體儲存裝置、記憶體控制電路單元
TWI498732B (zh) * 2014-02-20 2015-09-01 Phison Electronics Corp 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
TWI517165B (zh) * 2014-03-31 2016-01-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI545581B (zh) * 2014-04-15 2016-08-11 群聯電子股份有限公司 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
TWI557743B (zh) * 2014-09-12 2016-11-11 群聯電子股份有限公司 程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI533309B (zh) * 2014-10-06 2016-05-11 群聯電子股份有限公司 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
US9552171B2 (en) * 2014-10-29 2017-01-24 Sandisk Technologies Llc Read scrub with adaptive counter management
TWI545572B (zh) * 2014-12-12 2016-08-11 群聯電子股份有限公司 記憶胞程式化方法、記憶體控制電路單元與記憶體儲存裝置
TWI512462B (zh) * 2015-02-11 2015-12-11 Phison Electronics Corp 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI556248B (zh) * 2015-08-06 2016-11-01 群聯電子股份有限公司 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
US9418731B1 (en) * 2015-11-06 2016-08-16 Phison Electronics Corp. Memory management method, memory storage device and memory control circuit unit

Also Published As

Publication number Publication date
TWI591641B (zh) 2017-07-11
US9613707B1 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI591635B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI582776B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TW201727492A (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
TW201913383A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI591640B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US11281402B2 (en) Memory management method, memory storage device and memory control circuit unit
TW201835753A (zh) 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
US10678477B2 (en) Memory management method, memory control circuit unit and memory storage apparatus
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TW201719413A (zh) 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI635495B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI610171B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN107132989B (zh) 数据程序化方法、存储器控制电路单元及存储器存储装置
TWI597731B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI591641B (zh) 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置
TWI596477B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI615713B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI584292B (zh) 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置
CN112445418B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI831366B (zh) 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元