TW201725953A - 具有介電質層之印刷電路板之製造方法 - Google Patents

具有介電質層之印刷電路板之製造方法 Download PDF

Info

Publication number
TW201725953A
TW201725953A TW105137826A TW105137826A TW201725953A TW 201725953 A TW201725953 A TW 201725953A TW 105137826 A TW105137826 A TW 105137826A TW 105137826 A TW105137826 A TW 105137826A TW 201725953 A TW201725953 A TW 201725953A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
metal
metal foil
layer
carrier
Prior art date
Application number
TW105137826A
Other languages
English (en)
Other versions
TWI731894B (zh
Inventor
清水俊行
Original Assignee
三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金屬鑛業股份有限公司 filed Critical 三井金屬鑛業股份有限公司
Publication of TW201725953A publication Critical patent/TW201725953A/zh
Application granted granted Critical
Publication of TWI731894B publication Critical patent/TWI731894B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • B32B2037/268—Release layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring

Abstract

本發明之具有介電質層之印刷電路板之製造方法係準備覆金屬積層板(10)，其係於厚度為30 μm以下之介電質層(11)之一面積層第1金屬箔(12a)，於另一面積層第2金屬箔(12b)，於各金屬箔(12a、12b)經由剝離層(14)積層第1及第2載體(13a、13b)而成；使用一對覆金屬積層板(10)，於樹脂基材(21)之各面，以覆金屬積層板(10)中之第1載體(13a)與樹脂基材(21)對向之方式，積層覆金屬積層板(10)及樹脂基材(21)；自積層體(20)剝離第2載體(13b)而使第2金屬箔(12b)露出；自第2金屬箔(12b)形成圖案(30)；於圖案(30)上積層絕緣層(35)，於絕緣層(35)上積層金屬層(37)；於第1載體(13a)與第1金屬箔(12a)之間進行剝離。介電質層(11)之斷裂應變能量為1.8 MJ以下。

Description

具有介電質層之印刷電路板之製造方法
本發明係關於一種具有介電質層之印刷電路板之製造方法。
已知有一種於印刷電路板、尤其是多層印刷電路板之內層部分，藉由與使用覆銅積層板而形成電路形狀相同之方法形成電容器構造，使用其作為內置電容器之技術。藉由於多層印刷電路板之內層部分形成電容器構造，可省略配置於外層面之電容器，從而可實現外層電路之微細化及高密度化。其結果為，表面安裝零件數減少，容易製造具備微間距電路之印刷電路板。 關於此種具有內置電容器之多層印刷電路板，例如如專利文獻1記載般，藉由使用包含一對銅箔層、及位於兩層銅箔層之間之介電質層的雙面覆銅積層板，將雙面之銅箔層蝕刻加工為所需之形狀之電容器電極而製造。但是，同文獻中記載之雙面覆銅積層板係介電質層較脆之材料物性，於製造過程中產生之外力過高之情形時，有介電質層受到損傷之虞。 作為鑒於上述問題之多層印刷電路板之製造方法，例如可列舉圖8(a)至(f)所示之方法作為一例。於同圖所示之方法中，首先，如圖8(a)所示，於樹脂基材121之各面積層附載體之銅箔115s而製造支持體100。附載體之銅箔115s與樹脂基材121係以附載體之銅箔115s之載體113s與樹脂基材121對向的方式進行積層。 其次，如圖8(b)所示，於該狀態之支持體100之各面，積層作為附載體之銅箔115c上與介電質層111之積層物的介電質-附載體之銅箔。該附載體之銅箔115c係以該介電質層111與支持體100中之銅箔112c對向之方式，與該支持體100進行積層。藉此，獲得積層體120。積層前之介電質層111包含B階段狀態之熱硬化性樹脂。 於所獲得之積層體120中，如圖8(c)所示，剝離附載體之銅箔115之載體113而使銅箔112露出於表面，對露出之銅箔112進行蝕刻，藉此，如同圖所示，形成導體圖案130。其次，如圖8(d)所示，於所形成之導體圖案130上積層絕緣層135，進而於其上積層銅層137。然後，如圖8(e)所示，於支持體100中之銅箔112與載體113之間進行剝離。 [先前技術文獻] [專利文獻] 專利文獻1：日本專利特開2003-292733號公報
根據圖8(a)至(e)所示之方法，可於對介電質層111之損傷於固定之範圍內得到抑制之狀態下製造具有介電質層的印刷電路板。但是，於該方法中，於將介電質層111積層於支持體100之時間點，該介電質層111中所包含之熱硬化性樹脂為B階段之狀態，故而該介電質層111容易因支持體100之厚度之偏差(包含表面之起伏形狀)而產生厚度之偏差。由於電容器之靜電電容依賴於介電質層之厚度，故而若介電質層111之厚度產生偏差，則所獲得之電容器之靜電電容亦產生偏差，靜電電容之設計值與實際之靜電電容值之差距變大。又，若介電質層111為較薄，進而斷裂應變能量較低且較脆之層，則有因支持體100之起伏之大小，而於積層介電質時產生彎曲，故而無法避免其損傷之情形。 因此，本發明之課題在於具有介電質層之印刷電路板之製造方法之改良，更詳細而言，本發明之課題在於提供一種即便於介電質層111本身之脆性較高之情形時，亦將介電質層之損傷抑制至極限，並且厚度不易產生偏差之印刷電路板之製造方法。 本發明提供一種印刷電路板之製造方法，其係具有厚度為30 μm以下之介電質層之印刷電路板的製造方法，且具有如下步驟： 準備覆金屬積層板，其係於介電質層之一面積層第1金屬箔，並且於另一面積層第2金屬箔，且於第1金屬箔及第2金屬箔經由剝離層積層第1載體及第2載體而成， 使用一對上述覆金屬積層板，於樹脂基材之各面，以各覆金屬積層板中之第1載體與該樹脂基材對向之方式，積層各覆金屬積層板及該樹脂基材而形成積層體， 自上述積層體剝離第2載體而使第2金屬箔露出， 對露出之第2金屬箔進行蝕刻而形成導體圖案， 於所形成之上述導體圖案上積層絕緣層，並且於該絕緣層上積層金屬層， 然後，使上述積層體之第1載體與第1金屬箔之間剝離； 上述介電質層之斷裂應變能量為1.8 MJ以下。 又，本發明提供一種積層體，其具備： 樹脂基材；及 一對覆金屬積層板，其係於厚度為30 μm以下，斷裂應變能量為1.8 MJ以下之介電質層之一面積層第1金屬箔，並且於另一面積層第2金屬箔，且於第1金屬箔及第2金屬箔經由剝離層積層第1載體及第2載體而成， 該積層體係於上述樹脂基材之各面，以各覆金屬積層板中之第1載體與該樹脂基材對向之方式，積層各覆金屬積層板及該樹脂基材而成。
以下，基於其較佳之實施形態，一面參照圖式一面說明本發明。本發明之製造方法大致分為以下之第1步驟-第6步驟。以下，對各步驟進行詳細說明。 ＜第1步驟＞ 準備覆金屬積層板，其係於介電質層之一面積層第1金屬箔，並且於另一面積層第2金屬箔，且於第1金屬箔及第2金屬箔經由剝離層積層第1載體及第2載體而成。 ＜第2步驟＞ 使用一對覆金屬積層板，於樹脂基材之各面，以該各覆金屬積層板中之第1載體與該樹脂基材對向之方式進行積層而形成積層體。 ＜第3步驟＞ 自積層體剝離第2載體而使第2金屬箔露出。 ＜第4步驟＞ 對露出之第2金屬箔進行蝕刻而形成導體圖案。 ＜第5步驟＞ 於所形成之導體圖案上積層絕緣層，並且於該絕緣層上積層金屬層。 ＜第6步驟＞ 使積層體之第1載體與第1金屬箔之間剝離。 ＜第1步驟＞ 於第1步驟中，準備圖1所示之覆金屬積層板10。覆金屬積層板10具有介電質層11。於介電質層11之2個面中之一面積層有第1金屬箔12a。於另一面積層有第2金屬箔12b。於第1金屬箔12a之面中未與介電質層11對向之面積層有第1載體13a。另一方面，於第2金屬箔12b之面中未與介電質層11對向之面積層有第2載體13b。於第1金屬箔12a與第1載體13a之間設置有剝離層14。同樣地，於第2金屬箔12b與第2載體13b之間亦設置有剝離層14。 介電質層11之厚度越薄，則電容越大，蓄電量亦越大。儲存之電氣被用作電源用電力之一部分，有助於省電力化。介電質層11之厚度係於製品設計、電路設計之階段確定，考慮到市場之要求水準，於本發明中，設為30 μm以下，較佳為設為16 μm以下，更佳為設為12 μm以下，進而較佳為設為10 μm以下，尤佳為設為5 μm以下。介電質層11之厚度之下限並無限定，只要為第1金屬箔12a與第2金屬箔12b不會發生短路之厚度即可。例如較佳為0.1 μm以上，為了更確實地防止上述短路，更佳為0.5 μm以上。 介電質層11較佳為以具有上述範圍之厚度為條件，於任意之複數個位置處測得之厚度之偏差較小。其原因在於，因厚度之偏差較小，自該介電質層11形成之電容器之靜電電容不易產生偏差。自該觀點而言，介電質層11較佳為其厚度之偏差為±15%以下，進而較佳為±10%以下，進一步較佳為±8%以下。關於介電質層11之厚度之偏差，係藉由放大觀察(例如放大500倍以上)介電質層11之中心及其端部(例如，若介電質層11為矩形則為四角)之厚度方向的剖面，而合計測定最低10點，求出其最大值、最小值及平均值，藉由下述(1)及(2)所表示之數值(單位：%)中值較大之數值而定義之值。 [100×(最大值－平均值)/平均值] (1) [100×(平均值－最小值)/平均值] (2) 為了使介電質層11之厚度之偏差較小，例如藉由下述方法而形成介電質層11即可。 介電質層11包含以熱硬化性樹脂為代表之各種絕緣樹脂。此處所謂之熱硬化性樹脂係硬化(交聯)後之樹脂，並非為處於A階段或B階段之狀態之熱硬化性樹脂。於絕緣樹脂為熱硬化性樹脂之情形時，作為熱硬化性樹脂，可使用與印刷電路板之技術領域中迄今為止所使用者相同者。作為熱硬化性樹脂，可列舉：環氧樹脂、聚醯亞胺樹脂、聚醯胺樹脂、聚苯醚樹脂、氰酸酯樹脂、雙順丁烯二醯亞胺樹脂、苯酚樹脂、苯氧基樹脂、苯乙烯-丁二烯樹脂等。 介電質層11必須確保作為絕緣層之耐熱性及絕緣性，並且使電容器之靜電電容較高，為了該目的，較佳為含有使相對介電常數較高之材料(尤其是介電質粒子)，或者為較薄之厚度。其結果為，介電質層11之斷裂應變能量之值相對低於上述熱硬化性樹脂原本之斷裂應變能量之值。 作為介電質層11之較佳之態樣，可列舉不包含用以補強該介電質層11之玻璃織布、玻璃不織布及紙等纖維狀材料、或例如由聚醯亞胺樹脂等構成之膜狀材料、即不包含補強材料之態樣。自對介電質層11賦予強度之觀點而言，補強材料為有用之材料。但是相反地，有因使用補強材料而令介電質層11之厚度增加之缺點。 於本發明中，使印刷電路板之薄型化及內置電容器之高電容化優先於介電質層11之強度提昇，使介電質層11中不含有補強材料。伴隨介電質層11之脆性增加及強度降低之不良情況可藉由採用本製造方法而克服。 介電質層11較佳為其相對介電常數為10以上，進而較佳為20以上，進一步較佳為40以上。藉由將相對介電常數設為該等值以上，可使介電質層11較薄，並且容易地提高靜電電容。介電質層11之相對介電常數越高越佳，但若考慮與金屬箔之密接性或介電質層之強度，則較佳為300以下，進而較佳為200以下，進一步較佳為100以下。此處所謂之相對介電常數係藉由分離柱介電質共振法(使用頻率：1 GHz)測得之值。 作為用以使介電質層11滿足上述相對介電常數之一方法，該介電質層11較佳為包含介電質粒子。作為介電質粒子，較佳為使用相對介電常數為50以上且20000以下者，例如可使用鈦酸鋇系陶瓷、鈦酸鈣系陶瓷、鈦酸鎂系陶瓷、鈦酸鉍系陶瓷、鈦酸鍶系陶瓷、鋯酸鉛系陶瓷、鋯酸鋇系陶瓷、鋯酸鈣系陶瓷等具有鈣鈦礦結構之複合氧化物。該等具有鈣鈦礦結構之複合氧化物中，於欲獲得較高之介電常數之情形時，較佳為使用鈦酸鋇系陶瓷、鈦酸鍶系陶瓷中之任一至少一者。 就不論場所均可將介電質層11之介電常數保持為固定之方面而言，較佳為介電質粒子之粒徑為0.01 μm以上且1.0 μm以下。此處所謂之粒徑係藉由雷射繞射散射式粒度分佈測定法獲得之累積體積50體積%下之體積累積粒徑D50 。 就謀求靜電電容之提昇與介電質層11之強度之平衡的觀點而言，介電質層11中所包含之介電質粒子之比率較佳為60質量%以上且95質量%以下，進而較佳為70質量%以上且90質量%以下。介電質層11中所包含之介電質之粒子之比率可使介電質層中之樹脂成分昇華，根據殘存之粒子之質量進行測定。 如此般不包含補強材料且高濃度地填充有介電質粒子而成之介電質層11由於為非常脆之性質，故而於積層時之應力較高之情形時，亦考慮有無法完全耐受該應力而產生破裂之情形。相對於此，於本發明中之製造方法中，介電質層11可無損傷地進行積層。 表現上述脆性之物性值可藉由斷裂應變能量而較佳地表示。於形成介電質層11之樹脂膜之拉伸試驗中之應力σ-應變ε曲線中，斷裂應變能量U(單位：MJ(兆焦耳))係藉由下述積分式算出。再者，εb 表示斷裂時之應變。 [數1]於高濃度地填充有介電質粒子而成之介電質層11之斷裂應變能量為1.8 MJ以下之情形時，顯著發揮作為本製造方法之效果之介電質層11之損傷抑制效果及厚度偏差抑制效果，更典型的為1.2 MJ以下，進而典型的為0.8 MJ以下，進而為0.5 MJ以下。斷裂應變能量U之下限值並無特別限制，只要為0.01 MJ以上、更佳為0.02 MJ以上，則可充分地發揮本發明之效果。 有上述斷裂應變能量較低之介電質層11之拉伸強度變低之性質。作為表現較高之相對介電常數之介電質層11之拉伸強度，典型的為成為60.0 MPa以下，進而成為55.0 MPa以下，尤其成為50.0 MPa以下，於此種情形時，本發明之效果更有利地發揮作用。 另一方面，就充分地確保介電質層11與金屬箔12a、金屬箔12b之密接性之方面而言，介電質層11之拉伸強度較佳為5.0 MPa以上，更佳為8.0 MPa以上。 又，於介電質層11之拉伸斷裂伸長率(斷裂應變)較低為5.0%以下，進而較低為4.0%以下，尤其較低為1.0%以下之情形時，本發明之效果更有利地發揮作用。 另一方面，就保持可最低限度地耐受印刷電路板製造時之處理之可撓性之方面而言，介電質層11之拉伸斷裂伸長率(斷裂應變)較佳為0.05%以上，更佳為0.2%以上。 再者，上述斷裂應變能量、拉伸強度及拉伸斷裂伸長率係採用根據依據JISK7161(1994)「塑膠-拉伸特性之試驗方法」，於測定溫度25℃、標點間之距離50 mm、拉伸速度1.0 mm/min(以應變速度計為2%/min)之條件下進行測定時的應力應變曲線求出之值作為標準條件。再者，於介電質層11之試樣長度明顯較短，無法取得上述標點間之距離之情形時，亦可藉由設為應變速度2%/min之方法進行測定。 又，作為表現該等介電質層11之脆性之另一物性值，有壓入彈性模數Eit。介電質層11之壓入彈性模數Eit典型的為變高為4800 N/mm2 以上，進而變高為6000 N/mm2 以上，尤其變高為8000 N/mm2 以上。該壓入彈性模數Eit係採用依據ISO14577(2015)，藉由奈米壓痕法測得之值。 與介電質層11鄰接而配置之第1金屬箔12a及第2金屬箔12b之厚度並無特別限制，可較薄，或者亦可較厚。該等金屬箔12a、12b之厚度較佳為例如設定為0.1 μm以上且70 μm以下。金屬箔12a、12b可為壓延箔、電解箔、氣相箔中之任一者。金屬箔12a、12b之厚度及/或種類可相同，或者亦可不同。作為金屬箔12a、12b，例如可列舉銅箔作為代表性者，但亦可使用除此以外之金屬之箔。 就充分地確保介電質層11之厚度，使靜電電容足夠高之觀點而言，較佳為第1金屬箔12a及第2金屬箔12b之面中與介電質層11對向之面之粗糙度較低。自該觀點而言，於藉由十點平均粗糙度Rz(JIS B0601-1994)表示第1金屬箔12a及第2金屬箔12b中之介電質層11之對向面之表面粗糙度時，Rz較佳為1.5 μm以下，進而較佳為1.0 μm以下，進一步較佳為不進行粗化處理。藉此，容易使介電質層11之厚度均一。 為了提昇第1金屬箔12a及第2金屬箔12b之操作性，第1載體13a及第2載體13b主要用作支持金屬箔12a、12b之支持體。構成載體13a、13b之材料並無特別限定，例如可使用聚對苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、芳族聚醯胺膜、聚醯亞胺膜、聚醯胺膜、液晶聚合物膜等樹脂膜；或銅箔、銅合金箔、鋁箔、於鋁箔之表面設置有銅或鋅等金屬鍍覆層之複合金屬箔、不鏽鋼箔等。載體13a、13b之厚度及/或材質可相同，或者亦可不同。於該等中，就載體13a、13b與金屬箔12a、12b之剝離強度穩定性、及載體13a、13b之剛性保持之方面而言，構成載體13a、13b之材料較佳為銅箔及銅合金箔，更佳為銅箔。又，載體13a、13b之厚度可與金屬箔12a、12b之厚度獨立地設定。一般，載體13a、13b厚於金屬箔12a、12b，但於載體13a、13b包含金屬之情形時，亦可視需要使載體13a、13b薄於金屬箔12a、12b。 位於第1金屬箔12a與第1載體13a之間之剝離層14、及位於第2金屬箔12b與第2載體13b之間之剝離層14係用於使金屬箔12a、12b與載體13a、13b之間之剝離性良好。作為剝離層14，可無特別限制地使用與附載體之金屬箔之技術領域中迄今為止所使用者相同者。剝離層14可為有機剝離層及無機剝離層中之任一者。作為有機剝離層中所使用之有機成分之例，可列舉：含氮有機化合物、含硫有機化合物及羧酸等。另一方面，作為無機剝離層中所使用之無機成分之例，可列舉：Ni、Mo、Co、Cr、C、Al、Fe、Ti、W、P、Zn、鉻酸鹽處理膜等。 圖1所示之覆金屬積層板10例如可藉由以下所述之方法而製造。即，如圖2(a)所示，於預先製造之附載體之金屬箔15a中之第1金屬箔12a之表面，塗佈包含介電質之粒子之樹脂溶液。樹脂溶液例如包含介電質之粒子、硬化前之熱硬化性樹脂、硬化劑及有機溶劑等。使藉由樹脂溶液之塗佈而形成之塗膜乾燥，藉此形成半硬化狀態、即B階段之狀態之介電質層11'。乾燥可僅採用風乾、加熱乾燥，或者組合該等而使用等方法，乾燥環境亦可根據步驟而任意地採用大氣乾燥、減壓乾燥等。 繼而，如圖2(b)所示，將形成有B階段之狀態之介電質層11'之附載體之金屬箔15a與形成有該介電質層11'之另一附載體之金屬箔15b進行積層。附載體之金屬箔15b具有與附載體之金屬箔15a相同之層構成。附載體之金屬箔15b可為與附載體之金屬箔15a完全相同者，或者亦可於層構成相同之範圍內，各層之厚度等不同。附載體之金屬箔15a與附載體之金屬箔15b之積層係如同圖所示，以附載體之金屬箔15a中之介電質層11'與附載體之金屬箔15b中之介電質層11'對向的方式進行。於此情形時，較佳為附載體之金屬箔15b中之第2金屬箔12b之粗糙度較低。其原因與使第1金屬箔12a之粗糙度較低相同。積層兩個附載體之金屬箔15a、15b後，於加熱下進行加壓，藉此，介電質層11'硬化，從而將兩個附載體之金屬箔15a、15b接合。藉此，獲得圖1所示之覆金屬積層板10。 再者，於覆金屬積層板10之製造中，代替上述積層方法，亦可將形成有B階段之狀態之介電質層11'之附載體之金屬箔15a與另外準備之另一附載體之金屬箔15b(即金屬箔12b與載體13b經由剝離層14進行積層而成者)進行積層。於此情形時，兩者之積層係以附載體之金屬箔15a中之介電質層11'與附載體之金屬箔15b中之金屬箔12b對向的方式進行。 ＜第2步驟＞ 於本步驟中，如圖3所示，積層第1步驟中所準備之覆金屬積層板10及樹脂基材21而形成積層體20。樹脂基材21例如可為將使玻璃織布、玻璃不織布及紙等纖維狀材料中含浸有絕緣性樹脂(環氧樹脂、氰酸酯樹脂、雙順丁烯二醯亞胺三□樹脂、聚苯醚樹脂、苯酚樹脂、聚醯亞胺樹脂等)之預浸體等重疊必需片數而成之絕緣樹脂基材。或者，亦可使用包含環氧樹脂、聚醯亞胺樹脂或聚酯樹脂等絕緣樹脂之絕緣樹脂層作為樹脂基材。於使用任一樹脂基材21之情形時，均較佳為該樹脂基材21為B階段之狀態者。樹脂基材之厚度並無特別限制，一般而言，較佳為10 μm以上且1000 μm以下，進而較佳為20 μm以上且400 μm以下。 如圖3所示，第1步驟中所準備之覆金屬積層板10係配置於樹脂基材21之各面。即，使用一對覆金屬積層板10。然後，使各覆金屬積層板10中之一載體與樹脂基材21之各面對向而積層。繼而，於加熱下進行加壓，藉此，使處於B階段之狀態之樹脂基材21硬化，將樹脂基材21與一對覆金屬積層板10接合。藉由該接合而獲得積層體20。因此，該積層體20具備：樹脂基材21；及覆金屬積層板10，其係於介電質層11之一面積層第1金屬箔12a，並且於另一面積層第2金屬箔12b，且於第1金屬箔12a及第2金屬箔12b經由剝離層14積層第1載體13a及第2載體13b而成；且該積層體20係以覆金屬積層板10中之第1載體13a與樹脂基材21對向之方式，積層覆金屬積層板10及樹脂基材21而成者。更詳細而言，係於樹脂基材21之各面，以各覆金屬積層板10、10中之第1載體13a、13a與樹脂基材21對向之方式，積層各覆金屬積層板10、10及樹脂基材21而成者。 覆金屬積層板10由於為直接將金屬箔貼合於所塗敷之樹脂溶液所製作者，故而介電質層11之厚度之偏差較小。而且，由於覆金屬積層板10中之介電質層11成為已硬化之狀態，故而該介電質層11之厚度發生變化之虞非常低。因此，藉由使用具有該介電質層11之覆金屬積層板10而製造印刷電路板，內置於印刷電路板之電容器之靜電電容不易產生偏差。而且，由於介電質層11不含有作為可能會增加該介電質層11之厚度之材料之補強材料、例如纖維狀材料或膜狀材料，故而該介電質層11不會受到因該補強材料之存在所引起之厚度之限制。其結果為，可容易地提高電容器之靜電電容。相對於此，於先前技術之項中所述之圖8所示之技術中，介電質層111受到樹脂基材121之厚度之偏差之影響。 ＜第3步驟及第4步驟＞ 於本步驟中，如圖4所示，自積層體20剝離各第2載體13b、13b，使各第2金屬箔12b、12b露出(第3步驟)。繼而，如圖5所示，對露出之各第2金屬箔12b、12b進行蝕刻而形成導體圖案30(第4步驟)。該導體圖案30可為電容器之對向電極。又，可為與該對向電極連接之信號線、電源線或接地線。導體圖案30之形成方法並無特別限制，例如可使用印刷電路板之技術領域中迄今為止所使用之減成法。作為一例，對露出之各第2金屬箔12b、12b進行表面處理，於其上貼合乾膜而形成蝕刻抗蝕劑層。於該蝕刻抗蝕劑層，對包含電容器電路之電氣電路進行曝光顯影，形成蝕刻圖案。其後，例如藉由蝕刻液進行電路蝕刻，形成導體圖案。介電質層11由於被樹脂基材21及第1載體13a、13a支持，故而於直至電路形成為止所進行之各種步驟中之處理性較為良好。又，於蝕刻時即便施加浴壓，介電質層11之破壞亦得到抑制。 ＜第5步驟＞ 本步驟中，於包含第4步驟中所形成之導體圖案30之積層體20之露出面上，如圖6所示，積層絕緣層35、35及金屬層37、37。絕緣層35及金屬層37之積層方法並無特別限制。例如亦可另外準備絕緣層35及銅層等金屬層37，將該等積層於積層體20中之導體圖案30之露出面。例如，作為絕緣層35，使用與之前對第2步驟所說明之樹脂基材21相同種類者，將其積層於導體圖案30上，並且於其上積層金屬層37。絕緣層35較佳為於與積層體20之積層前之狀態下，為半硬化之B階段狀態者，將該狀態之絕緣層35和金屬層37一起與積層體20進行積層，於加熱下進行加壓，藉此，使絕緣層35硬化，從而將該等三者接合從而一體化。又，亦可藉由附樹脂之金屬箔進行該等之積層，以代替另外準備絕緣層35及金屬層37。金屬箔之厚度可根據作為目標之印刷電路板之具體之用途而選擇適當之值。 作為上述金屬層37，可使用以銅箔為代表之各種金屬箔。例如可使用壓延箔、電解箔及氣相箔等。於金屬層37較薄之情形時，可使用附載體之金屬箔而形成該金屬層37，而並非單獨使用金屬箔。 ＜第6步驟＞ 於本步驟中，如圖7所示，使第5步驟中絕緣層35及金屬層37積層而成之積層體20的第1金屬箔12a與第1載體13a之間剝離。其後，藉由公知之方法而進行電路形成，藉此獲得具有介電質層11之多層印刷電路板。如此獲得之印刷電路板可根據其具體之用途直接使用，或者亦可進而實施積層等加工。 如上所述，本製造方法中，即便於介電質層11中不包含補強材料，於印刷電路板之製造過程中，介電質層亦不易產生破裂等缺陷，於方面而言，與例如專利文獻1中記載之技術相比，本製造方法非常有利。又，由於使用已硬化之狀態之介電質層11製造印刷電路板，故而於印刷電路板之製造過程中介電質層11之厚度不易發生變化，因此，內置於印刷電路板之電容器之靜電電容不易因該情況而產生偏差。而且，根據本製造方法，可藉由與先前方法同等或較其更少之步驟數而製造內置有電容器之印刷電路板。 以上，已基於其較佳之實施形態對本發明進行了說明，但本發明並不限制於上述實施形態。 [產業上之可利用性] 如以上詳細說明般，根據本發明之製造方法，內置於印刷電路板之電容器之靜電電容不易產生偏差。又，即便於介電質層11本身之脆性較高之情形時，亦可更有效地抑制介電質層產生破裂等缺陷。進而，可藉由與先前方法同等或較其更少之步驟數而製造內置有電容器之印刷電路板。
10‧‧‧覆金屬積層板 11‧‧‧介電質層 11'‧‧‧介電質層 12a‧‧‧第1金屬箔 12b‧‧‧第2金屬箔 13a‧‧‧第1載體 13b‧‧‧第2載體 14‧‧‧剝離層 15a‧‧‧附載體之金屬箔 15b‧‧‧附載體之金屬箔 20‧‧‧積層體 21‧‧‧樹脂基材 30‧‧‧導體圖案 35‧‧‧絕緣層 37‧‧‧金屬層 100‧‧‧支持體 111‧‧‧介電質層 112c‧‧‧銅箔 113s‧‧‧載體 115c‧‧‧附載體之銅箔 115s‧‧‧附載體之銅箔 120‧‧‧積層體 121‧‧‧樹脂基材 130‧‧‧導體圖案 135‧‧‧絕緣層 137‧‧‧銅層
圖1係模式性地表示本發明之製造方法中所使用之覆金屬積層板之剖面構造的圖。 圖2(a)及圖2(b)係依序表示圖1所示之覆金屬積層板之製造步驟之模式圖。 圖3係模式性地表示使用圖1所示之覆金屬積層板所形成之積層體之剖面構造的圖。 圖4係模式性地表示自圖3所示之積層體剝離第2載體後之狀態下之剖面構造的圖。 圖5係模式性地表示於圖4所示之構造之積層體形成導體圖案後之狀態下之剖面構造的圖。 圖6係模式性地表示於圖5所示之積層體積層絕緣層及金屬層後之狀態下之剖面構造的圖。 圖7係模式性地表示使圖6所示之積層體之第1金屬箔與第1載體之間剝離後之狀態的圖。 圖8(a)至圖8(e)係依序表示基於先前技術之內置有電容器之印刷電路板之製造步驟的模式圖。
11'‧‧‧介電質層
12a‧‧‧第1金屬箔
12b‧‧‧第2金屬箔
13a‧‧‧第1載體
13b‧‧‧第2載體
14‧‧‧剝離層
15a‧‧‧附載體之金屬箔
15b‧‧‧附載體之金屬箔

Claims (12)

  1. 一種印刷電路板之製造方法，其係具有厚度為30 μm以下之介電質層之印刷電路板的製造方法，且具有如下步驟： 準備於介電質層之一面積層第1金屬箔，並且於另一面積層第2金屬箔，且於第1金屬箔及第2金屬箔經由剝離層積層第1載體及第2載體而成之覆金屬積層板， 使用一對上述覆金屬積層板，於樹脂基材之各面，以各覆金屬積層板中之第1載體與該樹脂基材對向之方式，積層各覆金屬積層板及該樹脂基材而形成積層體， 自上述積層體剝離第2載體而使第2金屬箔露出， 對露出之第2金屬箔進行蝕刻而形成導體圖案， 於所形成之上述導體圖案上積層絕緣層，並且於該絕緣層上積層金屬層， 然後，使上述積層體之第1載體與第1金屬箔之間剝離； 上述介電質層之斷裂應變能量為1.8 MJ以下。
  2. 如請求項1之印刷電路板之製造方法，其中上述介電質層之拉伸強度為60.0 MPa以下，拉伸斷裂伸長率為5.0%以下。
  3. 如請求項1之製造方法，其中作為上述介電質層，使用厚度之偏差為±15%以下者。
  4. 如請求項1之製造方法，其中作為上述介電質層，使用其相對介電常數為10以上者。
  5. 如請求項1之製造方法，其中作為上述介電質層，使用於介電質層中包含介電質粒子者。
  6. 如請求項1之製造方法，其中作為上述介電質層，使用於介電質層中包含60質量%以上且95%以下之介電質粒子者。
  7. 一種積層體，其具備： 樹脂基材；及 一對覆金屬積層板，其係於厚度為30 μm以下、斷裂應變能量為1.8 MJ以下之介電質層之一面積層第1金屬箔，並且於另一面積層第2金屬箔，且於第1金屬箔及第2金屬箔經由剝離層積層第1載體及第2載體而成；且 該積層體係於上述樹脂基材之各面，以各覆金屬積層板中之第1載體與該樹脂基材對向之方式，積層各覆金屬積層板及該樹脂基材而成。
  8. 如請求項7之積層體，其中上述介電質層之拉伸強度為60.0 MPa以下，拉伸斷裂伸長率為5.0%以下。
  9. 如請求項7之積層體，其中上述介電質層之厚度之偏差為±15%以下。
  10. 如請求項7之積層體，其中上述介電質層之相對介電常數為10以上。
  11. 如請求項7之積層體，其中上述介電質層係於該介電質層中包含介電質粒子。
  12. 如請求項7之積層體，其中上述介電質層係於該介電質層中包含60質量%以上且95%以下之介電質粒子。
TW105137826A 2015-11-19 2016-11-18 具有介電質層之印刷電路板之製造方法 TWI731894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2015/082627 2015-11-19
PCT/JP2015/082627 WO2017085849A1 (ja) 2015-11-19 2015-11-19 誘電体層を有するプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
TW201725953A true TW201725953A (zh) 2017-07-16
TWI731894B TWI731894B (zh) 2021-07-01

Family

ID=58718994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137826A TWI731894B (zh) 2015-11-19 2016-11-18 具有介電質層之印刷電路板之製造方法

Country Status (7)

Country Link
US (1) US10342143B2 (zh)
JP (1) JP6907123B2 (zh)
KR (1) KR102547533B1 (zh)
CN (1) CN108353509B (zh)
MY (1) MY193835A (zh)
TW (1) TWI731894B (zh)
WO (2) WO2017085849A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
KR20190116139A (ko) * 2019-07-22 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
CN114698223A (zh) * 2020-12-29 2022-07-01 广东生益科技股份有限公司 一种覆不对称金属箔的层压板和包含其的印刷线路板
WO2022153275A1 (en) * 2021-01-18 2022-07-21 Vayyar Imaging Ltd. Systems and methods for improving high frequency transmission in printed circuit boards
WO2023189300A1 (ja) * 2022-03-29 2023-10-05 三井金属鉱業株式会社 キャパシタ内蔵型プリント配線板及び多層プリント配線板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP4148501B2 (ja) * 2002-04-02 2008-09-10 三井金属鉱業株式会社 プリント配線板の内蔵キャパシタ層形成用の誘電体フィラー含有樹脂及びその誘電体フィラー含有樹脂を用いて誘電体層を形成した両面銅張積層板並びにその両面銅張積層板の製造方法
JP4029732B2 (ja) * 2003-01-17 2008-01-09 宇部興産株式会社 低誘電率ポリイミド基板の製造法
JP2007123940A (ja) * 2003-06-27 2007-05-17 Tdk Corp コンデンサを内蔵した基板およびその製造方法
US8062539B2 (en) * 2004-08-10 2011-11-22 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing multilayer printed wiring board and multilayer printed wiring board obtained by the same
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
JP2007214427A (ja) 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
EP2064710A4 (en) * 2006-09-06 2011-05-04 Univ Illinois DEFORMATION-CONTROLLED STRUCTURES IN SEMICONDUCTOR INTERCONNECTS AND NANOMEMBRANES FOR STABLE ELECTRONIC DEVICES
JP4533449B2 (ja) * 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
JP4859262B2 (ja) * 2009-07-07 2012-01-25 Ｊｘ日鉱日石金属株式会社 銅箔複合体
JP4546581B2 (ja) * 2010-05-12 2010-09-15 新光電気工業株式会社 配線基板の製造方法
WO2012132814A1 (ja) * 2011-03-31 2012-10-04 Jx日鉱日石金属株式会社 金属箔複合体及びそれを用いたフレキシブルプリント基板、並びに成形体及びその製造方法
WO2012161660A1 (en) * 2011-05-23 2012-11-29 National University Of Singapore Method of transferring thin films
JP5316615B2 (ja) * 2011-09-07 2013-10-16 株式会社村田製作所 積層セラミック電子部品
JP6147559B2 (ja) * 2013-05-07 2017-06-14 Ｊｘ金属株式会社 積層体、銅張積層体、フレキシブル配線板及び立体成型体
JP5826322B2 (ja) * 2014-03-25 2015-12-02 Jx日鉱日石金属株式会社 表面処理銅箔、銅張積層板、プリント配線板、電子機器、半導体パッケージ用回路形成基板、半導体パッケージ及びプリント配線板の製造方法

Also Published As

Publication number Publication date
US10342143B2 (en) 2019-07-02
CN108353509B (zh) 2020-08-07
US20180332721A1 (en) 2018-11-15
WO2017086418A1 (ja) 2017-05-26
KR102547533B1 (ko) 2023-06-26
WO2017085849A1 (ja) 2017-05-26
MY193835A (en) 2022-10-27
TWI731894B (zh) 2021-07-01
JP6907123B2 (ja) 2021-07-21
JPWO2017086418A1 (ja) 2018-09-06
CN108353509A (zh) 2018-07-31
KR20180083317A (ko) 2018-07-20

Similar Documents

Publication Publication Date Title
TW201725953A (zh) 具有介電質層之印刷電路板之製造方法
TWI423740B (zh) Adhesive sheet
JP6499584B2 (ja) 熱可塑性液晶ポリマーフィルム、回路基板、およびそれらの製造方法
KR101494936B1 (ko) 금속박 적층 폴리이미드 수지 기판
WO2007013330A1 (ja) 熱可塑性液晶ポリマーフィルムで被覆した配線板の製造方法
US20080311358A1 (en) Fluorine Resin Laminated Substrate
JP5615253B2 (ja) 厚膜ポリイミドフレキシブル金属積層板の製造方法
JP2010238990A (ja) 複合接着フィルムおよびそれを用いた多層回路基板並びにその製造方法
JP5095142B2 (ja) フレキシブルプリント配線板用基板及びその製造方法
KR100620474B1 (ko) 내열성 플랙서블 적층판의 제조 방법 및 그에 따라제조되는 내열성 플랙서블 적층판
KR20110002527A (ko) 다층 연성회로기판 및 그 제조방법
JP2007055165A (ja) フレキシブル銅張積層板及びその製造方法
JP2008251941A (ja) キャリア銅箔付極薄銅箔を用いたフレキシブル銅張積層板の製造方法
JP2007266615A (ja) 半導体パッケ−ジ内部絶縁用ポリイミドフィルムおよび積層基板
TWI702621B (zh) 多層積層板及使用其之多層印刷電路板之製造方法
JP2004006735A (ja) 半導体パッケ−ジ内部絶縁用ポリイミドフィルムおよび積層基板
KR101437612B1 (ko) 후막 폴리이미드 연성금속적층판의 제조방법
JP2008265182A (ja) 金属箔付き樹脂フィルムおよびその製造方法