TW201724117A - 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 - Google Patents
記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 Download PDFInfo
- Publication number
- TW201724117A TW201724117A TW104144221A TW104144221A TW201724117A TW 201724117 A TW201724117 A TW 201724117A TW 104144221 A TW104144221 A TW 104144221A TW 104144221 A TW104144221 A TW 104144221A TW 201724117 A TW201724117 A TW 201724117A
- Authority
- TW
- Taiwan
- Prior art keywords
- memory cell
- cell array
- voltage
- memory
- bit
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
一種記憶體單元陣列中篩除離群位元的方法。提供一記憶體單元陣列。記憶體單元陣列包括多個記憶體單元、多條字元線、多條位元線以及多條源極線,且各記憶體單元連接至一條位元線、一條字元線以及一條源極線。輸入一第一電壓給由這些位元線選擇出來的一條選擇位元線,輸入一第二電壓給未選擇位元線,並且量測記憶體單元的臨界電壓。篩除臨界電壓離群的記憶體單元的位元。另提出一種使用上述篩除離群位元的方法的記憶體單元陣列的檢測方法。
Description
本發明是有關於一種半導體裝置的檢測方法,且特別是有關於一種記憶體單元陣列的位元線短路的檢測方法及篩除離群位元的方法。
記憶體是一種用來儲存資訊或資料的半導體元件。隨著電腦微處理器的功能越來越強大,藉由軟體執行的程式與操作也隨之增加。因此,對於具有高儲存容量記憶體的需求也逐漸增加。 在各種記憶體產品中,非揮發性記憶體(non-volatile 記憶體)允許多次的資料程式化(programming)、讀取(reading)以及抹除(erasing)操作,且甚至在記憶體的電源中斷之後還能夠保存儲存於其中的資料。由於這些優點,非揮發性記憶體已成為個人電腦與電子設備中廣泛使用的記憶體。
本發明提供一種記憶體單元陣列中篩除離群位元的方法,可以有效篩除離群且不符規範的位元。
本發明提供一種記憶體單元陣列的位元線短路的檢測方法,可以提升檢測效率。
本發明的記憶體單元陣列中篩除離群位元的方法。對一記憶體單元陣列上的多個記憶體單元進行一深度強抹除步驟。接續深度強抹除步驟後,反覆進行寫入與抹除迴圈,再對記憶體單元強寫入。進行一離群位元篩除。篩除臨界電壓離群的記憶體單元的位元。
本發明的記憶體單元陣列的位元線短路的檢測方法。提供一記憶體單元陣列。記憶體單元陣列包括多個記憶體單元、多條字元線、多條位元線以及多條源極線,且各記憶體單元連接至一條位元線、一條字元線以及一條源極線。輸入一第一電壓給由這些位元線選擇出來的一條選擇位元線,輸入一第二電壓給未選擇位元線,並且量測記憶體單元的臨界電壓。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為本發明一實施例的記憶體單元陣列的檢測裝置示意圖。請參照圖1,檢測裝置10包括有微電腦12、探針模組14以及紫外光模組16,用以檢測記憶體單元陣列100。記憶體單元陣列100包括陣列排列的多個記憶體單元110。微電腦12用來控制探針模組14。檢測裝置10在檢測記憶體單元陣列100時,可以利用探針模組14量測各個記憶體單元110,以藉由量測的結果來判斷各個記憶體單元110所在位元是否為正常或是符合規範。微電腦12除了負責控制紫外光模組16對甫完成製作的記憶體單元陣列100施作紫外線光照,更提供多種電壓由該探針模組14施加於記憶體單元陣列100的多種測試點上。以本實施例來說,記憶體單元陣列例如應用於非揮發性記憶體元件或是快閃記憶體元件中。
圖2為本發明一實施例的記憶體單元的示意圖。請參照圖2,記憶體單元110包括基板W以及設置於基板W上的閘極G,並且基板W包括源極S以及汲極D。在圖1的記憶體單元陣列100中,記憶體單元陣列100還包括有多條字元線、多條位元線以及多條源極線。閘極G連接於一條字元線,以由字元線接收閘極電壓VWL
。汲極D連接於一條位元線,以由位元線接收汲極電壓VBL
。源極S則連接源極線,以接收源極電壓VS
。另外,基板W可以被輸入基板電壓VBulk
。
在本實施例中,記憶體單元陣列中位元線短路的檢測方法可以採用圖3的流程。請參照圖1與圖3,首先進行步驟S210,輸入一第一電壓給由位元線選擇出來的一條選擇位元線,輸入一第二電壓給未選擇位元線,並且浮置字元線以及源極線。接著,進行步驟S220,量測這些記憶體單元的臨界電壓。然後,在步驟S230中,篩除臨界電壓被擾動的記憶體單元的位元,在此所謂被擾動的位元例如是由原本應為1的位元變成0的位元或是反之。
在另一實施例中,記憶體單元陣列中位元線短路的檢測方法可以採用圖4的流程。請參照圖1與圖4,首先進行步驟S212,輸入一第一電壓給由位元線選擇出來的一條選擇位元線,輸入一第二電壓給未選擇位元線,並且施加接地電壓給字元線以及源極線。接著,進行步驟S222,量測這些記憶體單元的臨界電壓。然後,在步驟S232中,篩除臨界電壓被擾動的記憶體單元的位元。
在圖3或是圖4的篩除方法中,第一電壓可以大於第二電壓,並且第二電壓可以是接地電壓。也就是說,在篩除離群的離群位元過程中,位選擇的位元線並非浮置。如此一來,若所選擇的位元線與鄰近的未選擇的位元線發生短路,可以立即在檢測過程當中檢查出來。同時,在此過程中,字元線與元極線浮置或是被輸入接地電壓也有助於減緩因為熱電洞效應而影響檢測正確性。
圖5為本發明一實施例的記憶體單元陣列中篩除離群位元的方法。請參照圖5,記憶體單元陣列100製作完成之後,可以依序進行步驟S310至步驟S380。步驟S310中,使用檢測裝置10中的紫外光模組16對記憶體單元陣列100照射紫外光。步驟S320中,對記憶體單元陣列100進行首程式化以及首抹除。步驟S330中,對記憶體單元陣列100進行預程式化以及深度強抹除。步驟S340中,對記憶體單元陣列100進行位元線施壓。步驟S350中,對記憶體單元陣列100進行離群位元篩除。步驟S360中,對已經篩除離群位元的記憶體單元陣列進行強抹除。步驟S370中則反覆進行強程式化以及一般抹除的迴圈。之後,可選擇進行步驟S380再次對記憶體單元陣列100進行離群位元篩除。
步驟S320的首程式化過程中,閘極電壓VWL
可以為7~10V而汲極電壓VBL
可以為3~5V。舉例而言,在一實施例中,首程式化過程中,閘極電壓VWL
可以為8.5V(伏特)而汲極電壓VBL
可以為4.2V。另外,步驟S320的首抹除過程中,閘極電壓VWL
與基板電壓VBulk
的差值(VWL
-VBulk
)可以為-15~-20V,且持續時間可為10~50ms(毫秒)。舉例來說,首抹除過程的閘極電壓VWL
與基板電壓VBulk
的差值(VWL
-VBulk
)可以為-17V且持續20ms。
步驟S330的預程式化過程中,閘極電壓VWL
可以為7~10V而汲極電壓VBL
可以為3~5V。舉例而言,在一實施例中,預程式化過程中,閘極電壓VWL
可以為8.5V(伏特)而汲極電壓VBL
可以為4.2V。並且,步驟S330的深度強抹除過程中,閘極電壓VWL
與基板電壓VBulk
的差值(VWL
-VBulk
)可以為超過-18V,且持續時間可為50~2000s(秒)。舉例來說,深度強抹除過程中,閘極電壓VWL
與基板電壓VBulk
的差值(VWL
-VBulk
)可以由-18V達到-25V。在一實施例中,進行深度強抹除的過程當中,可以間歇性地插入多次軟程式化步驟,其中插入的軟程式化步驟可以每30秒左右進行一次。這樣一來,可以漸緩深度強抹除過程中熱電洞過度產生。軟程式化步驟中,閘極電壓VWL
可以為3~5V。在一實施例中,一般抹除時的臨界電壓的分布值的下界與深度強抹除時的臨界電壓之間存在一差值,若此差值佔抹除期間的臨界電壓與深度強抹除時間的臨界電壓之間的最大差值的20%以上,則插入軟程式化步驟。
在步驟S340的位元線施壓過程中,可以施加300~5000個脈衝型式的汲極電壓VBL
,且汲極電壓VBL
的大小可以為4~6V。舉例來說,位元線施壓過程可以施加500個大小為4.5V的脈衝型式的汲極電壓VBL
。
在步驟S330的深度強抹除之後,進行步驟S350的離群位元篩除過程可以將深度強抹除之後即表現為非正常的位元篩除,以提升檢測良率。具體來說,步驟S350可以依照圖3或圖4的方式來進行。
步驟S370的強程式化以及一般抹除的迴圈過程中,強程式化的閘極電壓VWL
可以為8~10.5V而汲極電壓VBL
可以為3~5V。在一實施例中,強程式化的閘極電壓VWL
例如為9.5或10.5V,而汲極電壓VBL
例如為4.2或4.4V。一般抹除過程中,閘極電壓VWL
與基板電壓VBulk
的差值(VWL
-VBulk
)可以為-15~-20V(例如-17.5~-18.5V),且持續時間可為1ms。
步驟S380再度進行離群位元篩除可以提升離群位元的篩除效率。
在本實施例中,步驟S330的深度強抹除之後,記憶體單元陣列100中可能存在部分記憶體單元的臨界電壓已經偏移主族群。在這些臨界電壓已經偏移主族群的記憶體單元尚未被修補之前,本實施例就進行步驟S380的離群位元篩除,因此可以有效率的篩除離群位元。
圖6示意性的繪示篩除離群位元的篩選方法中所量測出來的結果。在圖6中,橫軸表示為電壓值且單位為伏特(V),而縱軸表示為記數次數。由圖6可知,這些臨界電壓大多數分佈於電壓集中範圍CV內,而有部分(一個或是數個)臨界電壓偏離電壓集中範圍CV。此時,篩除方法可以採用電壓集中範圍CV的端點電壓CT作為基準值。並且,將量測到的臨界電壓與基準值的壓差ΔV大於預定值時,判斷為離群且篩除對應的記憶體單元所在位元。舉例來說,對應於壓差ΔV的預定值設定為0.3V時,圖6中的離群臨界電壓OL與端點電壓CT的壓差ΔV如果大於0.3V,則量測到此一離群臨界電壓OL的記憶體單元所對應位元即可篩除。
另外,篩除步驟也可以是預先定義出一基準電壓BV。如果量測到的臨界電壓中有少部分(一個或是數個)位於基準電壓BV的第一側,而大部分的臨界電位位於基準電壓BV的第二側,且第一側與第二側相對。此時,位於第一側的臨界電壓所對應的記憶體單元所在位元可判斷為離群並篩除這個對應的記憶體單元的位元。
在本實施例中,步驟S380的離群位元篩除可以分階段多次進行,並且在兩次進行離群位元篩除之間進行接續步驟。舉例而言,圖7為圖5的步驟S380的一種實施方式。請參照圖7,步驟S380的進行方式包括依序進行以下步驟:步驟S380A的篩除步驟;步驟S402的低溫烘烤步驟;步驟S380B的篩除步驟;步驟S404的高溫烘烤步驟;步驟S406的第一條件程式化;步驟S380C的篩除步驟;步驟S408的高溫烘烤;步驟S380D的篩除;步驟S410的第二條件程式化;步驟S380E的篩除步驟;步驟S412的高溫烘烤以及步驟S380F的篩除步驟。
以本實施例而言,步驟S402的低溫烘烤可以在65℃下進行668小時。步驟S404的高溫烘烤可以在255℃下進行20小時。步驟S406的第一條件程式化以及步驟S410的第二條件程式化是以反向條件將記憶體單元進行程式化,也就是說其中一個記憶體單元在第一條件程式化下程式化為0則在第二條件程式化下程式化為1。步驟S408與步驟S412的高溫烘烤步驟可以在255℃下進行40小時。也就是說,本實施例可以在兩次的篩除步驟之間進行一次接續步驟,且接續步驟包括低溫烘烤、高溫烘烤與程式化其中至少一者。以前述流程而言,步驟S402至步驟S412之後所進行的篩除步驟可以將各接續步驟中導致的離群位元篩除。
在步驟S380A的篩除步驟中,深度強抹除之後即離群的位元可以有效地被篩除。在步驟S380B的篩除步驟中,可以篩除低溫資料保持時即離群的位元。在步驟S380C的篩除步驟中,可以篩除程式化後離群的位元。在步驟S380D的篩除步驟中,可以篩除程式化並且高溫烘烤後離群的位元。在步驟S380E的篩除步驟中,可以篩除另一個條件的程式化後離群的位元。在步驟S380F的篩除步驟中,可以篩除程式化並且高溫烘烤後離群的位元。
綜上所述,本發明在進行記憶體單元陣列的位元線短路的檢測過程中,未選擇的位元線被輸入的電壓可以為接地電壓,因此可以有效檢測出位元線的短路現象。另外,離群的位元可以採用偏離群體的程度來決定是被篩除,藉此提高篩除的效率。藉由本發明實施例的檢測方法,記憶體單元陣列中離群的位元在烘烤之前即可以有效率地篩除。因此,因為烘烤步驟而暫時性的回復的弱位元可以被有效篩除。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧檢測裝置
12‧‧‧微電腦
14‧‧‧探針模組
16‧‧‧紫外光模組
100‧‧‧記憶體單元陣列
110‧‧‧記憶體單元
BV‧‧‧基準電壓
CT‧‧‧端點電壓
CV‧‧‧電壓集中範圍
D‧‧‧汲極
G‧‧‧閘極
OL‧‧‧離群臨界電壓
S‧‧‧源極
S210、S212、S220、S222、S230、S232、S310~S350、S370、S380、S380A~S380F、S402~S412‧‧‧步驟
VBL ‧‧‧汲極電壓
VBulk ‧‧‧基板電壓
VS ‧‧‧源極電壓
VWL ‧‧‧閘極電壓
W‧‧‧基板
ΔV‧‧‧壓差
12‧‧‧微電腦
14‧‧‧探針模組
16‧‧‧紫外光模組
100‧‧‧記憶體單元陣列
110‧‧‧記憶體單元
BV‧‧‧基準電壓
CT‧‧‧端點電壓
CV‧‧‧電壓集中範圍
D‧‧‧汲極
G‧‧‧閘極
OL‧‧‧離群臨界電壓
S‧‧‧源極
S210、S212、S220、S222、S230、S232、S310~S350、S370、S380、S380A~S380F、S402~S412‧‧‧步驟
VBL ‧‧‧汲極電壓
VBulk ‧‧‧基板電壓
VS ‧‧‧源極電壓
VWL ‧‧‧閘極電壓
W‧‧‧基板
ΔV‧‧‧壓差
圖1為本發明一實施例的記憶體單元陣列的檢測裝置示意圖。 圖2為本發明一實施例的記憶體單元的示意圖。 圖3為本發明一實施例的記憶體單元陣列的位元線短路的檢測方法的的流程。 圖4為本發明另一實施例的記憶體單元陣列的位元線短路的檢測方法的流程。 圖5為本發明一實施例的記憶體單元陣列中篩除離群位元的方法。 圖6示意性的繪示篩除離群位元的篩選方法中所量測出來的結果。 圖7為圖5的步驟S350的一種實施方式。
S210、S220、S230‧‧‧步驟
Claims (14)
- 一種記憶體單元陣列的位元線短路的檢測方法,包括: 提供一記憶體單元陣列,該記憶體單元陣列包括多個記憶體單元、多條字元線、多條位元線以及多條源極線,各該記憶體單元連接至一條位元線、一條字元線以及一條源極線; 輸入一第一電壓給由該些位元線選擇出來的一條選擇位元線,輸入一第二電壓給未選擇位元線,並且量測該些記憶體單元的臨界電壓;以及 篩除臨界電壓被擾動的記憶體單元的位元。
- 如申請專利範圍第1項所述的記憶體單元陣列的位元線短路的檢測方法,其中在量測該些記憶體單元的臨界電壓時,浮置該些字元線以及該些源極線。
- 如申請專利範圍第1項所述的記憶體單元陣列的位元線短路的檢測方法,其中在量測該些記憶體單元的臨界電壓時,施加接地電壓給該些字元線以及該些源極線。
- 如申請專利範圍第1項所述的記憶體單元陣列的位元線短路的檢測方法,其中該第一電壓大於該第二電壓。
- 如申請專利範圍第1項所述的記憶體單元陣列的位元線短路的檢測方法,其中該第二電壓為接地電壓。
- 如申請專利範圍第1項所述的記憶體單元陣列的位元線短路的檢測方法,其中對應的記憶體單元的臨界電壓落在一基準電壓之第一側而其他記憶體單元的臨界電壓落在該基準電壓之第二側,且該第一側與該第二側相對時,判斷為離群並篩除該對應的記憶體單元的位元。
- 一種記憶體單元陣列中篩除離群位元的方法,包括: 對一記憶體單元陣列上的多個記憶體單元進行一深度強抹除步驟; 接續該深度強抹除步驟後,對該記憶體單元陣列上的該些記憶體單元進行一離群位元篩除;以及 對該記憶體單元陣列上的該些記憶體單元反覆進行強程式化以及一般抹除的迴圈。
- 如申請專利範圍第7項所述的記憶體單元陣列中篩除離群位元的方法,其中進行該深度強抹除步驟之前更包括對該記憶體單元陣列上的該些記憶體單元進行預程式化。
- 如申請專利範圍第8項所述的記憶體單元陣列中篩除離群位元的方法,其中進行該預程式化之前,更包括對該記憶體單元陣列上的該些記憶體單元進行首程式化以及首抹除。
- 如申請專利範圍第7項所述的記憶體單元陣列中篩除離群位元的方法,其中該離群位元篩除的方法包括分階段多次進行該離群位元篩除並且在兩次進行該離群位元篩除之間進行接續步驟。
- 如申請專利範圍第10項所述的記憶體單元陣列中篩除離群位元的方法,其中該接續步驟包括低溫烘烤、高溫烘烤與程式化其中至少一者。
- 如申請專利範圍第7項所述的記憶體單元陣列中篩除離群位元的方法,其中在該深度強抹除步驟中間歇性的插入多次軟程式化步驟。
- 如申請專利範圍第7項所述的記憶體單元陣列中篩除離群位元的方法,其中一般抹除時的臨界電壓的分布值的下界與深度強抹除時的臨界電壓之間存在一差值,此差值佔抹除期間的臨界電壓與深度強抹除時間的臨界電壓之間的最大差值的20%以上,則插入軟程式化步驟。
- 如申請專利範圍第7項所述的記憶體單元陣列中篩除離群位元的方法,其中量測所有該些記憶體單元的臨界電壓後,由所有該些臨界電壓中定義出一電壓集中範圍,並且以該電壓集中範圍的端點電壓作為基準值,將量測到的臨界電壓與該基準值的壓差大於預定值時,判斷為離群且篩除對應的記憶體單元所在位元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104144221A TWI597732B (zh) | 2015-12-29 | 2015-12-29 | 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104144221A TWI597732B (zh) | 2015-12-29 | 2015-12-29 | 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201724117A true TW201724117A (zh) | 2017-07-01 |
TWI597732B TWI597732B (zh) | 2017-09-01 |
Family
ID=60047194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104144221A TWI597732B (zh) | 2015-12-29 | 2015-12-29 | 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI597732B (zh) |
-
2015
- 2015-12-29 TW TW104144221A patent/TWI597732B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI597732B (zh) | 2017-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104835527B (zh) | 半导体器件及其操作方法 | |
TWI591636B (zh) | 缺陷字線偵測 | |
TWI713035B (zh) | 半導體記憶裝置、半導體記憶系統、及操作半導體記憶裝置之方法 | |
KR20180022579A (ko) | 반도체 메모리 장치 | |
EP2487689B1 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
TW201027543A (en) | Adaptive erase and soft programming for memory | |
US11256980B2 (en) | Method of operating artificial neural network with nonvolatile memory devices | |
US8842476B2 (en) | Erratic program detection for non-volatile storage | |
TWI399751B (zh) | 氮化物儲存層非揮發性記憶體陣列字元線重試抹除以及臨界電壓恢復之方法 | |
KR20190052436A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
CN102314948B (zh) | 非易失性存储器件及其操作方法 | |
TWI597732B (zh) | 記憶體單元陣列中篩除離群位元及檢測位元線短路的方法 | |
US9508421B2 (en) | Memory device, storage apparatus and method for diagnosing slow memory cells | |
US20060291308A1 (en) | Test method and test program for semiconductor storage device, and semiconductor storage device | |
CN106971755B (zh) | 内存单元数组中筛除离群位及检测位线短路的方法 | |
TWI736394B (zh) | 半導體記憶裝置 | |
TW201601156A (zh) | 半導體裝置 | |
US7567459B2 (en) | Method of measuring a channel boosting voltage in a NAND flash memory device | |
KR20070109684A (ko) | 낸드 플래시 메모리 장치의 소거방법 | |
JP2013127827A (ja) | 不揮発性半導体記憶装置 | |
JP2006190488A (ja) | 半導体記憶装置の書き込み方法 | |
KR20090002477A (ko) | 플래시 메모리소자의 테스트 방법 | |
CN113409840A (zh) | 状态寄存器及其写操作方法、芯片、装置 | |
JP2000331485A (ja) | 不揮発性半導体記憶装置及びその消去方法 | |
KR20120069109A (ko) | 반도체 메모리 장치 및 이의 동작 방법 |