TW201723898A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW201723898A
TW201723898A TW104143833A TW104143833A TW201723898A TW 201723898 A TW201723898 A TW 201723898A TW 104143833 A TW104143833 A TW 104143833A TW 104143833 A TW104143833 A TW 104143833A TW 201723898 A TW201723898 A TW 201723898A
Authority
TW
Taiwan
Prior art keywords
projection
substrate
conductive region
conductive
connection pad
Prior art date
Application number
TW104143833A
Other languages
English (en)
Other versions
TWI607327B (zh
Inventor
林春生
馮古雷
林秀宜
Original Assignee
矽創電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽創電子股份有限公司 filed Critical 矽創電子股份有限公司
Priority to TW104143833A priority Critical patent/TWI607327B/zh
Priority to CN201511020451.2A priority patent/CN106920780B/zh
Publication of TW201723898A publication Critical patent/TW201723898A/zh
Application granted granted Critical
Publication of TWI607327B publication Critical patent/TWI607327B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本發明揭示一種半導體元件，其包括：一基板；一形成於該基板上的導電區，其投射於該基板上而形成一第一投影圖，且該第一投影圖具有一第一側邊；一具有一連接墊開口的絕緣層，其形成於該導電區上；以及一形成於該絕緣層上並填滿該連接墊開口的金屬凸塊，其投射於該基板上而形成一第二投影圖；其中，該第一側邊係位於該第二投影圖之內。

Description

半導體元件
本發明係關於一種半導體元件，特別是關於其最外層金屬(Top metal)、連接墊(Pad)開口及導電凸塊之間的布局。
在有限的晶片面積內製作盡可能多的電子元件，是積體電路設計的重要目標之一；而達成此目標的可能方式通常有二：一是提升積體電路製程技術，另一是在電路布局上著墨。對於目前常見具有導電凸塊(Bump)的半導體元件，其最外層金屬(Top metal)可透過連接墊(Pad)及導電凸塊而連接至外部電路。請參閱第1圖，其係針對習知技術的半導體元件10之最外層金屬12、連接墊開口13及金屬凸塊14。繪製單個導電凸塊的連接墊布局(Pad layout)示意圖。如圖所示，最外層金屬12的範圍必須含蓋整個金屬凸塊14，導致該金屬凸塊14所在位置下方的最外層金屬12無法再供該半導體元件10的繞線(Wiring)之用。
然而，對於積體電路晶片，尤其是液晶面板驅動電路而言，其電子元件眾多且彼此之間的連線複雜，更具有高達數百個的連接墊，使得增加電路布局的可繞線面積成為亟待解決的課題。因此，有必要發展新的半導體元件之連接墊布局技術。
因此本發明的目的之一即在解決上述問題。
根據本發明的一方面，一實施例提供一種半導體元件，其包括：一基板；一形成於該基板上的導電區，其投射於該基板上而形成一第一投影圖，且該第一投影圖具有一第一側邊；一具有一連接墊開口的絕緣層，其形成於該導電區上；以及一形成於該絕緣層上並填滿該連接墊開口的金屬凸塊，其投射於該基板上而形成一 第二投影圖；其中，該第一側邊係位於該第二投影圖之內。
根據本發明的另一方面，一實施例提供一種半導體元件，其包括：一基板；形成於該基板上的一第一導電區及一第二導電區，其投射於該基板上而分別形成一第一投影圖與一第二投影圖，且該第一投影圖具有一第一側邊，該第二投影圖具有一第二側邊；一具有一第一連接墊開口及一第二連接墊開口的絕緣層，其形成於該第一導電區及該第二導電區上；以及一形成於該絕緣層上並填滿該第一連接墊開口的第一金屬凸塊，其投射於該基板上而形成一第三投影圖；一形成於該絕緣層上並填滿該第二連接墊開口的第二金屬凸塊，其投射於該基板上而形成一第四投影圖；其中，該第一側邊係位於該第三投影圖之內，該第二側邊係位於該第四投影圖之內。
10、100、200‧‧‧半導體元件
12‧‧‧最外層金屬
13‧‧‧連接墊開口
14‧‧‧金屬凸塊
126、126a‧‧‧底側邊
126b‧‧‧頂側邊
110‧‧‧基板
120、120a、120b‧‧‧導電區
120’、120a’、120b’‧‧‧第一投影圖
121、121a、121b‧‧‧第一側邊
122、122a、122b‧‧‧第二側邊
123、123a、123b‧‧‧第三側邊
124、124a、124b‧‧‧第四側邊
130‧‧‧絕緣層
140、140a、140b‧‧‧金屬凸塊
140’、140a’、140b’‧‧‧第二投影圖
201、202‧‧‧導電凸塊組合
第1圖為習知半導體元件的連接墊布局示意圖。
第2圖為根據本發明第一實施例的半導體元件之上視圖。
第3圖則為沿第2圖之直線AA’切割而得的元件結構剖面圖。
第4圖為根據本發明另一實施例的半導體元件之上視圖。
第5圖為根據本發明另一實施例的半導體元件之上視圖。
第6圖為根據本發明第二實施例的半導體元件之上視圖。
第7圖為根據本發明另一實施例的半導體元件之上視圖。
第8圖為根據本發明另一實施例的半導體元件之上視圖。
第9圖為根據本發明另一實施例的半導體元件之上視圖。
第10圖為根據本發明另一實施例的半導體元件之上視圖。
為對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明之實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中，當一元素被描述是在另一元素之「上 方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。
第2圖為根據本發明第一實施例的半導體元件100之上視圖，其亦可稱為該半導體元件100最外層的連接墊布局圖，而第3圖則為沿第2圖之直線AA’切割而得的元件結構剖面圖。該半導體元件100包含：一基板110、一形成於該基板110上的導電區120、一形成於該導電區120上的絕緣層130、以及一形成於該絕緣層130上並連接該導電區120的金屬凸塊140。
該基板110係用以承載或支持該半導體元件100的積體電路製程，其組成材質可以是任何的半導體材料，例如，矽(Si)。
該導電區120係形成於該基板110之上，在本實施例中可代表該半導體元件100的最外層金屬(Top metal)，即將透過連接墊(Pad)及/或凸塊(Bump)而連接至外部電路。為了瞭解該導電區120於該基板110上的布局(Layout)狀況，我們可將該導電區120由上而下投射於該基板110上，則該導電區120的邊界將形成一投影圖(以下稱之為第一投影圖120’)。如第2圖所示，本實施例的該第一投影圖120’為矩形，其具有四個側邊：位於南側(S)的第一側邊121、位於東側(E)的第二側邊122、位於北側(N)的第三側邊123、位於西側(W)的第四側邊124。
該絕緣層130係形成於該導電區120之上，在本實施例中可代表該半導體元件100的最外層保護膜，用以保護該半導體元件100並使該半導體元件100的最外層金屬與外部環境做適當的電性隔絕；如第2圖所示，該絕緣層130具有一連接墊開口131，用以將部份的該導電區120露出於該絕緣層130的遮蓋之外，或是說使 部份的該導電區120不被該絕緣層130所遮蓋，而可作為該導電區120連接至外部電路的窗口。為了解該連接墊開口131於該基板110上的布局狀況，我們可將該連接墊開口131由上而下投射於該基板110上，則其邊界將形成本實施例半導體元件100的連接墊布局圖。一般而言，該連接墊開口131會完全落在該導電區120的邊界範圍內，例如，該連接墊開口131可置於該第一投影圖120’之中央區域；而如第2圖所示，本實施例的該連接墊開口131在W-E方向上係位於該第一投影圖120’之中央區域，而在S-N方向上則位於該第一投影圖120’的偏南側，但仍完全落在該第一投影圖120’的範圍內。
該金屬凸塊140形成於該絕緣層130上，填滿該連接墊開口131；也就是說，該導電凸塊140經由該連接墊開口131而連接至該導電區120。為了解該金屬凸塊140於該基板110上的布局狀況，我們可將該金屬凸塊140由上而下投射於該基板110上，則該金屬凸塊140的邊界將形成一投影圖(以下稱之為第二投影圖140’)。如第2圖所示，本實施例的該第二投影圖140’亦為矩形，其具有四個側邊：位於南側(S)的第一側邊、位於東側(E)的第二側邊、位於北側(N)的第三側邊、位於西側(W)的第四側邊。
在本實施例中，該導電區120投射於該基板110上的第一投影圖120’之第一側邊121落在該金屬凸塊140投射於該基板110上的第二投影圖140’之內。請同時比對第1圖及第2圖，假設半導體元件用以連接外部電路的金屬凸塊14及140具有相同的尺寸，則第2圖的該導電區120如同是第1圖的該最外層金屬12的底側邊126向上內縮，使得該金屬凸塊140所致的第二投影圖140’凸出於該導電區120所致的第一投影圖120’之外，或是說第2圖該導電區120底側邊(第一側邊121)如同是第1圖該最外層金屬12的底側邊126往方向N偏移，而此時該連接墊開口131的開口當然也隨之變小。如此，用於連接外部電路的最外層金屬之面積將得以減小，而所減小的最外層金屬之面積將可提供該半導體元件100的繞線(Wiring)之用。此外，上述該第一投影圖120’之第一側邊121往方向 N內縮的情況，亦可施用於將其第二側邊122、第三側邊123、或第四側邊124內縮至該第二投影圖140’的範圍之內，皆可達到增加該半導體元件100可繞線面積的效果。
在另一實施例中，我們可同時將該第一投影圖120’二個以上的側邊內縮，藉以進一步增加可繞線面積。例如，使該第一投影圖120’之第一側邊121往方向N內縮，其與該第一側邊121相對之第三側邊123亦同時往方向S內縮至該第二投影圖140’的範圍之內，如第4圖所示。又例如，使該第一投影圖120’之第一側邊121往方向N內縮，其與該第一側邊121相鄰之第二側邊122亦同時往方向W內縮至該第二投影圖140’的範圍之內，如第5圖所示。本發明對此不加以限制，究竟選擇哪一個側邊內縮，端視實際電路布局的需要而定。
第6圖為根據本發明第二實施例的半導體元件200之上視圖，其係包含多個導電凸塊的連接墊布局；其中，單個導電凸塊組合包含最外層金屬(導電區120)、連接墊開口131、及金屬凸塊140，如第1圖或第2圖所示。以第6圖為例，該半導體元件200共有5個導電凸塊組合201及202，分排成二列：位於第1列的導電凸塊組合201以及位於第2列的導電凸塊組合202。對於該導電凸塊組合201，其連接墊開口編號為131a，其第一投影圖120a’係來自該導電區120a的投影，其第二投影圖140a’係來自該金屬凸塊140a的投影，且該第一投影圖120a’為矩形，具有四個側邊：位於南側(S)的第一側邊121a、位於東側(E)的第二側邊122a、位於北側(N)的第三側邊123a、位於西側(W)的第四側邊124a。對於該導電凸塊組合202，其連接墊開口編號為131b，其第一投影圖120b’係來自該導電區120b的投影，其第二投影圖140b’係來自該金屬凸塊140b的投影，且該第一投影圖120b’為矩形，具有四個側邊：位於南側(S)的第一側邊121b、位於東側(E)的第二側邊122b、位於北側(N)的第三側邊123b、位於西側(W)的第四側邊124b。其餘相關描述請參考第一實施例所述，在此不再贅述。
在本實施例中，對於該導電凸塊組合201，該第一投影圖120a’ 之第一側邊121a落在該第二投影圖140a’之內。本實施例所對應的習知技術可如第7圖所示，假設半導體元件用以連接外部電路的金屬凸塊14a、140a及140b具有相同的尺寸，則第6圖的該導電區120a如同是第7圖的該最外層金屬12a的底側邊126a向上內縮，使得該第一投影圖120a’之第一側邊121a往方向N內縮而落於該第二投影圖140a’的範圍之內。此外，對於該導電凸塊組合202，該第一投影圖120b’之第一側邊121b及第三側邊123b同時落在該第二投影圖140b’之內。第6圖的該導電區120b如同是第7圖的該最外層金屬12a的底側邊126a向上內縮，其頂側邊126b同時向下內縮，使得該第一投影圖120b’之第一側邊121b往方向N內縮、其第三側邊123b往方向S內縮，而落於該第二投影圖140b’的範圍之內；其中，該第一側邊121b與該第三側邊123b分別是該第一投影圖120b’之相對邊。如此，相較於第7圖之習知技術，第6圖之實施例可為其最外層金屬爭取到如圖所示的區域B1及B2可作為繞線面積之用。
為了使第6圖的半導體元件200正常工作，以下提供其導電凸塊組合201及202的結構尺寸設計原則，然而此示範實施例僅為本發明之一實施例，不為本發明的限制範圍。對於該導電凸塊組合201，該導電區120a凸出該導電凸塊140a的最小距離為2μm(即，如圖之D1≧2μm)；無論該導電區120a突出於該導電凸塊140a或是該導電區120a內縮於該導電凸塊140a，該導電凸塊140a與該連接墊開口131a之間距至少為3μm(即，如圖之D2≧3μm、D3≧3μm)；倘若該導電區120a內縮於該導電凸塊140a，則該內縮的導電區120a與該連接墊開口131a之間距大於或等於5μm(即，如圖之D4≧5μm)。此外，對於該導電凸塊組合202，該導電區120b凸出該導電凸塊140b的最小距離為2μm(即，如圖之D5≧2μm)；無論該導電區120b突出於該導電凸塊140b或是該導電區120b內縮於該導電凸塊140b，該導電凸塊140b與該連接墊開口131b之間距至少為3μm(即，如圖之D6≧3μm、D7≧3μm)；倘若該導電區120b內縮於該導電凸塊140b，則該內縮的導電區120b與該連接墊開口131b之間距大於或等於5μm(即，如圖之D8≧5μm、D9≧5μm)。
此外，第8~10圖亦為本實施例半導體元件的其他實施態樣。在第8圖中，對於該導電凸塊組合201，該第一投影圖120a’之第一側邊123a落在該第二投影圖140a’之內。相較於第7圖之習知技術，第8圖的該導電區120a如同是第7圖的該最外層金屬12a的頂側邊126b向下內縮，使得該第一投影圖120a’之第三側邊123a往方向S內縮而落於該第二投影圖140a’的範圍之內。此外，對於該導電凸塊組合202，該第一投影圖120b’之第一側邊121b落在該第二投影圖140b’之內。相較於第7圖之習知技術，第8圖的該導電區120b如同是第7圖的該最外層金屬12a的底側邊126a向上內縮，使得該第一投影圖120b’之第一側邊121b往方向N內縮，而落於該第二投影圖140b’的範圍之內。如此，相較於第7圖之習知技術，第8圖之實施例可為其最外層金屬爭取到如圖所示的區域C1及C2可作為繞線面積之用。
在第9圖中，對於該導電凸塊組合201，該第一投影圖120a’之第一側邊121a及第三側邊123a同時落在該第二投影圖140a’之內。相較於第7圖之習知技術，第9圖的該導電區120a如同是第7圖的該最外層金屬12a的底側邊126a向上內縮，其頂側邊126b同時向下內縮，使得該第一投影圖120a’之第一側邊121a往方向N內縮、其第三側邊123a往方向S內縮而落於該第二投影圖140a’的範圍之內。此外，對於該導電凸塊組合202，該第一投影圖120b’之第一側邊121b落在該第二投影圖140b’之內。相較於第7圖之習知技術，第9圖的該導電區120b如同是第7圖的該最外層金屬12a的底側邊126a向上內縮，使得該第一投影圖120b’之第一側邊121b往方向N內縮，而落於該第二投影圖140b’的範圍之內。如此，相較於第7圖之習知技術，第9圖之實施例可為其最外層金屬爭取到如圖所示的區域F1、F2及F3可作為繞線面積之用。
在第10圖中，對於該導電凸塊組合201，該第一投影圖120a’之第一側邊121a及第三側邊123a同時落在該第二投影圖140a’之內。相較於第7圖之習知技術，第10圖的該導電區120a如同是第7圖的該最外層金屬12a的底側邊126a向上內縮，其頂側邊126b 同時向下內縮，使得該第一投影圖120a’之第一側邊121a往方向N內縮、其第三側邊123a往方向S內縮而落於該第二投影圖140a’的範圍之內。此外，對於該導電凸塊組合202，該第一投影圖120b’之第一側邊121b及第三側邊123b同時落在該第二投影圖140b’之內。相較於第7圖之習知技術，第10圖的該導電區120b如同是第7圖的該最外層金屬12a的底側邊126a向上內縮，其頂側邊126b同時向下內縮，使得該第一投影圖120b’之第一側邊121b往方向N內縮、其第三側邊123b往方向S內縮而落於該第二投影圖140b’的範圍之內。如此，相較於第7圖之習知技術，第10圖之實施例可為其最外層金屬爭取到如圖所示的區域G1、G2及G3可作為繞線面積之用。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
100‧‧‧半導體元件
120‧‧‧導電區
120’‧‧‧第一投影圖
121‧‧‧第一側邊
122‧‧‧第二側邊
123‧‧‧第三側邊
124‧‧‧第四側邊
131‧‧‧連接墊開口
140‧‧‧金屬凸塊
140’‧‧‧第二投影圖

Claims (11)

  1. 一種半導體元件，其包括：一基板；一形成於該基板上的導電區，其投射於該基板上而形成一第一投影圖，且該第一投影圖具有一第一側邊；一具有一連接墊開口的絕緣層，其形成於該導電區上；以及一形成於該絕緣層上並填滿該連接墊開口的一金屬凸塊，其投射於該基板上而形成一第二投影圖；其中，該第一側邊係位於該第二投影圖之內。
  2. 如申請專利範圍第1項所述之半導體元件，其中，該第一投影圖進一步具有一第二側邊，且該第二側邊位於該第二投影圖之內。
  3. 如申請專利範圍第2項所述之半導體元件，其中，該第一側邊係相對於該第二側邊。
  4. 如申請專利範圍第2項所述之半導體元件，其中，該第一側邊係相鄰於該第二側邊。
  5. 一種半導體元件，其包括：一基板；形成於該基板上的一第一導電區及一第二導電區，其投射於該基板上而分別形成一第一投影圖與一第二投影圖，且該第一投影圖具有一第一側邊，該第二投影圖具有一第二側邊；一具有一第一連接墊開口及一第二連接墊開口的絕緣層，其形成於該第一導電區及該第二導電區上；以及一形成於該絕緣層上並填滿該第一連接墊開口的第一金屬凸塊，其投射於該基板上而形成一第三投影圖；一形成於該絕緣層上並填滿該第二連接墊開口的第二金屬凸塊，其投射於該基板上而形成一第四投影圖；其中，該第一側邊係位於該第三投影圖之內，該第二側邊係位於該第四投影圖之內。
  6. 如申請專利範圍第5項所述之半導體元件，其中，該第一投影圖進一步具有一第三側邊，且該第三側邊位於該第三投影圖之內。
  7. 如申請專利範圍第6項所述之半導體元件，其中，該第一側邊係相鄰於該第三側邊。
  8. 如申請專利範圍第6項所述之半導體元件，其中，該第一側邊係相對於該第三側邊。
  9. 如申請專利範圍第6項所述之半導體元件，其中，該第二投影圖進一步具有一第四側邊，且該第四側邊位於該第四投影圖之內。
  10. 如申請專利範圍第9項所述之半導體元件，其中，該第二側邊係相鄰於該第四側邊。
  11. 如申請專利範圍第9項所述之半導體元件，其中，該第二側邊係相對於該第四側邊。
TW104143833A 2015-12-25 2015-12-25 半導體元件 TWI607327B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104143833A TWI607327B (zh) 2015-12-25 2015-12-25 半導體元件
CN201511020451.2A CN106920780B (zh) 2015-12-25 2015-12-30 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104143833A TWI607327B (zh) 2015-12-25 2015-12-25 半導體元件

Publications (2)

Publication Number Publication Date
TW201723898A true TW201723898A (zh) 2017-07-01
TWI607327B TWI607327B (zh) 2017-12-01

Family

ID=59454959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143833A TWI607327B (zh) 2015-12-25 2015-12-25 半導體元件

Country Status (2)

Country Link
CN (1) CN106920780B (zh)
TW (1) TWI607327B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286379B1 (ko) * 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
TWI387807B (zh) * 2008-08-11 2013-03-01 Chunghwa Picture Tubes Ltd 接墊結構、主動元件陣列基板以及液晶顯示面板
US8435834B2 (en) * 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
WO2013038553A1 (ja) * 2011-09-15 2013-03-21 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
TWI490992B (zh) * 2011-12-09 2015-07-01 Chipmos Technologies Inc 半導體結構
CN103413770B (zh) * 2013-08-30 2016-04-20 南通富士通微电子股份有限公司 凸点的制造方法

Also Published As

Publication number Publication date
TWI607327B (zh) 2017-12-01
CN106920780A (zh) 2017-07-04
CN106920780B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
WO2017113890A1 (zh) 阵列基板和显示装置
US8772780B2 (en) Array substrate structure of display panel and method of making the same
US7871918B2 (en) Manufacturing method of contact structure
US10748804B2 (en) Structure with micro device having holding structure
US10998277B2 (en) Guard ring method for semiconductor devices
JP2014096547A (ja) 半導体装置及びその製造方法
KR101119066B1 (ko) 멀티칩 패키지
WO2017054381A1 (zh) 阵列基板、制造方法以及相应的显示面板和电子装置
EP4148785A1 (en) Display panel and manufacturing method therefor, and display apparatus and manufacturing method therefor
TWI607327B (zh) 半導體元件
CN110071087B (zh) 半导体芯片以及包括该半导体芯片的半导体封装
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
TWI662672B (zh) 薄膜覆晶封裝結構
KR102710549B1 (ko) 단일 입／출력 셀 레이아웃을 위한 시스템, 방법 및 장치
TWI711133B (zh) 電子結構及其製造方法
US8912671B2 (en) Semiconductor device having alignment mark
TWI669798B (zh) 晶圓級晶片封裝結構及其製造方法
US10553527B2 (en) Substrate and semiconductor device package
JP2015103547A (ja) 半導体装置
WO2021226743A1 (zh) 显示面板及其制作方法和显示装置
TWI758963B (zh) 積體電路之腳位配置方法以及使用其之內嵌式觸控顯示驅動積體電路
US9123679B2 (en) Active matrix substrate
JP4506780B2 (ja) 半導体基板の製造方法
KR102513360B1 (ko) 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법
TWI523185B (zh) 半導體元件