TW201719178A - Ｎ型反向器、ｐ型反向器、延遲鏈和環形振盪器 - Google Patents

Ｎ型反向器、ｐ型反向器、延遲鏈和環形振盪器 Download PDF

Info

Publication number
TW201719178A
TW201719178A TW105117522A TW105117522A TW201719178A TW 201719178 A TW201719178 A TW 201719178A TW 105117522 A TW105117522 A TW 105117522A TW 105117522 A TW105117522 A TW 105117522A TW 201719178 A TW201719178 A TW 201719178A
Authority
TW
Taiwan
Prior art keywords
coupled
node
type inverter
pmos transistor
transistor
Prior art date
Application number
TW105117522A
Other languages
English (en)
Inventor
黃柏智
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201719178A publication Critical patent/TW201719178A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Abstract

一種N型反向器、P型反向器、延遲鏈和環形振盪器。N型反向器包含PMOS電晶體，其中PMOS電晶體具有耦接於N型反向器的輸入節點的控制端，耦接於供電電壓的第一端，以及耦接於N型反向器的輸出節點的第二端；第一NMOS電晶體，其中第一NMOS電晶體具有耦接於輸入節點的控制端，耦接於內節點的第一端，以及耦接於輸出節點的第二端；以及第二NMOS電晶體，其中第二NMOS電晶體具有耦接於內節點的控制端，耦接於接地電壓的第一端，以及耦接於內節點的第二端。本發明的N型反向器、P型反向器、延遲鏈和環形振盪器可以快速精確地偵測，並且具有簡單的電路結構。

Description

N型反向器、P型反向器、延遲鏈和環形振盪器
本發明有關於偵測電晶體門檻值電壓變化的裝置，更具體來說，有關於N型反向器、P型反向器、延遲鏈和環形振盪器。
在半導體製造領域，模擬和實際測量之間存在差別(gap)，該差別主要由PVT(制程、電壓和熱)變化造成。在MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應電晶體)製造制程中，與PVT變化最相關的參數是MOSFET門檻值電壓。作為結果，需要設計能够監測MOSFET門檻值電壓變化的敏感偵測電路。
有鑑於此，特提供以下技術方案：
本發明實施例提供一種N型反向器，包含PMOS電晶體，其中PMOS電晶體具有耦接於N型反向器的輸入節點的控制端，耦接於供電電壓的第一端，以及耦接於N型反向器的輸出節點的第二端；第一NMOS電晶體，其中第一NMOS電晶體具有耦接於輸入節點的控制端，耦接於內節點的第一端，以及耦接於輸出節點的第二端；以及第二NMOS電晶體， 其中第二NMOS電晶體具有耦接於內節點的控制端，耦接於接地電壓的第一端，以及耦接於內節點的第二端。
本發明實施例又提供一種延遲鏈，包含複數個反向器，串聯耦接，並包含至少一個具有二極管連接的電晶體的敏感反向器。
本發明實施例又提供一種環形振盪器，包含複數個反向器，包含至少一個具有二極管連接的電晶體的敏感反向器，其中通過串接複數個反向器形成閉環結構。
本發明實施例又提供一種P型反向器，包含第一PMOS電晶體，其中第一PMOS電晶體具有耦接於內節點的控制端，耦接於供電電壓的第一端，以及耦接於內節點的第二端；第二PMOS電晶體，其中第二PMOS電晶體具有耦接於P型反向器的輸入節點的控制端，耦接於內節點的第一端，以及耦接於P型反向器的輸出節點的第二端；以及NMOS電晶體，其中NMOS電晶體具有耦接於輸入節點的控制端，耦接於接地電壓的第一端，以及耦接於輸出節點的第二端。
本發明的N型反向器、P型反向器、延遲鏈和環形振盪器可以快速精確地偵測，並且具有簡單的電路結構。
100‧‧‧N型反向器
200‧‧‧P型反向器
300‧‧‧延遲鏈
400、500‧‧‧環形振盪器
NIN1、NIN2、NIN3、NIN4、NIN5‧‧‧輸入節點
NOUT1、NOUT2、NOUT3、NOUT4、NOUT5‧‧‧輸出節點
VDD‧‧‧供電電壓
NN1、NN2‧‧‧內節點
MN1、MN2、MN‧‧‧NMOS電晶體
MP、MP1、MP2‧‧‧PMOS電晶體
VSS‧‧‧接地電壓
SOUT4、SOUT5‧‧‧輸出信號
I1‧‧‧第一電流
I2‧‧‧第二電流
310-1~310-N、410-1~410-M、510-1~510-R‧‧‧反向器
520‧‧‧控制門
EN5‧‧‧賦能信號
第1圖是依據本發明實施例的N型反向器的示意圖。
第2圖是依據本發明實施例的P型反向器的示意圖。
第3圖是依據本發明實施例的延遲鏈的示意圖。
第4圖是依據本發明實施例的環形振盪器的示意圖。
第5圖是依據本發明實施例的環形振盪器的示意圖。
第6圖是依據本發明實施例的MOSFET操作速度的示意圖。
第7圖是用作進程監測的傳統環形振盪器的振蕩頻率的示意圖。
第8圖是依據本發明實施例的用作進程監測的提出的環形振盪器的振蕩頻率的示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表第一裝置可直接電氣連接於第二裝置，或透過其他裝置或連接手段間接地電氣連接至第二裝置。
為了說明本發明的目的，特徵和優點，本發明的實施例和附圖將詳細描述如下。
第1圖是依據本發明實施例的N型反向器(N-type inverter)100的示意圖。N型反向器100具有輸入節點NIN1和輸出節點NOUT1。如第1圖所示，N型反向器100包含PMOS 電晶體(P型金屬氧化物半導體場效應電晶體(P-type Metal Oxide Semiconductor Field Effect Transistor))MP，第一NMOS電晶體(N型金屬氧化物半導體場效應電晶體(N-type Metal OxideSemiconductor Field Effect Transistor))MN1，和第二NMOS電晶體MN2。PMOS電晶體MP具有耦接於輸入節點NIN1的控制端，耦接於供電電壓(supply voltage)VDD的第一端，和耦接於輸出節點NOUT1的第二端。第一NMOS電晶體MN1具有耦接於輸入節點NIN1的控制端，耦接於內節點(inner node)NN1的第一端，以及耦接於輸出節點NOUT1的第二端。第二NMOS電晶體MN2具有耦接於內節點NN1的控制端，耦接於接地電壓VSS的第一端，以及耦接於內節點NN1的第二端。
在第1圖所示的實施例中，第二NMOS電晶體MN2是二極管連接的電晶體(diode-connected transistor)。第二NMOS電晶體MN2始終工作在飽和模式(saturation mode)，且其被配置為產生第一電流I1的第一電流源。第一電流I1被視為N型反向器100的充/放電電流。第一電流I1的大小(magnitude)依據下述方程(1)計算。
I1=K N ×(V GS -V tN )2...................................(1)
其中“KN”代表N通道的傳導參數(conduction parameter),”VGS”代表第二NMOS電晶體MN2的控制端(閘極)和第一端(源極)之間的電壓差，而“VtN”代表第二NMOS電晶體MN2的門檻值電壓。
理想的情况下，N型反向器100中的每一PMOS 電晶體和每一NMOS電晶體具有相同的MOSFET門檻值電壓。依據方程(1)，N型反向器100的充/放電電流(即，第一電流I1)依據MOSFET門檻值電壓的二次項(例如，VtN 2)决定。利用這樣的設計，N型反向器100的操作速度對MOSFET門檻值電壓的變化敏感。具體而言，若MOSFET門檻值電壓(例如，VtN)變高，N型反向器100的充/放電電流將變得更小，從而顯著降低N型反向器100的操作速度；反之，若MOSFET門檻值電壓(例如，VtN)變低，N型反向器100的充/放電電流將變得更大，從而顯著增加N型反向器100的操作速度。請注意，N型反向器100的上述操作速度可與N型反向器100的切換延遲時間的倒數成比例。在某些實施例中，N型反向器100的MOSFET門檻值電壓的變化通過監測和分析N型反向器100的操作速度或者切換延遲時間而偵測到。
第2圖是依據本發明實施例的P型反向器200的示意圖。P型反向器200具有具有輸入節點NIN2和輸出節點NOUT2。如第2圖所示，P型反向器200包含第一PMOS電晶體MP1，第二PMOS電晶體MP2，和NMOS電晶體MN1。第一PMOS電晶體MP1具有耦接於內節點NN2的控制端，耦接於供電電壓VDD的第一端，和耦接於內節點NN2的第二端。第二PMOS電晶體MN2具有耦接於輸入節點NIN2的控制端，耦接於內節點NN2的第一端，以及耦接於輸出節點NOUT2的第二端。NMOS電晶體MN具有耦接於輸入節點NIN2的控制端，耦接於接地電壓VSS的第一端，以及耦接於輸出節點NOUT2的第二端。
在第2圖所示的實施例中，第一PMOS電晶體MP1是二極管連接的電晶體。第一PMOS電晶體MP1始終工作在飽和模式，且其被配置為產生第二電流I2的第二電流源。第二電流12被視為P型反向器200的充/放電電流。第二電流I2的大小依據下述方程(2)計算。
I2=K P ×(V SG -|V tP |)2.......................................(2)
其中“KP”代表P通道的傳導參數，”VSG”代表第一PMOS電晶體MP1的第一端(源極)和控制端(閘極)之間的電壓差，而“VtP”代表第一PMOS電晶體MP1的門檻值電壓(絕對值)。
理想的情况下，P型反向器200中的每一PMOS電晶體和每一NMOS電晶體具有相同的MOSFET門檻值電壓。依據方程(2)，P型反向器200的充/放電電流(即，第二電流I2)依據MOSFET門檻值電壓的二次項(例如，|VtP|2)决定。利用這樣的設計，P型反向器200的操作速度對MOSFET門檻值電壓的變化敏感。具體而言，若MOSFET門檻值電壓(例如，|VtP|)變高，P型反向器200的充/放電電流將變得更小，從而顯著降低P型反向器200的操作速度；反之，若MOSFET門檻值電壓(例如，|VtP|)變低，P型反向器200的充/放電電流將變得更大，從而顯著增加P型反向器200的操作速度。請注意，P型反向器200的上述操作速度可與P型反向器200的切換延遲時間的倒數成比例。在某些實施例中，P型反向器200的MOSFET門檻值電壓的變化通過監測和分析P型反向器200的操作速度或者切換延遲時間而偵測到。
當沒有任何二極管連接的電晶體的傳統反向器 的電晶體運行在三極管模式(triode mode)時，其將傳導充/放電電流。作為結果，傳統反向器的充/放電電流依據MOSFET門檻值電壓(例如，VtN或|VtP|)的綫性項决定，且其對於MOSFET門檻值電壓的變化比本說明書所提供的N型反向器100和P型反向器200對於MOSFET門檻值電壓的變化較不敏感。
第3圖是依據本發明實施例的延遲鏈(delay chain)300的示意圖。如第3圖所示，延遲鏈300具有輸入節點NIN3和輸出節點NOUT3，並包含複數個反向器310-1、...、及310-N(“N為等於或大於1的正整數”)。反向器310-1、...、及310-N串聯耦接。反向器310-1、...、及310-N包含至少一個具有二極管連接的電晶體的敏感反向器。在某些實施例中，反向器310-1、...、及310-N中的每一個利用一個相應的敏感反向器實施。敏感反向器可為N型反向器100或P型反向器200。N型反向器100及P型反向器200的結構和功能已經在第1圖和第2圖的實施例中描述過。理想的情况下，反向器310-1、...、及310-N中的每一個具有相同的MOSFET門檻值電壓。如上所述，敏感反向器的操作速度對MOSFET門檻值電壓(例如，VtN或|VtP|)的變化敏感。從而，延遲鏈300的MOSFET門檻值電壓的變化通過監測和分析延遲鏈300的總延遲時間而偵測到。延遲鏈300的總延遲時間可為信號自輸入節點NIN3傳輸至輸出節點NOUT3的延遲時間。具體而言，若延遲鏈300的總延遲時間增加，其可意味著MOSFET門檻值電壓變高，從而使得敏感反向器的充/放電電流變小；反之，若延遲鏈300的總延遲時間减小，其可意味著MOSFET門檻值電壓變低，從 而使得敏感反向器的充/放電電流變大。
第4圖是依據本發明實施例的環形振盪器400的示意圖。如第4圖所示，環形振盪器400具有輸入節點NIN4和輸出節點NOUT4，並包含複數個反向器410-1、410-2、...、及410-M(“M為等於或大於3的奇數”)。通過串接(cascade)反向器410-1、410-2、...、及410-M形成閉環結構。反向器410-1、410-2、...、及410-M包含至少一個具有二極管連接的電晶體的敏感反向器。在某些實施例中，反向器410-1、410-2、...、及410-M中的每一個利用一個相應的敏感反向器實施。敏感反向器可為N型反向器100或P型反向器200。N型反向器100及P型反向器200的結構和功能已經在第1圖和第2圖的實施例中描述過。理想的情况下，反向器410-1、410-2、...、及410-M中的每一個具有相同的MOSFET門檻值電壓。如上所述，敏感反向器的操作速度對MOSFET門檻值電壓(例如，VtN或|VtP|)的變化敏感。從而，環形振盪器400的MOSFET門檻值電壓的變化通過監測和分析環形振盪器400的振蕩頻率而偵測到。環形振盪器400的振蕩頻率可為輸出節點NOUT4處的輸出信號SOUT4的頻率。請注意，環形振盪器400的上述振蕩頻率可與反向器410-1、410-2、...、及410-M的總延遲時間的倒數成比例。具體來說，若環形振盪器400的振蕩頻率增加，其意為MOSFET門檻值電壓變低，使得敏感反向器的充/放電電流變大；否則，若環形振盪器400的振蕩頻率减小，其意為MOSFET門檻值電壓變高，使得敏感反向器的充/放電電流變小。
第5圖是依據本發明實施例的環形振盪器500的 示意圖。如第5圖所示，環形振盪器500具有輸入節點NIN5和輸出節點NOUT5，並包含複數個反向器510-1、...、及510-R(“R”為等於或大於2的偶數)，以及控制門520。通過串接反向器510-1、...、及510-R形成閉環結構。控制門520嵌入至反向器510-1、...、及510-R的閉環結構。控制門520選擇性的賦能或禁能環形振盪器500。舉例來說，控制門520可利用NAND門實現，其中NAND門具有耦接於反向器510-R的輸出端的第一輸入端，以及用於在輸入節點NIN5接收賦能信號EN5的第二輸入端。若賦能信號EN5具有高邏輯電平(即，邏輯電平“1”)，環形振盪器500將被賦能並在輸出節點NOUT5產生輸出信號SOUT5；反之，若賦能信號EN5具有低邏輯電平(即，邏輯電平“0”)，環形振盪器500將被禁能並停止產生輸出信號SOUT5。在一個可選的實施例中，控制門520利用不同的邏輯門實現，例如AND門，或OR門，或NOR門，且反向器510-1、...、及510-R的數量和排列也相應調整。反向器510-1、...、及510-R包含至少一個具有二極管連接的電晶體的敏感反向器。在某些實施例中，反向器510-1、...、及510-R中的每一個利用單獨的敏感反向器實現。敏感反向器可能為N型反向器100或P型反向器200。N型反向器100和P型反向器200的結構和功能已經在第1圖和第2圖的實施例中作出過描述。理想的情况下，反向器510-1、...、及510-R中的每一個具有相同的MOSFET門檻值電壓。如上所述，敏感反向器對MOSFET門檻值電壓(例如，VtN或|VtP|)的變化敏感。從而，環形振盪器500的MOSFET門檻值電壓的變化通過監測 和分析環形振盪器500的振蕩頻率而偵測到。環形振盪器500的振蕩頻率可為輸出節點NOUT5處的輸出信號SOUT5的頻率。請注意，環形振盪器500的上述振蕩頻率可與反向器510-1、...、及510-M，以及控制門520的總延遲時間的倒數成比例。具體來說，若環形振盪器500的振蕩頻率增加，其意為MOSFET門檻值電壓變低，使得敏感反向器的充/放電電流變大；否則，若環形振盪器500的振蕩頻率减小，其意為MOSFET門檻值電壓變高，使得敏感反向器的充/放電電流變小。
第6圖是依據本發明實施例的MOSFET操作速度的示意圖。水平軸代表NMOS電晶體的操作速度，而垂直軸代表PMOS電晶體的操作速度。在任意集成電路中，有五個可能的測量結果關係到MOSFET操作速度。第一種情况，用第一個黑色圓TT標示，意為NMOS電晶體的切換操作是典型的(typical)，且NMOS電晶體的切換操作也是典型的(理想情况)。第二種情况，用第二個黑色圓FF標示，意為NMOS電晶體的切換操作是快速的，且NMOS電晶體的切換操作也是快速的。第三種情况，用第三個黑色圓SS標示，意為NMOS電晶體的切換操作慢，且NMOS電晶體的切換操作也慢。第四種情况，用第四個黑色圓SF標示，意為NMOS電晶體的切換操作慢，而NMOS電晶體的切換操作是快速的。第五種情况，用第五個黑色圓FS標示，意為NMOS電晶體的切換操作是快速的，但NMOS電晶體的切換操作慢。上述不同MOSFET操作速度可能由於MOSFET門檻值電壓的變化導致。舉例來說，PMOS電晶體和NMOS電晶體可能具有不同門檻值電壓，且二 者門檻值電壓的變化可能也不同。傳統的進程監測僅僅能够區分第一種情况、第二種情况和第三種情况下的MOSFET操作速度。舉例來說，複數個灰色圓可代表傳統進程監測的偵測結果，而它們可基本上沿直綫LL1分布。直綫LL1穿過第一黑色圓TT連接第二黑色圓FF和第三黑色圓SS，但遠離第四黑色圓SF和第五黑色圓FS。換言之，傳統的進程監測很難區分第四中情况和第五種情况，這兩種情况下NMOS電晶體和PMOS電晶體具有不一致的操作速度。
第7圖是用作進程監測的傳統環形振盪器的振蕩頻率的示意圖。當傳統的進程監測用於偵測MOSFET操作速度時，第一種情况(即，典型的NMOS和典型的PMOS，用第一黑色圓TT標示)、第四種情况(即，慢NMOS但快PMOS，用第四黑色圓SF標示)，以及第五種情况(即，快NMOS但慢PMOS，用第五黑色圓FS標示)分別對應於頻率軸上的三個非常近的振蕩頻率點(例如，1，0.99，以及0.99)。即，傳統的進程監測不容易將第四種情况和第五種情况同第一種情况區別開來。
第8圖是依據本發明實施例的用作進程監測的提出的環形振盪器500的振蕩頻率的示意圖。當所提出的環形振盪器500用於偵測MOSFET操作速度時，第一種情况(即，典型的NMOS和典型的PMOS，用第一黑色圓TT標示)、第四種情况(即，慢NMOS但快PMOS，用第四黑色圓SF標示)，以及第五種情况(即，快NMOS但慢PMOS，用第五黑色圓FS標示)分別對應於頻率軸上的三個分開的振蕩頻率點(例如，1， 0.59，以及1.74)。與傳統設計相比，因為提出的環形振盪器500包含敏感反向器，對於MOSFET門檻值電壓的變化比傳統設計更為敏感，提出的環形振盪器500可容易的將第四種情况和第五種情况同第一種情况區別開來。
本發明提出了一種用於偵測MOSFET門檻值電壓的創新性的裝置，該裝置可利用反向器、延遲鏈，或者環形振盪器實施。所提出的裝置包含至少一個敏感反向器，對於MOSFET門檻值電壓的變化敏感。相應地，即便PMOS電晶體和NMOS電晶體具有不一致的操作速度，所提出的裝置被配置為進程監測也可精確偵測MOSFET操作速度。與傳統設計相比，本發明至少具有快速和精確地偵測以及簡單的電路結構的優點。
上述參數僅為範例，並非本發明的限制。本領域具有通常知識者可依據不同需求調整這些設置。請注意，所提出的反向器、延遲鏈，以及環形振盪器並不限於第1圖-第8圖所示的配置。本發明可僅包含第1圖-第8圖所示的一個或複數個實施例中的一個或複數個特徵。換言之，並非圖中所示的所有特徵應被用於實施本發明所提出的反向器、延遲鏈和環形振盪器。
權利要求書中用來修飾權利要求要素的例如“第一”、“第二”、“第三”等的序數術語自身並不表示一個權利要求要素較之另一者的任何優先權、程序或次序，或執行方法的動作的時間次序。相反地，除非另有陳述，否則此些序數術語僅用作標簽來區分具有某一名稱的一個權利要求要素與具有 相同名稱(只是使用了序數術語)的另一個要素。
雖然結合以上具體的較佳實施例揭露了本發明，然而其並非用以限定本發明。反之，本發明要求保護的範圍也包含複數個變形和類似的排列(如本領域技術人員顯而易見的)。本領域技術人員在不脫離本發明的精神和範圍內，仍可作些許的更動與潤飾，因此本發明的保護範圍應以權利要求所界定的為准。
本說明書中所描述的本發明的各個實施方式僅用於說明的目的，並且可以在不脫離本公開的範圍和精神的情况下進行修改。因此，本說明書中所描述的各個實施方式並不意在限制，真正的範圍和精神由申請專利範圍來限定。以上所述僅為本發明之較佳實施例，舉凡熟悉本案之人士援依本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。
100‧‧‧N型反向器
NIN1‧‧‧輸入節點
NOUT1‧‧‧輸出節點
VDD‧‧‧供電電壓
MN1、MN2‧‧‧NMOS電晶體
NN1‧‧‧內節點
MP‧‧‧PMOS電晶體
VSS‧‧‧接地電壓
I1‧‧‧第一電流

Claims (17)

  1. 一種N型反向器，包含：一PMOS電晶體，其中該PMOS電晶體具有耦接於該N型反向器的一輸入節點的一控制端，耦接於一供電電壓的一第一端，以及耦接於該N型反向器的一輸出節點的一第二端；一第一NMOS電晶體，其中該第一NMOS電晶體具有耦接於該輸入節點的一控制端，耦接於一內節點的一第一端，以及耦接於該輸出節點的一第二端；以及一第二NMOS電晶體，其中該第二NMOS電晶體具有耦接於該內節點的一控制端，耦接於一接地電壓的一第一端，以及耦接於該內節點的一第二端。
  2. 一種延遲鏈，包含：複數個反向器，串聯耦接，並包含至少一個具有一二極管連接的一電晶體的敏感反向器。
  3. 如申請專利範圍第2項所述之延遲鏈，其中該敏感反向器是一N型反向器或一P型反向器。
  4. 如申請專利範圍第3項所述之延遲鏈，其中該N型反向器包含：一PMOS電晶體，其中該PMOS電晶體具有耦接於該N型反向器的一輸入節點的一控制端，耦接於一供電電壓的一第一端，以及耦接於該N型反向器的一輸出節點的一第二端；一第一NMOS電晶體，其中該第一NMOS電晶體具有耦接 於該輸入節點的一控制端，耦接於一內節點的一第一端，以及耦接於該輸出節點的一第二端；以及一第二NMOS電晶體，其中該第二NMOS電晶體具有耦接於該內節點的一控制端，耦接於一接地電壓的一第一端，以及耦接於該內節點的一第二端。
  5. 如申請專利範圍第3項所述之延遲鏈，其中該P型反向器包含：一第一PMOS電晶體，其中該第一PMOS電晶體具有耦接於一內節點的一控制端，耦接於一供電電壓的一第一端，以及耦接於該內節點的一第二端；一第二PMOS電晶體，其中該第二PMOS電晶體具有耦接於該P型反向器的一輸入節點的一控制端，耦接於該內節點的一第一端，以及耦接於該P型反向器的一輸出節點的一第二端；以及一NMOS電晶體，其中該NMOS電晶體具有耦接於該輸入節點的一控制端，耦接於一接地電壓的一第一端，以及耦接於該輸出節點的一第二端。
  6. 如申請專利範圍第2項所述之延遲鏈，其中該複數個反向器中的每個使用該敏感反向器實施。
  7. 如申請專利範圍第2項所述之延遲鏈，其中通過分析該延遲鏈的一總延遲時間偵測該延遲鏈的一金屬氧化物半導體場效應電晶體門檻值電壓的變化。
  8. 如申請專利範圍第7項所述之延遲鏈，其中若該延遲鏈的該總延遲時間增加，意為該金屬氧化物半導體場效應電晶 體門檻值電壓變高，而若該延遲鏈的該總延遲時間减小，意為該金屬氧化物半導體場效應電晶體門檻值電壓變低。
  9. 一種環形振盪器，一包含：複數個反向器，包含至少一個具有一二極管連接的一電晶體的敏感反向器，其中通過串接該複數個反向器形成一閉環結構。
  10. 如申請專利範圍第9項所述之環形振盪器，其中該敏感反向器是一N型反向器或一P型反向器。
  11. 如申請專利範圍第10項所述之環形振盪器，其中該N型反向器包含：一PMOS電晶體，其中該PMOS電晶體具有耦接於該N型反向器的一輸入節點的一控制端，耦接於一供電電壓的一第一端，以及耦接於該N型反向器的一輸出節點的一第二端；一第一NMOS電晶體，其中該第一NMOS電晶體具有耦接於該輸入節點的一控制端，耦接於一內節點的一第一端，以及耦接於該輸出節點的一第二端；以及一第二NMOS電晶體，其中該第二NMOS電晶體具有耦接於該內節點的一控制端，耦接於一接地電壓的一第一端，以及耦接於該內節點的一第二端。
  12. 如申請專利範圍第10項所述之環形振盪器，其中該P型反向器包含：一第一PMOS電晶體，其中該第一PMOS電晶體具有耦接於一內節點的一控制端，耦接於一供電電壓的一第一端， 以及耦接於該內節點的一第二端；一第二PMOS電晶體，其中該第二PMOS電晶體具有耦接於該P型反向器的一輸入節點的一控制端，耦接於該內節點的一第一端，以及耦接於該P型反向器的一輸出節點的一第二端；以及一NMOS電晶體，其中該NMOS電晶體具有耦接於該輸入節點的一控制端，耦接於一接地電壓的一第一端，以及耦接於該輸出節點的一第二端。
  13. 如申請專利範圍第9項所述之環形振盪器，其中該複數個反向器中的每個使用該敏感反向器實施。
  14. 如申請專利範圍第9項所述之環形振盪器，其中該環形振盪器更包含：一控制門，嵌入至該複數個反向器的該閉環結構中，其中該控制門用於選擇性的賦能或禁能該環形振盪器。
  15. 如申請專利範圍第9項所述之環形振盪器，其中通過分析該環形振盪器的一振蕩頻率偵測該延遲鏈的一金屬氧化物半導體場效應電晶體門檻值電壓的變化。
  16. 如申請專利範圍第15項所述之環形振盪器，其中若該環形振盪器的該振蕩頻率增加，意為該MOSFET門檻值電壓變低，而若該環形振盪器的該振蕩頻率减小，意為該MOSFET門檻值電壓變高。
  17. 一種P型反向器，其特徵在於，包含：一第一PMOS電晶體，其中該第一PMOS電晶體具有耦接於一內節點的一控制端，耦接於一供電電壓的一第一端， 以及耦接於該內節點的一第二端；一第二PMOS電晶體，其中該第二PMOS電晶體具有耦接於該P型反向器的一輸入節點的一控制端，耦接於該內節點的一第一端，以及耦接於該P型反向器的一輸出節點的一第二端；以及一NMOS電晶體，其中該NMOS電晶體具有耦接於該輸入節點的一控制端，耦接於一接地電壓的一第一端，以及耦接於該輸出節點的一第二端。
TW105117522A 2015-11-23 2016-06-03 Ｎ型反向器、ｐ型反向器、延遲鏈和環形振盪器 TW201719178A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562258581P 2015-11-23 2015-11-23
US15/134,954 US9991879B2 (en) 2015-11-23 2016-04-21 Apparatus for detecting variation in transistor threshold voltage

Publications (1)

Publication Number Publication Date
TW201719178A true TW201719178A (zh) 2017-06-01

Family

ID=58721213

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105117522A TW201719178A (zh) 2015-11-23 2016-06-03 Ｎ型反向器、ｐ型反向器、延遲鏈和環形振盪器

Country Status (3)

Country Link
US (1) US9991879B2 (zh)
CN (1) CN106787869A (zh)
TW (1) TW201719178A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813615B (zh) * 2018-01-08 2023-09-01 以色列商普騰泰克斯有限公司 積體電路工作負荷、溫度及/或次臨界洩漏感測器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101954523B1 (ko) * 2017-08-01 2019-03-05 연세대학교 산학협력단 이중 환경 에너지원을 이용한 에너지 하베스팅 장치 및 방법
EP3472738A1 (en) * 2017-08-04 2019-04-24 Racyics GmbH Method for characterization of standard cells with adaptive body biasing
KR20230020571A (ko) 2017-11-15 2023-02-10 프로틴텍스 엘티디. 집적 회로 마진 측정 및 고장 예측 장치
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US10848153B2 (en) * 2018-11-30 2020-11-24 Micron Technology, Inc. Leakage current reduction in electronic devices
WO2020141516A1 (en) 2018-12-30 2020-07-09 Proteantecs Ltd. Integrated circuit i/o integrity and degradation monitoring
EP4070315A4 (en) 2019-12-04 2023-11-29 Proteantecs Ltd. MONITORING DEGRADATION OF A STORAGE DEVICE
CN114639610A (zh) * 2020-12-15 2022-06-17 长鑫存储技术有限公司 工艺角检测电路与工艺角检测方法
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270880B2 (ja) * 1994-06-30 2002-04-02 ソニー株式会社 水晶発振回路
TW591887B (en) 2003-03-07 2004-06-11 Ememory Technology Inc Ring oscillator having a stable output signal without influence of MOS devices
US20060232346A1 (en) * 2005-04-14 2006-10-19 Ess Technology, Inc. Integrated circuit including a ring oscillator circuit
TWI325101B (en) 2006-07-06 2010-05-21 Realtek Semiconductor Corp Automatic voltage control circuit
US7570093B1 (en) 2008-03-17 2009-08-04 Himax Technologies Limited Delay-locked loop and a delay-locked loop detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813615B (zh) * 2018-01-08 2023-09-01 以色列商普騰泰克斯有限公司 積體電路工作負荷、溫度及/或次臨界洩漏感測器

Also Published As

Publication number Publication date
US20170149423A1 (en) 2017-05-25
US9991879B2 (en) 2018-06-05
CN106787869A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
TW201719178A (zh) Ｎ型反向器、ｐ型反向器、延遲鏈和環形振盪器
KR101774656B1 (ko) 감온성 높은 인버터 및 링 발진기
CN104101827B (zh) 一种基于自定时振荡环的工艺角检测电路
US7235998B1 (en) System and method for measuring time dependent dielectric breakdown with a ring oscillator
US10345157B2 (en) On-chip temperature sensing device
TWI542153B (zh) 弛張振盪器
US6351360B1 (en) Apparatus for selective shutdown of devices of an integrated circuit in response to thermal fault detection
WO2010103931A1 (ja) パワーオンリセット回路
CN105871354B (zh) 恒压电路及振荡装置
US9112510B2 (en) Reference voltage generation circuit, oscillation circuit including the same and method for calibrating oscillation frequency of oscillation circuit
US8890542B2 (en) On-chip measurement of AC variability in individual transistor devices
JP2017174116A (ja) ボルテージレギュレータ
US9473149B1 (en) Temperature-compensated signal generator for supply voltage monitoring
CN106921371B (zh) 低功耗上电复位电路
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
TW201715845A (zh) 用於基極偏壓的電子裝置與方法
TW202014718A (zh) 用於閘極漏電偵測之感測器
TWI668963B (zh) 振盪裝置
TWI501545B (zh) 溫度補償電路及用於降低溫度係數的電流源電路
KR20210127207A (ko) 정전 검출 회로
KR100762899B1 (ko) 반도체 메모리 장치
JP2020135746A (ja) 電流生成回路
CN113131905B (zh) 一种施密特触发器电路
US9490808B2 (en) Sensing circuit
JP2006170799A (ja) ノイズ検知回路