CN106787869A - N型逆变器、p型逆变器、延迟链和环形振荡器 - Google Patents

N型逆变器、p型逆变器、延迟链和环形振荡器 Download PDF

Info

Publication number
CN106787869A
CN106787869A CN201610402678.1A CN201610402678A CN106787869A CN 106787869 A CN106787869 A CN 106787869A CN 201610402678 A CN201610402678 A CN 201610402678A CN 106787869 A CN106787869 A CN 106787869A
Authority
CN
China
Prior art keywords
coupled
type inverter
inverter
nmos pass
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610402678.1A
Other languages
English (en)
Inventor
黄柏智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106787869A publication Critical patent/CN106787869A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种N型逆变器、P型逆变器、延迟链和环形振荡器。N型逆变器包含PMOS晶体管，其中PMOS晶体管具有耦接于N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于N型逆变器的输出节点的第二端；第一NMOS晶体管，其中第一NMOS晶体管具有耦接于输入节点的控制端，耦接于内节点的第一端，以及耦接于输出节点的第二端；以及第二NMOS晶体管，其中第二NMOS晶体管具有耦接于内节点的控制端，耦接于接地电压的第一端，以及耦接于内节点的第二端。本发明的N型逆变器、延迟链和环形振荡器可以快速精确地侦测，并且具有简单的电路结构。

Description

N型逆变器、P型逆变器、延迟链和环形振荡器
【交叉引用】
本申请要求申请日为2015年11月23日，美国临时申请号为62/258,581的美国临时申请案的优先权，上述临时申请案的内容一并并入本申请。
【技术领域】
本发明有关于侦测晶体管阈值电压变化的装置，更具体来说，有关于N型逆变器、P型逆变器、延迟链和环形振荡器。
【背景技术】
在半导体制造领域,模拟和实际测量之间存在差别(gap)，该差别主要由PVT(制程、电压和热)变化造成。在MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)制造制程中，与PVT变化最相关的参数是MOSFET阈值电压。作为结果，需要设计能够监测MOSFET阈值电压变化的敏感侦测电路。
【发明内容】
有鉴于此，本发明特提供以下技术方案：
本发明实施例提供一种N型逆变器，包含PMOS晶体管，其中PMOS晶体管具有耦接于N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于N型逆变器的输出节点的第二端；第一NMOS晶体管，其中第一NMOS晶体管具有耦接于输入节点的控制端，耦接于内节点的第一端，以及耦接于输出节点的第二端；以及第二NMOS晶体管，其中第二NMOS晶体管具有耦接于内节点的控制端，耦接于接地电压的第一端，以及耦接于内节点的第二端。
本发明实施例又提供一种延迟链，包含多个逆变器，串联耦接，并包含至少一个具有二极管连接的晶体管的敏感逆变器。
本发明实施例又提供一种环形振荡器，包含多个逆变器，包含至少一个具有二极管连接的晶体管的敏感逆变器，其中通过级联多个逆变器形成闭环结构。
本发明实施例又提供一种P型逆变器，包含第一PMOS晶体管，其中第一PMOS晶体管具有耦接于内节点的控制端，耦接于供电电压的第一端，以及耦接于内节点的第二端；第二PMOS晶体管，其中第二PMOS晶体管具有耦接于P型逆变器的输入节点的控制端，耦接于内节点的第一端，以及耦接于P型逆变器的输出节点的第二端；以及NMOS晶体管，其中NMOS晶体管具有耦接于输入节点的控制端，耦接于接地电压的第一端，以及耦接于输出节点的第二端。
本发明的N型逆变器、P型逆变器、延迟链和环形振荡器可以快速精确地侦测，并且具有简单的电路结构。
【附图说明】
图1是依据本发明实施例的N型逆变器的示意图。
图2是依据本发明实施例的P型逆变器的示意图。
图3是依据本发明实施例的延迟链的示意图。
图4是依据本发明实施例的环形振荡器的示意图。
图5是依据本发明实施例的环形振荡器的示意图。
图6是依据本发明实施例的MOSFET操作速度的示意图。
图7是用作进程监测的传统环形振荡器的振荡频率的示意图。
图8是依据本发明实施例的用作进程监测的提出的环形振荡器的振荡频率的示意图。
【具体实施方式】
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的「包含」是开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
为了说明本发明的目的，特征和优点，本发明的实施例和附图将详细描述如下。
图1是依据本发明实施例的N型逆变器(N-type inverter)100的示意图。N型逆变器100具有输入节点NIN1和输出节点NOUT1。如图1所示，N型逆变器100包含PMOS晶体管(P型金属氧化物半导体场效应晶体管(P-type Metal Oxide Semiconductor Field EffectTransistor))MP，第一NMOS晶体管(N型金属氧化物半导体场效应晶体管(N-type MetalOxide Semiconductor Field Effect Transistor))MN1，和第二NMOS晶体管MN2。PMOS晶体管MP具有耦接于输入节点NIN1的控制端，耦接于供电电压(supply voltage)VDD的第一端，和耦接于输出节点NOUT1的第二端。第一NMOS晶体管MN1具有耦接于输入节点NIN1的控制端，耦接于内节点(inner node)NN1的第一端，以及耦接于输出节点NOUT1的第二端。第二NMOS晶体管MN2具有耦接于内节点NN1的控制端，耦接于接地电压VSS的第一端，以及耦接于内节点NN1的第二端。
在图1所示的实施例中，第二NMOS晶体管MN2是二极管连接的晶体管(diode-connected transistor)。第二NMOS晶体管MN2始终工作在饱和模式(saturation mode)，且其被配置为产生第一电流I1的第一电流源。第一电流I1被视为N型逆变器100的充/放电电流。第一电流I1的幅度(magnitude)依据下述方程(1)计算。
I1＝KN×(VGS-VtN)2……………………………………………………….(1)
其中“KN”代表N通道的传导参数(conduction parameter),”VGS”代表第二NMOS晶体管MN2的控制端(栅极)和第一端(源极)之间的电压差，而“VtN”代表第二NMOS晶体管MN2的阈值电压。
理想的情况下，N型逆变器100中的每一PMOS晶体管和每一NMOS晶体管具有相同的MOSFET阈值电压。依据方程(1)，N型逆变器100的充/放电电流(即，第一电流I1)依据MOSFET阈值电压的平方项(例如，VtN 2)决定。利用这样的设计，N型逆变器100的操作速度对MOSFET阈值电压的变化敏感。具体而言，若MOSFET阈值电压(例如，VtN)变高，N型逆变器100的充/放电电流将变得更小，从而显著降低N型逆变器100的操作速度；反之，若MOSFET阈值电压(例如，VtN)变低，N型逆变器100的充/放电电流将变得更大，从而显著增加N型逆变器100的操作速度。请注意，N型逆变器100的上述操作速度可与N型逆变器100的切换延迟时间的倒数成比例。在某些实施例中，N型逆变器100的MOSFET阈值电压的变化通过监测和分析N型逆变器100的操作速度或者切换延迟时间而侦测到。
图2是依据本发明实施例的P型逆变器200的示意图。P型逆变器200具有具有输入节点NIN2和输出节点NOUT2。如图2所示，P型逆变器200包含第一PMOS晶体管MP1，第二PMOS晶体管MP2，和NMOS晶体管MN1。第一PMOS晶体管MP1具有耦接于内节点NN2的控制端，耦接于供电电压VDD的第一端，和耦接于内节点NN2的第二端。第二PMOS晶体管MN2具有耦接于输入节点NIN2的控制端，耦接于内节点NN2的第一端，以及耦接于输出节点NOUT2的第二端。NMOS晶体管MN具有耦接于输入节点NIN2的控制端，耦接于接地电压VSS的第一端，以及耦接于输出节点NOUT2的第二端。
在图2所示的实施例中，第一PMOS晶体管MP1是二极管连接的晶体管。第一PMOS晶体管MP1始终工作在饱和模式，且其被配置为产生第二电流I2的第二电流源。第二电流I2被视为P型逆变器200的充/放电电流。第二电流I2的幅度依据下述方程(2)计算。
I2＝KP×(VSG-|VtP|)2…………………………………………………….(2)
其中“KP”代表P通道的传导参数,”VSG”代表第一PMOS晶体管MP1的第一端(源极)和控制端(栅极)之间的电压差，而“VtP”代表第一PMOS晶体管MP1的阈值电压(绝对值)。
理想的情况下，P型逆变器200中的每一PMOS晶体管和每一NMOS晶体管具有相同的MOSFET阈值电压。依据方程(2)，P型逆变器200的充/放电电流(即，第二电流I2)依据MOSFET阈值电压的平方项(例如，|VtP|2)决定。利用这样的设计，P型逆变器200的操作速度对MOSFET阈值电压的变化敏感。具体而言，若MOSFET阈值电压(例如，|VtP|)变高，P型逆变器200的充/放电电流将变得更小，从而显著降低P型逆变器200的操作速度；反之，若MOSFET阈值电压(例如，|VtP|)变低，P型逆变器200的充/放电电流将变得更大，从而显著增加P型逆变器200的操作速度。请注意，P型逆变器200的上述操作速度可与P型逆变器200的切换延迟时间的倒数成比例。在某些实施例中，P型逆变器200的MOSFET阈值电压的变化通过监测和分析P型逆变器200的操作速度或者切换延迟时间而侦测到。
当没有任何二极管连接的晶体管的传统逆变器的晶体管运行在三极管模式(triode mode)时，其将传导充/放电电流。作为结果，传统逆变器的充/放电电流依据MOSFET阈值电压(例如，VtN或|VtP|)的线性项决定，且其对于MOSFET阈值电压的变化比本说明书所提供的N型逆变器100和P型逆变器200对于MOSFET阈值电压的变化较不敏感。
图3是依据本发明实施例的延迟链(delay chain)300的示意图。如图3所示，延迟链300具有输入节点NIN3和输出节点NOUT3，并包含多个逆变器310-1、…、及310-N(“N为等于或大于1的正整数”)。逆变器310-1、…、及310-N串联耦接。逆变器310-1、…、及310-N包含至少一个具有二极管连接的晶体管的敏感逆变器。在某些实施例中，逆变器310-1、…、及310-N中的每一个利用一个相应的敏感逆变器实施。敏感逆变器可为N型逆变器100或P型逆变器200。N型逆变器100及P型逆变器200的结构和功能已经在图1和图2的实施例中描述过。理想的情况下，逆变器310-1、…、及310-N中的每一个具有相同的MOSFET阈值电压。如上所述，敏感逆变器的操作速度对MOSFET阈值电压(例如，VtN或|VtP|)的变化敏感。从而，延迟链300的MOSFET阈值电压的变化通过监测和分析延迟链300的总延迟时间而侦测到。延迟链300的总延迟时间可为信号自输入节点NIN3传输至输出节点NOUT3的延迟时间。具体而言，若延迟链300的总延迟时间增加，其可意味着MOSFET阈值电压变高，从而使得敏感逆变器的充/放电电流变小；反之，若延迟链300的总延迟时间减小，其可意味着MOSFET阈值电压变低，从而使得敏感逆变器的充/放电电流变大。
图4是依据本发明实施例的环形振荡器400的示意图。如图4所示，环形振荡器400具有输入节点NIN4和输出节点NOUT4，并包含多个逆变器410-1、410-2、…、及410-M(“M为等于或大于3的奇数”)。通过级联逆变器410-1、410-2、…、及410-M形成闭环结构。逆变器410-1、410-2、…、及410-M包含至少一个具有二极管连接的晶体管的敏感逆变器。在某些实施例中，逆变器410-1、410-2、…、及410-M中的每一个利用一个相应的敏感逆变器实施。敏感逆变器可为N型逆变器100或P型逆变器200。N型逆变器100及P型逆变器200的结构和功能已经在图1和图2的实施例中描述过。理想的情况下，逆变器410-1、410-2、…、及410-M中的每一个具有相同的MOSFET阈值电压。如上所述，敏感逆变器的操作速度对MOSFET阈值电压(例如，VtN或|VtP|)的变化敏感。从而，环形振荡器400的MOSFET阈值电压的变化通过监测和分析环形振荡器400的振荡频率而侦测到。环形振荡器400的振荡频率可为输出节点NOUT4处的输出信号SOUT4的频率。请注意，环形振荡器400的上述振荡频率可与逆变器410-1、410-2、…、及410-M的总延迟时间的倒数成比例。具体来说，若环形振荡器400的振荡频率增加，其意为MOSFET阈值电压变低，使得敏感逆变器的充/放电电流变大；否则，若环形振荡器400的振荡频率减小，其意为MOSFET阈值电压变高，使得敏感逆变器的充/放电电流变小。
图5是依据本发明实施例的环形振荡器500的示意图。如图5所示，环形振荡器500具有输入节点NIN5和输出节点NOUT5，并包含多个逆变器510-1、…、及510-R(“R”为等于或大于2的偶数)，以及控制门520。通过级联逆变器510-1、…、及510-R形成闭环结构。控制门520嵌入至逆变器510-1、…、及510-R的闭环结构。控制门520选择性的使能或禁能环形振荡器500。举例来说，控制门520可利用NAND门实现，其中NAND门具有耦接于逆变器510-R的输出端的第一输入端，以及用于在输入节点NIN5接收使能信号EN5的第二输入端。若使能信号EN5具有高逻辑电平(即，逻辑电平“1”)，环形振荡器500将被使能并在输出节点NOUT5产生输出信号SOUT5；反之，若使能信号EN5具有低逻辑电平(即，逻辑电平“0”)，环形振荡器500将被禁能并停止产生输出信号SOUT5。在一个可选的实施例中，控制门520利用不同的逻辑门实现，例如AND门，或OR门，或NOR门，且逆变器510-1、…、及510-R的数量和排列也相应调整。逆变器510-1、…、及510-R包含至少一个具有二极管连接的晶体管的敏感逆变器。在某些实施例中，逆变器510-1、…、及510-R中的每一个利用单独的敏感逆变器实现。敏感逆变器可能为N型逆变器100或P型逆变器200。N型逆变器100和P型逆变器200的结构和功能已经在图1和图2的实施例中作出过描述。理想的情况下，逆变器510-1、…、及510-R中的每一个具有相同的MOSFET阈值电压。如上所述，敏感逆变器对MOSFET阈值电压(例如，VtN或|VtP|)的变化敏感。从而，环形振荡器500的MOSFET阈值电压的变化通过监测和分析环形振荡器500的振荡频率而侦测到。环形振荡器500的振荡频率可为输出节点NOUT5处的输出信号SOUT5的频率。请注意，环形振荡器500的上述振荡频率可与逆变器510-1、…、及510-M，以及控制门520的总延迟时间的倒数成比例。具体来说，若环形振荡器500的振荡频率增加，其意为MOSFET阈值电压变低，使得敏感逆变器的充/放电电流变大；否则，若环形振荡器500的振荡频率减小，其意为MOSFET阈值电压变高，使得敏感逆变器的充/放电电流变小。
图6是依据本发明实施例的MOSFET操作速度的示意图。水平轴代表NMOS晶体管的操作速度，而垂直轴代表PMOS晶体管的操作速度。在任意集成电路中，有五个可能的测量结果关系到MOSFET操作速度。第一种情况，用第一个黑色圆TT标示，意为NMOS晶体管的切换操作是典型的(typical)，且NMOS晶体管的切换操作也是典型的(理想情况)。第二种情况，用第二个黑色圆FF标示，意为NMOS晶体管的切换操作是快速的，且NMOS晶体管的切换操作也是快速的。第三种情况，用第三个黑色圆SS标示，意为NMOS晶体管的切换操作慢，且NMOS晶体管的切换操作也慢。第四种情况，用第四个黑色圆SF标示，意为NMOS晶体管的切换操作慢，而NMOS晶体管的切换操作是快速的。第五种情况，用第五个黑色圆FS标示，意为NMOS晶体管的切换操作是快速的，但NMOS晶体管的切换操作慢。上述不同MOSFET操作速度可能由于MOSFET阈值电压的变化导致。举例来说，PMOS晶体管和NMOS晶体管可能具有不同阈值电压，且二者阈值电压的变化可能也不同。传统的进程监测仅仅能够区分第一种情况、第二种情况和第三种情况下的MOSFET操作速度。举例来说，多个灰色圆可代表传统进程监测的侦测结果，而它们可基本上沿直线LL1分布。直线LL1穿过第一黑色圆TT连接第二黑色圆FF和第三黑色圆SS，但远离第四黑色圆SF和第五黑色圆FS。换言之，传统的进程监测很难区分第四中情况和第五种情况，这两种情况下NMOS晶体管和PMOS晶体管具有不一致的操作速度。
图7是用作进程监测的传统环形振荡器的振荡频率的示意图。当传统的进程监测用于侦测MOSFET操作速度时，第一种情况(即，典型的NMOS和典型的PMOS，用第一黑色圆TT标示)、第四种情况(即，慢NMOS但快PMOS，用第四黑色圆SF标示)，以及第五种情况(即，快NMOS但慢PMOS，用第五黑色圆FS标示)分别对应于频率轴上的三个非常近的振荡频率点(例如，1，0.99，以及0.99)。即，传统的进程监测不容易将第四种情况和第五种情况同第一种情况区别开来。
图8是依据本发明实施例的用作进程监测的提出的环形振荡器500的振荡频率的示意图。当所提出的环形振荡器500用于侦测MOSFET操作速度时，第一种情况(即，典型的NMOS和典型的PMOS，用第一黑色圆TT标示)、第四种情况(即，慢NMOS但快PMOS，用第四黑色圆SF标示)，以及第五种情况(即，快NMOS但慢PMOS，用第五黑色圆FS标示)分别对应于频率轴上的三个分开的振荡频率点(例如，1，0.59，以及1.74)。与传统设计相比，因为提出的环形振荡器500包含敏感逆变器，对于MOSFET阈值电压的变化比传统设计更为敏感，提出的环形振荡器500可容易的将第四种情况和第五种情况同第一种情况区别开来。
本发明提出了一种用于侦测MOSFET阈值电压的创新性的装置，该装置可利用逆变器、延迟链，或者环形振荡器实施。所提出的装置包含至少一个敏感逆变器，对于MOSFET阈值电压的变化敏感。相应地，即便PMOS晶体管和NMOS晶体管具有不一致的操作速度，所提出的装置被配置为进程监测也可精确侦测MOSFET操作速度。与传统设计相比，本发明至少具有快速和精确地侦测以及简单的电路结构的优点。
上述参数仅为范例，并非本发明的限制。本领域技术人员可依据不同需求调整这些设置。请注意，所提出的逆变器、延迟链，以及环形振荡器并不限于图1-8所示的配置。本发明可仅包含图1-8所示的一个或多个实施例中的一个或多个特征。换言之，并非图中所示的所有特征应被用于实施本发明所提出的逆变器、延迟链和环形振荡器。
权利要求书中用来修饰权利要求要素的例如“第一”、“第二”、“第三”等的序数术语自身并不表示一个权利要求要素较之另一者的任何优先权、程序或次序，或执行方法的动作的时间次序。相反地，除非另有陈述，否则此些序数术语仅用作标签来区分具有某一名称的一个权利要求要素与具有相同名称(只是使用了序数术语)的另一个要素。
虽然结合以上具体的较佳实施例揭露了本发明，然而其并非用以限定本发明。反之，本发明要求保护的范围也包含多个变形和类似的排列(如本领域技术人员显而易见的)。本领域技术人员在不脱离本发明的精神和范围内，仍可作些许的更动与润饰，因此本发明的保护范围应以权利要求所界定的为准。
本说明书中所描述的本发明的各个实施方式仅用于说明的目的，并且可以在不脱离本公开的范围和精神的情况下进行修改。因此，本说明书中所描述的各个实施方式并不意在限制，真正的范围和精神由权利要求书来限定。

Claims (17)

1.一种N型逆变器，其特征在于，包含：
PMOS晶体管，其中所述PMOS晶体管具有耦接于所述N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于所述N型逆变器的输出节点的第二端；
第一NMOS晶体管，其中所述第一NMOS晶体管具有耦接于所述输入节点的控制端，耦接于内节点的第一端，以及耦接于所述输出节点的第二端；以及
第二NMOS晶体管，其中所述第二NMOS晶体管具有耦接于所述内节点的控制端，耦接于接地电压的第一端，以及耦接于所述内节点的第二端。
2.一种延迟链，其特征在于，包含：
多个逆变器，串联耦接，并包含至少一个具有二极管连接的晶体管的敏感逆变器。
3.根据权利要求2所述的延迟链，其特征在于，所述敏感逆变器是N型逆变器或P型逆变器。
4.根据权利要求3所述的延迟链，其特征在于，所述N型逆变器包含：
PMOS晶体管，其中所述PMOS晶体管具有耦接于所述N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于所述N型逆变器的输出节点的第二端；
第一NMOS晶体管，其中所述第一NMOS晶体管具有耦接于所述输入节点的控制端，耦接于内节点的第一端，以及耦接于所述输出节点的第二端；以及
第二NMOS晶体管，其中所述第二NMOS晶体管具有耦接于所述内节点的控制端，耦接于接地电压的第一端，以及耦接于所述内节点的第二端。
5.根据权利要求3所述的延迟链，其特征在于，所述P型逆变器包含：
第一PMOS晶体管，其中所述第一PMOS晶体管具有耦接于内节点的控制端，耦接于供电电压的第一端，以及耦接于所述内节点的第二端；
第二PMOS晶体管，其中所述第二PMOS晶体管具有耦接于所述P型逆变器的输入节点的控制端，耦接于所述内节点的第一端，以及耦接于所述P型逆变器的输出节点的第二端；以及
NMOS晶体管，其中所述NMOS晶体管具有耦接于所述输入节点的控制端，耦接于接地电压的第一端，以及耦接于所述输出节点的第二端。
6.根据权利要求2所述的延迟链，其特征在于，所述多个逆变器中的每个使用所述敏感逆变器实施。
7.根据权利要求2所述的延迟链，其特征在于，通过分析所述延迟链的总延迟时间侦测所述延迟链的金属氧化物半导体场效应晶体管阈值电压的变化。
8.根据权利要求7所述的延迟链，其特征在于，若所述延迟链的所述总延迟时间增加，意为所述金属氧化物半导体场效应晶体管阈值电压变高，而若所述延迟链的所述总延迟时间减小，意为所述金属氧化物半导体场效应晶体管阈值电压变低。
9.一种环形振荡器，其特征在于，包含：
多个逆变器，包含至少一个具有二极管连接的晶体管的敏感逆变器，其中通过级联所述多个逆变器形成闭环结构。
10.根据权利要求9所述的环形振荡器，其特征在于，所述敏感逆变器是N型逆变器或P型逆变器。
11.根据权利要求10所述的环形振荡器，其特征在于，所述N型逆变器包含：
PMOS晶体管，其中所述PMOS晶体管具有耦接于所述N型逆变器的输入节点的控制端，耦接于供电电压的第一端，以及耦接于所述N型逆变器的输出节点的第二端；
第一NMOS晶体管，其中所述第一NMOS晶体管具有耦接于所述输入节点的控制端，耦接于内节点的第一端，以及耦接于所述输出节点的第二端；以及
第二NMOS晶体管，其中所述第二NMOS晶体管具有耦接于所述内节点的控制端，耦接于接地电压的第一端，以及耦接于所述内节点的第二端。
12.根据权利要求10所述的环形振荡器，其特征在于，所述P型逆变器包含：
第一PMOS晶体管，其中所述第一PMOS晶体管具有耦接于内节点的控制端，耦接于供电电压的第一端，以及耦接于所述内节点的第二端；
第二PMOS晶体管，其中所述第二PMOS晶体管具有耦接于所述P型逆变器的输入节点的控制端，耦接于所述内节点的第一端，以及耦接于所述P型逆变器的输出节点的第二端；以及
NMOS晶体管，其中所述NMOS晶体管具有耦接于所述输入节点的控制端，耦接于接地电压的第一端，以及耦接于所述输出节点的第二端。
13.根据权利要求9所述的环形振荡器，其特征在于，所述多个逆变器中的每个使用所述敏感逆变器实施。
14.根据权利要求9所述的环形振荡器，其特征在于，所述环形振荡器更包含：
控制门，嵌入至所述多个逆变器的所述闭环结构中，其中所述控制门用于选择性的使能或禁能所述环形振荡器。
15.根据权利要求9所述的环形振荡器，其特征在于，通过分析所述环形振荡器的振荡频率侦测所述延迟链的金属氧化物半导体场效应晶体管阈值电压的变化。
16.根据权利要求15所述的环形振荡器，其特征在于，若所述环形振荡器的所述振荡频率增加，意为所述MOSFET阈值电压变低，而若所述环形振荡器的所述振荡频率减小，意为所述MOSFET阈值电压变高。
17.一种P型逆变器，其特征在于，包含：
第一PMOS晶体管，其中所述第一PMOS晶体管具有耦接于内节点的控制端，耦接于供电电压的第一端，以及耦接于所述内节点的第二端；
第二PMOS晶体管，其中所述第二PMOS晶体管具有耦接于所述P型逆变器的输入节点的控制端，耦接于所述内节点的第一端，以及耦接于所述P型逆变器的输出节点的第二端；以及
NMOS晶体管，其中所述NMOS晶体管具有耦接于所述输入节点的控制端，耦接于接地电压的第一端，以及耦接于所述输出节点的第二端。
CN201610402678.1A 2015-11-23 2016-06-08 N型逆变器、p型逆变器、延迟链和环形振荡器 Pending CN106787869A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562258581P 2015-11-23 2015-11-23
US62/258,581 2015-11-23
US15/134,954 2016-04-21
US15/134,954 US9991879B2 (en) 2015-11-23 2016-04-21 Apparatus for detecting variation in transistor threshold voltage

Publications (1)

Publication Number Publication Date
CN106787869A true CN106787869A (zh) 2017-05-31

Family

ID=58721213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610402678.1A Pending CN106787869A (zh) 2015-11-23 2016-06-08 N型逆变器、p型逆变器、延迟链和环形振荡器

Country Status (3)

Country Link
US (1) US9991879B2 (zh)
CN (1) CN106787869A (zh)
TW (1) TW201719178A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101954523B1 (ko) * 2017-08-01 2019-03-05 연세대학교 산학협력단 이중 환경 에너지원을 이용한 에너지 하베스팅 장치 및 방법
EP3472738A1 (en) * 2017-08-04 2019-04-24 Racyics GmbH Method for characterization of standard cells with adaptive body biasing
IL306080A (en) 2017-11-15 2023-11-01 Proteantecs Ltd Device margin measurement and integrated circuit failure prediction
US11408932B2 (en) * 2018-01-08 2022-08-09 Proteantecs Ltd. Integrated circuit workload, temperature and/or subthreshold leakage sensor
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US10848153B2 (en) * 2018-11-30 2020-11-24 Micron Technology, Inc. Leakage current reduction in electronic devices
JP7419380B2 (ja) 2018-12-30 2024-01-22 プロテアンテックス リミテッド 集積回路ｉ／ｏの完全性および劣化監視
WO2021111444A1 (en) 2019-12-04 2021-06-10 Proteantecs Ltd. Memory device degradation monitoring
CN114639610A (zh) * 2020-12-15 2022-06-17 长鑫存储技术有限公司 工艺角检测电路与工艺角检测方法
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545941A (en) * 1994-06-30 1996-08-13 Sony Corporation Crystal oscillator circuit
US20060232346A1 (en) * 2005-04-14 2006-10-19 Ess Technology, Inc. Integrated circuit including a ring oscillator circuit
TW200805028A (en) * 2006-07-06 2008-01-16 Realtek Semiconductor Corp Automatic voltage control circuit and method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591887B (en) 2003-03-07 2004-06-11 Ememory Technology Inc Ring oscillator having a stable output signal without influence of MOS devices
US7570093B1 (en) 2008-03-17 2009-08-04 Himax Technologies Limited Delay-locked loop and a delay-locked loop detector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545941A (en) * 1994-06-30 1996-08-13 Sony Corporation Crystal oscillator circuit
US20060232346A1 (en) * 2005-04-14 2006-10-19 Ess Technology, Inc. Integrated circuit including a ring oscillator circuit
TW200805028A (en) * 2006-07-06 2008-01-16 Realtek Semiconductor Corp Automatic voltage control circuit and method thereof

Also Published As

Publication number Publication date
US20170149423A1 (en) 2017-05-25
US9991879B2 (en) 2018-06-05
TW201719178A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106787869A (zh) N型逆变器、p型逆变器、延迟链和环形振荡器
CN104101827B (zh) 一种基于自定时振荡环的工艺角检测电路
US10514417B2 (en) IC degradation management circuit, system and method
US7235997B2 (en) CMOS leakage current meter
US10429434B2 (en) On-chip reliability monitor and method
US20060107241A1 (en) Evaluation device and circuit design method used for the same
CN110398625A (zh) 电压检测电路
WO2007111727A2 (en) Ring oscillator for determining select-to-output delay of a multiplexer
US7342406B2 (en) Methods and apparatus for inline variability measurement of integrated circuit components
Bastos et al. Comparison of bulk built-in current sensors in terms of transient-fault detection sensitivity
US8310269B2 (en) Measurement of partially depleted silicon-on-insulator CMOS circuit leakage current under different steady state switching conditions
US20120326728A1 (en) On-chip measurement of ac variability in individual transistor devices
US9473149B1 (en) Temperature-compensated signal generator for supply voltage monitoring
US8258883B2 (en) System and method for characterizing process variations
CN105759190A (zh) Mos管参数退化的检测电路
CN110707014B (zh) 一种测试芯片工艺角偏移的方法
US10996261B2 (en) Sensor for gate leakage detection
Bastos et al. A single built-in sensor to check pull-up and pull-down CMOS networks against transient faults
US20230085919A1 (en) Ldo-based odometer to combat ic recycling
Chang et al. Reliability enhancement using in-field monitoring and recovery for RF circuits
US20080204156A1 (en) Measuring threshold voltage of transistors in a circuit
US20190056435A1 (en) Voltage threshold sensing systems and related methods
Jenkins et al. On-chip circuit to monitor long-term NBTI and PBTI degradation
CN105353288B (zh) 晶体管工艺波动检测系统和检测方法
Matsuda et al. A test structure for reliability analysis of CMOS devices under DC and high frequency AC stress

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531